DE69839005T2 - Verfahren zur Herstellung eines Dünnschicht-Feldeffekttransistors - Google Patents

Verfahren zur Herstellung eines Dünnschicht-Feldeffekttransistors Download PDF

Info

Publication number
DE69839005T2
DE69839005T2 DE1998639005 DE69839005T DE69839005T2 DE 69839005 T2 DE69839005 T2 DE 69839005T2 DE 1998639005 DE1998639005 DE 1998639005 DE 69839005 T DE69839005 T DE 69839005T DE 69839005 T2 DE69839005 T2 DE 69839005T2
Authority
DE
Germany
Prior art keywords
active layer
source
interference filter
layer
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE1998639005
Other languages
English (en)
Other versions
DE69839005D1 (de
Inventor
Ping Palo Alto Mei
Rene A. Sunnyvale Lujan
James B. Los Altos Boyce
Christopher L. Mountain View Chua
Michael G. Mountain View Hack
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xerox Corp
Original Assignee
Xerox Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US08/959,590 external-priority patent/US6020223A/en
Application filed by Xerox Corp filed Critical Xerox Corp
Publication of DE69839005D1 publication Critical patent/DE69839005D1/de
Application granted granted Critical
Publication of DE69839005T2 publication Critical patent/DE69839005T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/223—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a gaseous phase
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
    • H01L21/2255—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides the applied layer comprising oxides only, e.g. P2O5, PSG, H3BO3, doped oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0216—Coatings
    • H01L31/02161—Coatings for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/02162—Coatings for devices characterised by at least one potential jump barrier or surface barrier for filtering or shielding light, e.g. multicolour filters for photodetectors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Description

  • Bei einer typischen Bottom-Gate-Transistorstruktur wird ein metallisches Gate-Material auf einem Substrat aufgebracht. Das Substrat ist für ultraviolettes (UV) Licht durchlässig, wogegen das Gate-Metall undurchlässig für solches Licht ist. Eine dielektrische Schicht wird über dem Gate-Metall gebildet und eine Schicht aktiven Materials, in welchem ein Kanal ausgebildet wird, wird über der dielektrischen Schicht aufgebracht. Bei der Schicht aktiven Materials kann es sich beispielsweise um intrinsisches wasserstoffhaltiges amorphes Silizium (a-Si:H) oder ein ähnliches Material handeln. Eine Nitrid-Passivierungsschicht, aus der anschließend eine Insel geformt wird, wird über der Schicht aus aktivem Material aufgebracht. Jede dieser zusätzlichen Schichten ist im Allgemeinen ebenfalls durchlässig für UV-Licht. Anschließend wird eine Schicht Photolack über der Passivierungsschicht aufgebracht. Dann wird UV-Licht durch das Substrat, die dielektrische Schicht, die aktive Materialschicht und die Passivierungsschicht geleitet, auf welcher es schließlich den Photolack belichtet, außer an Stellen, an welchen das UV-Licht von dem Gate-Metall blockiert wird. Anschließend wird der Photolack dort entwickelt, wo er von dem UV-Licht belichtet wurde. Der strukturierte Photolack wird als Maske verwendet, um die Nitrid-Passivierungsschicht in allen Bereichen wegzuätzen außer dort, wo die Belichtung des Photolacks von dem Gate-Metall blockiert wurde (mit Ausnahme geringer seitlicher Ätzung). Somit entsteht eine Nitrid-Passivierungsinsel, definiert durch die Gateelektrode. Daher wird dieser Teil der Struktur als "selbstjustiert" bezeichnet. Beispiele selbstjustierter Strukturen sind in JP-A-05275452 und EP-A-0766294 beschrieben.
  • Eine Kontaktschicht, beispielsweise n+ dotiertes a-Si:H wird anschließend über den verschiedenen Schichten aufgebracht. Dann wird mit Hilfe von Lithographie oder einem ähnlichen Verfahren ein Teil der Kontaktschicht, die ungefähr über dem Gate-Metall liegt, entfernt. Da es schwierig ist, selektiv dotiertes a-Si:H über dem intrinsischen a-Si:H wegzuätzen (d. h. ersteres zu entfernen, zweiteres jedoch nicht), wird die obere Passivierungsinsel als Ätzstop verwendet, um die Source- und Drain-Elektroden zu bilden. Die endgültige Struktur ist in den 1(a) und 1(b) dargestellt, wobei ein Dünnschichttransistor (TFT) 10 aus einem Substrat 12 besteht, einem auf dem Substrat 12 ausgebildeten Gate-Metall 14, einer dielektrischen Gate-Schicht 16, einer aktiven Schicht 18, einer oberen Passivierungsinsel 20, einer Drain-Elektrode 22 und einer Source-Elektrode 24. Aufgrund der zuvor erwähnten Schwierigkeit, das Ätzen zwischen dem dotierten a-Si:H und dem intrinsischen a-Si:H selektiv zu kontrollieren, wird das dotierte a-Si:H jedoch nur soweit dotiert, dass eine gewisse Menge des dotierten a-Si:H die Passivierungsinsel 20 überlappt, wie in den Bereichen 28 und 30 dargestellt. Daher ist dieser Teil der Struktur nicht selbstjustiert.
  • Zwar verringert das Übriglassen der Überlappungen 28 und 30 die Schwierigkeiten des Ätzens durch die dotierte a-Si:H-Schicht in die intrinsische a-Si:H-Schicht, doch gibt es verschiedene Gründe, so viel von der Kontaktschicht wie möglich zu entfernen, welche das Gate-Metall überlagert. Zunächst gilt: je größer der Abstand 26 zwischen der Source- und der Drain-Elektrode, desto besser ist die galvanische Trennung zwischen ihnen. Zum zweiten ist die Länge des Kanals des Transistors durch die Leistungsmerkmale des Transistors, Materialien und andere Parameter vorgegeben. Die Überlappungen 28 und 30 verlängern den Kanal, was wiederum die Größe der Gesamtstruktur vergrößert. So kann diese Länge beispielsweise jeweils 5 oder mehr Mikrometer (μm) für den Kanal 26, die Source-Überlappung 28 und die Drain-Überlappung 30 betragen, sich also insgesamt auf 15 oder mehr μm belaufen. Sehr wettbewerbsfähige Aktivmatrix-Dünnschicht-Sensorzellen können heute in der Größenordnung von 50 μm im Durchmesser oder kleiner sein, einschließlich Photosensoren, elektrischen Verbindungen etc. Das Reduzieren der Überlappungen verringert also die Länge des Transistors und gewährt mehr Platz für Detektormaterial in der Zelle und/oder mehr Zellen in einer Anordnung einer vorgegebenen Größe.
  • Der letzte und vielleicht bedeutendste Grund ist der, dass zwischen dem Source/Drain-Elektrodenmaterial und dem Gate-Material Parasitärkapazität an den Stellen entsteht, an denen sie einander überlappen. Parasitärkapazität ist in dem Schaltschema von 2 illustriert, das eine Zelle 50 zum Anzeigen oder Abtasten darstellt. Die Zelle 50 ist mit dem TFT 52 ausgestattet, welcher als Schalter zum Ansprechen der Zelle dient. Das Gate 54 des TFT 52 ist mit der Gateleitung 60 verbunden, und der Drain 56 des TFT 52 ist mit der Datenleitung 62 verbunden. Die Source 58 des TFT 52 ist entweder mit einer Sensoreinrichtung (wie spielsweise einem p-i-n-Photodetektor, nicht dargestellt) oder einer Anzeigevorrichtung (wie beispielsweise einer Flüssigkristallschicht-Struktur, nicht dargestellt) verbunden, die hier jeweils als Bildpunkt 66 bezeichnet werden.
  • Die in 1(a) dargestellten Überlappungen 28 und 30 führen effektiv zu Parasitärkapazität zwischen Source und Gate, dargestellt durch Kondensator 64. Diese Parasitärkapazität führt zu Durchführungsspannung an der Bildpunktelektrode und verursacht Bildflackern (Fehler beim AUS-zu-AN-Übergang) und Hängenbleiben (Fehler beim AN-zu-AUS-Übergang) im Falle einer Anzeigevorrichtung. Im Falle einer Sensorvorrichtung führt die Parasitärkapazität zu Abtastrauschen.
  • 3 illustriert eine Reihe der nachteiligen Konsequenzen von Parasitärkapazität und Durchführungsspannung. Zu sehen in 3 ist die Spannung Vg an Gate 54 und die Spannung Vd an Drain 56 von TFT 52 zu den Zeitpunkten t1 bis t5. Auch zu sehen in 3 ist die tatsächliche Spannung Vpix an Bildpunkt 66, dargestellt als durchgehende Linie, und die ideale Spannung Videal an Bildpunkt 66, dargestellt als gestrichelte Linie. Zum Zeiptunkt t1 ist die Spannung an Datenleitung 62 hoch (üblicherweise 5–10 Volt). Die Spannung an Gateleitung 60 ist dagegen niedrig (üblicherweise 0 Volt). Infolgedessen ist der Kanal von TFT 52 geschlossen, kein Strom kann zwischen Datenleitung 62 und Bildpunkt 66 fließen, und zum Beispiel im Falle einer typischen hintergrundbeleuchteten Flüssigkristall-Anzeigevorrichtung ist der Bildpunkt lichtundurchlässig, oder AUS.
  • Zum Zeitpunkt t2 bleibt die Spannung an Datenleitung 62 hoch, die Spannung an Gateleitung 60 ändert sich jedoch von niedrig zu hoch (üblicherweise 10–15 Volt). infolgedessen wird der Kanal von TFT 52 geöffnet. Dies führt dazu, dass die Spannung der Datenleitung 62 an Bildpunkt 66 angelegt wird, wodurch der Bildpunkt lichtdurchlässig wird, oder AN ist, im Falle einer hintergrundbeleuchteten Anzeige. Der Bildpunkt 66 weist üblicherweise einen gewissen Grad an eigener Kapazität auf, dargestellt als Cpix. Außerdem gibt es aufgrund der Architektur einer integrierten TFT- und Bildpunktstruktur üblicherweise eine Überlappung zwischen der Source-Elektrode des TFT 52 und der Elektrode des Bildpunkts. Dies führt zu einer Kapazität Cs zwischen der Source und dem Bildpunkt, die parallel zu Cpix ist. Es gibt jedoch, wie zuvor erwähnt, auch eine Kapazität zwischen Source 58 und Gate 54 aufgrund der Überlappung 30 (1(a)). Gate 54 ist mit Gateleitung 60 verbunden, wogegen Source 58 mit einer Elektrode von Bildpunkt 66 verbunden ist. Dies wird durch die Kapazität Cgs repräsentiert, wie in 2 zu sehen, zwischen Gateleitung 60 und Bildpunkt 66. Somit ist die Spannung an Bildpunkt 66 zwischen Zeitpunkt t2 und t3 wie beabsichtigt.
  • Zum Zeitpunkt t3 wird die Spannung an Gateleitung 60 auf niedrig geschaltet. Die Ladung in dem Kanal von TFT 52 wird dabei verarmt. Zu diesem Zeitpunkt gibt es jedoch eine Potenzialdifferenz an Cgs, aufgrund derer ein Teil der in Cpix gespeicherten Ladung auf Cgs umverteilt wird, was zu einem Spannungsabfall ΔVp führt, der als Durchführungsspannung bezeichnet wird. Zum Zeitpunkt t4 ist die Spannung an der Datenleitung 62 niedrig und die Spannung an Gateleitung 60 wird von niedrig auf hoch geschaltet. Dies öffnet wiederum den Kanal von TFT 52. Da jedoch die Spannung auf der Datenleitung 62 niedrig ist, werden die Kapazitäten Cpix, Cs, und Cgs auf das Leitungsniveau von Datenleitung 62 entladen, wobei der Bildpunkt 66 AUS geschaltet wird. Zum Zeitpunkt t5 sind die Spannungen sowohl an Gateleitung 60 als auch an Datenleitung 62 niedrig. Es gibt jedoch wieder eine Potenzialdifferenz an Cgs, was eine Ladungsumverteilung von Cgs auf Bildpunkt 66 verursacht und zu einem weiteren Durchführungsspannungsabfall von ΔVp führt.
  • Im Idealfall sind die Spannungen des AUS-Zustands und des AN-Zustands konstant, wie mit der gestrichelten Linie Videal angezeigt. Allerdings schließt die Parasitärkapazität, die daher stammt, dass die Source-Elektrode die Gateelektrode überlappt, ein Erreichen dieses Idealzustands aus. Vielmehr gibt es zum Zeitpunkt t3 einen Spannungsabfall von dem von Datenleitung 62 gesetzten Wert, wenn die Gatespannung von hoch auf niedrig wechselt. Im Falle eines Anzeigegeräts führt die Durchführungsspannung zu dem zuvor erwähnten "Bildflackern" (Helligkeitsschwankung im AUS-zu-AN-Zustand). Desgleichen verhindert die Durchführungsspannung zum Zeitpunkt t5 ein sauberes Entladen von Cpix und Cs, was zu dem zuvor erwähnten "Hängenbleiben" führt (Restspannung und daher Übertragung von Licht durch den Anzeigebildpunkt, vom AN-zu-AUS-Zustand).
  • Analog führen bei Verwendung der Zelle 50 in Sensoranwendungen die verschiedenen, oben dargelegten Kapazitäts- und Durchführungsspannungsproblematiken zu Sensorrauschen. Das heißt, die Durchführungsspannung von Datenleitung 60 durch Cgs wird zu der von dem Bildpunkt 66 gelesenen Spannung hinzugefügt, wodurch ein Signalfehler entsteht.
  • Das Ausmaß der Durchführungsspannung ist eine Funktion des Spannungspegels der Datenleitung, wie ausgedrückt in ΔVp ∝ f(Cpix, Cgs) × Vd
  • Wenn also Vd zum Beispiel in Grauwertanwendungen variiert, ändert sich auch die Durchführungsspannung, wodurch wiederum die Bildpunktreaktion von dem abweicht, was bei Vd erwartet wird. Das bedeutet, dass die Graustufensteuerung für sowohl Anzeige- als auch Sensoranwendungen nicht einheitlich ist.
  • Folglich besteht im Stand der Technik ein Bedarf an einer verbesserten Dünnschichttransistorstruktur und einem Verfahren zur Herstellung derselben, wobei die Überlappung zwischen Source- und Drain-Elektrode einerseits und der Gateelektrode andererseits eliminiert wird. In einer Anordnung solcher Strukturen, in welchen die TFTs Bildpunkte schalten, würde eine solche Struktur eine wesentlich verbesserte Geräteleistung bieten, indem Parasitärkapazität und Durchführungsspannung zwischen der Source-Elektrode und dem Bildpunkt eliminiert werden. Zellenschwankungen in der Gerätegeometrie und -leistung können ebenfalls deutlich reduziert werden. Auch die Bauelementeabmessungen können kleiner dimensioniert werden.
  • US-A-5696011 beschreibt ein Verfahren zum Bilden eines Feldeffekttransistors mit isoliertem Gate umfassend das selektive Dotieren eines Halbleiters auf einer Gateisolierenden Schicht mit einem Fremdatom, um Source-, Drain- und Kanal-formende Bereiche zu bilden und das Ausführen von Laser-Annealing an diesen, oder ein vorbereitendes Verfahren umfassend das selektive Dotieren des Halbleiterbereichs mit einem Fremdatom mit Hilfe eines Laserdotierungsverfahrens.
  • EP-A-0902481 wurde am 17. März 1999 veröffentlicht und stellt somit nur einen Teil des Standes der Technik nach Artikel 54(3) EPÜ dar. Es offenbart eine verbesserte Dünnschichttransistorstruktur mit reduzierter Parasitärkapazität.
  • Gemäß einem ersten Aspekt der vorliegenden Erfindung sehen wir ein Verfahren zum Bilden einer Halbleiterstruktur des Typs vor, der eine aktive Schicht, ausgebildet über einem Substrat, beinhaltet, umfassend:
    Bereitstellen eines Interferenzfilters über einem ersten Bereich der aktiven Schicht in Ausrichtung mit einer Gateelektrode die eine erste Kante aufweist, die in einer ersten Gate-Kantenebene ausgebildet ist, sowie eine zweite Kante, die in einer zweiten Gate-Kantenebene ausgebildet ist, wobei der Interferenzfilter durch Rückseiten-Illumination unter Verwendung der Gateelektrode als eine Maske strukturiert wird, und der interferenzfilter für während der Rückseiten-Illumination verwendetes Licht durchlässig ist;
    Eintauchen der aktiven Schicht und des Interferenzfilters in eine gasförmige Dotandatom-Source;
    Bereitstellen eines Lasers, der einen Laserstrahl emittiert; und
    Bestrahlen von Bereichen der gasförmigen Dotandatom-Source und der aktiven Schicht mit Hilfe des Laserstrahls in auf die aktive Schicht weisender Richtung, wobei die Bereiche der Dotandatom-Source und der aktiven Schicht solcherart in einer auf die aktive Schicht weisenden Richtung bestrahlt werden, dass Dotandatome aus der Dotandatom-Source veranlasst werden, in Bereiche der aktiven Schicht entsprechend den bestrahlten Bereichen einzudringen, wobei die Laserbestrahlung auf Grund von Reflexion durch den Interferenzfilter daran gehindert wird, den ersten Bereich zu erreichen, so dass in der aktiven Schicht erste und zweite dotierte Bereiche gebildet werden; und wobei das Verfahren weiterhin die Schritte umfasst des Ausbildens des ersten Bereiches als einen Source-Bereich mit einer Source-Kante in der ersten Gate-Kantenebene und des Ausbildens des zweiten Bereiches als einen Drain-Bereich mit einer Drain-Bereichkante in der zweiten Gate-Kantenebene.
  • Gemäß einem ersten Aspekt der vorliegenden Erfindung umfasst ein Verfahren zum Bilden einer Halbleiterstruktur des Typs, der eine aktive Schicht, ausgebildet über einem Substrat, beinhaltet:
    Bereitstellen eines Interferenzfilters über einem ersten Bereich der aktiven Schicht in Ausrichtung mit einer Gateelektrode die eine erste Kante aufweist, die in einer ersten Gate-Kantenebene ausgebildet ist, sowie eine zweite Kante, die in einer zweiten Gate- Kantenebene ausgebildet ist, wobei der Interferenzfilter durch Rückseiten-Illumination unter Verwendung der Gateelektrode als eine Maske strukturiert wird, und der Interferenzfilter für während der Rückseiten-Illumination verwendetes Licht durchlässig ist;
    Bereitstellen einer festen Dotandatom-Source-Schicht direkt auf zumindest einem Abschnitt der aktiven Schicht und dem Interferenzfilter;
    Bereitstellen eines Lasers, der einen Laserstrahl emittiert; und
    Bestrahlen von Bereichen der festen Dotandatom-Source-Schicht und der aktiven Schicht mit Hilfe des Laserstrahls in auf die aktive Schicht weisender Richtung, wobei die Bereiche der festen Dotandatom-Source-Schicht und der aktiven Schicht solcherart in einer auf die aktive Schicht weisenden Richtung bestrahlt werden, dass Dotandatome aus der festen Dotandatom-Source-Schicht veranlasst werden, in Bereiche der aktiven Schicht entsprechend den bestrahlten Bereichen einzudringen, wobei die Laserbestrahlung auf Grund von Reflexion durch den Interferenzfilter daran gehindert wird, den ersten Bereich zu erreichen, so dass in der aktiven Schicht erste und zweite dotierte Bereiche gebildet werden; und wobei das Verfahren weiterhin die Schritte umfasst des Ausbildens des ersten Bereiches als einen Source-Bereich mit einer Source-Kante in der ersten Gate-Kantenebene und des Ausbildens des zweiten Bereiches als einen Drain-Bereich mit einer Drain-Bereichkante in der zweiten Gate-Kantenebene.
  • Gemäß einem dritten Aspekt der vorliegenden Erfindung umfasst ein Verfahren zum Bilden einer Halbleiterstruktur des Typs, der eine aktive Schicht, ausgebildet über einem Substrat, beinhaltet:
    Bereitstellen eines Interferenzfilters über einem ersten Bereich der aktiven Schicht in Ausrichtung mit einer Gateelektrode die eine erste Kante aufweist, die in einer ersten Gate-Kantenebene ausgebildet ist, sowie eine zweite Kante, die in einer zweiten Gate-Kantenebene ausgebildet ist, wobei der Interferenzfilter durch Rückseiten-Illumination unter Verwendung der Gateelektrode als eine Maske strukturiert wird, und der Interferenzfilter für während der Rückseiten-Illumination verwendetes Licht durchlässig ist;
    Bereitstellen einer Dotandionen-Source umfassend einen Ionenimplanter und eine Ionendusche; und,
    Durchsetzen von Bereichen der aktiven Schicht mit Dotandatomen von der Source, wobei die Bereiche der aktiven Schicht solcherart in einer auf die aktive Schicht weisenden Richtung durchsetzt werden, dass Dotandionen von der Dotandionen-Source dazu veranlasst werden, in Bereiche der aktiven Schicht einzudringen, wobei die Dotandionen durch den Interferenzfilter daran gehindert werden, den ersten Bereich zu erreichen, so dass in der aktiven Schicht erste und zweite dotierte Bereiche gebildet werden; und wobei das Verfahren weiterhin die Schritte umfasst des Ausbildens des ersten Bereiches als einen Source-Bereich mit einer Source-Kante in der ersten Gate-Kantenebene und des Ausbildens des zweiten Bereiches als einen Drain-Bereich mit einer Drain-Bereichkante in der zweiten Gate-Kantenebene, und des Laser-Annealings der dotierten Bereiche, wobei der erste Bereich mit Hilfe von Reflexion durch den Interferenzfilter vor Laserschädigungen geschützt wird. Die vorliegende Erfindung ist ein Verfahren zum Bereitstellen eines verbesserten Dünnschichttransistors ohne Überlappung zwischen den Elektroden. In dieser Struktur werden Parasitärkapazität und Durchführungsspannung zwischen der Source-Elektrode und der Gateelektrode stark reduziert oder eliminiert.
  • Zu den von der vorliegenden Erfindung vorgesehen Merkmale zählen: Verminderung von Bildflackern und Hängenbleiben bei Anzeigen, reduziertes Abtastrauschen bei bildgebenden Anwendungen, und verbesserte Graustufen-Leistung bei sowohl Anzeigen also auch bildgebenden Anwendungen. Die Erfindung ermöglicht außerdem das Verkleinern der Abmessungen der TFT-Bildpunktschalter.
  • Die vorliegende Erfindung nutzt eine neuartige Dotierungstechnik, um selbstjustierte TFT-Source/Drain-Bereiche zu bilden. Eine Dotierungsmaske wird von einem Interferenzfilter gebildet, welcher für die Wellenlänge (z. B. etwa 308 nm) der während des Dotierungsprozesses verwendeten Strahlungsquelle (z. B. Laser) reflektierend ist und gegenüber der Lithographie-Wellenlänge (z. B. etwa 400 nm) durchlässig ist. Die selbstjustierte Dotierungsmaske dient außerdem als die Kanal-Passivierungsinsel. Der gesamte Fertigungsprozess ist mit den gegenwärtigen großflächigen Fertigungsprozessen kompatibel.
  • In einer Ausführung wird die Gateelektrode als Maske zur Bildung der Passivierungsinsel mit Hilfe von Rückseitenlithographie verwendet. Anschließend wird Vorderseiten-Laserdotierung eingesetzt, um die Bereiche unmittelbar neben einem Kanal in einem TFT zu dotieren, wobei das Problem der Kantenschattenbildung beim Formen der Source- und Drain-Bereiche unter Verwendung der Gateelektrode als Maske angesprochen wird. In einer weiteren Ausführung wird die Gasimmersions-Laserdotierung eingesetzt, um die Bereiche unmittelbar neben einem Kanal in einem TFT zu dotieren, wobei wiederum der Interferenzfilter als Maske verwendet wird, um den Kanalbereich des TFT zu schützen. In wieder einer anderen Ausführung wird eine Oberflächenschicht eines Dotandmaterials über einer TFT-Struktur aufgebracht und Laserenergie genutzt, um die Struktur zu dotieren und elektrisch zu aktivieren, wobei wiederum der interferenzfilter als Maske verwendet wird, um den Kanalbereich des TFT zu schützen. In wiederum einer weiteren Ausführung werden Implantationsverfahren verwendet, um die Dotandatome in die TFT-Struktur einzuführen und Laser-Annealing eingesetzt, um die Struktur elektrisch zu aktivieren und einen durch den Implantationsprozess verursachten Schaden anzusprechen. Wiederum wird ein Interferenzfilter als Maske eingesetzt, um den Kanalbereich des TFT zu schützen.
  • Seitenwandfehlerstrom aufgrund von Rest-Fremdatomen kann auch dadurch reduziert werden, dass eine oberste Passivierungsschicht strukturiert wird, um als Ätzstoff-Maske zu dienen, wobei dann anschließend die Seitenwände der aktiven Schicht geätzt werden, um die Fremdatome zu entfernen. Die oberste Passivierungsschicht ist entsprechend dimensioniert, um eine Registrierung im Toleranzbereich gegenwärtiger Techniken zum Ausrichten von Masken zu ermöglichen.
  • Ein umfangreicheres Verständnis der Erfindung und vieler der mit ihr verbundenen Vorteile erschließen sich ohne weiteres anhand der folgenden detaillierten Beschreibung unter Bezug auf die begleitenden Zeichnungen, wobei gleiche Bezugszeichen in den verschiedenen Zeichnungen gleiche Elemente kennzeichnen. Die Zeichnungen, unten kurz beschrieben, sind nicht maßstabsgetreu.
  • 1(a), 1(b), und 1(c) sind eine Querschnittsdarstellung respektive eine Schnittzeichnung und eine Draufsicht eines Dünnschichttransistors nach Stand der Technik.
  • 2 ist ein Schaltschema einer Zelle aus einer Anordnung solcher Zellen, die einen Dünnschichttransistor und einen Bildpunkt nach Stand der Technik umfasst.
  • 3 ist eine Darstellung verschiedener Spannungen in der in 2 gezeigten Zelle in Abhängigkeit von der Zeit.
  • 4(a) und 4(b) zeigen eine Querschnittsdarstellung respektive eine Draufsicht eines TFT, der gemäß der vorliegenden Erfindung angefertigt wird, in einem frühen Stadium seines Herstellungsprozesses.
  • 5(a) und 5(b) zeigen eine Querschnittsdarstellung respektive eine Draufsicht eines TFT, der gemäß der vorliegenden Erfindung angefertigt wird, in einem Zwischenstadium seines Herstellungsprozesses.
  • 6 ist eine Querschnittsdarstellung eines TFT, der gemäß der vorliegenden Erfindung angefertigt wird, während er im Zuge seiner Herstellung den Laserdotierungsprozess durchläuft.
  • 7 ist ein Querschnitt eines Teils einer Interferenzfilterinsel.
  • 8 ist ein Diagramm der Reflexion einer Interferenzfilterinsel in Abhängigkeit von der Anzahl der Schichtenpaare, welche diese Insel bilden.
  • 9(a) und 9(b) sind Diagramme der Reflexion über einen Bereich von Wellenlängen hin für eine Muster-Interferenzfilterinsel respektive eine tatsächliche Interferenzfilterinsel.
  • 10(a) und 10(b) zeigen eine Querschnittsdarstellung respektive eine Draufsicht eines TFT, der gemäß der vorliegenden Erfindung angefertigt wird, in einem Stadium seiner Herstellung vor der Fertigstellung.
  • 11(a), 11(b), und 11(c) sind eine Querschnittsdarstellung respektive eine Draufsicht und eine Schnittzeichnung eines fertig gestellten TFT, angefertigt gemäß der vorliegenden Erfindung.
  • 12 ist ein Diagramm, das die Ergebnisse eines Experiments zeigt, bei dem die Dotierungseffizienz gegenüber der Laserdotierungs-Energiedichte bei einem Laserdotierungsprozess gemäß der vorliegenden Erfindung gemessen wurde.
  • 13 zeigt ein Diagramm der Dotierungstiefe in Abhängigkeit der Laserdotierungs-Energiedichte bei einem Laserdotierungsprozess gemäß der vorliegenden Erfindung.
  • 14 zeigt das Übertragungsverhalten eines selbstjustierten TFT, hergestellt gemäß der vorliegenden Erfindung, der eine Kanallänge von etwa 10 μm aufweist.
  • 15 zeigt das Übertragungsverhalten eines selbstjustierten TFT, hergestellt gemäß der vorliegenden Erfindung, der eine Kanallänge von etwa 3 μm aufweist.
  • 16 ist ein Vergleich der Mobilität versus Kanallänge eines TFT, hergestellt gemäß Stand der Technik und eines TFT, hergestellt gemäß der vorliegenden Erfindung.
  • 17(a) und 17(b) zeigen die Ausgangskennlinie von TFTs mit Kanallängen von 10 μm respektive 3 μm.
  • 18 ist ein Diagramm der Gate-Spannung versus Source/Drain-Strom bei TFTs mit einem Abstand Δx zwischen den Source/Drain-Elektroden und einer Interferenzfilterinsel von 1, 3, und 5 μm.
  • 19 zeigt einen Vergleich des Kontaktwiderstands der Elektroden gemäß der vorliegenden Erfindung und gemäß Stand der Technik.
  • 20 zeigt die Ergebnisse eines Experiments, bei dem die Geräte-Übertragungskennlinie für laserbearbeitete a-Si:H-TFTs mit Kanallängen von 3, 5, und 10 μm gemessen wurde.
  • 21 ist eine Querschnittsdarstellung eines TFT, der gemäß der vorliegenden Erfindung angefertigt wurde.
  • 22 ist eine Querschnittsdarstellung eines TFT während des Prozesses der Gasimmersions-Laserdotierung gemäß der Erfindung.
  • 23 ist eine Querschnittsdarstellung eines TFT während des Prozesses der laserunterstützten Dotierung mit auf die Oberfläche aufgebrachter Source gemäß der Erfindung.
  • 24A ist eine Querschnittsdarstellung eines TFT während des Prozesses der Dotandimplantation gemäß der Erfindung.
  • 24B ist eine Querschnittsdarstellung des TFT aus 24A während des Schritts des Annealings bei dem Prozess der Dotandimplantation.
  • Mit Bezug auf 4(a) und (b) folgt nun eine Erläuterung der Schritte eines Fertigungsprozess gemäß einer Ausführung der vorliegenden Erfindung sowie eine Beschreibung der daraus resultierenden TFT-Struktur 100. Zunächst ist eine Anzahl der Fertigungsschritte für den TFT gemäß der vorliegenden Erfindung die gleiche wie bei einem herkömmlichen Verfahren. Speziell wird eine Metall-Gateschicht wie zum Beispiel Cr, TiW, MoCr, etc., 400–1.000 Å, für eine Kanallänge von 3–15 μm auf einem transparenten Substrat 104, wie beispielsweise Glas (z. B. Corning 1737, von Corning Glass, Japan), Quarz, etc. mit Hilfe von Sputterdeposition, lithografischer Standardtechniken und Nassätzen gebildet. Die Metall-Gateschicht wird mit Hilfe von im Stand der Technik bekannten Verfahren strukturiert, um die Metall-Gateelektrode 102 zu bilden.
  • Über der Gateelektrode 102 wird eine dielektrische Gateschicht 106 aus Siliziumnitrid mit Hilfe von plasmaunterstützter chemischer Gasphasenabscheidung bei 350°C auf eine Stärke von etwa 3.000 Å geformt. Auf die dielektrische Gateschicht 106 wird eine intrinsische a-Si:H-Schicht 108 von etwa 500 Å bei etwa 275°C aufgebracht, welche den Kanal des TFT bilden wird. Anschließend wird auf die intrinsische a-Si:H-Schicht 108 eine Interferenzfilterschicht 110 aufgebracht. Die Interferenzfilterschicht 110 ist ein Stapel von Unterschichten mit präzise bestimmten Stärken und Zusammensetzungen. Die Rolle und die spezifischen Details der Interferenzfilterschicht 110 werden unten weiter erläutert. Für das Aufbringen jeder dieser Schichten wird die plasmaunterstützte chemische Gasphasenabscheidung (Plasma Enhanced Chemical Vapor Deposition, PECVD) eingesetzt. Die solcherart hergestellte Struktur ist an diesem Punkt in dem Prozess im Querschnitt in 4(a) und in Draufsicht in 4(b) dargestellt (wobei die Schichten 106, 108 und 110 transparent sind).
  • Bezogen auf die 5(a) und 5(b) wird als nächstes eine selbstjustierte Interferenzfilterinsel 112 (oder ein Interferenzfilter) aus der Interferenzfilterschicht 110 geformt. Eine Schicht Photolack (nicht dargestellt) wird über die Interferenzfilterschicht 110 aufgebracht. Diese Photolackschicht wird mit Hilfe von Rückseiten-Belichtung (d. h. durch das Substrat 104) strukturiert. Die Metall-Gateelektrode 102 ist undurchlässig für das für die Belichtung des Photolacks verwendete Licht und dient somit als Belichtungsmaske. Wie später erläutert werden wird, ist die Interferenzfilterschicht 110 relativ durchlässig für das bei der Belichtung des Photolacks verwendete Licht, und entsprechend wird der Photolack mit Ausnahme der Stellen belichtet, welche der Metall-Gateelektrode übergelagert sind. Unter Verwendung eines Entwicklers wird der Photolack von oben entwickelt, und die Interferenzfilterschicht 110 wird mit Hilfe eines gepufferten HF-Ätzmittels geätzt, um die Insel 112 zu bilden.
  • Der nächste Schritt in dem Prozess ist die Bildung einer leitenden Schicht für den Gerät-Source/Drain-Kontakt. Innerhalb des Geltungsbereichs der vorliegenden Erfindung gibt es mehrere Möglichkeiten, einen selbstjustierten TFT-Source/Drain-Bereich herzustellen. Beschrieben sind nachfolgend einige beispielhafte Ausführungen.
  • In einer Ausführung wird ein Prozess, der als Laserdotierung bezeichnet wird, zum Dotieren von Halbleitermaterialien unter Verwendung von Laserablation eingesetzt, um relativ energiereiche Dotandatome zu erzeugen. Ein Laserpuls wird auf eine semitransparente Source-Schicht gerichtet, welche die zu dotierende Spezies enthält (diese Schicht kann strukturiert sein und kann eine n-Schicht wie PSi oder eine p-Schicht wie Bsi sein). Die Source-Schicht wird in unmittelbare Nähe zu dem Substrat gebracht. Während der Anwendung des Laserstrahls werden die Dotandatome in der Source-Schicht erregt. Zudem schmilzt der Laserstrahl kurz lokal die Oberflächenschicht des Substrats in dem zu dotierenden Bereich. Während dieser kurzen Schmelzperiode werden erregte Dotandatome in die geschmolzene Oberflächenschicht des Substrats eingeführt. Sobald die geschmolzene Schicht aushärtet, werden die Dotandatome verteilt und in der Schicht elektrisch aktiviert. Da der Hochtemperaturzyklus während des Dotierungsprozesses lediglich ein paar Zehntel einer Nanosekunde dauert, eignet sich diese Technik für die Herstellung bei niederer Temperatur, was besonders bei der Herstellung von a-Si:H-TFTs von Bedeutung ist.
  • Bezogen auf 6 wird die Laserdotierung fortgesetzt, indem ein Source-Film 114 in die Nähe der oberen Oberfläche 116 einer a-Si:H-Schicht 108 gebracht wird. Bei dem Source-Film handelt es sich üblicherweise um eine Phosphor- und Silizium-Legierung, um ausgewählte Bereiche einer a-Si:H-Schicht 108 zu n-Gebieten zu dotieren. Der Source-Film 114 wird einheitlich über einer Seite des Trägers 118 verteilt, der durchlässig für den Laserstrahl ist, wie beispielsweise Glas oder Quarz. Der Träger 118 mit dem Source-Film 114 wird in unmittelbarer Nähe der oberen Oberfläche 116 platziert, wobei der Source-Film 114 der oberen Oberfläche 116 zugewendet ist. Der Abstand 120 zwischen dem Source-Film 114 und der oberen Oberfläche 116 wird mindestens gleich der Stärke 122 der Insel 112 sein, beispielsweise etwa 0,5 mm, kann sich jedoch auch auf bis zu mehrere Millimeter belaufen. Abstandhalter 124 und/oder die Insel 112 bestimmen die Größe des Abstands 120. Im Allgemeinen gilt, je kleiner der Abstand zwischen dem Source-Film 114 und der oberen Oberfläche 116, desto größer die Anzahl der Dotandatome, die in eine a-Si:H-Schicht 108 aufgenommen werden.
  • Nachdem der Source-Film 114 entsprechend positioniert worden ist, wird ein Laserstrahl B von oben durch den Träger 118 auf einen Bereich 126 des Source-Films 114 gerichtet. Alternativ kann der Laser auch veranlasst werden, über die gesamte Schicht 114 zu schweifen. Während dieses Vorgangs ablatiert der Laser den Source-Film 114 und entlässt dabei energiereiche Dotandatome in den Abstand 120. Diese Atome können eine kinetische Energie von 100 eV oder mehr aufweisen. Ein geeigneter Laser für diesen Prozess ist ein XeCl Excimer-Laser mit einer Wellenlänge von etwa 308 nm.
  • Ein Beispiel für einen Source-Film 114 ist PSi, das bei etwa 250°C mit Hilfe von plasmaunterstützter chemischer Gasphasenabscheidung auf eine Stärke von etwa 100 Å auf den Träger 118 aufgebracht werden kann.
  • Zusätzlich zum Ablatieren des Source-Films 114 schmilzt die Laserenergie auch diese Teile der oberen Oberfläche 116, auf die sie auftrifft. Wesentlich ist, dass die Insel 112 undurchlässig für den Laserstrahl B durch Reflexion mit Hilfe von Interferenz ist. Somit wird der Bereich unter der Insel 112, also der Kanal 130, nicht durch den Laserstrahl geschädigt. Unterhalb des Bereichs 126 treten jedoch Dotandatome in die Schicht 108 ein und bilden beispielsweise einen n+ dotierten Source-Bereich 132 und einen n+ dotierten Drain-Bereich 134. Auf diese Weise wird das Unvermögen des Stands der Technik, das dem Kanal am nächsten gelegene Material aufgrund von Abschattung durch die Kante der Gateelektrode zu erreichen, angesprochen.
  • Dies hebt auch einen bedeutenden Aspekt der vorliegenden Erfindung hervor. Das Material, welches die Interferenzfilterschicht 110 bildet, muss relativ durchlässig für die bei der Belichtung des Photolacks, welcher über Schicht 110 aufgebracht ist, verwendete Strahlung (z. B. etwa 400 nm) sein, um dabei die Insel 112 zu formen, während es gleichzeitig relativ reflektierend für das Laserlicht (z. B. etwa 308 nm) sein muss, das verwendet wird, um den Source-Film 114 zu ablatieren und die obere Oberfläche 116 lokal zu schmelzen. Daher wird zu diesem Zweck ein "Interferenzfilter" definiert als eine Struktur, die sowohl dazu in der Lage ist, (a) für die Belichtung von Photolacken verwendete Strahlung durchzulassen, und (b) für das Ablatieren und/oder Schmelzen von Teilen von einer oder mehreren Schichten verwendetes Licht (z. B. Laserlicht) zu reflektieren.
  • Es gibt jedoch zahlreiche alternative Ausführungen zum Bilden einer leitenden Schicht für den TFT Source/Drain-Kontakt. Ein Beispiel wird als Gasimmersion-Laserdotierung (Gas Immersion Laser Doping, "GILD") bezeichnet. Bezogen auf 22 wird die Vorrichtung bis zu dem Punkt des Bildens der Interferenzfilterinsel 112 fertig gestellt. Anschließend wird sie in eine Vakuumzelle 180 platziert, die mit einem Quarzfenster 182 versehen ist und auf etwa 10–6 Torr evakuiert wird. Dann wird ein Dotand enthaltendes Gas 184, wie beispielsweise PF5 für die n-Dotierung oder BF3 für die p-Dotierung, in die Zelle eingeleitet für den Dotierungsvorgang. Bei dem GILD-Verfahren wird gepulste Laserstrahlung verwendet, um die obere Oberfläche 116 schnell zu erwärmen und zu schmelzen. Die Dotierung ist erreicht, wenn das Dotand enthaltende Gas, adsorbiert auf der oberen Oberfläche 116, in die atomare Spezies pyrolisiert und in das geschmolzene Oberflächenmaterial diffundiert. Wenn das Oberflächenmaterial erstarrt ist, wird die dotierende Spezies in dem Source-Kontakt-Bereich 132 respektive dem Drain-Kontakt-Bereich 134 elektrisch aktiviert. Während dieses Vorgangs wird der a-Si-Kanal 130 von der Strahlungsfilterinsel 112 vor Schädigung und/oder Dotierung durch die Laserstrahlung geschützt.
  • Eine weitere Ausführung zum Bilden des Source/Drain-Kontakts ist ein Laserverfahren, bei welchem eine feste Dotierungs-Source-Schicht 186 eingesetzt wird, mit welcher die Vorrichtungsoberfläche beschichtet ist, dargestellt in 23. Beispiele für die n-Dotierungs-Sources sind Phosphor, Phosphor-Silizium-Legierungen, etc. Diese Schichten können durch plasmaunterstützte chemische Gasphasenabscheidung oder andere bekannte und geeignete Verfahren aufgebracht werden. Alternativ kann es sich bei der Schicht 186 um einen phosphordotierten Spin-on-Glass-Dotierfilm handeln. Wiederum wird gepulste Laserstrahlung eingesetzt, um die obere Oberfläche 116 schnell zu erwärmen und zu schmelzen sowie um die Dotand-Spezies-Atome zu aktivieren, dieses Mal durch Schicht 186 hindurch. Die Dotandatom-Spezies wird so erregt und diffundiert schnell in die geschmolzene Si obere Oberfläche 116 unmittelbar an der Dotierungs-Source-Schicht. Wieder schützt die Interferenzfilterinsel 112 den TFT-Kanal 130 vor Schädigung und/oder Dotierung durch die Laserstrahlung. Anschließend kann die Schicht 186 durch Fachleuten bekannte Verfahren entfernt werden (daher ist die Schicht mit einem gestrichelten Umriss gezeichnet).
  • Wiederum eine andere Ausführung für die TFT-Source/Drain-Bildung ist in 24A und 24B gezeigt. Gemäß dieser Ausführung wird eine dotierende Spezies in den Source/Drain-Kontaktbereich implantiert, wobei die Interferenzfilterinsel 112 als Implantationsmaske genutzt wird. Die Implantation kann entweder mit Hilfe eines Ionenimplanters mit Masse- und Energieselektion für die erwünschten Ionen und Projektionsbereiche erfolgen, oder mit Hilfe eines Ionendusche-Dotierungsprozesses, bei welchem es keine Masseselektion gibt. Dies in 24A dargestellt. Allerdings verursacht der Implantationsprozess bei den Implantationsbereichen 132A und 134A kristalline Schädigungen, welche den Strom der Vorrichtung negativ beeinflussen. Daher wird im Anschluss an die Implantation ein gepulstes Laser-Annealing durchgeführt, um die Implantationsschäden auszuheilen und die Dotanden in den Source- und Drain-Bereichen, 132 respektive 134, zu aktivieren. Dies in 24B dargestellt. Während des Laser-Annealing-Prozesses wird die Interferenzfilterinsel 112 zum Schutz des TFT-Kanals 130 vor Laserschädigungen verwendet. Da die Interferenzfilterinsel 112 sowohl als Implantationsmaske als auch als Laser-Annealing-Maske verwendet wird, wird jede Ionenschädigung in den implantierten Bereichen 132 und 134 durch das Annealing vollständig beseitigt.
  • Bezug nehmend auf 7 ist ein Teil 135 der Insel 112 im Querschnitt dargestellt. Die Insel 112 (und also die Strahlungsfilterschicht 110) kann aus einer Anzahl von in einem Stapel angeordneten Unterschichten zusammengesetzt sein. Ein Beispiel eines solchen Stapels sind die abwechselnden Schichten 136 und 138 aus Siliziumdioxid respektive Siliziumnitrid. Siliziumnitrid wird als oberste Schicht gewählt, wie dargestellt, da es der Dotierung während des Laserdotierungsprozesses widerstehen und somit einen verbesserten Schutz für das darunter liegende Material bieten wird. Als unterste Schicht 140 wird Siliziumnitrid gewählt aufgrund der optimierten Passivierung über den a-Si:H-Kanal. Zu anderen Materialsystemen, die für die vorliegende Anwendung geeignet sein können, zählen Si/SiO2, Si/Al2O3, SiO2/TiO2, etc., wobei das Hauptmerkmal für die zwei Schichten eines jeden Paares ist, dass jede Schicht einen anderen Refraktionsindex aufweist. Ein Beispiel für die resultierende Struktur ist der sogenannte DBR-Spiegel (Distributed Bragg Reflector). Ein anderes Beispiel wäre der sogenannte Gradienten-DBR, wobei sich der Index des Materials in Abhängigkeit von der Position in der Stärkerichtung des Materials ändert.
  • Sowohl die Art des Materials als auch die Stärke jeder Unterschicht spielen eine wesentliche Rolle beim Bereitstellen der selektiven Transmission und Reflexion, die von der Interferenzfilterschicht 110 gefordert wird. Idealerweise sollte sich die optische Stärke T jeder Oxid- und Nitridschicht in der Größenordnung von Vielfachen von 1/4 der Wellenlänge von Laserstrahl B bewegen, nach der Formel T = (1/4)(λ/h) + (m/2)(λ/h), wobei h der Refraktionsindex des Materials ist und m eine positive ganze Zahl 1, 2, ..., ist, um einen optimalen Reflexionsgrad durch Phasenanpassung an den Strahl zu erhalten. So kann zum Beispiel die Stärke der Oxidschicht 136 (1/4) (308 nm) (1/1,48) = 52 nm betragen und die Stärke der Nitridschicht 138 (1/4)(308 nm)(1/2,1) = 36,7 nm, wobei 1,48 und 2,1 die Refraktionsindices von Siliziumdioxid respektive Siliziumnitrid sind. Die Stärke der untersten Nitridschicht 140 kann von den Stärken der anderen einzelnen Schichten beispielsweise um die Größenordnung von 60–65 nm abweichen, um eine Phasenanpassung zu den oben genannten Paaren zu erreichen. Das heißt, da das Material unter der untersten Schicht 140 a-Si:H ist, im Unterschied zu SiO2 oder SiN, wird die Schicht 140 eine andere Stärke aufweist als die anderen Schichten darüber, um eine Phasenanpassung zu erzielen.
  • Ein weiterer wesentlicher Aspekt für die Ermöglichung der selektiven Reflexion und Transmission der Interferenzfilterschicht 110 ist die Anzahl ihrer Unterschichten. Das entsprechende Reflexionsniveau wird den unter der Insel 112 liegenden a-Si:H-Kanal schützen. 8 zeigt eine Simulation der Reflexion eines Laserstrahls bei 308 nm in Abhängigkeit von der Anzahl der Oxid/Nitrid-Schichtenpaaren, aus welchen die Interferenzfilterinsel 112 besteht. Gemäß der vorliegenden Ausführung wurde bestimmt, dass die erforderliche Reflexion mindestens 80% betragen muss (allerdings kann diese Reflexion abweichen, wenn andere Strahlungsquellen als ein 308 nm Laser eingesetzt werden, andere Dotandspezies verwendet werden, etc., wie von der vorliegenden Erfindung vorgesehen, und somit sollte die 80% Grenze der vorliegenden Ausführung nicht als Einschränkung für alle Ausführungen der vorliegenden Erfindung verstanden werden). Wie in 8 zu sehen, kann dieser Anforderung mit Hilfe einer zweipaarigen Strahlungsfilterschicht genügt werden. Auch ein einzelnes Paar kann funktionieren, abhängig von beispielsweise der Laserstärke, etc.
  • 9(a) und 9(b) zeigen simulierte respektive gemessene optische Reflexionsspektra für eine zweipaarige optische Filterschicht 110. Wie zu sehen ist, kommt die Simulation den tatsächlichen Daten recht nahe. Die Unterschiede zwischen der simulierten und der gemessenen optischen Reflexion liegen hauptsächlich an (1) einer Annahme einer vernachlässigbare Dispersion (keine Änderung des Index für eine Änderung von λ) bei der Simulation, und (2) die Annahme einer einheitlichen optischen Stärke der individuellen Schichten. Die zweipaarige Strahlungsfilterschicht 110 bietet 80% Reflexion bei 308 nm, was ausreicht, um den a-Si:H-Kanal zu schützen. Die Transmission bei der UV-Wellenlänge von 400 nm beträgt etwa 80%, was den selbstjustierten Rückseiten-Lithographieprozess ermöglicht. Die Gesamtstärke der zweipaarigen Interferenzfilterschicht beträgt etwa 241 nm. Diese Stärke ist geeignet für das gängige gepufferte HF-Nassätzverfahren.
  • Abschließend kann die beantragte Insel 112 aus gängigen dielektrischen Materialien geformt werden, und somit auch als dielektrische Gate-Schicht verwendet werden. Infolgedessen ist die Insel 112 sowohl für Top-Gate-TFT-Strukturen verwendbar, als auch für Bottom-Gate-TFT-Strukturen.
  • Um zum Herstellungsprozess der Struktur 100 zurückzukehren, werden 5–10 Minuten Plasma-Wasserstoffpassivierung bei 250°C durchgeführt, um die durch die Laserdotierung in dem Source-Bereich 132 und dem Drain-Bereich 134 induzierten Defekte zu passivieren.
  • Bezogen auf 10(a) und 10(b) wird anschließend ein Kontaktloch 142 (dargestellt in 10(b)) strukturiert und geätzt, um die Gateelektrode zu kontaktieren. Eine Metallkontaktschicht (nicht dargestellt), beispielsweise TiW/Al wird dann über der Struktur aufgebracht. Anschließend wird diese Metallschicht strukturiert und geätzt mit Hilfe von Standard-Lithographie und Nassätzen oder anderweitigen Fachleuten bekannten Verfahren, um die Source-Elektrode 144 und die Drain-Elektrode 146 zu bilden. Die Distanz zwischen der Kante der Metallelektrode 144, 146 und der Kante der Insel 122, gekennzeichnet als Δx, kann 5 μm oder mehr betragen.
  • Bezug nehmend auf 11(a) und 11(b) wird eine Passivierungsschicht aus Siliziumnitrid oder Siliziumdioxid 148 mit Hilfe von PECVD aufgebracht und strukturiert, um die Breite der Struktur 100 zu definieren. Abschließend wird die Struktur 100 mit Hilfe eines Silizium Ätzmittels gebildet, das alles a-Si:H außerhalb des Bereiches entfernt, welcher durch die Source-Elektrode 144, die Drain-Elektrode 146, das Gate-Kontaktloch 144 und die strukturierte Passivierungsschicht 148 abgedeckt ist.
  • Ein häufiges Problem bei Dünnschichttransistoren ist Seitenwandfehlerstrom zwischen Source und Drain, der durch Restatome verursacht wird, die in den Seitenwänden der Schicht 18 übrig geblieben sind. Bei einer herkömmlichen TFT-Struktur (1(a), (b), (c)), wird die Kanalbreite w durch die Breite von Source- und Drain-Elektrode 22, 24 definiert. Da jede dieser Elektroden den Kanal überlappt, kann die Seitenwand der aktiven Schicht überätzt werden bei 150 (1(b)), um den Fehlerstrom zu reduzieren.
  • Der elektrische Kontakt zwischen dem Source-Bereich und dem Kanal und zwischen dem Drain-Bereich und dem Kanal ist nicht betroffen, da die a-Si:H-Schicht geschützt ist, wo sie von Source- und Drain-Elektrode überlappt wird.
  • Bei dem TFT gemäß der vorliegenden Erfindung würde dieses Überätzen allerdings den elektrischen Kontakt zwischen dem Source-Bereich und dem Kanal und zwischen dem Drain-Bereich und dem Kanal unterbrechen, da es am Rand des Kontakts keinen Schutz gibt (d. h. keine überlappenden Elektroden). Wie in 11(b) zu sehen, wird die Passivierungsschicht 148 gebildet, um sowohl die Source-Elektrode 144 als auch die Drain-Elektrode 146 zu überlagern, und dabei auch die Abstände zwischen diesen Elektroden und der Interferenzfilterschicht 112 zu überlagern. Ein Überätzen kann dann durchgeführt werden, ohne den elektrischen Kontakt zwischen Source-Bereich 132 und Kanal 130 und zwischen Drain-Bereich 134 und Kanal 130 zu unterbrechen. Zusätzlich wird die Passivierungsschicht 148 geringfügig schmaler (z. B. 2–5 μm schmaler) in Richtung der Breite w gelassen, als die Interferenzfilterinsel 112, um eine Fehlausrichtung der Lithographiemaske zu vermeiden. Sollte die Lithographiemaske fehlerhaft über der Interferenzfilterinsel 112 ausgerichtet sein, kann die Schicht 108 bei Bereich 152, dargestellt in 11(c), evtl. nicht überätzt werden, da sie in diesem Bereich von der Passivierungsschicht 148 überdeckt sein kann. Also kann ein überätzter Bereich 152 in Schicht 108 vorgesehen sein, um Fremdatome zu entfernen, welche einen Seitenwandfehlerstrom verursachen können.
  • Wie nun bezogen auf 11(a) anerkannt werden wird, überlappen weder die Source-Elektrode 144 noch die Drain-Elektrode 146 des TFT 100 die Gateelektrode 102 dieser Struktur. Die Kanten der Source- und Drain-Bereiche grenzen an die Kanten des Kanals und sind damit mit dem Kanal "selbstjustiert". Die Parasitärkapazität C aufgrund von Überlappung des Source-(und Drain-)Kontakts über den Gate-Kontakt wird eliminiert, und die Probleme von Durchführungsspannung vollständig gelöst. Die Spannungscharakteristik an einem Bildpunkt (wie beispielsweise Bildpunkt 66 in der Anordnung von 2) kann daher näher an der idealen Charakteristik liegen, dargestellt durch die gestrichelte Linie Videal in 3. Eine Analyse der Strukturergebnisse gemäß den oben dargelegten Lehren unterstützt diese Analyse.
  • Wir haben eine Reihe von Untersuchungen zur Laserdotierung durchgeführt. In einer solchen Untersuchung wurden 100 nm a-Si:H auf einem Quarzsubstrat mit Hilfe von chemischer Niederdruckgasphasenabscheidung (Low Pressure Chemical Vapor Deposition, LPCVD) aufgebracht. Ein Phosphordotand wurde aus dem Substrat unter Verwendung eines XeCl Excimer-Laser laserablatiert.
  • Die Dotierungseffizienz und -tiefe hängen von der Laserdotierungs-Energiedichte ab. Der Phosphordiffusionskoeffizient in geschmolzenem Si beträgt etwa 10–4 cm2/s, was sehr schnell ist, verglichen mit der Festphasendiffusionsrate von etwa 10–11 cm2/s. Da der Temperaturanstieg und -abfall in Si-Filmen während und nach einer gepulsten Laserbestrahlung abrupt ist, tritt eine effektive Dotanddiffusion hauptsächlich in der Flüssigkeitsphase auf. Eine höhere Laserdotierungs-Energie führt zu einer längeren Schmelzdauer und größeren Schmelztiefe, was wiederum zu einem höheren Dotierungsniveau und einer größeren Dotierungstiefe führt. 12 zeigt die Ergebnisse eines Experiments, bei dem die Dotierungseffizienz gegenüber der Laserdotierungs-Energiedichte gemessen wurde. Die Dotierungseffizienz steigt mit der Energie rapide an, sobald die Energie die Si Oberflächen-Schmelzschwelle von etwa 150 mJ/cm2 überschreitet. Bei 350 mJ/cm2 Laserdotierungs-Energiedichte beträgt die äquivalente Dotierungsrate etwa 1,6 × 1014 Atome/cm2 pro Laserpuls. Etwa 1014 Atome/cm2 ist eine übliche Dosis, die erforderlich ist, um die TFT-Source- und Drain-Bereiche zu bilden.
  • 13 ist ein Diagramm der Dotierungstiefe in Abhängigkeit von der Laserdotierungs-Energiedichte. Die Dotierungstiefe verhält sich ähnlich wie die Schmelztiefe abhängig von der Laserenergiedichte. Im Allgemeinen bewegt sich die fest/flüssige Grenzfläche in Richtung Oberfläche, während die Dotanden während des Erstarrens in die entgegengesetzte Richtung diffundieren. Im Ergebnis ist die Dotierungstiefe geringfügig flacher als die Schmelztiefe.
  • Wir haben zahlreiche selbstjustierte TFTs des zuvor beschriebenen Typs angefertigt. Die Kanallängen dieser Strukturen reichten von 3 bis 10 μm. Die Gesamtbreite dieser Strukturen bewegte sich in der Größenordnung von 15 μm. Die Laserdotierung wurde bei 230–250 mJ/cm2 durchgeführt, mit zwischen 10 und 100 Pulsen eines XeCl-Lasers. Der Abstand Δx variierte bei diesen Strukturen zwischen 1 und 5 μm.
  • Bei den Vorrichtungen mit längeren Kanälen haben wir eine Gleichstromleistung vergleichbar mit herkömmlichen TFTs beobachtet. 14 zeigt das Übertragungsverhalten eines selbstjustierten TFT gemäß der vorliegenden Erfindung, der eine Kanallänge von etwa 10 μm aufweist. Die Laserdotierung wurde bei at 250 mJ/cm2 mit 10 Pulsen durchgeführt. Bei der Source/Drain-Spannung von 10 Volt sind die Feldeffektmobilität, die Schwellenspannung, die Unterschwellensteigung und der Aus-Zustands-Strom ähnlich wie bei herkömmlichen a-Si:H-TFTs.
  • 15 zeigt das Übertragungsverhalten eines selbstjustierten TFT gemäß der vorliegenden Erfindung, der eine Kanallänge von etwa 3 μm aufweist. Im Allgemeinen nehmen bei kleiner dimensionierter Kanallänge der Fehlerstrom und die Unterschwellensteigung zu, während die Schwellenspannung reduziert wird, wie dargestellt. Die Mobilität nimmt jedoch mit kleinerer Dimensionierung nicht ab, was entgegen der gängigen Meinung steht, dass die scheinbare Mobilität bei TFTs mit kurzem Kanal kleiner ist im Vergleich zu TFTs mit langem Kanal. Ein Vergleich der Mobilität versus Kanallänge eines TFT, hergestellt gemäß Stand der Technik und eines TFT, hergestellt gemäß der vorliegenden Erfindung, ist in 16 dargestellt. Die TFT-Daten nach Stand der Technik folgen der allgemein bekannten Mobilitätskurve, welche eine relativ langsame Mobilität für Vorrichtungen mit kurzem Kanal zeigt, aufgrund des großen Kontaktwiderstands verglichen mit dem Kanalwiderstand. Der TFT gemäß der vorliegenden Erfindung zeigt eine viel größere Mobilität bei kurzen Kanallängen, was anzeigt, dass der Kontaktwiderstand vernachlässigbar ist.
  • 17(a) und 17(b) zeigen die Ausgangskennlinie von TFTs mit Kanallängen von 10 μm respektive 3 μm. In keiner Vorrichtung ist Stromzusammendrängung offensichtlich, was qualifizierten Geräte-Kontakt anzeigt. Eine weitere Untersuchung des Kontakts fand statt, indem das AN-Zustands-Verhalten unter ähnlichen TFTs mit unterschiedlichem Δx verglichen wurde. Wie in 10 zu sehen, beeinflusst die Größe von Δx in dem Bereich von 1–5 μm das TFT-Verhalten nicht, was einen ausreichenden Flächenwiderstand in den dotierten Bereichen für die Source- und Drain-Elektrode anzeigt. Folglich ist eine genaue Ausrichtung für die Source- und Drain-Elektrode nicht zwingend als Teil des gegenwärtigen TFT-Herstellungsprozesses erforderlich.
  • Bei den meisten Anzeigeanwendungen werden die Bildpunkt-TFTs im linearen Bereich betrieben. Der TFT-Kontaktwiderstand im linearen Bereich wurde aus dem Kehrwert der Ausgangskonduktanz bestimmt. Der Kontaktwiderstand ist der Schnittpunkt des Vorrichtungs-Ausgangswiderstands mit der Null-Kanallänge. 19 zeigt einen Vergleich des Kontaktwiderstands der Elektroden gemäß der vorliegenden Erfindung und gemäß Stand der Technik. Die TFTs der vorliegenden Erfindung und die herkömmlichen TFTs haben ähnliche Kanaleigenschaften und Gate-Dielektrika. Folglich sind die Steigungen der Ausgleichsgeraden zu den Daten aus 19 nahezu gleich. Der Kontaktwiderstand, genormt auf 1B1 Kanalbreite, beträgt bei der herkömmlichen Elektrode und der Laser-bearbeiteten Elektrode 16,2 respektive 0,76 MΩ·μm. Der niedrige Kontaktwiderstand der laserdotierten Source und Drain führt zu einem Hochleistungs-Kurzkanal-a-Si:H-TFT.
  • Kurzkanal-TFTs erleichtern eine Verbesserung im Füllfaktor bei großflächigen Anzeigen. Da sich der TFT-AN-Strom proportional zu dem Verhältnis von der Kanalbreite zur Kanallänge verhält, ist die Verbesserung in dem Füllfaktor verbunden mit dem zweiten Strom der Reduktion der Kanallänge bei konstantem W/L (Kanalbreite zu -längen-Verhältnis). Bei den in 11(a) und 11(b) dargestellten selbstjustierten Strukturen, kann die TFT-Kanallänge problemlos kleiner dimensioniert werden.
  • Wenn die TFT-Abmessungen bei Anzeigeanwendungen kleiner dimensioniert werden, spielen mehrere Faktoren eine Rolle. Einer ist die Feldeffektmobilität bei Kurzkanal-TFTs. Wie bereits zuvor erläutert, muss der Kontaktwiderstand viel kleiner als der Kanalwiderstand sein, um dieselbe TFT-Mobilität aufrechtzuerhalten, wenn die Kanallänge verringert wird. 20 zeigt die Ergebnisse eines Experiments, bei dem die Geräte-Übertragungskennlinie für laserbearbeitete a-Si:H-TFTs mit Kanallängen von 3, 5, und 10 μm gemessen wurde. Es ist zu sehen, dass der Sättigungsstrom bei der 3 μm Vorrichtung etwa derselbe wie bei der 10 μm Vorrichtung ist.
  • Ein weiteres Problem bei der Dimensionierung von TFTs ist mit den Kurzkanaleffekten verbunden. Zu diesen Effekten zählen die Herabsetzung der Schwellenspannung, das Ansteigen des AUS-Stroms und eine Abnahme der Steilheit der Unterschwellensteigung. In 20 ist zu sehen, dass geringfügige Herabsetzungen in der Unterschwellenspannung und der Schwellenspannung auftreten. Der AUS-Strom für die 3 μm Vorrichtung beträgt etwa 0,5 pA/μm, was ausreichend niedrig für bestimmte Anzeigeanwendungen ist.
  • Bezogen auf 21 stellt die vorliegende Erfindung zusammenfassend eine Halbleiterstruktur 200 bereit, umfassend einen Gate-Bereich 202, ausgebildet in einer ersten Ebene 204 mit einer ersten Gate-Kante 206, die in einer ersten Gate-Kantenebene 208 liegt und einer zweiten Gate-Kante 210, die in einer zweiten Kantenebene 212 liegt, wobei die erste Gate-Kantenebene 208 und die zweite Kantenebene 212 im Wesentlichen lotrecht zu der ersten Ebene 204 sind, einen Source-Bereich 214 mit einer ersten Source-Kante 216, die solcherart in der ersten Gate-Kantenebene 208 liegt, dass die erste Source-Kante 216 neben dem Gate-Bereich 202 liegt, diesen jedoch nicht überlappt, einen Drain-Bereich 218 mit einer ersten Drain-Kante 220, die solcherart in der zweiten Gate-Kantenebene 212 liegt, dass die erste Drain-Kante 220 neben dem Gate-Bereich 202 liegt, diesen jedoch nicht überlappt, und eine Interferenzfilterinsel 222, angeordnet zwischen dem Source-Bereich 214 und dem Drain-Bereich 218.
  • Zusätzlich kann die Struktur 200 versehen sein mit einer Source-Elektrode 224, die eine erste Source-Elektrodenkante 226 aufweist, welche in einer zu der ersten Gate-Kantenebene 208 im Wesentlichen parallelen Ebene 228 liegt, wobei die erste Source-Elektrodenkante 226 die erste Gate-Kantenebene 208 um beispielsweise 5 μm beabstandet, und kann weiterhin versehen sein mit einer Drain-Elektrode 230, die eine erste Drain-Elektrodenkante 232 aufweist, welche in einer zu der zweiten Gate-Kantenebene 212 im Wesentlichen parallelen Ebene 234 liegt, wobei die erste Drain-Elektrodenkante 232 die zweite Gate-Kantenebene 212 um beispielsweise 5 μm beabstandet. In dieser Struktur überlappen weder die Source- noch die Drain-Elektrode 224, 230 den Gate-Bereich 202.
  • Wir haben Materialeigenschaften und eine Geräteleistung beschrieben, die sich auf einen TFT beziehen, welcher mit Hilfe einer Laserdotierungstechnik gemäß der vorliegenden Erfindung hergestellt wurde. Der Laserdotierungsprozess bietet ein praktisches Verfahren zur Bildung von Source- und Drain-Bereichen für a-Si:H-TFTs mit hoher Dotierungseffizienz. Der Kontaktwiderstand der laserdotierten Source/Drain ist etwa 20 Mal geringer als der einer auf herkömmliche Weise dotierten a-Si:H-Elektrode. Durch den geringen Kontaktwiderstand bleibt die Feldeffektmobilität des TFT bestehen, wenn die Kanallänge verringert wird (nur geringfügige Kanaleffekte wurden bei den 3 um Vorrichtungen beobachtet). Der AUS-Strom des 3 μm TFT ist ausreichend niedrig, um den Anforderungen eines Bildpunktschalters zu genügen.
  • Zwar wurde die Erfindung bezüglich einer Reihe spezifischer Ausführungen beschrieben, doch können zahlreiche Alternativen hergestellt werden. So handelt es sich beispielsweise bei der aktiven Schicht des oben beschriebenen TFT um undotiertes, intrinsisches a-Si:H. Die aktive Schicht kann jedoch dotiert sein, um die erwünschten TFT-Merkmale zu bieten.

Claims (8)

  1. Verfahren zum Bilden einer Halbleiterstruktur des Typs, der eine aktive Schicht (108) aufweist, die über einem Substrat (104) ausgebildet ist, umfassend die Schritte: Bereitstellen eines Interferenzfilters (112) über einem ersten Bereich (130) der aktiven Schicht in Ausrichtung mit einer Gateelektrode die eine erste Kante (206) aufweist, die in einer ersten Gate-Kantenebene (208) ausgebildet ist, sowie eine zweite Kante (210), die in einer zweiten Gate-Kantenebene (212) ausgebildet ist, wobei der Interferenzfilter durch Rückseiten-Illumination unter Verwendung der Gateelektrode als eine Maske strukturiert wird, und der Interferenzfilter für während der Rückseiten-Illumination verwendetes Licht durchlässig ist; Eintauchen der aktiven Schicht und des Interferenzfilters in eine gasförmige Dotandatom-Source (184); Bereitstellen eines Lasers, der einen Laserstrahl emittiert; und Bestrahlen von Bereichen der gasförmigen Dotandatom-Source und der aktiven Schicht mit Hilfe des Laserstrahls in auf die aktive Schicht weisender Richtung, wobei die Bereiche der Dotandatom-Source und der aktiven Schicht solcherart in einer auf die aktive Schicht weisenden Richtung bestrahlt werden, dass Dotandatome aus der Dotandatom-Source veranlasst werden, in Bereiche der aktiven Schicht entsprechend den bestrahlten Bereichen einzudringen, wobei die Laserbestrahlung auf Grund von Reflexion durch den Interferenzfilter daran gehindert wird, den ersten Bereich zu erreichen, so dass in der aktiven Schicht erste und zweite dotierte Bereiche (132, 134) gebildet werden; und wobei das Verfahren weiterhin die Schritte umfasst des Ausbildens des ersten Bereiches als einen Source-Bereich (214) mit einer Source-Kante (216) in der ersten Gate-Kantenebene (208) und des Ausbildens des zweiten Bereiches als einen Drain- Bereich (218) mit einer Drain-Bereichkante (220) in der zweiten Gate-Kantenebene (212).
  2. Verfahren zum Bilden einer Halbleiterstruktur des Typs, der eine aktive Schicht (108) aufweist, die über einem Substrat (104) ausgebildet ist, umfassend die Schritte: Bereitstellen eines Interferenzfilters (112) über einem ersten Bereich (130) der aktiven Schicht in Ausrichtung mit einer Gateelektrode die eine erste Kante (206) aufweist, die in einer ersten Gate-Kantenebene (208) ausgebildet ist, sowie eine zweite Kante (210), die in einer zweiten Gate-Kantenebene (212) ausgebildet ist, wobei der Interferenzfilter durch Rückseiten-Illumination unter Verwendung der Gateelektrode als eine Maske strukturiert wird, und der Interferenzfilter für während der Rückseiten-Illumination verwendetes Licht durchlässig ist; Bereitstellen einer festen Dotandatom-Source-Schicht (184) direkt auf zumindest einem Abschnitt der aktiven Schicht und dem Interferenzfilter; Bereitstellen eines Lasers, der einen Laserstrahl emittiert; und Bestrahlen von Bereichen der festen Dotandatom-Source-Schicht und der aktiven Schicht mit Hilfe des Laserstrahls in auf die aktive Schicht weisender Richtung, wobei die Bereiche der festen Dotandatom-Source-Schicht und der aktiven Schicht solcherart in einer auf die aktive Schicht weisenden Richtung bestrahlt werden, dass Dotandatome aus der festen Dotandatom-Source-Schicht veranlasst werden, in Bereiche der aktiven Schicht entsprechend den bestrahlten Bereichen einzudringen, wobei die Laserbestrahlung auf Grund von Reflexion durch den Interferenzfilter daran gehindert wird, den ersten Bereich zu erreichen, so dass in der aktiven Schicht erste und zweite dotierte Bereiche (132, 134) gebildet werden; und wobei das Verfahren weiterhin die Schritte umfasst des Ausbildens des ersten Bereiches als einen Source-Bereich (214) mit einer Source-Kante (216) in der ersten Gate-Kantenebene (208) und des Ausbildens des zweiten Bereiches als einen Drain-Bereich (218) mit einer Drain-Bereichkante (220) in der zweiten Gate-Kantenebene (212).
  3. Verfahren nach Anspruch 1 oder Anspruch 2, wobei der interferenzfilter (112) einen Stapel Unterschichten umfasst und ausgeführt ist, um relativ durchlässig für Strahlung auf einer Photolithographie-Wellenlänge, jedoch reflektierend für die Laserbestrahlung zu sein.
  4. Verfahren nach Anspruch 3, wobei der Interferenzfilter gebildet wird durch Bereitstellen einer Interferenzfilterschicht (110) über der aktiven Schicht (108); Aufbringen einer Schicht von Photolack über der Interferenzfilterschicht (110); Strukturieren der Photolack-Schicht durch Belichtung mit der Photolithographie-Strahlung durch das Substrat (104), die aktive Schicht (108) und die Interferenzfilterschicht (110) hindurch; und Entfernen der Photolack-Schicht und der belichteten Interferenzfilterschicht (110).
  5. Verfahren zum Bilden einer Halbleiterstruktur des Typs, der eine aktive Schicht (108) aufweist, die über einem Substrat (104) ausgebildet ist, umfassend die Schritte: Bereitstellen eines Interferenzfilters (112) über einem ersten Bereich der aktiven Schicht in Ausrichtung mit einer Gateelektrode die eine erste Kante (206) aufweist, die in einer ersten Gate-Kantenebene (208) ausgebildet ist, sowie eine zweite Kante (210), die in einer zweiten Gate-Kantenebene (212) ausgebildet ist, wobei der Interferenzfilter durch Rückseiten-Illumination unter Verwendung der Gateelektrode als eine Maske strukturiert wird, und der Interferenzfilter für während der Rückseiten-Illumination verwendetes Licht durchlässig ist; Bereitstellen einer Dotandionen-Source umfassend einen Ionenimplanter und eine Ionendusche; und, Durchsetzen von Bereichen der aktiven Schicht mit Dotandatomen von der Source, wobei die Bereiche der aktiven Schicht solcherart in einer auf die aktive Schicht weisenden Richtung durchsetzt werden, dass Dotandionen von der Dotandionen-Source dazu veranlasst werden, in Bereiche der aktiven Schicht einzudringen, wobei die Dotandionen durch den Interferenzfilter daran gehindert werden, den ersten Bereich zu erreichen, so dass in der aktiven Schicht erste und zweite dotierte Bereiche (132, 134) gebildet werden; und wobei das Verfahren weiterhin die Schritte umfasst des Ausbildens des ersten Bereiches als einen Source-Bereich (214) mit einer Source-Kante (216) in der ersten Gate-Kantenebene (208) und des Ausbildens des zweiten Bereiches als einen Drain-Bereich (218) mit einer Drain-Bereichkante (220) in der zweiten Gate-Kantenebene (212), und des Laser-Annealings der dotierten Bereiche, wobei der erste Bereich mit Hilfe von Reflexion durch den Interferenzfilter vor Laserschädigungen geschützt wird.
  6. Verfahren nach einem der Ansprüche 1 bis 5, weiterhin umfassend die Schritte des Ausbildens einer Source-Elektrode (224), die in elektrischer Verbindung mit dem Source-Bereich (214) steht und einer Drain-Elektrode (230), die in elektrischer Verbindung mit dem Drain-Bereich (218) steht, wobei die Source-Elektrode ausgebildet ist, um eine Source-Elektrodenkante (226) aufzuweisen, die in einer Ebene ungefähr parallel zu der ersten Gate-Kantenebene (208) liegt, und die Source-Elektrodenkante (226) ausgebildet ist, um die erste Gate-Kantenebene (208) um nicht mehr als 5 μm zu beabstanden, und wobei weiterhin die Drain-Elektrode ausgebildet ist, um eine Drain-Elektrodenkante (232) aufzuweisen, die in einer Ebene ungefähr parallel zu der zweiten Gate-Kantenebene (212) liegt, und die Drain-Elektrodenkante ausgebildet ist, um die erste Gate-Kantenebene um nicht mehr als 5 μm zu beabstanden, und die Source-Elektrode und die Drain-Elektrode solcherart ausgebildet sind, dass sie im Übrigen nicht den Gate-Bereich überlappen.
  7. Verfahren nach einem der vorhergehenden Ansprüche, wobei der Interferenzfilter (112) bereitgestellt wird durch Aufbringen aufeinander folgender Unterschichten verschiedener Refraktionsindices, um einen DBR-Spiegel (Distributed Bragg Reflector) zu bilden.
  8. Verfahren nach Anspruch 7, wobei die Unterschichten einander abwechselnde Schichten aus Siliziumdioxid und Siliziumnitrid sind.
DE1998639005 1997-10-29 1998-10-15 Verfahren zur Herstellung eines Dünnschicht-Feldeffekttransistors Expired - Lifetime DE69839005T2 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US08/959,590 US6020223A (en) 1997-09-10 1997-10-29 Method of manufacturing a thin film transistor with reduced parasitic capacitance and reduced feed-through voltage
US960025 1997-10-29
US08/960,025 US6019796A (en) 1997-09-10 1997-10-29 Method of manufacturing a thin film transistor with reduced parasitic capacitance and reduced feed-through voltage
US959590 1997-10-29

Publications (2)

Publication Number Publication Date
DE69839005D1 DE69839005D1 (de) 2008-03-06
DE69839005T2 true DE69839005T2 (de) 2009-01-08

Family

ID=27130411

Family Applications (1)

Application Number Title Priority Date Filing Date
DE1998639005 Expired - Lifetime DE69839005T2 (de) 1997-10-29 1998-10-15 Verfahren zur Herstellung eines Dünnschicht-Feldeffekttransistors

Country Status (3)

Country Link
EP (1) EP0913860B1 (de)
JP (1) JP4443652B2 (de)
DE (1) DE69839005T2 (de)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100282453B1 (ko) * 1999-03-18 2001-02-15 김영환 반도체 소자 및 그 제조방법
JP2001318627A (ja) 2000-02-29 2001-11-16 Semiconductor Energy Lab Co Ltd 発光装置
KR102080065B1 (ko) * 2013-04-30 2020-04-07 엘지디스플레이 주식회사 박막 트랜지스터 어레이 기판 및 그 제조 방법
CN107634079B (zh) * 2017-09-19 2020-05-08 中山晟欣信息科技有限公司 光电传感器及其制造方法
KR102133345B1 (ko) * 2020-02-12 2020-07-13 엘지디스플레이 주식회사 박막 트랜지스터 어레이 기판 및 그 제조 방법

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5833872A (ja) * 1981-08-24 1983-02-28 Toshiba Corp 薄膜電界効果トランジスタの製造方法
JPS58168278A (ja) * 1982-03-30 1983-10-04 Toshiba Corp 薄膜トランジスタの製造方法
JPH05144841A (ja) * 1991-11-20 1993-06-11 Fujitsu Ltd 薄膜トランジスタの製造方法
JP3173854B2 (ja) * 1992-03-25 2001-06-04 株式会社半導体エネルギー研究所 薄膜状絶縁ゲイト型半導体装置の作製方法及び作成された半導体装置
US5395481A (en) * 1993-10-18 1995-03-07 Regents Of The University Of California Method for forming silicon on a glass substrate
US5614729A (en) * 1994-07-08 1997-03-25 Hosiden Corporation Top gate thin-film transistor
JPH1056180A (ja) * 1995-09-29 1998-02-24 Canon Inc 半導体装置及びその製造方法
JPH09153624A (ja) * 1995-11-30 1997-06-10 Sony Corp 半導体装置

Also Published As

Publication number Publication date
EP0913860B1 (de) 2008-01-16
JP4443652B2 (ja) 2010-03-31
EP0913860A2 (de) 1999-05-06
DE69839005D1 (de) 2008-03-06
JPH11204802A (ja) 1999-07-30
EP0913860A3 (de) 2001-05-09

Similar Documents

Publication Publication Date Title
DE69838468T2 (de) Herstellungsverfahren für Dünnschichtfeldeffekttransistor mit verminderter Streukapazität
DE3587485T2 (de) Flüssigkristall-anzeige-element und dessen herstellung.
DE19500380C2 (de) Aktivmatrix-Flüssigkristallanzeige und Herstellungsverfahren dafür
DE69435045T2 (de) Halbleiter-Anordnung und Herstellungsverfahren dafür
DE3685623T2 (de) Duennfilmtransistor und verfahren zu seiner herstellung.
DE2703957C2 (de) FET-Ein-Element-Speicherzelle und Verfahren zu ihrerHerstellung
DE3688758T2 (de) Dünnfilmtransistor auf isolierendem Substrat.
DE69125260T2 (de) Ein Verfahren zum Herstellen eines Dünnfilm-Transistors und eines Aktive-Matrix-Substrates für Flüssig-Kristall-Anzeige-Anordnungen
DE69432615T2 (de) Halbleiteranordnung mit einer gerichteten nichtmonocristallinen Siliziumdünnschicht und Verfahren zur Herstellung
DE69632567T2 (de) MOS-Transistor und Verfahren zur Herstellung desselben
DE4437068C2 (de) Dünnfilmtransistor und Verfahren zu seiner Herstellung
DE4224793C2 (de) Dünnfilmfeldeffektelement und Herstellungsverfahren dafür
DE60037707T2 (de) Herstellungsverfahren für dünnfilmtransistoren
DE4229628A1 (de) Halbleitereinrichtung vom stapeltyp und verfahren zur herstellung einer solchen
DE3431155A1 (de) Duennfilm-transistor und verfahren zu dessen herstellung
DE102004062829A1 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE3930016C2 (de) Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung
WO2000021118A2 (de) Verfahren zur herstellung eines vertikalen mosfets
DE4410273C2 (de) Verfahren zur Herstellung eines Dünnfilmtransistors
DE4409367A1 (de) Verfahren zum Herstellen eines Dünnfilmtransistors
DE4428312C2 (de) Dünnfilmtransistor und Verfahren zu seiner Herstellung
DE19718394A1 (de) Dünnfilmtransistor und Verfahren zu seiner Herstellung
DE69218501T2 (de) Dünnfilm-Transistoren und Verfahren zur Herstellung
DE19540665C2 (de) Halbleiterbauelement und Verfahren zu dessen Herstellung
DE19825524A1 (de) Dünnfilmtransistor und Verfahren zu seiner Herstellung

Legal Events

Date Code Title Description
8364 No opposition during term of opposition