DE19825524A1 - Dünnfilmtransistor und Verfahren zu seiner Herstellung - Google Patents

Dünnfilmtransistor und Verfahren zu seiner Herstellung

Info

Publication number
DE19825524A1
DE19825524A1 DE19825524A DE19825524A DE19825524A1 DE 19825524 A1 DE19825524 A1 DE 19825524A1 DE 19825524 A DE19825524 A DE 19825524A DE 19825524 A DE19825524 A DE 19825524A DE 19825524 A1 DE19825524 A1 DE 19825524A1
Authority
DE
Germany
Prior art keywords
trench
insulation film
active layer
insulation
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19825524A
Other languages
English (en)
Other versions
DE19825524B4 (de
Inventor
Byung-Kook Kim
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
LG Semicon Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Semicon Co Ltd filed Critical LG Semicon Co Ltd
Publication of DE19825524A1 publication Critical patent/DE19825524A1/de
Application granted granted Critical
Publication of DE19825524B4 publication Critical patent/DE19825524B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H01L29/78624—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile the source and the drain regions being asymmetrical

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Semiconductor Memories (AREA)

Description

Die Erfindung bezieht sich auf eine Halbleitereinrichtung und insbeson­ dere auf einen Dünnfilmtransistor sowie auf ein Verfahren zu seiner Her­ stellung zwecks Verbesserung der Zuverlässigkeit der Halbleitereinrich­ tung.
Anstelle eines CMOS Lasttransistors oder eines Lastwiderstandes wird häufig ein Dünnfilmtransistor (nachfolgend als TFT bezeichnet) in einer SRAM Zelle der 4M Klasse bzw. der 16M Klasse oder darüber benutzt. Er kann darüber hinaus als Schalteinrichtung verwendet werden, um Bildda­ tensignale jeweiliger Pixelbereiche in einer Flüssigkeitsanzeigeeinrich­ tung zu schalten. So kommt z. B. ein PMOS TFT in einer SRAM Zelle zum Einsatz, um den in einem Lastwiderstand fließenden Ausschaltstrom zu reduzieren und den Einschaltstrom zu erhöhen. Es ergibt sich somit ein verminderter Leistungsverbrauch bei gleichzeitig verbesserten Speicher­ eigenschaften, so daß eine SRAM Zelle mit hoher Qualität erhalten wird.
In einer derartigen SRAM Zelle stellt ein sogenannter Offset- oder Verset­ zungsbereich des TFTs einen wichtiger Faktor zur Stabilisierung der SRAM Zelle dar. Es ist daher wichtig, den Offset- bzw. Versetzungsbereich exakt einzustellen, ohne daß er während der Herstellung des TFTs verän­ dert wird.
Ein konventioneller TFT und ein Verfahren zu seiner Herstellung werden nachfolgend unter Bezugnahme auf die Zeichnung näher erläutert.
Die Fig. 1 zeigt einen Querschnitt durch den konventionellen TFT, der folgende Elemente aufweist: eine Isolationsschicht 21, eine in einem vor­ bestimmten Bereich der Isolationsschicht 21 ausgebildete Gate-Elektrode 22a, einen Gate-Isolationsfilm 24, der auf der Isolationsschicht 21 und der Gate-Elektrode 22a liegt, eine Drain-Elektrode 25b auf dem Gate-Isola­ tionsfilm 24, die gegenüber der Gate-Elektrode 22a beabstandet ist, eine Source-Elektrode 25a auf dem Gate-Isolationsfilm 24, die die Gate-Elek­ trode 22a z. T. überlappt, und die der Drain-Elektrode 25b gegenüber liegt, sowie einen Kanalbereich I und einen Offset-Bereich II auf dem Gate-Isola­ tionsfilm 24 und zwischen der Source- und Drain-Elektrode 25a, 25b. Im vorliegenden Fall befindet sich der Offset- bzw. Versetzungsbereich II zwi­ schen der Drain-Elektrode 25b und der Gate-Elektrode 22a.
Im weiteren wird das Verfahren zur Herstellung des konventionellen TFTs beschrieben.
Fig. 2A bis 2D zeigen Querschnittsansichten des TFTs in verschiede­ nen Herstellungsstufen.
Entsprechend der Fig. 2A wird zunächst eine erste Polysiliziumschicht 22 zur Bildung einer Gate-Elektrode des TFTs auf einer Isolationsschicht 21 ausgebildet. Mittels eines Photoresistfilms wird die erste Polysilizium­ schicht 22 abgedeckt, wonach der Photoresistfilm durch Belichtung und Entwicklung strukturiert wird, um ein Maskenmuster 23 zu erhalten.
Gemäß der Fig. 2B wir dann die erste Polysiliziumschicht 22 selektiv ent­ fernt, und zwar durch einen Ätzprozeß unter Verwendung des Maskenmu­ sters 23, um auf diese Weise eine Gate-Elektrode 22a zu bilden. Sodann wird ein Gate-Isolationsfilm 24 auf die Isolationsschicht 21 sowie die Ga­ te-Elektrode 22a aufgebracht. Danach wird eine zweite Polysilizium­ schicht 25 auf dem Gate-Isolationsfilm 24 ausgebildet, die später zur Bil­ dung einer Source-Elektrode, einer Drain-Elektrode, eines Offset- bzw. Versetzungsbereichs und eines Kanalbereichs dient. Schließlich wird die gesamte so erhaltene Struktur durch einen Photoresistfilm 26 abgedeckt, der auf der zweiten Polysiliziumschicht 25 zu liegen kommt.
Wie die Fig. 2G erkennen läßt, wird dann der Photoresistfilm 26 durch Belichtung und Entwicklung strukturiert, um einen Teil der zweiten Poly­ siliziumschicht 25 abzudecken, und zwar in einem Bereich, wo später der Kanalbereich und der Offset-Bereich entstehen sollen. Unter Verwendung des Photoresistmusters 26 als Maske werden dann Verunreinigungsionen in die freigelegte zweite Polysiliziumschicht 25 implantiert, um auf diese Weise eine Source-Elektrode 25a und eine Drain-Elektrode 25b zu erhal­ ten. Danach wird der Photoresistfilm 26 entfernt. Die Source-Elektrode 25a überlappt teilweise die Gate-Elektrode 22a, während die Drain-Elek­ trode 25b in einem Abstand von der Gate-Elektrode 22a angeordnet ist, wobei dieser Abstand eine vorbestimmte Größe aufweist. Auf diese Weise werden ein Kanalbereich I und ein Offset- bzw. Versetzungsbereich II zwi­ schen der Source-Elektrode 25a und der Drain-Elektrode 25b erhalten, wie die Fig. 2D zeigt.
Bei einem derartigen TFT treten jedoch Probleme auf. So ist es erforder­ lich, in bestimmten Verfahrensschritten Photoresistfilme zu bilden, um Offsetbereich, den Kanalbereich, die Source-Elektrode und die Drain- Elektrode zu erhalten. Dabei kann es passieren, daß durch Fehlausrich­ tung des Photoresists der Kanalbereich und der Offsetbereich ungewollt verändert werden. Dies führt zu einer Verschlechterung der Betriebszu­ verlässigkeit der Halbleitereinrichtung. Tritt eine solche unbeabsichtigte Änderung von Kanalbereich und Offsetbereich bei einem SRAM auf, so kann sich dadurch die Stabilität der Speicherzelle verschlechtern.
Der Erfindung liegt die Aufgabe zugrunde, einen TFT sowie ein Verfahren zu seiner Herstellung anzugeben, bei dem zur Bildung eines Offsetbe­ reichs, eines Kanalbereichs, einer Source-Elektrode und einer Drain- Elektrode infolge Selbstausrichtung keine Masken mehr erforderlich sind, so daß der TFT eine größere Betriebszuverlässigkeit aufweist und einfa­ cher herzustellen ist.
Die vorrichtungsartige Lösung der gestellten Aufgabe ist im Anspruch 1 angegeben. Dagegen findet sich die verfahrensartige Lösung der gestellten Aufgabe im Anspruch 13. Vorteilhafte Ausgestaltungen der Erfindung sind den jeweils nachgeordneten Unteransprüchen zu entnehmen.
Nach dem breitesten Aspekt der vorliegenden Erfindung enthält ein TFT (Dünnfilmtransistor bzw. thin-film transistor) ein Substrat; einen im Sub­ strat ausgebildeten Graben; eine aktive Schicht auf dem Substrat und in­ nerhalb des Grabens; ein Seitenwand-Abstandsstück auf der aktiven Schicht und an wenigstens einer der Seitenwände des Grabens; einen Ga­ te-Isolationsfilm auf dem Seitenwand-Abstandsstück und auf der aktiven Schicht; eine Gate-Elektrode auf dem Gate-Isolationsfilm innerhalb des Grabens; sowie Source- und Drain-Elektroden in der aktiven Schicht an den beiden Seiten der Gate-Elektrode.
Die Erfindung wird nachfolgend unter Bezugnahme auf die Zeichnung im einzelnen erläutert. Es zeigen:
Fig. 1 einen Querschnitt durch einen konventionellen TFT;
Fig. 2A bis 2D Querschnittsdarstellungen des konventionellen TFTs in verschiedenen Herstellungsstufen;
Fig. 3 einen Querschnitt durch einen TFT in Übereinstimmung mit der vorliegenden Erfindung; und
Fig. 4A bis 4F Querschnittsdarstellungen des erfindungsgemäßen TFTs in verschiedenen Herstellungsstufen.
Ein Ausführungsbeispiel der Erfindung wird nachfolgend detailliert be­ schrieben.
Die Fig. 3 zeigt einen Querschnitt durch einen TFT nach der vorliegenden Erfindung. Dieser erfindungsgemäße TFT enthält ein isolierendes Sub­ strat 41, einen im Substrat 41 gebildeten Graben, eine aktive Schicht 43, die auf dem Substrat 41 und innerhalb des Grabens liegt, also an dessen Seitenwänden und dessen Bodenfläche, ein Seitenwand-Abstandsstück 45a auf der aktiven Schicht 43 an wenigstens einer der Seiten des Gra­ bens, einen Gate-Isolationsfilm 46 auf der aktiven Schicht 43 sowie auf dem Seitenwand-Abstandsstück 45a, eine Gate-Elektrode 47 auf dem Ga­ te-Isolationsfilm 46 innerhalb des Grabens, sowie Source- und Drain- Elektroden 43a und 43b in der aktiven Schicht 43 an beiden Seiten der Ga­ te-Elektrode 47.
Nachfolgend wird die Herstellung des erfindungsgemäßen TFTs unter Be­ zugnahme auf die Fig. 4A bis 4F beschrieben.
Entsprechend der Fig. 4A wird zunächst ein Graben in einem vorbe­ stimmten Bereich des Isolationsfilms 41 gebildet. Dieser Graben kann eine parallel zur Oberfläche des Isolationsfilms 41 liegende Bodenfläche auf­ weisen sowie Seitenwände, die senkrecht zur Oberfläche des Isolations­ films 41 stehen. Als Alternative des Prozesses zur Herstellung des Grabens im Substrat 41 kann zunächst eine Isolationsschicht auf dem isolierenden Substrat 41 gebildet werden, wonach dann ein Graben in der Isolations­ schicht ausgebildet wird. Das bedeutet, daß nach Ausbildung der Isola­ tionsschicht auf dem isolierenden Substrat 41 ein nicht dargestellter Pho­ toresistfilm auf die Isolationsschicht aufgebracht wird. Der Photoresist­ film wird dann durch Belichtung und Entwicklung strukturiert. Unter Verwendung des so erhaltenen Photoresistmusters als Maske wird schließlich die Isolationsschicht über eine vorbestimmte Tiefe weggeätzt. Durch diesen Prozeß wird ebenfalls ein Graben erhalten.
Danach wird auf die gesamte Oberfläche der so erhaltenen Struktur eine aktive Schicht 43 aufgebracht, die eine Halbleiterschicht ist, welche Poly­ silizium enthält. Die aktive Schicht 43 kommt dabei auf dem Substrat 41 bzw. auf der Isolationsschicht zu liegen sowie auch innerhalb des Gra­ bens, und zwar auf dessen Boden und an dessen Seitenwänden. Die aktive Schicht 43 wird später als Offset- bzw. Versetzungsbereich sowie als Ka­ nalbereich und auch als Source-Elektrode und Drain-Elektrode verwen­ det.
Als nächstes wird ein erster Isolationsfilm 44 auf der aktiven Schicht 43 ausgebildet, der auch innerhalb des Grabens zu liegen kommt. Danach er­ folgt die Durchführung eines Ionenimplantationsprozesses zur Einstel­ lung der Schwellenspannung VT.
Entsprechend der Fig. 4B wird sodann ein dicker zweiter Isolationsfilm 45 auf dem ersten Isolationsfilm 44 ausgebildet. Dabei kann der zweite dicke Isolationsfilm 45 den Graben ganz ausfüllen. Das selektive Ätzver­ hältnis zwischen erstem und zweitem Isolationsfilm 44, 45 ist sehr groß. Beispiel kann der eine von ihnen ein Siliziumoxydfilm sein, während der andere ein Siliziumnitridfilm ist, oder umgekehrt.
Gemäß Fig. 4C wird dann ein Photoresistfilm PR auf den zweiten Isola­ tionsfilm 45 aufgebracht, wonach der Photoresistfilm PR durch Belich­ tung und Entwicklung strukturiert wird. Unter Verwendung des so erhal­ tenen Photoresistmusters als Maske wird der zweite Isolationsfilm 45 se­ lektiv weggeätzt, so daß der zweite Isolationsfilm 45 unterhalb des Photo­ resistmusters nur noch an der Seite des Grabens verbleibt, wo später ein Seitenwand-Abstandsstück stehen soll. Bei diesem Ätzprozeß wird somit die eine Seite des Grabens bis zum Boden freigelegt, während an der ande­ ren Seite des Grabens der zweite Isolationsfilm 45 verbleibt.
Wie die Fig. 4D erkennen läßt, wird sodann der verbleibende Photoresist­ film entfernt. Danach wird der zweite Isolationsfilm 45 geätzt, um auf der aktiven Schicht 43 ein Seitenwand-Abstandsstück 45a an einer der Seiten des Grabens zu erhalten. Demzufolge gehören zum Seitenwand-Abstands­ stück 45a der erste Isolationsfilm 44 an einer Seite und in einem vorbe­ stimmten Bereich des Grabens, sowie der zweite Isolationsfilm 45 auf dem ersten Isolationsfilm 44.
Alternativ können Seitenwand-Abstandsstücke 45a auf der aktiven Schicht 43 auch an beiden Seiten des Grabens hergestellt werden. Um Sei­ tenwand-Abstandsstücke 45a an beiden Seiten des Grabens auszubilden, wird der zweite Isolationsfilm 45 lediglich zurückgeätzt, und zwar ohne den Prozeß der selektiven Entfernung des zweiten Isolationsfilm 45 mittels eines Photoätzprozesses.
Gemäß Fig. 4E wird dann unter Verwendung des Seitenwand-Abstands­ stückes 45a als Ätzmaske der freiliegende erste Isolationsfilm 44 durch Ät­ zen entfernt. Beim Entfernen des ersten Isolationsfilm 44 wird das Seiten­ wand-Abstandsstück 45a ebenfalls minimal geätzt, und zwar infolge eines hohen selektiven Ätzverhältnisses zwischen Seitenwand-Abstandsstück 45a und erstem Isolationsfilm 44.
Sodann wird gemäß Fig. 4F ein Gate-Isolationsfilm 46 auf der gesamten Oberfläche der so erhaltenen Struktur gebildet, also auch auf dem Seiten­ wand-Abstandsstück 45a. Danach wird eine Halbleiterschicht für eine Gate-Elektrode des TFTs auf den Gate-Isolationsfilm 46 aufgebracht und anschließend zurückgeätzt, um eine Gate-Elektrode 47 zu erhalten, die in­ nerhalb des verbleibenden Bereichs des Grabens zu liegen kommt. Schließlich wird ein Ionenimplantationsprozeß zur Bildung von Source und Drain ohne Verwendung einer Maske durchgeführt, um auf diese Wei­ se Source und Drain-Elektroden 43a und 43b zu erhalten. Bei der Durch­ führung dieses Ionenimplantationsprozesses werden keine Ionen dort in die Halbleiterschicht 43 implantiert, wo sich das Seitenwand-Abstands­ stück 45a befindet, da das Seitenwand-Abstandsstück 45a, das die ersten und zweiten Isolationsfilme 44 und 45 enthält, als Maske dient. Außerdem werden ebenfalls keine Verunreinigungsionen in denjenigen Teil der Halb­ leiterschicht 43 implantiert, der unterhalb der Gate-Elektrode 47 zu lie­ gen kommt, da auch die Gate-Elektrode 47 als Ionenimplantationsmaske dient. Derjenige Teil der aktiven Schicht 43, der durch das Seitenwand- Abstandsstück 45a maskiert ist, bildet somit einen Offset- bzw. Verset­ zungsbereich II, während derjenige Teil der aktiven Schicht 43, der inner­ halb des verbleibenden Bereichs des Grabens liegt, der also unterhalb der Gate-Elektrode 47 zu liegen kommt, einen Kanalbereich I bildet.
Der nach dem erfindungsgemäßen Verfahren hergestellte TFT weist eine Reihe von Vorteilen auf. So werden die Source- und Drain-Elektroden so­ wie der Offsetbereich durch einen selbstausrichtenden Prozeß hergestellt, also ohne Verwendung von Masken. Entsprechendes gilt für den Kanalbe­ reich. Durch den Herstellungsprozeß des TFTs werden somit der Offsetbe­ reich bzw. der Kanalbereich nicht verändert, was zu einer verbesserten Be­ triebszuverlässigkeit der Halbleitereinrichtung führt. Wird darüber hin­ aus das selbstausrichtende Verfahren der beschriebenen Art bei der Her­ stellung eines SRAMs verwendet, so läßt sich dessen Stabilität signifikant verbessern.

Claims (22)

1. Dünnfilmtransistor (TFT) mit:
  • - einem Substrat (41);
  • - einem im Substrat (41) ausgebildeten Graben;
  • - einer aktiven Schicht (43) auf dem Substrat (41) und dem Graben;
  • - einem Seitenwand-Abstandsstück (45a) auf der aktiven Schicht (43) und an wenigstens einer der Seitenwände des Grabens;
  • - einem Gate-Isolationsfilm (46) auf dem Seitenwand-Abstandsstück (45a) und auf der aktiven Schicht (43);
  • - einer Gate-Elektrode (47) auf dem Gate-Isolationsfilm (46) innerhalb des Grabens; und
  • - Source- und Drain-Elektroden in der aktiven Schicht (43) an beiden Sei­ ten der Gate-Elektrode (47).
2. Dünnfilmtransistor nach Anspruch 1, dadurch gekennzeichnet, daß das Substrat (41) aus isolierendem Material besteht.
3. Dünnfilmtransistor nach Anspruch 1, dadurch gekennzeichnet, daß auf dem Substrat (41) eine Isolationsschicht ausgebildet wird, in die ein Graben eingebracht wird.
4. Dünnfilmtransistor nach Anspruch 1, dadurch gekennzeichnet, daß die aktive Schicht (43) weiterhin einen Offset- bzw. Versetzungsbe­ reich (II) in einem Bereich aufweist, der sich dort befindet, wo sich das Sei­ tenwand-Abstandsstück (45a) befindet.
5. Dünnfilmtransistor nach Anspruch 4, dadurch gekennzeichnet, daß sich der Offsetbereich (II) an einer Seite des Grabens und am Boden des Grabens befindet.
6. Dünnfilmtransistor nach Anspruch 1, dadurch gekennzeichnet, daß die Drain-Elektrode (43b) senkrecht zum Offsetbereich (II) verläuft.
7. Dünnfilmtransistor nach Anspruch 1, weiter gekennzeichnet durch einen Kanalbereich (I) innerhalb der aktiven Schicht (43) dort, wo sich die Gate-Elektrode (47) befindet.
8. Dünnfilmtransistor nach Anspruch 1, dadurch gekennzeichnet, daß die aktive Schicht (43) eine Halbleiterschicht ist.
9. Dünnfilmtransistor nach Anspruch 8, dadurch gekennzeichnet, daß die Halbleiterschicht Polysilizium enthält.
10. Dünnfilmtransistor nach Anspruch 1, dadurch gekennzeichnet, daß das Seitenwand-Abstandsstück (45a) einen ersten Isolationsfilm (44), gebildet an einer Seite und an der Bodenseite des Grabens, sowie einen zweiten Isolationsfilm (45) enthält, der auf dem ersten Isolationsfilm (44) liegt.
11. Dünnfilmtransistor nach Anspruch 10, dadurch gekennzeichnet, daß der erste Isolationsfilm (44) ein Oxydfilm und der zweite Isolationsfilm (45) ein Nitritfilm sind.
12. Dünnfilmtransistor nach Anspruch 10, dadurch gekennzeichnet, daß der erste Isolationsfilm (44) ein Nitritfilm und der zweite Isolationsfilm (45) ein Oxydfilm sind.
13. Verfahren zur Herstellung eines Dünnfilmtransistors (TFT) mit fol­ genden Schritten:
  • - Bildung eines Grabens in einem Substrat (41);
  • - Bildung einer aktiven Schicht (43) auf dem Substrat (41) sowie auf dem Graben;
  • - Bildung eines Seltenwand-Abstandsstückes (45a) auf der aktiven Schicht (43) und an wenigstens einer der Seitenwände des Grabens;
  • - Bildung eines Gate-Isolationsfilms (46) auf der aktiven Schicht (43) sowie auf dem Seitenwand-Abstandsstück (45a);
  • - Bildung einer Gate-Elektrode (47) auf dem Gate-Isolationsfilm (46) in­ nerhalb des Grabens; und
  • - Bildung von Source- und Drain-Elektroden (43a, 43b) in der aktiven Schicht (43) an beiden Seiten der Gate-Elektrode (47).
14. Verfahren nach Anspruch 13, dadurch gekennzeichnet, daß der Schritt zur Bildung des Grabens folgende weitere Schritte umfaßt:
  • - Bildung einer Isolationsschicht auf dem Substrat (41); und
  • - selektives Ätzen der Isolationsschicht in Dickenrichtung der Isolations­ schicht bzw. über deren Dicke zwecks Bildung eines Grabens.
15. Verfahren nach Anspruch 13, dadurch gekennzeichnet, daß der Schritt zur Bildung des Seitenwand-Abstandsstückes (45a) folgende wei­ tere Schritte umfaßt:
  • - Bildung eines ersten Isolationsfilms (44) auf der aktiven Schicht (43);
  • - Bildung eines zweiten Isolationsfilms (45) auf dem ersten Isolationsfilm (44);
  • - Entfernen des zweiten Isolationsfilms (45) auf dem ersten Isolationsfilm (44) in einer ersten Richtung des Grabens;
  • - Ätzen des zweiten Isolationsfilms (45) in einer zweiten Richtung des Gra­ bens zwecks Bildung eines Seitenwand-Abstandsstückes (45a) aus dem zweiten Isolationsfilm (45) auf dem ersten Isolationsfilm (44) an einer Seite des Grabens; und
  • - Entfernen des ersten Isolationsfilms (44) unter Verwendung des Seiten­ wand-Abstandsstückes (45a) als Maske.
16. Verfahren nach Anspruch 15, dadurch gekennzeichnet, daß der er­ ste Isolationsfilm (44) ein vom zweiten Isolationsfilm (45) unterschiedli­ ches selektives Ätzverhältnis aufweist.
17. Verfahren nach Anspruch 16, dadurch gekennzeichnet, daß der er­ ste Isolationsfilm (44) aus einem Oxyd und der zweite Isolationsfilm (45) aus einem Nitrit besteht, oder umgekehrt.
18. Verfahren nach Anspruch 13, dadurch gekennzeichnet, daß das Substrat (41) aus einem isolierenden Material besteht, und daß die aktive Schicht (43) und die Gate-Elektrode (47) aus einem Halbleitermaterial be­ stehen.
19. Verfahren nach Anspruch 13, dadurch gekennzeichnet, daß die Source- und Drain-Elektroden (43a, 43b) durch einen Ionenimplanta­ tionsprozeß hergestellt werden, und zwar unter Verwendung des Seiten­ wand-Abstandsstückes (45a) und der Gate-Elektrode (47) als Implanta­ tionsmasken.
20. Verfahren nach Anspruch 13, dadurch gekennzeichnet, daß die ak­ tive Schicht (43) einen Offsetbereich (II) (bzw. Versetzungsbereich) dort aufweist, wo sich das Seitenwand-Abstandsstück (45a) befindet.
21. Verfahren nach Anspruch 15, dadurch gekennzeichnet, daß das Seitenwand-Abstandsstück (45a) aus einem Siliziumoxydfilm und der er­ ste Isolationsfilm (44) aus einem Siliziumnitritfilm hergestellt werden, oder umgekehrt.
22. Verfahren nach Anspruch 13, dadurch gekennzeichnet, daß die ak­ tive Schicht (43) aus Polysilizium hergestellt wird.
DE19825524A 1997-08-14 1998-06-08 Dünnfilmtransistor und Verfahren zu seiner Herstellung Expired - Fee Related DE19825524B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1019970038881A KR100257070B1 (ko) 1997-08-14 1997-08-14 박막트랜지스터 및 이의 제조방법
KR38881/97 1997-08-14

Publications (2)

Publication Number Publication Date
DE19825524A1 true DE19825524A1 (de) 1999-02-25
DE19825524B4 DE19825524B4 (de) 2004-07-29

Family

ID=19517506

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19825524A Expired - Fee Related DE19825524B4 (de) 1997-08-14 1998-06-08 Dünnfilmtransistor und Verfahren zu seiner Herstellung

Country Status (4)

Country Link
US (1) US6107662A (de)
JP (1) JP2926178B2 (de)
KR (1) KR100257070B1 (de)
DE (1) DE19825524B4 (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005039666B3 (de) * 2005-08-22 2007-05-31 Infineon Technologies Austria Ag Verfahren zum Herstellen einer Halbleiterstruktur mit selektiven Dotierstoffbereichen
DE102007013978A1 (de) * 2007-02-13 2008-09-04 Qimonda Ag 3D-Kanal Feldeffekttransistor, Speicherzelle und integrierter Schaltkreis
DE10301939B4 (de) * 2003-01-20 2018-02-01 Infineon Technologies Ag Feldeffekttransistor

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6309929B1 (en) * 2000-09-22 2001-10-30 Industrial Technology Research Institute And Genetal Semiconductor Of Taiwan, Ltd. Method of forming trench MOS device and termination structure
US7419858B2 (en) * 2006-08-31 2008-09-02 Sharp Laboratories Of America, Inc. Recessed-gate thin-film transistor with self-aligned lightly doped drain
KR20100073247A (ko) * 2008-12-23 2010-07-01 한국전자통신연구원 자기정렬 전계 효과 트랜지스터 구조체
US8809854B2 (en) 2011-04-22 2014-08-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8878288B2 (en) 2011-04-22 2014-11-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8916868B2 (en) 2011-04-22 2014-12-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
US8932913B2 (en) 2011-04-22 2015-01-13 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
US8847233B2 (en) 2011-05-12 2014-09-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having a trenched insulating layer coated with an oxide semiconductor film
TWI493724B (zh) 2012-03-01 2015-07-21 E Ink Holdings Inc 半導體元件
CN104795400B (zh) * 2015-02-12 2018-10-30 合肥鑫晟光电科技有限公司 阵列基板制造方法、阵列基板和显示装置
WO2019009873A1 (en) * 2017-07-01 2019-01-10 Intel Corporation FORMING DAMASCINING PATTERNS FOR MANUFACTURING THIN FILM TRANSISTORS

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2837014B2 (ja) * 1992-02-17 1998-12-14 三菱電機株式会社 半導体装置及びその製造方法
JPH06334185A (ja) * 1993-05-18 1994-12-02 Sony Corp 薄膜半導体装置
US5334862A (en) * 1993-08-10 1994-08-02 Micron Semiconductor, Inc. Thin film transistor (TFT) loads formed in recessed plugs
US5430485A (en) * 1993-09-30 1995-07-04 Thomson Consumer Electronics, Inc. Audio/video synchronization in a digital transmission system
US5736435A (en) * 1995-07-03 1998-04-07 Motorola, Inc. Process for fabricating a fully self-aligned soi mosfet
KR0168194B1 (ko) * 1995-12-14 1999-02-01 김광호 반도체 소자의 소자분리막 형성방법
US5617502A (en) * 1996-03-22 1997-04-01 Cirrus Logic, Inc. System and method synchronizing audio and video digital data signals during playback
US5763285A (en) * 1996-06-10 1998-06-09 Winbond Electronics Corporation Process for controlling gate/drain overlapped length in lightly-doped drain (LDD) structures
JP2976889B2 (ja) * 1996-07-04 1999-11-10 日本電気株式会社 動画像データ再生システム

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10301939B4 (de) * 2003-01-20 2018-02-01 Infineon Technologies Ag Feldeffekttransistor
DE102005039666B3 (de) * 2005-08-22 2007-05-31 Infineon Technologies Austria Ag Verfahren zum Herstellen einer Halbleiterstruktur mit selektiven Dotierstoffbereichen
US7419883B2 (en) 2005-08-22 2008-09-02 Infineon Technologies Austria Ag Method for fabricating a semiconductor structure having selective dopant regions
DE102007013978A1 (de) * 2007-02-13 2008-09-04 Qimonda Ag 3D-Kanal Feldeffekttransistor, Speicherzelle und integrierter Schaltkreis
US7834395B2 (en) 2007-02-13 2010-11-16 Qimonda Ag 3-D channel field-effect transistor, memory cell and integrated circuit

Also Published As

Publication number Publication date
US6107662A (en) 2000-08-22
JP2926178B2 (ja) 1999-07-28
KR100257070B1 (ko) 2000-05-15
KR19990016351A (ko) 1999-03-05
DE19825524B4 (de) 2004-07-29
JPH1168115A (ja) 1999-03-09

Similar Documents

Publication Publication Date Title
DE4224793C2 (de) Dünnfilmfeldeffektelement und Herstellungsverfahren dafür
DE19500380C2 (de) Aktivmatrix-Flüssigkristallanzeige und Herstellungsverfahren dafür
DE1764056C2 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE4437068C2 (de) Dünnfilmtransistor und Verfahren zu seiner Herstellung
DE19633914C1 (de) Halbleitereinrichtung mit einem Dünnfilmtransistor und Herstellungsverfahren derselben
DE4433086C2 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE3937502C2 (de) Isoliereinrichtung für eine integrierte Schaltung und Verfahren zu deren Herstellung
DE2502235C2 (de)
DE3809653C2 (de)
DE10141916A1 (de) MOS-Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE3237539A1 (de) Mikroelektronisches schattenmaskierverfahren zur verminderung des punchthrough
DE3930016C2 (de) Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung
DE4332074A1 (de) Halbleiterspeichereinrichtung und Verfahren zu ihrer Herstellung
DE19825524A1 (de) Dünnfilmtransistor und Verfahren zu seiner Herstellung
DE2922016A1 (de) Vlsi-schaltungen
DE19718394B4 (de) Dünnfilmtransistor und Verfahren zu seiner Herstellung
DE4409367A1 (de) Verfahren zum Herstellen eines Dünnfilmtransistors
DE4417154C2 (de) Dünnfilmtransistor und Verfahren zu deren Herstellung
DE19540665C2 (de) Halbleiterbauelement und Verfahren zu dessen Herstellung
DE4428312A1 (de) Dünnfilmtransistor und Verfahren zu seiner Herstellung
DE19543389A1 (de) Verfahren zur Herstellung eines Transistors
DE2111633A1 (de) Verfahren zur Herstellung eines Oberflaechen-Feldeffekt-Transistors
DE3139169C2 (de)
DE2911726A1 (de) Halbleitervorrichtung und verfahren zu deren herstellung
DE19800919B4 (de) Dünnfilmtransistor und Verfahren zu seiner Herstellung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee