DE4428312A1 - Dünnfilmtransistor und Verfahren zu seiner Herstellung - Google Patents

Dünnfilmtransistor und Verfahren zu seiner Herstellung

Info

Publication number
DE4428312A1
DE4428312A1 DE4428312A DE4428312A DE4428312A1 DE 4428312 A1 DE4428312 A1 DE 4428312A1 DE 4428312 A DE4428312 A DE 4428312A DE 4428312 A DE4428312 A DE 4428312A DE 4428312 A1 DE4428312 A1 DE 4428312A1
Authority
DE
Germany
Prior art keywords
gate electrode
semiconductor layer
insulation film
gate
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE4428312A
Other languages
English (en)
Other versions
DE4428312C2 (de
Inventor
Seok Won Cho
Jong Moon Choi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Goldstar Electron Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Goldstar Electron Co Ltd filed Critical Goldstar Electron Co Ltd
Publication of DE4428312A1 publication Critical patent/DE4428312A1/de
Application granted granted Critical
Publication of DE4428312C2 publication Critical patent/DE4428312C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H01L29/78624—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile the source and the drain regions being asymmetrical
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78642—Vertical transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Description

Die vorliegende Erfindung bezieht sich im allgemeinen auf einen Dünnfilmtran­ sistor und insbesondere auf einen solchen Dünnfilmtransistor, der sich zur Bil­ dung von SRAM-Zellen eignet (Zellen eines statischen Speichers mit wahlfreiem Zugriff). Ferner bezieht sich die Erfindung auf ein Verfahren zur Herstellung ei­ nes derartigen Dünnfilmtransistors.
Dünnfilmtransistoren der genannten Art kommen üblicherweise in SRAMs mit einer Speicherkapazität von 1 Megabyte oder mehr zum Einsatz. Sie werden dort als Lastwiderstände eingesetzt. Dünnfilmtransistoren der genannten Art kön­ nen aber auch dazu verwendet werden, in Pixelbereichen einer Flüssigkristall­ anzeige Bilddatensignale zu schalten.
Um eine qualitativ hochwertige SRAM-Einrichtung zu erhalten, müssen Dünn­ filmtransistoren mit sehr kleinem Ausschaltstrom einerseits und mit vergrößer­ tem Einschaltstrom andererseits verwendet werden. Dadurch läßt sich einer­ seits elektrische Energie einsparen, während sich andererseits die Speicherei­ genschaften der SRAM-Zelle verbessern lassen. In den letzten Jahren wurde das Augenmerk im wesentlichen auf eine Verbesserung des EIN/AUS-Stromverhält­ nisses gerichtet.
Zum besseren Verständnis des Hintergrunds der Erfindung wird nachfolgend ein Verfahren zur Herstellung eines Dünnfilmtransistors mit verbessertem EIN/AUS-Stromverhältnis beschrieben. Hierzu wird Bezug auf die Fig. 1a bis 1d genommen. Bei einem MOS-Dünnfilmtransistor, wie er in den Figuren darge­ stellt ist, erfolgt eine Vergrößerung der Korngröße durch ein Feststoff-Phasen- Wachstum eines Siliciumkörpers, der ein Bodengate als Einheit enthält. Das Feststoff-Phasen-Wachstum wird ausgeführt durch Temperung bei etwa 600°C über einen Zeitraum von 24 Stunden.
Zunächst wird auf ein isolierendes Substrat 1 oder auf einen isolierenden Film Polysilicium aufgebracht, das anschließend durch einen Photoätzprozeß struk­ turiert wird, und zwar unter Verwendung einer Gatemaske. Auf diese Weise wird eine Gateelektrode 2 erhalten, wie sie in Fig. 1a dargestellt ist.
Danach werden auf die gesamte Oberfläche der so erhaltenen Struktur der Reihe nach und aufeinanderliegend ein Gateisolationsfilm 3 und ein Polysiliciumfilm 4 aufgebracht. Dies erfolgt mit Hilfe eines sogenannten Blanket Chemical Vapor Deposition-Verfahrens (Blanket-CVD-Verfahren). Das Polysilicium 4 wird so­ dann einem Feststoff-Phasen-Wachstumsprozeß unterworfen, um die Kristall­ körner im Polysilicium zu vergrößern. Die resultierende Struktur ist in Fig. 1b gezeigt.
Der Polysiliciumfilm 4 wird in einem weiteren Schritt mittels eines photoemp­ findlichen Films 5 abgedeckt, der anschließend in gewünschter Weise belichtet und entwickelt wird, so daß durch ihn nur ein Kanalbereich maskiert wird, wie in Fig. 1c zu erkennen ist. Dabei wird die Maskierung des Kanalbereichs so aus­ geführt, daß ein im nächsten Schritt zu bildender Sourcebereich sich mit der Gateelektrode 2 überlappt, während ein später zu bildender Drainbereich ge­ genüber der Gateelektrode 2 versetzt ist.
Schließlich werden P-Typ Dotierungsionen (z. B. BF₂-Ionen) in die nicht abge­ deckten Bereiche des Polysiliciums implantiert, wie durch die Pfeile in Fig. 1c zu erkennen ist, um auf diese Weise den Sourcebereich 6a und den Drainbereich 6b zu erhalten, die in Fig. 1d gezeigt sind. In dieser Fig. 1d sind mit den Bezugszei­ chen a, b, c und d der Reihe nach der Sourcebereich, ein Kanalbereich, ein Off­ set-Bereich (Versetzungsbereich) und der Drainbereich versehen.
Bei der konventionellen Herstellung des Dünnfilmtransistors treten jedoch ei­ nige Probleme auf. So werden der Kanalbereich und der Offset-Bereich gleich­ zeitig definiert, was schwierig zu reproduzieren ist. Darüber hinaus ergibt sich nur eine geringe Betriebszuverlässigkeit des konventionellen Dünnfilmtransis­ tors, da sich sein AUS-Strom in Abhängigkeit des Ausrichtungsgrads erheblich ändert. Der Kanal beim konventionellen Dünnfilmtransistor liegt darüber hin­ aus in der Substratebene, so daß sich bei einer Miniaturisierung der Zelle eine Verkürzung der Kanallänge ergibt, was zu einem Ansteigen des Leckstroms führt und somit einer Miniaturisierung entgegensteht. Mit derart aufgebauten Dünnfilmtransistoren läßt sich daher kein hoher Integrationsgrad erzielen.
Der Erfindung liegt die Aufgabe zugrunde, die obengenannten Probleme zu überwinden und einen Dünnfilmtransistor zu schaffen, der ein verbessertes EIN/AUS-Stromverhältnis aufweist. Außerdem soll er sich zur weiteren Minia­ turisierung eignen und eine hohe Betriebszuverlässigkeit aufweisen. Er soll darüber hinaus reproduzierbar herstellbar sein.
Nicht zuletzt ist es Aufgabe der Erfindung, ein zur Herstellung eines derartigen Transistors geeignetes Verfahren anzugeben.
Die vorrichtungsseitige Lösung der gestellten Aufgabe ist im kennzeichnenden Teil des Patentanspruchs 1 angegeben. Dagegen findet sich die verfahrensseiti­ ge Lösung der gestellten Aufgabe im kennzeichnenden Teil des Patentanspruchs 5. Vorteilhafte Ausgestaltungen der Erfindung sind den jeweils nachgeordneten Unteransprüchen zu entnehmen.
Ein erfindungsgemäßer Dünnfilmtransistor enthält: ein Substrat; eine Gate­ elektrode in einem vorbestimmten Bereich auf dem Substrat; ein Isolationsfilm- Seitenwandstück an einer Seitenwand der Gateelektrode; einen Gateisolations­ film auf dem Isolationsfilm-Seltenwandstück, der Gateelektrode und dem Sub­ strat; eine Halbleiterschicht auf der gesamten Oberfläche des Gateisolations­ films, der einen eigenen Vertikalbereich aufweist, welcher in der Nähe der ande­ ren Seitenwand der Gateelektrode liegt; einen Kanal in dem vertikalen Bereich der Halbleiterschicht; und einen Verunreinigungsdiffusionsbereich in ausge­ wählten Teilen der Halbleiterschicht, wobei die ausgewählten Teile alle Teile der Halbleiterschicht ausfüllen, jedoch nicht den Kanalbereich innerhalb der Halb­ leiterschicht. Der vertikale Teil der Halbleiterschicht erstreckt sich in einer Richtung senkrecht zur Oberfläche des Substrats, wobei er und das Isolations­ film-Seitenwandstück an einander gegenüberliegenden Seitenwänden der Gateelektrode vorhanden sind. Dabei ist zwischen der Halbleiterschicht und der Gateelektrode der Gateisolationsfilm vorhanden, während das Seitenwand­ stück direkt in Kontakt mit der Gateelektrode steht.
Ein erfindungsgemäßes Verfahren zur Herstellung eines Dünnfilmtransistors zeichnet sich durch folgende Schritte aus: Bildung einer ersten Halbleiter­ schicht für eine Gateelektrode auf einem Substrat; Entfernen eines Teils der er­ sten Halbleiterschicht, um eine Seite eines Gateelektrodenbereichs zu definie­ ren; Bildung eines Seitenwandstücks aus einem Isolationsfilm an der definier­ ten Seite der ersten Halbleiterschicht bzw. des Gateelektrodenbereichs; Entfer­ nen eines Teils der verbliebenen ersten Halbleiterschicht zwecks Bildung einer Gateelektrode in einem vorbestimmten Bereich des Substrats; Bildung eines Gateisolationsfilms und daraufliegend eine zweite Halbleiterschicht in dieser Reihenfolge auf der gesamten resultierenden Oberfläche der so erhaltenen Struktur; und Implantieren von Verunreinigungsionen vertikal in die zweite Halbleiterschicht hinein, um einen Sourcebereich und einen Drainbereich zu erhalten.
Ein Gatekappen-Isolationsfilm auf der oberen Fläche der Gateelektrode dient zur Einstellung eines Versetzungsbetrags zwischen der Gateelektrode und dem durch die Ionenimplantation erhaltenen Diffusionsbereich, der als LDD-Be­ reich verwendbar ist. Die Ionenimplantation erfolgt wenigstens annähernd senkrecht zur Substratoberfläche, so daß in den vertikal zur Substratoberflä­ che stehenden Bereich der zweiten Halbleiterschicht von oben hinein Ionen implantiert werden. Je nach Eindringtiefe des Dotierungsprofils in diesen vertikal stehenden Bereich hinein oder nach Dicke des Gatekappen-Isolationsfilms wird ein Offset-Bereich zwischen der Gateelektrode und dem Drainbereich (LDD-Be­ reich) erhalten.
Die Erfindung wird nachfolgend unter Bezugnahme auf die Zeichnung näher be­ schrieben. Es zeigen:
Fig. 1a bis 1d Querschnittsdarstellungen zur Erläuterung eines konventionel­ len Verfahrens zur Herstellung eines Dünnfilmtransistors;
Fig. 2a bis 2e Querschnittsdarstellungen zur Erläuterung eines Verfahrens nach der Erfindung zur Herstellung eines erfindungsgemäßen Dünn­ filmtransistors;
Fig. 3 eine schematische Perspektivansicht eines Dünnfilmtransistors nach der Erfindung; und
Fig. 4 eine Querschnittstruktur eines erfindungsgemäßen Dünnfilmtransis­ tors mit Angabe der Konzentration der implantierten Ionen.
Nachfolgend werden bevorzugte Ausführungsbeispiele der vorliegenden Erfin­ dung unter Bezugnahme auf die Zeichnung im einzelnen beschriebenen, wobei gleiche Teile mit den gleichen Bezugszeichen versehen sind.
Die Fig. 2a bis 2e zeigen ein Verfahren nach der Erfindung zur Herstellung eines erfindungsgemäßen Dünnfilmtransistors.
In Fig. 2a ist mit dem Bezugszeichen 11 ein isolierendes Substrat oder ein isolie­ render Film bezeichnet. Darauf wird eine halbleitende Schicht 7 aufgebracht, die zur Bildung einer Gateelektrode dient. Bei der halbleitenden Schicht 7 kann es sich um Polysilicium handeln. Sodann wird auf die halbleitende Schicht 7 ein erster Isolationsfilm 8 aufgebracht, der ein Oxidfilm sein kann. Dieser erste Iso­ lationsfilm dient zur Bildung einer Gatekappe. Auf den ersten Isolationsfilm 8 wird schließlich ein erster photoempfindlicher Film 9 aufgebracht, wie die Fig. 2a erkennen läßt.
Anschließend erfolgt ein Belichtungs- und Entwicklungsprozeß, um eine Seite zu definieren, an der später eine Gateelektrode gebildet wird. Mit anderen Wor­ ten wird der erste photoempfindliche Film 9 bereichsweise wieder entfernt, so daß der erste Isolationsfilm 8 teilweise freiliegt. Unter Verwendung des ersten photoempfindlichen Films 9 als Ätzmaske werden dann die unter ihm liegenden Filme 8 und 7 selektiv weggeätzt, also der erste Isolationsfilm 8 und dann die halbleitende Schicht 7, bis das Substrat 11 freiliegt. Anschließend wird der er­ ste photoempfindliche Film 9 vollständig entfernt. Danach wird auf die so erhal­ tene Struktur ein zweiter Isolationsfilm aufgebracht, der anschließend durch anisotropes Ätzen zurückgeätzt wird, um ein aus dem Material des zweiten Iso­ lationsfilms bestehendes Seitenwandstück 16 an einer Seitenwand zu erhalten, die durch die freigelegten Stirnseiten der halbleitenden Schicht 7 und des ersten Isolationsfilms 8 gebildet wird. Das Seitenwandstück 16 liegt dabei in seinem unteren Bereich auf dem Substrat 11 auf und ist nach außen konvex ausgebil­ det.
Anschließend wird die gesamte so erhaltene Struktur durch eine zweite photo­ empfindliche Schicht 10 abgedeckt, die dann so belichtet und entwickelt wird, daß sie nur noch in einem bestimmten Bereich stehen bleibt. Diese zweite photo­ empfindliche Schicht 10 überdeckt dann nur noch einen Teil des ersten Isola­ tionsfilms 8, das Seitenwandstück 16 und einen sich daran anschließenden Teil des Substrats 11. Durch die so strukturierte Schicht 10 wird die andere Seite des Gateelektrodenbereichs festgelegt, also die dem Seitenwandstück 16 gegen­ überliegende Seite, wie die Fig. 2c erkennen läßt.
Danach erfolgt ein Ätzprozeß unter Verwendung des zweiten photoempfindli­ chen Films 10 als Ätzmaske, um den ersten Isolationsfilm 8 und danach die halbleitende Schicht 7 bereichsweise zu entfernen, und zwar so weit, bis das Substrat 11 wieder freiliegt. Durch den verbleibenden Teil der halbleitenden Schicht 7 wird eine Gateelektrode 12 gebildet, während der verbleibende Teil des ersten Isolationsfilms 8 einen Gatekappen-Isolationsfilm 13 bildet, wie in Fig. 2d zu erkennen ist. Die Fig. 2d zeigt ebenfalls, daß nach Entfernen des zwei­ ten photoempfindlichen Films 10 auf die gesamte Oberfläche der so erhaltenen Struktur ein Gateisolationsfilm 14 aufgebracht wird, auf den anschließend eine Halbleiterschicht 15 (z. B. aus Polysilicium) mit einer Dicke von etwa 20 bis etwa 50 nm (200 bis etwa 500 Å) aufgebracht wird. Das Aufbringen dieser Schichten kann wiederum mit Hilfe eines CVD-Prozesses erfolgen, beispielsweise mittels eines sogenannten Blanket-CVD-Prozesses (abgedeckter bzw. abgeschirmter CVD-Prozeß).
Ohne weitere Maskierung werden dann Dotierungsionen in die z. B. aus Polysili­ cium bestehende Halbleiterschicht 15 implantiert, wie durch die vertikalen Pfeile in Fig. 2e angedeutet ist. Die Ionen werden also vorzugsweise senkrecht zur Substratoberfläche implantiert. Auf diese Weise werden ein Sourcebereich und ein Drainbereich erhalten, wie ebenfalls in Fig. 2e gezeigt. Zur Bildung ei­ nes p-Typ Dünnfilmtransistors werden p-Typ Dotierungsionen (z. B. Borionen) mit einer Beschleunigungsenergie von 5 bis 20 KeV implantiert sowie mit einer Verunreinigungsdichte von etwa 1 × 10¹⁴ bis etwa 1 × 10¹⁶ Atomen pro cm². Soll dagegen ein n-Typ Dünnfilmtransistor gebildet werden, so werden n-Typ Dotierungsionen (z. B. As-Ionen) mit einer Beschleunigungsenergie von 10 bis 50 KeV implantiert, wobei eine Verunreinigungsdichte von etwa 1 × 10¹⁴ bis et­ wa 1 × 10¹⁶ Atomen pro cm² eingestellt wird.
Die Fig. 3 zeigt die Struktur eines nach dem erfindungsgemäßen Verfahren her­ gestellten Dünnfilmtransistors. Dieser Dünnfilmtransistor nach der Erfindung enthält ein isolierendes Substrat 11, eine Gatestruktur in einem vorbestimmten Bereich auf dem isolierenden Substrat 11, zu der eine Gateelektrode 12, ein die Gateelektrode 12 oben abdeckender Gatekappen-Isolationsfilm 13 und ein aus einem isolierenden Film bestehendes Seitenwandstück 16 gehören, einen Gate- Isolationsfilm 14, der sowohl den anderen bzw. verbleibenden Bereich des iso­ lierenden Substrats 11 und die freiliegende Oberfläche der Gatestruktur ab­ deckt, und eine Halbleiterschicht 15, die den Gateisolationsfilm 14 abdeckt. Das Seitenwandstück 16 ist, wie bereits erwähnt, sowohl an einer Seitenwand der Gateelektrode 12 als auch an der mit dieser fluchtenden Seitenwand des Ga­ tekappen-Isolationsfilms 13 vorhanden und steht andererseits auf dem Sub­ strat. In der Halbleiterschicht 15 an der dem Seitenwandstück 16 gegenüberlie­ genden Seite der Gatestruktur, also in dem vertikal verlaufenden Teil der Halb­ leiterschicht 15 in der Nähe der anderen Seitenwand der Elektrodenstruktur be­ findet sich der Kanalbereich, dessen Längsrichtung senkrecht zur Substrato­ berfläche 11 steht. In dieses vertikal stehende Stück der Halbleiterschicht 15 sind von oben die Verunreinigungsionen hineindotiert worden, die jetzt in Rich­ tung zum Kanalbereich diffundieren. Das sich einstellende Verunreinigungs­ bzw. Dotierungsprofil ist in Fig. 4 zu erkennen.
Es sei noch darauf hingewiesen, daß bei der Dünnfilm-Transistorstruktur nach der Erfindung der Gatekappen-Isolationsfilm 13 auch entfallen kann.
Die Fig. 4 zeigt genauer den Verlauf der Ionenkonzentration im vertikalen Teil der Halbleiterschicht 15 beim erfindungsgemäßen Dünnfilmtransistor. Die Im­ plantation der Dotierungsionen führt dazu, daß der Drainbereich gegenüber der Gateelektrode 12 versetzt ist und daß der Kanalbereich im vertikalen Teil der Halbleiterschicht 15 liegt, also in demjenigen Bereich, der senkrecht zur Ober­ fläche des Substrats 11 steht. Dieser vertikale Bereich der Halbleiterschicht 15 liegt an der dem Seltenwandstück 16 gegenüberliegenden Seite der Gatestruk­ tur. Wie zu erkennen ist, bildet sich im vertikalen Stück der Halbleiterschicht 15 oben ein "LDD"-Bereich aus, also ein Drainbereich mit leichter Dotierung, wobei dieser Drainbereich gegenüber der Gateelektrode 12 in Vertikalrichtung nach oben versetzt ist, und zwar um den in Fig. 4 gezeichneten Offset-Bereich. In Fig. 4 ist auch der leicht dotierte Drainbereich mit LDD angegeben. Da sich die Dich­ te der implantierten Dotierungsionen mit zunehmender Tiefe des vertikal ste­ henden Stücks der Halbleiterschicht 15 ändert, bildet sich ein Dichtegradient bezüglich der dotierten Ionen aus. Die LDD-Struktur ergibt sich daher in selbst­ ausrichtender Weise innerhalb einer vorbestimmten Tiefe im vertikalen Teil der Halbleiterschicht 15.
Der sich ausbildende Offset-Bereich liegt zwischen dem Drainbereich LDD und der Gateelektrode und ergibt sich ebenfalls in selbstausrichtender Weise sowie unter Berücksichtigung der Dicke des Gatekappen-Isolationsfilms 13. Ist kein Gatekappen-Isolationsfilm 13 vorhanden, bildet sich im wesentlichen auch kein Offset-Bereich. Ist dagegen ein dicker Gatekappen-Isolationsfilm vorhan­ den, so wird ein relativ tiefer bzw. langer Offset-Bereich erhalten. Nach der Er­ findung läßt sich somit der AUS-Strom reduzieren, und zwar ohne einen Ma­ skierungsprozeß, da die Tiefe bzw. Länge des Offset-Bereichs oder des Offsets durch die Dicke des Gatekappen-Isolationsfilms 13 bestimmt wird.
Mit der Erfindung werden einige Vorteile erzielt.
Zunächst ergibt sich ein verbesserter EIN-Strom, da infolge des Seitenwand­ stücks 16 an einer Seitenwand der Gateelektrode der Offset-Bereich an der Source-Seite verschwindet.
Andererseits werden nicht nur verbesserte Vorrichtungseigenschaften erhal­ ten, sondern es ergibt sich auch eine erhöhte Produktionsrate infolge der einfa­ cheren Herstellung des Dünnfilmtransistors, bei der kein weiterer Maskie­ rungsprozeß mehr erforderlich ist, da sich Source und Drain bzw. LDD in selbst­ ausrichtender Weise bilden.
Auch der Integrationsgrad läßt sich bei Verwendung des erfindungsgemäßen Dünnfilmtransistors erhöhen, da jetzt die Kanallänge des Dünnfilmtransistors durch die Höhe der Gateelektrode bestimmt wird. Die Zelle selbst kann sehr viel kleiner werden als im konventionellen Fall, bei welchem sich die Kanallänge durch die Breite der Gateelektrode bestimmt. Andererseits läßt sich die Zellen­ größe beim Dünnfilmtransistor nach der Erfindung auch dadurch weiter redu­ zieren, weil die Tiefe des Offsets durch die Dicke des Gatekappen-Isolations­ films bestimmt wird.
Nicht zuletzt läßt sich der Dünnfilmtransistor nach der Erfindung ohne weite­ ren Maskierungsprozeß herstellen, da die Dicke des Gatekappen-Isolations­ films die Offset-Länge bestimmen kann. Ist kein Gatekappen-Isolationsfilm vor­ handen, wird kein Offset-Bereich erhalten.

Claims (10)

1. Dünnfilmtransistor, gekennzeichnet durch:
  • - ein Substrat (11);
  • - eine Gateelektrode (12) in einem vorbestimmten Bereich auf dem Substrat (11);
  • - ein Isolationsfilm-Seitenwandstück (16) an einer Seitenwand der Gateelek­ trode (12);
  • - einen Gateisolationsfilm (14) auf dem Isolationsfilm-Seitenwandstück (16), der Gateelektrode (12) und dem Substrat (11);
  • - eine Halbleiterschicht (15) auf der gesamten Oberfläche des Gateisolations­ films (14), wobei die Halbleiterschicht (15) einen eigenen vertikalen Teil auf­ weist, der in der Nähe der anderen Seitenwand der Gateelektrode (12) liegt;
  • - einen Kanal innerhalb des vertikalen Teils der Halbleiterschicht (15); und
  • - einen Verunreinigungsdiffusionsbereich in ausgewählten Teilen der Halblei­ terschicht (15), wobei die ausgewählten Teile alle Bereiche der Halbleiterschicht (15) ausfüllen, jedoch nicht den Kanalbereich.
2. Dünnfilmtransistor nach Anspruch 1, dadurch gekennzeichnet, daß ein Gatekappen-Isolationsfilm (13) zwischen der Gateelektrode (12) und dem Gate­ isolationsfilm (14) vorhanden ist.
3. Dünnfilmtransistor nach Anspruch 2, dadurch gekennzeichnet, daß der Verunreinigungsdiffusionsbereich in Abhängigkeit der Dicke des Gatekappen- Isolationsfilms (13) innerhalb des Kanalbereichs gegenüber der Gateelektrode (12) versetzt bzw. verschoben ist.
4. Dünnfilmtransistor nach Anspruch 1, dadurch gekennzeichnet, daß er einen Isolationsfilm auf dem Substrat (11) aufweist.
5. Verfahren zur Herstellung eines Dünnfilmtransistors, gekennzeichnet durch folgende Schritte:
  • - Bildung einer ersten Halbleiterschicht (7) für eine Gateelektrode auf einem Substrat (11);
  • - Entfernen eines Teils der ersten Halbleiterschicht (7) zur Bildung einer Seite eines Gateelektrodenbereichs;
  • - Bildung eines Seitenwandstücks (16) mittels eines Isolationsfilms an der defi­ nierten Seite der ersten Halbleiterschicht bzw. des Gateelektrodenbereichs;
  • - Entfernen eines Teils der verbliebenen ersten Halbleiterschicht (7) zwecks Bildung einer Gateelektrode (12) in einem vorbestimmten Teil auf dem Substrat (11);
  • - Bildung eines Gateisolationsfilms (14) und daraufliegend einer zweiten Halb­ leiterschicht (15) auf der gesamten resultierenden Oberfläche der so erhaltenen Struktur; und
  • - Implantieren von Verunreinigungsionen vertikal in die zweite Halbleiter­ schicht (15) hinein, um einen Sourcebereich und einen Drainbereich zu erhal­ ten.
6. Verfahren nach Anspruch 5, gekennzeichnet durch einen Schritt zur Bildung eines Gatekappen-Isolationsfilms (8) auf der ersten Halbleiterschicht (7), die zur Gateelektrodenbildung dient, und zwar vor Bildung der Gateelektro­ de (12).
7. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß bei der Im­ plantation p-Typ Verunreinigungsionen mit einer Dichte von etwa 1 × 10¹⁴ bis etwa 1 × 10¹⁶ Atomen pro cm² und bei einer Beschleunigungsenergie von etwa 5 bis 20 KeV implantiert werden.
8. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß bei der Im­ plantation n-Typ Verunreinigungsionen mit einer Dichte von etwa 1 × 10¹⁴ bis etwa 1 × 10¹⁶ Atomen pro cm² sowie bei einer Beschleunigungsenergie von etwa 10 bis 50 KeV implantiert werden.
9. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß die zweite Halbleiterschicht aus Polysilicium hergestellt wird.
10. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß die Dicke des Gatekappen-Isolationsfilms (8 bzw. 13) in Abhängigkeit von einer Länge einge­ stellt wird, um die die Gateelektrode gegenüber dem Diffusionsbereich der Ver­ unreinigungsionen versetzt sein soll.
DE4428312A 1994-05-12 1994-08-10 Dünnfilmtransistor und Verfahren zu seiner Herstellung Expired - Fee Related DE4428312C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940010411A KR0136931B1 (ko) 1994-05-12 1994-05-12 박막 트랜지스터의 구조 및 제조방법

Publications (2)

Publication Number Publication Date
DE4428312A1 true DE4428312A1 (de) 1995-11-23
DE4428312C2 DE4428312C2 (de) 2003-02-20

Family

ID=19382956

Family Applications (1)

Application Number Title Priority Date Filing Date
DE4428312A Expired - Fee Related DE4428312C2 (de) 1994-05-12 1994-08-10 Dünnfilmtransistor und Verfahren zu seiner Herstellung

Country Status (4)

Country Link
US (2) US5432102A (de)
JP (1) JP3108752B2 (de)
KR (1) KR0136931B1 (de)
DE (1) DE4428312C2 (de)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0565231A3 (en) * 1992-03-31 1996-11-20 Sgs Thomson Microelectronics Method of fabricating a polysilicon thin film transistor
DE4417154C2 (de) * 1993-05-20 1998-07-02 Gold Star Electronics Dünnfilmtransistor und Verfahren zu deren Herstellung
US5716879A (en) * 1994-12-15 1998-02-10 Goldstar Electron Company, Ltd. Method of making a thin film transistor
US5640023A (en) * 1995-08-31 1997-06-17 Sgs-Thomson Microelectronics, Inc. Spacer-type thin-film polysilicon transistor for low-power memory devices
KR100205306B1 (ko) 1995-12-26 1999-07-01 구본준 박막트랜지스터의 제조방법
US5753543A (en) * 1996-03-25 1998-05-19 Micron Technology, Inc. Method of forming a thin film transistor
KR100298438B1 (ko) 1998-01-26 2001-08-07 김영환 박막트랜지스터및이의제조방법
KR100491141B1 (ko) * 2001-03-02 2005-05-24 삼성에스디아이 주식회사 박막 트랜지스터 및 그의 제조방법과 이를 이용한 액티브매트릭스형 표시소자 및 그의 제조방법
GB0111424D0 (en) * 2001-05-10 2001-07-04 Koninkl Philips Electronics Nv Electronic devices comprising thin film transistors
JP4247377B2 (ja) * 2001-12-28 2009-04-02 独立行政法人産業技術総合研究所 薄膜トランジスタ及びその製造方法
US6995053B2 (en) * 2004-04-23 2006-02-07 Sharp Laboratories Of America, Inc. Vertical thin film transistor
US9224655B2 (en) 2013-03-11 2015-12-29 Globalfoundries Inc. Methods of removing gate cap layers in CMOS applications
CN107068694B (zh) * 2017-04-26 2019-10-01 厦门天马微电子有限公司 半导体器件结构及其制作方法、阵列基板和显示装置
KR102639314B1 (ko) * 2020-04-13 2024-02-21 고려대학교 세종산학협력단 수직 구조 전계효과 트랜지스터 및 그 제조방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4224793A1 (de) * 1991-08-09 1993-02-11 Mitsubishi Electric Corp Duennfilmfeldeffektelement und herstellungsverfahren dafuer

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA1197628A (en) * 1984-01-05 1985-12-03 Thomas W. Macelwee Fabrication of stacked mos devices
US4581623A (en) * 1984-05-24 1986-04-08 Motorola, Inc. Interlayer contact for use in a static RAM cell
US4757361A (en) * 1986-07-23 1988-07-12 International Business Machines Corporation Amorphous thin film transistor device
JPH0824144B2 (ja) * 1987-06-10 1996-03-06 三菱電機株式会社 半導体装置の製造方法
JPH01291467A (ja) * 1988-05-19 1989-11-24 Toshiba Corp 薄膜トランジスタ
JPH01293566A (ja) * 1988-05-20 1989-11-27 Mitsubishi Electric Corp 半導体装置
JPH0230147A (ja) * 1988-07-19 1990-01-31 Nec Corp 薄膜トランジスタ及びその製造方法
JPH02237149A (ja) * 1989-03-10 1990-09-19 Sony Corp 半導体装置とその製造方法
US4997785A (en) * 1989-09-05 1991-03-05 Motorola, Inc. Shared gate CMOS transistor
JPH0425076A (ja) * 1990-05-16 1992-01-28 Sony Corp 薄膜トランジスタ
JPH04109630A (ja) * 1990-08-29 1992-04-10 Nippon Steel Corp Ｍｏｓ型半導体装置の製造方法
US5057888A (en) * 1991-01-28 1991-10-15 Micron Technology, Inc. Double DRAM cell
JPH04321271A (ja) * 1991-04-19 1992-11-11 Mitsubishi Electric Corp 半導体装置
JPH0521461A (ja) * 1991-07-15 1993-01-29 Fujitsu Ltd 半導体装置の製造方法
KR960012587B1 (ko) * 1991-10-01 1996-09-23 니뽄 덴끼 가부시끼가이샤 비대칭적으로 얇게 도핑된 드레인-금속 산화물 반도체 전계효과 트랜지스터(ldd-mosfet) 제조 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4224793A1 (de) * 1991-08-09 1993-02-11 Mitsubishi Electric Corp Duennfilmfeldeffektelement und herstellungsverfahren dafuer

Also Published As

Publication number Publication date
US5432102A (en) 1995-07-11
JPH07321340A (ja) 1995-12-08
KR0136931B1 (ko) 1998-04-24
DE4428312C2 (de) 2003-02-20
KR950034738A (ko) 1995-12-28
JP3108752B2 (ja) 2000-11-13
US5723879A (en) 1998-03-03

Similar Documents

Publication Publication Date Title
DE4224793C2 (de) Dünnfilmfeldeffektelement und Herstellungsverfahren dafür
DE3689158T2 (de) Verfahren zum Herstellen bezüglich einer Karte justierten, implantierten Gebieten und Elektroden dafür.
DE4437068A1 (de) Dünnfilmtransistor und Verfahren zu seiner Herstellung
DE4213244C2 (de) Halbleitereinrichtung und Verfahren zu deren Herstellung
DE4116690C2 (de) Elementisolationsaufbau einer Halbleitereinrichtung und Verfahren zur Herstellung derselben
DE3588050T2 (de) Halbleiterspeichervorrichtung und Verfahren zu deren Herstellung.
DE4428312C2 (de) Dünnfilmtransistor und Verfahren zu seiner Herstellung
DE4447229C2 (de) Verfahren zur Herstellung einer Halbleiterspeichervorrichtung
DE10046945C2 (de) Verfahren zum Herstellen einer nichtflüchtigen Halbleiterspeichervorrichtung mit selbstjustierter schwebender Gateelektrode unter Verwendung einer Grabenisolationsstruktur
DE2716691A1 (de) Feldeffekttransistor und verfahren zu dessen herstellung
DE4424933A1 (de) Halbleiterspeichervorrichtung und Verfahren zur Herstellung derselben
DE10201314A1 (de) Feldeffekttransitor und Verfahren zum Herstellen eines Halbleiterbauteils mit einem solchen
DE3930016C2 (de) Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung
DE102008062488B4 (de) Halbleiterbauelement und Verfahren zur Herstellung des Bauelementes
DE3825701A1 (de) Verfahren zur herstellung eines bipolaren transistors
DE2729973A1 (de) Verfahren zur herstellung einer halbleiteranordnung
DE4409367A1 (de) Verfahren zum Herstellen eines Dünnfilmtransistors
DE19825524B4 (de) Dünnfilmtransistor und Verfahren zu seiner Herstellung
DE19718394A1 (de) Dünnfilmtransistor und Verfahren zu seiner Herstellung
DE19543859A1 (de) Transistor und Transistorherstellungsverfahren
DE4411851C2 (de) Halbleitervorrichtungen mit Grabenisolierstruktur, die einen Kanal-dotierten Bereich aufweist, und Herstellungsverfahren dafür
DE10158706A1 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE69027894T2 (de) Halbleiteranordnung und Verfahren zu deren Herstellung
DE4426468C2 (de) Verfahren zur Herstellung einer DRAM-Zelle
DE2950413C2 (de)

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8304 Grant after examination procedure
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee