JP2002176162A - エリアセンサ及びエリアセンサを備えた表示装置 - Google Patents

Abstract

(57)【要約】 【課題】 軽量、薄型、小型である密着型エリアセンサ
を提供する。 【解決手段】本発明のエリアセンサは、発光素子を用い
てセンサ部に画像を表示する機能と、光電変換素子を用
いた読み取り機能を有する。そのため、新たに電子ディ
スプレイをエリアセンサに設けなくとも、センサ部で読
み込んだ画像をセンサ部に表示させることが可能であ
る。また、本発明のフォトダイオードの光電変換層は、
非晶質珪素膜で形成されており、Ｎ型半導体層及びＰ型
半導体層は多結晶珪素膜で形成されている。このとき、
非晶質珪素膜は、多結晶珪素膜よりも厚く形成され、そ
の結果、本発明のフォトダイオードは、より多くの光を
受け取ることが出来る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、イメージセンサ機
能及び表示機能を有するエリアセンサ（半導体装置）に
関する。特に、ＥＬ素子を光源として有し、平面（絶縁
表面上）に設けられた光電変換素子と、マトリクス状に
配置された複数の薄膜トランジスタ（ＴＦＴ）によって
構成されるエリアセンサ（半導体装置）に関する。

【０００２】

【従来の技術】近年、紙面上の文字・図画情報や、映像
情報等の光信号から、画像情報を有する電気信号を読み
出すダイオード、ＣＣＤ等の光電変換素子を有する固体
撮像装置が用いられるようになってきた。この固体撮像
装置は、スキャナーやデジタルカメラ等に用いられてい
る。

【０００３】光電変換素子を有する固体撮像装置には、
ラインセンサと、エリアセンサとがある。ラインセンサ
は、線状に設けられた光電変換素子を被写体においてス
キャンし、画像の情報を電気信号として取り込んでい
る。

【０００４】それに対しエリアセンサは、密着型エリア
センサとも呼ばれており、平面に設けられた光電変換素
子を被写体上に配置し、画像の情報を電気信号として取
り込んでいる。エリアセンサはラインセンサと異なり光
電変換素子をスキャンする必要がないことから、スキャ
ンするためのモーター等が不要である。

【０００５】図２３に従来のエリアセンサの構成を示
す。図２３（Ａ）に示すのはエリアセンサの斜視図であ
り、図２３（Ｂ）に示すのはその断面図である。光電変
換素子が設けられたセンサ基板２５０１、バックライト
２５０２、光散乱板２５０３が図２３（Ｂ）に示すよう
に設けられている。

【０００６】光源としてのバックライト２５０２からの
光は、光散乱板２５０３内で屈折し、被写体２５０４に
照射される。照射された光は被写体２５０４において反
射し、センサ基板２５０１上に設けられた光電変換素子
に照射される。光電変換素子に光が照射されると、光の
輝度に応じた大きさの電流が光電変換素子内で生じ、被
写体２５０４の画像情報が電気信号としてエリアセンサ
内に取り込まれる。

【０００７】

【発明が解決しようとする課題】上述したエリアセンサ
は、バックライト２５０２からの光が被写体２５０４に
均一に照射されないと、読み込んだ画像が部分的に明る
くなったり暗くなったりしてむらが生じてしまう。その
ため光が均一に被写体２５０４に照射するように、光散
乱板２５０３の構造に工夫をこらしたり、バックライト
２５０２、光散乱板２５０３、センサ基板２５０１、被
写体２５０４の位置を精密に調整したりする必要が生じ
る。

【０００８】またバックライト２５０２及び光散乱板２
５０３のサイズを抑えることは難しく、そのためにエリ
アセンサ自体の小型化、薄型化、軽量化が妨げられてい
る。

【０００９】本発明は上記の実情を鑑みてなされたもの
で、小型、薄型、軽量であり、かつ読み込んだ画像に明
るさのむらが生じないエリアセンサを提供することを課
題とする。

【００１０】

【課題を解決するための手段】本発明のエリアセンサ
は、光電変換素子としてフォトダイオードを用いる。ま
た光源としてＥＬ（エレクトロルミネッセンス）素子を
用いる。

【００１１】本明細書においてフォトダイオード（光電
変換素子）とは、Ｎ型半導体層と、Ｐ型半導体層と、Ｎ
型半導体層及びＰ型半導体層の一部に接するように設け
られた光電変換層とを有する。

【００１２】フォトダイオードは光が照射されると、光
によって生じたキャリアによって、電圧が低下する。こ
のとき、光強度が強いほど、電圧が低下する量も大き
い。このとき、フォトダイオードに光が照射された場合
の電圧と、照射されなかった場合の電圧とを比較して、
センサ信号線に信号が入力される。

【００１３】またＥＬ素子（発光素子）とは自発光型素
子であり、主にＥＬディスプレイに用いられている。Ｅ
Ｌディスプレイとは有機ＥＬディスプレイ（ＯＥＬＤ：
Organic ＥＬ Display）又は有機ライトエミッティング
ダイオード（ＯＬＥＤ：Organic Light Emitting Diod
e）とも言う。

【００１４】ＥＬ素子は一対の電極（陽極と陰極）の間
にＥＬ層（有機化合物層）が挟まれた構造となっている
が、ＥＬ層は通常、積層構造となっている。代表的に
は、コダック・イーストマン・カンパニーのTangらが提
案した「正孔輸送層／発光層／電子輸送層」という積層
構造が挙げられる。この構造は非常に発光効率が高く、
現在、研究開発が進められているＥＬディスプレイは殆
どこの構造を採用している。

【００１５】また他にも、電極上に正孔注入層／正孔輸
送層／発光層／電子輸送層、または正孔注入層／正孔輸
送層／発光層／電子輸送層／電子注入層の順に積層する
構造でも良い。発光層に対して蛍光性色素等をドーピン
グしても良い。

【００１６】本明細書において一対の電極間に設けられ
る全ての層を総称してＥＬ層（有機化合物層）と呼ぶ。
よって上述した正孔注入層、正孔輸送層、発光層、電子
輸送層、電子注入層等は、全てＥＬ層に含まれる。そし
て、上記構造でなるＥＬ層に一対の電極から所定の電圧
を加え、それにより発光層においてキャリアの再結合が
起こって発光する。

【００１７】なお、本明細書において、ＥＬ素子（発光
素子）は一対の電極（陽極と陰極）間に有機化合物層が
挟まれた構造とする。有機化合物層は、公知の発光材料
を用いて作製することが出来る。また、有機化合物層に
は、単層構造と積層構造の二つの構造があるが、本発明
はどちらの構造を用いてもよい。なお、有機化合物層に
おけるルミネッセンスには、一重項励起状態から基底状
態に戻る際の発光（蛍光）と、三重項励起状態から基底
状態に戻る際の発光（リン光）とがあるが、本発明はど
ちらの発光を用いてもよい。

【００１８】フォトダイオードとＥＬ素子とは同じセン
サ基板上にマトリクス状に設けられる。そして同じくマ
トリクス状に基板上に設けられた薄膜トランジスタ（Ｔ
ＦＴ）を用いて、フォトダイオードとＥＬ素子のそれぞ
れの動作を制御する。

【００１９】ＥＬ素子から発せられた光は被写体におい
て反射し、フォトダイオードに照射される。フォトダイ
オードに照射された光によって電流が生じ、被写体の画
像情報を有する電気信号（画像信号）がエリアセンサに
取り込まれる。

【００２０】本発明は上記構成によって光が被写体に均
一に照射されるため、読み込んだ画像の明るさにむらが
生じることはない。そしてバックライトと光散乱板を、
センサ基板と別個に設ける必要はないため、従来例と異
なり、バックライト、光散乱板、センサ基板及び被写体
の位置を精密に調整したりする必要がなく、エリアセン
サ自体の小型化、薄型化、軽量化が実現される。またエ
リアセンサ自体の機械的強度が増す。

【００２１】また本発明のエリアセンサは、前記ＥＬ素
子を用いてエリアセンサに画像を表示させることが可能
である。本発明においてＥＬ素子は、画像を読み込む際
の光源としての機能と、画像を表示するための光源とし
ての機能を併せ持つ。そのため、エリアセンサに別途電
子ディスプレイを設けなくとも、画像を表示させること
ができる。

【００２２】なお、シリコンで形成された膜には単結晶
シリコン膜、多結晶シリコン膜（ポリシリコン膜）、非
晶質シリコン膜（アモルファスシリコン膜）等がある。
本発明のフォトダイオードは、光電変換層は非晶質シリ
コン膜（アモルファスシリコン膜）で形成し、Ｎ型半導
体層はＮ型の多結晶シリコン膜（ポリシリコン膜）、Ｐ
型半導体層はＰ型の多結晶シリコン膜（ポリシリコン
膜）で形成する。このとき、非晶質シリコン膜は、多結
晶シリコン膜よりも厚く、厚さの比は、好ましくは（１
〜１０）：１である。本発明で用いるフォトダイオード
は、非晶質シリコン膜の厚さが多結晶シリコン膜よりも
厚いことによって、光電変換層には、より多くの光を受
け取ることができる。

【００２３】また、非晶質シリコン膜（アモルファスシ
リコン膜）は光の吸収率が高く、よって、本発明では光
電変換層に非晶質シリコン膜（アモルファスシリコン
膜）を用いる。

【００２４】フォトダイオードでは、光が全く当たって
いない場合でも、暗電流（光強度が０の時に流れてしま
う電流）が流れてしまう。しかし、アモルファスシリコ
ン膜は抵抗が高いために、光が暗くても電流が流れず、
暗電流を小さくすることができる。すなわち、暗電流が
大きい場合と小さい場合とを比較すると、暗電流が小さ
い場合には、光が暗い場合において、フォトダイオード
が受け取ることのできる光の明暗の領域がひろくなる。

【００２５】なお、図１６で示すように、光電変換層２
４８上に設けられた第一層間絶縁膜２５０を覆うように
金属膜２８０を形成することもできる。

【００２６】ＥＬ素子から被写体に光を照射し、被写体
において反射した光が、フォトダイオードに照射され
る。しかし、光電変換層を通過した光のうち、光電変換
層に照射されず、そのまま通過してしまう光が存在す
る。しかし、図１６に示すように金属膜が存在すると、
このような光が、金属膜に反射し、再び光電変換層が光
を受け取ることが出来る。そのため、より多くの光を受
け取ることができる。

【００２７】以下に、本発明の構成を示す。

【００２８】本発明は、フォトダイオードと、ＥＬ素子
と、複数の薄膜トランジスタとを有する画素を複数設け
てセンサ部を形成したエリアセンサであって、前記フォ
トダイオードは、Ｐ型半導体層と、Ｎ型半導体層と、前
記Ｐ型半導体層及び前記Ｎ型半導体層の一部に接するよ
うに設けられた光電変換層とを有し、前記光電変換層
は、前記Ｐ型半導体層及び前記Ｎ型半導体層よりも厚い
ことを特徴とするエリアセンサが提供される。

【００２９】本発明は、フォトダイオードと、ＥＬ素子
と、複数の薄膜トランジスタとを有する画素を複数設け
てセンサ部を形成したエリアセンサであって、前記ＥＬ
素子から発せられた光は、被写体において反射して前記
フォトダイオードに照射され、前記フォトダイオード
は、前記フォトダイオードに照射された光から画像信号
を生成し、前記フォトダイオードは、Ｐ型半導体層と、
Ｎ型半導体層と、前記Ｐ型半導体層及び前記Ｎ型半導体
層の一部に接するように設けられた光電変換層とを有
し、前記光電変換層は、前記Ｐ型半導体層及び前記Ｎ型
半導体層よりも厚いことを特徴とするエリアセンサが提
供される。

【００３０】本発明は、フォトダイオードと、ＥＬ素子
と、複数の薄膜トランジスタとを有する画素を複数設け
てセンサ部を形成したエリアセンサであって、前記複数
のトランジスタは、前記ＥＬ素子の発光を制御してお
り、前記ＥＬ素子から発せられた光は、被写体において
反射して前記フォトダイオードに照射され、前記フォト
ダイオードと前記複数のトランジスタとは、前記フォト
ダイオードに照射された光から画像信号を生成し、前記
フォトダイオードは、Ｐ型半導体層と、Ｎ型半導体層
と、前記Ｐ型半導体層及び前記Ｎ型半導体層の一部に接
するように設けられた光電変換層とを有し、前記光電変
換層は、前記Ｐ型半導体層及び前記Ｎ型半導体層よりも
厚いことを特徴とするエリアセンサが提供される。

【００３１】本発明はフォトダイオードと、ＥＬ素子
と、複数の薄膜トランジスタとを有する画素を複数設け
てセンサ部を形成したエリアセンサであって、前記画素
は、フォトダイオードと、ＥＬ素子と、スイッチング用
ＴＦＴと、ＥＬ駆動用ＴＦＴと、リセット用ＴＦＴと、
バッファ用ＴＦＴと、選択用ＴＦＴとを有しており、前
記スイッチング用ＴＦＴ及び前記ＥＬ駆動用ＴＦＴは、
前記ＥＬ素子の発光を制御しており、前記ＥＬ素子から
発せられた光は、被写体において反射して前記フォトダ
イオードに照射され、前記フォトダイオード、前記リセ
ット用ＴＦＴ、前記バッファ用ＴＦＴ及び選択用ＴＦＴ
は、前記フォトダイオードに照射された光から画像信号
を生成し、前記フォトダイオードは、Ｐ型半導体層と、
Ｎ型半導体層と、前記Ｐ型半導体層及び前記Ｎ型半導体
層の一部に接するように設けられた光電変換層とを有
し、前記光電変換層は、前記Ｐ型半導体層及び前記Ｎ型
半導体層よりも厚いことを特徴とするエリアセンサが提
供される。

【００３２】本発明は、フォトダイオードと、ＥＬ素子
と、複数の薄膜トランジスタとを有する画素を複数設け
てセンサ部を形成した表示装置であって、前記フォトダ
イオードは、Ｐ型半導体層と、Ｎ型半導体層と、前記Ｐ
型半導体層及び前記Ｎ型半導体層の一部に接するように
設けられた光電変換層とを有し、前記光電変換層は、前
記Ｐ型半導体層及び前記Ｎ型半導体層よりも厚いことを
特徴とする表示装置が提供される。

【００３３】本発明は、フォトダイオードと、ＥＬ素子
と、複数の薄膜トランジスタとを有する画素を複数設け
てセンサ部を形成した表示装置であって、前記ＥＬ素子
から発せられた光は、被写体において反射して前記フォ
トダイオードに照射し、前記フォトダイオードは、前記
フォトダイオードに照射された光から画像信号を生成
し、前記画像信号を用いて、前記発光素子により画像を
表示し、前記フォトダイオードは、Ｐ型半導体層と、Ｎ
型半導体層と、前記Ｐ型半導体層及び前記Ｎ型半導体層
の一部に接するように設けられた光電変換層とを有し、
前記光電変換層は、前記Ｐ型半導体層及び前記Ｎ型半導
体層よりも厚いことを特徴とする表示装置が提供され
る。

【００３４】本発明は、フォトダイオードと、ＥＬ素子
と、複数の薄膜トランジスタとを有する画素を複数設け
てセンサ部を形成した表示装置であって、前記複数のト
ランジスタは、前記ＥＬ素子の発光を制御しており、前
記ＥＬ素子から発せられた光は、被写体において反射し
て前記フォトダイオードに照射され、前記フォトダイオ
ードと前記複数のトランジスタとは、前記フォトダイオ
ードに照射された光から画像信号を生成し、前記画像信
号を用いて、前記発光素子と前記複数のトランジスタと
により画像を表示し、前記フォトダイオードは、Ｐ型半
導体層と、Ｎ型半導体層と、前記Ｐ型半導体層及び前記
Ｎ型半導体層の一部に接するように設けられた光電変換
層とを有し、前記光電変換層は、前記Ｐ型半導体層及び
前記Ｎ型半導体層よりも厚いことを特徴とする表示装置
が提供される。

【００３５】本発明は、フォトダイオードと、ＥＬ素子
と、複数の薄膜トランジスタとを有する画素を複数設け
てセンサ部を形成した表示装置であって、前記画素は、
フォトダイオードと、ＥＬ素子と、スイッチング用ＴＦ
Ｔと、ＥＬ駆動用ＴＦＴと、リセット用ＴＦＴと、バッ
ファ用ＴＦＴと、選択用ＴＦＴとを有しており、前記ス
イッチング用ＴＦＴ及び前記ＥＬ駆動用ＴＦＴは、前記
ＥＬ素子の発光を制御しており、前記ＥＬ素子から発せ
られた光は、被写体において反射して前記フォトダイオ
ードに照射され、前記フォトダイオード、前記リセット
用ＴＦＴ、前記バッファ用ＴＦＴ及び選択用ＴＦＴは、
前記フォトダイオードに照射された光から画像信号を生
成し、前記画像信号を用いて、前記発光素子、前記スイ
ッチング用ＴＦＴ及び前記ＥＬ駆動用ＴＦＴにより画像
を表示し、前記フォトダイオードは、Ｐ型半導体層と、
Ｎ型半導体層と、前記Ｐ型半導体層及び前記Ｎ型半導体
層の一部に接するように設けられた光電変換層とを有
し、前記光電変換層は、前記Ｐ型半導体層及び前記Ｎ型
半導体層よりも厚いことを特徴とする表示装置が提供さ
れる。

【００３６】

【発明の実施の形態】以下に、本発明のエリアセンサ
（半導体装置）の構成について説明する。本発明のエリ
アセンサは画像の読み取りを行うセンサ部と、センサ部
の駆動を制御する駆動部とを有している。図１に本発明
のセンサ部の回路図を示す。

【００３７】センサ部１０１はソース信号線Ｓ１〜Ｓ
ｘ、電源供給線Ｖ１〜Ｖｘ、ゲート信号線Ｇ１〜Ｇｙ、
リセット用ゲート信号線ＲＧ１〜ＲＧｙ、センサ用ゲー
ト信号線ＳＧ１〜ＳＧｙ、センサ出力配線ＳＳ１〜ＳＳ
ｘ、センサ用電源線ＶＢが設けられている。

【００３８】センサ部１０１は複数の画素１０２を有し
ている。画素１０２は、ソース信号線Ｓ１〜Ｓｘのいず
れか１つと、電源供給線Ｖ１〜Ｖｘのいずれか１つと、
ゲート信号線Ｇ１〜Ｇｙのいずれか１つと、リセット用
ゲート信号線ＲＧ１〜ＲＧｙのいずれか１つと、センサ
用ゲート信号線ＳＧ１〜ＳＧｙのいずれか１つと、セン
サ出力配線ＳＳ１〜ＳＳｘのいずれか１つと、センサ用
電源線ＶＢとを有している。

【００３９】センサ出力配線ＳＳ１〜ＳＳｘはそれぞれ
定電流電源１０３＿１〜１０３＿ｘに接続されている。

【００４０】図２に画素１０２の詳しい構成を示す。点
線で囲まれた領域が画素１０２である。なお、ソース信
号線Ｓは、ソース信号線Ｓ１〜Ｓｘのいずれか１つを意
味する。また電源供給線Ｖは電源供給線Ｖ１〜Ｖｘのい
ずれか１つを意味する。またゲート信号線Ｇはゲート信
号線Ｇ１〜Ｇｙのいずれか１つを意味する。またリセッ
ト用ゲート信号線ＲＧはリセット用ゲート信号線ＲＧ１
〜ＲＧｙのいずれか１つを意味する。またセンサ用ゲー
ト信号線ＳＧは、センサ用ゲート信号線ＳＧ１〜ＳＧｙ
のいずれか１つを意味する。またセンサ出力配線ＳＳは
センサ出力配線ＳＳ１〜ＳＳｘのいずれか１つを意味す
る。

【００４１】画素１０２はスイッチング用ＴＦＴ１０
４、ＥＬ駆動用ＴＦＴ１０５、ＥＬ素子１０６を有して
いる。また図２では画素１０２にコンデンサ１０７が設
けられているが、コンデンサ１０７を設けなくとも良
い。

【００４２】ＥＬ素子１０６は陽極と陰極と、陽極と陰
極との間に設けられたＥＬ層とからなる。陽極がＥＬ駆
動用ＴＦＴ１０５のソース領域またはドレイン領域と接
続している場合、陽極が画素電極、陰極が対向電極とな
る。逆に陰極がＥＬ駆動用ＴＦＴ１０５のソース領域ま
たはドレイン領域と接続している場合、陽極が対向電
極、陰極が画素電極である。

【００４３】スイッチング用ＴＦＴ１０４のゲート電極
はゲート信号線Ｇに接続されている。そしてスイッチン
グ用ＴＦＴ１０４のソース領域とドレイン領域は、一方
がソース信号線Ｓに、もう一方がＥＬ駆動用ＴＦＴ１０
５のゲート電極に接続されている。

【００４４】ＥＬ駆動用ＴＦＴ１０５のソース領域は電
源供給線Ｖに接続されており、ＥＬ駆動用ＴＦＴ１０５
のドレイン領域は、ＥＬ素子１０６に接続されている。
コンデンサ１０７はＥＬ駆動用ＴＦＴ１０５のゲート電
極と電源供給線Ｖとに接続して設けられている。

【００４５】さらに画素１０２は、リセット用ＴＦＴ１
１０、バッファ用ＴＦＴ１１１、選択用ＴＦＴ１１２、
フォトダイオード１１３を有している。

【００４６】リセット用ＴＦＴ１１０のゲート電極はリ
セット用ゲート信号線ＲＧに接続されている。リセット
用ＴＦＴ１１０のソース領域はセンサ用電源線ＶＢに接
続されている。センサ用電源線ＶＢは常に一定の電位
（基準電位）に保たれている。またリセット用ＴＦＴ１
１０のドレイン領域はフォトダイオード１１３及びバッ
ファ用ＴＦＴ１１１のゲート電極に接続されている。

【００４７】図示しないが、フォトダイオード１１３は
Ｎ型半導体層と、Ｐ型半導体層と、Ｎ型半導体層とＰ型
半導体層の間に設けられた光電変換層とを有している。
リセット用ＴＦＴ１１０のドレイン領域は、フォトダイ
オード１１３のＰ型半導体層又はＮ型半導体層のどちら
か一方に接続されている。

【００４８】バッファ用ＴＦＴ１１１のドレイン領域は
センサ用電源線ＶＢに接続されており、常に一定の基準
電位に保たれている。そしてバッファ用ＴＦＴ１１１の
ソース領域は選択用ＴＦＴ１１２のソース領域又はドレ
イン領域に接続されている。

【００４９】選択用ＴＦＴ１１２のゲート電極はセンサ
用ゲート信号線ＳＧに接続されている。そして選択用Ｔ
ＦＴ１１２のソース領域とドレイン領域は、一方は上述
したとおりバッファ用ＴＦＴ１１１のソース領域に接続
されており、もう一方はセンサ出力配線ＳＳに接続され
ている。センサ出力配線ＳＳは定電流電源１０３（定電
流電源１０３＿１〜１０３＿ｘのいずれか１つ）に接続
されており、常に一定の電流が流れている。

【００５０】次に本発明のエリアセンサの駆動方法につ
いて、図１及び図２を用いて簡単に説明する。

【００５１】画素１０２が有するＥＬ素子１０６はエリ
アセンサの光源として機能しており、スイッチング用Ｔ
ＦＴ１０４、ＥＬ駆動用ＴＦＴ１０５及びコンデンサ１
０７は、光源としてのＥＬ素子１０６の動作を制御して
いる。

【００５２】ＥＬ素子から発せられる光は被写体におい
て反射し、画素１０２が有するフォトダイオード１１３
に照射される。フォトダイオード１１３は、照射された
光を、画像情報を有する電気信号に変換する。そしてフ
ォトダイオード１１３で発生した画像情報を有する電気
信号は、リセット用ＴＦＴ１１０、バッファ用ＴＦＴ１
１１及び選択用ＴＦＴ１１２により画像信号としてエリ
アセンサ内に取り込まれる。

【００５３】図３は、リセット用ＴＦＴ１１０、バッフ
ァ用ＴＦＴ１１１及び選択用ＴＦＴ１１２の動作を示す
タイミングチャートである。なおここでは、リセット用
ＴＦＴ１１０がＮチャネル型ＴＦＴ、バッファ用ＴＦＴ
１１１がＰチャネル型ＴＦＴ、選択用ＴＦＴ１１２がＮ
チャネル型ＴＦＴの場合のタイミングチャートを示す。
本発明においてリセット用ＴＦＴ１１０、バッファ用Ｔ
ＦＴ１１１及び選択用ＴＦＴ１１２は、Ｎチャネル型Ｔ
ＦＴとＰチャネル型ＴＦＴのどちらでも良い。ただし、
リセット用ＴＦＴ１１０とバッファ用ＴＦＴ１１１の極
性は逆の方が好ましい。

【００５４】まずリセット用ゲート信号線ＲＧ１に入力
されているリセット信号によって、リセット用ゲート信
号線ＲＧ１に接続されている１ライン目の画素のリセッ
ト用ＴＦＴ１１０はオンの状態になる。そして、センサ
用電源線ＶＢの基準電位がバッファ用ＴＦＴ１１１のゲ
ート電極に与えられる。

【００５５】また、センサ用ゲート信号線ＳＧ１に入力
されているセンサ信号によって、センサ用ゲート信号線
ＳＧ１に接続されている１ライン目の画素の選択用ＴＦ
Ｔ１１２がオフの状態になる。よってバッファ用ＴＦＴ
１１１のソース領域は、基準電位からバッファ用ＴＦＴ
１１１のソース領域とゲート電極の電位差Ｖ_GSを差し引
いた電位に保たれている。なお本明細書では、リセット
用ＴＦＴ１１０がオンの状態である期間をリセット期間
と呼ぶ。

【００５６】そしてリセット用ゲート信号線ＲＧ１に入
力されたリセット信号の電位が変化して、１ライン目の
画素のリセット用ＴＦＴ１１０が全てオフの状態にな
る。よってセンサ用電源線ＶＢの基準電位は、１ライン
目の画素のバッファ用ＴＦＴ１１１のゲート電極に与え
られなくなる。なお、リセット用ＴＦＴ１１０がオフの
状態にある期間を、本明細書ではサンプル期間ＳＴと呼
ぶ。特に１ライン目の画素のリセット用ＴＦＴ１１０が
オフの状態にある期間をサンプル期間ＳＴ１と呼ぶ。

【００５７】サンプル期間ＳＴ１では、センサ用ゲート
信号線ＳＧ１に入力されたセンサ信号の電位が変化し
て、１ライン目の画素の選択用ＴＦＴ１１２がオンの状
態になる。よって１ライン目の画素のバッファ用ＴＦＴ
１１１のソース領域は、選択用ＴＦＴ１１２を介してセ
ンサ出力配線ＳＳ１に電気的に接続される。センサ出力
配線ＳＳ１は定電流電源１０３＿１に接続されており、
そのためバッファ用ＴＦＴ１１１はソースフォロワ（ｓ
ｏｕｒｃｅ ｆｏｌｌｏｗｅｒ）として機能し、ソース
領域とゲート電極の電位差Ｖ_GSは一定となる。

【００５８】サンプル期間ＳＴ１において、ＥＬ素子１
０６からの光が被写体において反射してフォトダイオー
ド１１３に照射されると、フォトダイオード１１３に電
流が流れる。そのため、リセット期間において基準電位
に保たれていたバッファ用ＴＦＴ１１１のゲート電極の
電位は、フォトダイオード１１３で発生する電流の大き
さに応じて高くなる。

【００５９】フォトダイオード１１３に流れる電流は、
フォトダイオード１１３に照射される光の強さに比例す
るため、被写体上の画像の情報は、フォトダイオード１
１３においてそのまま電気信号に変換される。フォトダ
イオード１１３において生成された電気信号は、バッフ
ァ用ＴＦＴ１１１のゲート電極に入力される。

【００６０】バッファ用ＴＦＴ１１１のソース領域とゲ
ート電極の電位差Ｖ_GSは常に一定であるので、バッファ
用ＴＦＴ１１１のソース領域は、バッファ用ＴＦＴ１１
１のゲート電極の電位からＶ_GSを差し引いた電位に保た
れている。そのためバッファ用ＴＦＴ１１１のゲート電
極の電位が変化すると、それに伴ってバッファ用ＴＦＴ
１１１のソース領域の電位も変化する。

【００６１】バッファ用ＴＦＴ１１１のソース領域の電
位は、画像信号として選択用ＴＦＴ１１２を介しセンサ
出力配線ＳＳ１に入力される。

【００６２】次に、リセット用ゲート信号線ＲＧ１に入
力されているリセット信号によって、ＲＧ１に接続され
ている１ライン目の画素のリセット用ＴＦＴ１１０はオ
ンの状態になり、再びリセット期間になる。それと同時
にリセット用ゲート信号線ＲＧ２に入力されているリセ
ット信号によって、ＲＧ２に接続されている２ライン目
の画素のリセット用ＴＦＴ１１０はオフの状態になり、
サンプリング期間ＳＴ２が開始する。

【００６３】サンプリング期間ＳＴ２では、サンプリン
グ期間ＳＴ１と同様に、フォトダイオードにおいて画像
情報を有する電気信号が生成し、画像信号がセンサ出力
配線ＳＳ２に入力される。

【００６４】上記動作を繰り返し、サンプリング期間Ｓ
Ｔｙが終了すると、１つの画像を画像信号として読み込
むことができる。なお本明細書では、サンプリング期間
ＳＴ１〜ＳＴｙの全てが出現するまでの期間をセンサフ
レーム期間ＳＦと呼ぶ。

【００６５】また各サンプリング期間において、各画素
が有するＥＬ素子を常に発光させておく必要がある。例
えば１ライン目の画素が有するＥＬ素子は、最低でもサ
ンプリング期間ＳＴ１の間発光していることが重要であ
る。なお全ての画素がセンサフレーム期間ＳＦの間、常
に発光していても良い。

【００６６】なおカラー画像を読み込むエリアセンサの
場合、センサ部はＲ（赤）、Ｇ（緑）、Ｂ（青）の各色
に対応した画素を有している。ＲＧＢの各色に対応した
画素は、ＲＧＢに対応した三種類のＥＬ素子を有してい
るか、または白色発光のＥＬ素子とＲＧＢの三種類のカ
ラーフィルターを有しているか、または青色又は青緑発
光のＥＬ素子と蛍光体（蛍光性の色変換層：ＣＣＭ）と
を有している。

【００６７】ＲＧＢの各色に対応した画素から発せられ
るＲＧＢの各色の光は、被写体に順に照射される。そし
て被写体において反射されたＲＧＢの各色の光が、画素
の有するフォトダイオードに照射され、ＲＧＢ各色に対
応する画像信号がエリアセンサに取り込まれる。

【００６８】図４は、カラー画像を読み込むエリアセン
サのリセット用ＴＦＴ１１０、バッファ用ＴＦＴ１１１
及び選択用ＴＦＴ１１２の動作を示すタイミングチャー
トである。なおここでは、リセット用ＴＦＴ１１０がＮ
チャネル型ＴＦＴ、バッファ用ＴＦＴ１１１がＰチャネ
ル型ＴＦＴ、選択用ＴＦＴ１１２がＮチャネル型ＴＦＴ
の場合のタイミングチャートを示す。

【００６９】Ｒに対応する画素のＥＬ素子が発光してい
る期間内に、サンプル期間ＳＴ１〜ＳＴｙの全てが出現
する。このＲに対応する画素のＥＬ素子が発光している
期間内において、サンプリング期間ＳＴ１〜ＳＴｙの全
てが出現するまでの期間をＲ用センサフレーム期間ＳＦ
ｒと呼ぶ。Ｒ用センサフレーム期間ＳＦｒにおいてＲに
対応する画像信号がエリアセンサ内に取り込まれる。な
おＲ用センサフレーム期間ＳＦｒにおいて、Ｇ、Ｂに対
応する画素は発光を行わない。

【００７０】次に、Ｇに対応する画素のＥＬ素子が発光
している期間内に、サンプル期間ＳＴ１〜ＳＴｙの全て
が出現する。このＧに対応する画素のＥＬ素子が発光し
ている期間内において、サンプリング期間ＳＴ１〜ＳＴ
ｙの全てが出現するまでの期間をＧ用センサフレーム期
間ＳＦｇと呼ぶ。Ｇ用センサフレーム期間ＳＦｇにおい
てＧに対応する画像信号がエリアセンサ内に取り込まれ
る。なおＧ用センサフレーム期間ＳＦｇにおいて、Ｒ、
Ｂに対応する画素は発光を行わない。

【００７１】次に、Ｂに対応する画素のＥＬ素子が発光
している期間内に、サンプル期間ＳＴ１〜ＳＴｙの全て
が出現する。このＢに対応する画素のＥＬ素子が発光し
ている期間内において、サンプリング期間ＳＴ１〜ＳＴ
ｙの全てが出現するまでの期間をＢ用センサフレーム期
間ＳＦｂと呼ぶ。Ｂ用センサフレーム期間ＳＦｂにおい
てＢに対応する画像信号がエリアセンサ内に取り込まれ
る。Ｂ用センサフレーム期間ＳＦｂにおいて、Ｒ、Ｇに
対応する画素は発光を行わない。

【００７２】Ｒ用センサフレーム期間ＳＦｒと、Ｇ用セ
ンサフレーム期間ＳＦｇと、Ｂ用センサフレーム期間Ｓ
Ｆｂの全てが出現するまでの期間がセンサフレーム期間
ＳＦである。センサフレーム期間ＳＦが終了すると１つ
のカラー画像を画像信号として読み込むことができる。

【００７３】また各サンプリング期間において、各色に
対応する画素のＥＬ素子を常に発光させておく必要があ
る。例えばＢ用センサフレーム期間内のサンプリング期
間ＳＴ１においては、１ライン目の画素のうちＢに対応
する画素のＥＬ素子は常に発光していることが重要であ
る。またＲ用、Ｇ用、Ｂ用センサフレーム期間（ＳＦ
ｒ、ＳＦｇ、ＳＦｂ）のそれぞれにおいて、各色に対応
する画素が常に発光していても良い。

【００７４】本発明は上記構成によって光が被写体に均
一に照射されるため、読み込んだ画像の明るさにむらが
生じることはない。そしてバックライトと光散乱板と
を、センサ基板（ＥＬ素子及び光電変換素子が設けられ
た絶縁表面を有する基板）と別個に設ける必要はないた
め、従来例と異なり、バックライト、光散乱板、センサ
基板及び被写体の位置を精密に調整したりする必要がな
く、エリアセンサ自体の小型化、薄型化、軽量化が実現
される。またエリアセンサ自体の機械的強度が増す。

【００７５】また本発明のエリアセンサは、光源として
のＥＬ素子を用いてセンサ部に画像を表示することが可
能である。そのため、新たに電子ディスプレイをエリア
センサに設けなくとも、フォトダイオードで読み込んだ
画像をセンサ部に表示させることが可能であり、その場
で読み込んだ画像を確認することができる。

【００７６】

【実施例】 以下に、本発明の実施例について説明す
る。

【００７７】（実施例１）本実施例では、図２に示すと
ころのＥＬ素子１０６の動作を制御している、スイッチ
ング用ＴＦＴ１０４及びＥＬ駆動用ＴＦＴ１０５の駆動
方法について説明する。なおセンサ部の構成は実施の形
態で示した構成と同じであるので、図１及び図２を参照
する。

【００７８】図５に本実施例のエリアセンサの上面図を
示す。１２０はソース信号線駆動回路、１２２はゲート
信号線駆動回路であり、共にスイッチング用ＴＦＴ１０
４及びＥＬ駆動用ＴＦＴ１０５の駆動を制御している。
また１２１はセンサ用ソース信号線駆動回路、１２３は
センサ用ゲート信号線駆動回路であり、共にリセット用
ＴＦＴ１１０、バッファ用ＴＦＴ１１１及び選択用ＴＦ
Ｔ１１２の駆動を制御している。なお本明細書におい
て、ソース信号線駆動回路１２０、ゲート信号線駆動回
路１２２、センサ用ソース信号線駆動回路１２１、セン
サ用ゲート信号線駆動回路１２３を駆動部と呼ぶ。

【００７９】ソース信号線駆動回路１２０は、シフトレ
ジスタ１２０ａ、ラッチ（Ａ）１２０ｂ、ラッチ（Ｂ）
１２０ｃを有している。ソース信号線駆動回路１２０に
おいて、シフトレジスタ１２０ａにクロック信号（ＣＬ
Ｋ）およびスタートパルス（ＳＰ）が入力される。シフ
トレジスタ１２０ａは、これらのクロック信号（ＣＬ
Ｋ）およびスタートパルス（ＳＰ）に基づきタイミング
信号を順に発生させ、後段の回路へタイミング信号を順
次供給する。

【００８０】なおシフトレジスタ１２０ａからのタイミ
ング信号を、バッファ等（図示せず）によって緩衝増幅
し、後段の回路へ緩衝増幅したタイミング信号を順次供
給しても良い。タイミング信号が供給される配線には、
多くの回路あるいは素子が接続されているために負荷容
量（寄生容量）が大きい。この負荷容量が大きいために
生ずるタイミング信号の立ち上がりまたは立ち下がり
の”鈍り”を防ぐために、このバッファが設けられる。

【００８１】シフトレジスタ１２０ａからのタイミング
信号は、ラッチ（Ａ）１２０ｂに供給される。ラッチ
（Ａ）１２０ｂは、デジタル信号（digital sigｎals）
を処理する複数のステージのラッチを有している。ラッ
チ（Ａ）１２０ｂは、前記タイミング信号が入力される
と同時に、デジタル信号を順次書き込み、保持する。

【００８２】なお、ラッチ（Ａ）１２０ｂにデジタル信
号を取り込む際に、ラッチ（Ａ）１２０ｂが有する複数
のステージのラッチに、順にデジタル信号を入力しても
良い。しかし本発明はこの構成に限定されない。ラッチ
（Ａ）１２０ｂが有する複数のステージのラッチをいく
つかのグループに分け、各グループごとに並行して同時
にデジタル信号を入力する、いわゆる分割駆動を行って
も良い。なおこのときのグループの数を分割数と呼ぶ。
例えば４つのステージごとにラッチをグループに分けた
場合、４分割で分割駆動すると言う。

【００８３】ラッチ（Ａ）１２０ｂの全ステージのラッ
チへのデジタル信号の書き込みが一通り終了するまでの
時間を、ライン期間と呼ぶ。すなわち、ラッチ（Ａ）１
２０ｂ中で一番左側のステージのラッチにデジタル信号
の書き込みが開始される時点から、一番右側のステージ
のラッチにデジタル信号の書き込みが終了する時点まで
の時間間隔がライン期間である。実際には、上記ライン
期間に水平帰線期間が加えられた期間をライン期間に含
むことがある。

【００８４】１ライン期間が終了すると、ラッチ（Ｂ）
１２０ｃにラッチシグナル（LatchSignal）が供給され
る。この瞬間、ラッチ（Ａ）１２０ｂに書き込まれ保持
されているデジタル信号は、ラッチ（Ｂ）１２０ｃに一
斉に送出され、ラッチ（Ｂ）１２０ｃの全ステージのラ
ッチに書き込まれ、保持される。

【００８５】デジタル信号をラッチ（Ｂ）１２０ｃに送
出し終えたラッチ（Ａ）１２０ｂは、シフトレジスタ１
２０ａからのタイミング信号に基づき、再びデジタル信
号の書き込みを順次行う。

【００８６】この２順目の１ライン期間中には、ラッチ
（Ｂ）１２０ｃに書き込まれ、保持されているデジタル
信号がソース信号線Ｓ１〜Ｓｘに入力される。

【００８７】一方、ゲート信号線駆動回路１２２は、そ
れぞれシフトレジスタ、バッファ（いずれも図示せず）
を有している。また場合によっては、ゲート信号線駆動
回路１２２が、シフトレジスタ、バッファの他にレベル
シフトを有していても良い。

【００８８】ゲート信号線駆動回路１２２において、シ
フトレジスタ（図示せず）からのゲート信号がバッファ
（図示せず）に供給され、対応するゲート信号線に供給
される。ゲート信号線Ｇ１〜Ｇｙには、それぞれ１ライ
ン分の画素のスイッチング用ＴＦＴ１０４のゲート電極
が接続されており、１ライン分全ての画素のスイッチン
グ用ＴＦＴ１０４を同時にオンの状態にしなくてはなら
ないので、バッファは大きな電流を流すことが可能なも
のが用いられる。

【００８９】なおソース信号線駆動回路とゲート信号線
駆動回路の数、構成及びその動作は、本実施例で示した
構成に限定されない。本発明のエリアセンサは、公知の
ソース信号線駆動回路及びゲート信号線駆動回路を用い
ることが可能である。

【００９０】次に、センサ部のスイッチング用ＴＦＴ１
０４及びＥＬ駆動用ＴＦＴ１０５を、デジタル方式で駆
動させた場合のタイミングチャートを図６に示す。

【００９１】センサ部１０１の全ての画素が一通り発光
するまでの期間を１フレーム期間（Ｆ）と呼ぶ。フレー
ム期間はアドレス期間（Ｔａ）とサステイン期間（Ｔ
ｓ）とに分けられる。アドレス期間とは、１フレーム期
間中、全ての画素にデジタル信号を入力する期間であ
る。サステイン期間（点灯期間とも呼ぶ）とは、アドレ
ス期間において画素に入力されたデジタル信号によっ
て、ＥＬ素子を発光又は非発光の状態にし、表示を行う
期間を示している。

【００９２】電源供給線（Ｖ１〜Ｖｘ）の電位は所定の
電位（電源電位）に保たれている。

【００９３】まずアドレス期間Ｔａにおいて、ＥＬ素子
１０６の対向電極の電位は、電源電位と同じ高さに保た
れている。

【００９４】そしてゲート信号線Ｇ１に入力されるゲー
ト信号によって、ゲート信号線Ｇ１に接続されている全
てのスイッチング用ＴＦＴ１０４がオンの状態になる。
次に、ソース信号線駆動回路１２０からソース信号線
（Ｓ１〜Ｓｘ）にデジタル信号が入力される。ソース信
号線（Ｓ１〜Ｓｘ）に入力されたデジタル信号は、オン
の状態のスイッチング用ＴＦＴ１０４を介してＥＬ駆動
用ＴＦＴ１０５のゲート電極に入力される。

【００９５】次にゲート信号線Ｇ２に入力されるゲート
信号によって、ゲート信号線Ｇ２に接続されている全て
のスイッチング用ＴＦＴ１０４がオンの状態になる。次
に、ソース信号線駆動回路１２０からソース信号線（Ｓ
１〜Ｓｘ）にデジタル信号が入力される。ソース信号線
（Ｓ１〜Ｓｘ）に入力されたデジタル信号は、オンの状
態のスイッチング用ＴＦＴ１０４を介してＥＬ駆動用Ｔ
ＦＴ１０５のゲート電極に入力される。

【００９６】上述した動作をゲート信号線Ｇｙまで繰り
返し、全ての画素１０２のＥＬ駆動用ＴＦＴ１０５のゲ
ート電極にデジタル信号が入力され、アドレス期間が終
了する。

【００９７】アドレス期間Ｔａが終了すると同時にサス
テイン期間となる。サステイン期間において、全てのス
イッチング用ＴＦＴ１０４は、オフの状態となる。

【００９８】そしてサステイン期間が開始されると同時
に、全てのＥＬ素子の対向電極の電位は、電源電位が画
素電極に与えられたときにＥＬ素子が発光する程度に、
電源電位との間に電位差を有する高さになる。なお本明
細書において、画素電極と対向電極の電位差をＥＬ駆動
電圧と呼ぶ。また各画素が有するＥＬ駆動用ＴＦＴ１０
５のゲート電極に入力されたデジタル信号によってＥＬ
駆動用ＴＦＴ１０５はオンの状態になっている。よって
電源電位がＥＬ素子の画素電極に与えられ、全ての画素
が有するＥＬ素子は発光する。

【００９９】サステイン期間が終了すると同時に、１つ
のフレーム期間が終了する。本発明では、全てのサンプ
リング期間ＳＴ１〜ＳＴｙにおいて画素が発光する必要
があり、よって本実施例の駆動方法の場合、サステイン
期間内にセンサフレーム期間ＳＦが含まれていることが
重要である。

【０１００】なお本実施例では、単色の画像を読み込む
エリアセンサの駆動方法について説明したが、カラー画
像を読み込む場合も同様である。ただしカラー画像を読
み込むエリアセンサの場合、１つのフレーム期間をＲＧ
Ｂに対応した３つのサブフレーム期間に分割し、各サブ
フレーム期間においてアドレス期間とサステイン期間と
を設ける。そしてＲ用のサブフレーム期間のアドレス期
間では、Ｒに対応する画素のＥＬ素子だけ発光するよう
なデジタル信号を全ての画素に入力し、サステイン期間
においてＲのＥＬ素子だけ発光を行う。Ｇ用、Ｂ用のサ
ブフレーム期間においても同様に、各サステイン期間に
おいて、各色に対応する画素のＥＬ素子のみが発光を行
うようにする。

【０１０１】そしてカラー画像を読み込むエリアセンサ
の場合、ＲＧＢに対応した３つのサブフレーム期間の各
サステイン期間は、Ｒ用、Ｇ用、Ｂ用センサフレーム期
間（ＳＦｒ、ＳＦｇ、ＳＦｂ）をそれぞれ含んでいるこ
とが重要である。

【０１０２】（実施例２）本実施例では、センサ部１０
１において画像を表示する際の、スイッチング用ＴＦＴ
１０４及びＥＬ駆動用ＴＦＴ１０５の駆動方法について
説明する。なおセンサ部の構成は実施の形態で示した構
成と同じであるので、図１及び図２を参照する。

【０１０３】図７に、本発明のエリアセンサにおいて、
デジタル方式でセンサ部１０１に画像を表示する際のタ
イミングチャートを示す。

【０１０４】まず、１フレーム期間（Ｆ）をＮ個のサブ
フレーム期間（ＳＦ１〜ＳＦＮ）に分割する。階調数が
多くなるにつれて１フレーム期間におけるサブフレーム
期間の数も増える。なおエリアセンサのセンサ部が画像
を表示する場合、１フレーム期間（Ｆ）とは、センサ部
の全ての画素が１つの画像を表示する期間を指す。

【０１０５】本実施例の場合、フレーム期間は１秒間に
６０以上設けることが好ましい。１秒間に表示される画
像の数を６０以上にすることで、視覚的にフリッカ等の
画像のちらつきを抑えることが可能になる。

【０１０６】サブフレーム期間はアドレス期間（Ｔａ）
とサステイン期間（Ｔｓ）とに分けられる。アドレス期
間とは、１サブフレーム期間中、全ての画素にデジタル
ビデオ信号を入力する期間である。なおデジタルビデオ
信号とは、画像情報を有するデジタルの信号である。サ
ステイン期間（点灯期間とも呼ぶ）とは、アドレス期間
において画素に入力されたデジタルビデオ信号によっ
て、ＥＬ素子を発光又は非発光の状態にし、表示を行う
期間を示している。なおデジタルビデオ信号とは、画像
情報を有するデジタル信号を意味する。

【０１０７】ＳＦ１〜ＳＦＮが有するアドレス期間（Ｔ
ａ）をそれぞれＴａ１〜ＴａＮとする。ＳＦ１〜ＳＦＮ
が有するサステイン期間（Ｔｓ）をそれぞれＴｓ１〜Ｔ
ｓＮとする。

【０１０８】電源供給線（Ｖ１〜Ｖｘ）の電位は所定の
電位（電源電位）に保たれている。

【０１０９】まずアドレス期間Ｔａにおいて、ＥＬ素子
１０６対向電極の電位は、電源電位と同じ高さに保たれ
ている。

【０１１０】次にゲート信号線Ｇ１に入力されるゲート
信号によって、ゲート信号線Ｇ１に接続されている全て
のスイッチング用ＴＦＴ１０４がオンの状態になる。次
に、ソース信号線駆動回路１０２からソース信号線（Ｓ
１〜Ｓｘ）にデジタルビデオ信号が入力される。デジタ
ルビデオ信号は「０」または「１」の情報を有してお
り、「０」と「１」のデジタルビデオ信号は、一方がＨ
ｉ、一方がＬｏの電圧を有する信号である。

【０１１１】そしてソース信号線（Ｓ１〜Ｓｘ）に入力
されたデジタルビデオ信号は、オンの状態のスイッチン
グ用ＴＦＴ１０４を介して、ＥＬ駆動用ＴＦＴ１０５の
ゲート電極に入力される。

【０１１２】次にゲート信号線Ｇ１に接続されている全
てのスイッチング用ＴＦＴ１０４がオフの状態になり、
ゲート信号線Ｇ２に入力されるゲート信号によって、ゲ
ート信号線Ｇ２に接続されている全てのスイッチング用
ＴＦＴ１０４がオンの状態になる。次に、ソース信号線
駆動回路１０２からソース信号線（Ｓ１〜Ｓｘ）にデジ
タルビデオ信号が入力される。ソース信号線（Ｓ１〜Ｓ
ｘ）に入力されたデジタルビデオ信号は、オンの状態の
スイッチング用ＴＦＴ１０４を介して、ＥＬ駆動用ＴＦ
Ｔ１０５のゲート電極に入力される。

【０１１３】上述した動作をゲート信号線Ｇｙまで繰り
返し、全ての画素１０２のＥＬ駆動用ＴＦＴ１０５のゲ
ート電極にデジタルビデオ信号が入力され、アドレス期
間が終了する。

【０１１４】アドレス期間Ｔａが終了すると同時にサス
テイン期間Ｔｓとなる。サステイン期間において、全て
のスイッチング用ＴＦＴ１０４はオフの状態になる。サ
ステイン期間において、全てのＥＬ素子の対向電極の電
位は、電源電位が画素電極に与えられたときにＥＬ素子
が発光する程度に、電源電位との間に電位差を有する高
さになる。

【０１１５】本実施例では、デジタルビデオ信号が
「０」の情報を有していた場合、ＥＬ駆動用ＴＦＴ１０
５はオフの状態になる。よってＥＬ素子の画素電極は対
向電極の電位に保たれたままである。その結果、「０」
の情報を有するデジタルビデオ信号が入力された画素に
おいて、ＥＬ素子１０６は発光しない。

【０１１６】逆にデジタルビデオ信号が「１」の情報を
有していた場合、ＥＬ駆動用ＴＦＴ１０５はオンの状態
になる。よって電源電位がＥＬ素子１０６の画素電極に
与えられる。その結果、「１」の情報を有するデジタル
ビデオ信号が入力された画素が有するＥＬ素子１０６は
発光する。

【０１１７】このように、画素に入力されるデジタルビ
デオ信号の有する情報によって、ＥＬ素子が発光または
非発光の状態になり、画素は表示を行う。

【０１１８】サステイン期間が終了すると同時に、１つ
のサブフレーム期間が終了する。そして次のサブフレー
ム期間が出現し、再びアドレス期間に入り、全画素にデ
ジタルビデオ信号を入力したら、再びサステイン期間に
入る。なお、サブフレーム期間ＳＦ１〜ＳＦＮの出現す
る順序は任意である。

【０１１９】以下、残りのサブフレーム期間においても
同様の動作を繰り返し、表示を行う。Ｎ個のサブフレー
ム期間が全て終了したら、１つの画像が表示され、１フ
レーム期間が終了する。１フレーム期間が終了すると次
のフレーム期間のサブフレーム期間が出現し、上述した
動作を繰り返す。

【０１２０】本発明において、Ｎ個のサブフレーム期間
がそれぞれ有するアドレス期間（Ｔａ１〜ＴａＮ）の長
さは全て同じである。またＮ個のサステイン期間Ｔｓ
１、…、ＴｓＮの長さの比は、Ｔｓ１：Ｔｓ２：Ｔｓ
３：…：Ｔｓ（Ｎ−１）：ＴｓＮ＝２⁰：２^-1：２^-2：
…：２^-(N-2)：２^-(N-1)で表される。

【０１２１】各画素の階調は、１フレーム期間において
どのサブフレーム期間を発光させるかによって決まる。
例えば、Ｎ＝８のとき、全部のサステイン期間で発光し
た場合の画素の輝度を１００％とすると、Ｔｓ１とＴｓ
２において画素が発光した場合には７５％の輝度が表現
でき、Ｔｓ３とＴｓ５とＴｓ８を選択した場合には１６
％の輝度が表現できる。

【０１２２】なお本実施例は、実施例１と自由に組み合
わせることが可能である。

【０１２３】（実施例３）実施例１及び２では、アドレ
ス期間において対向電極の電位を電源電位と同じ電位に
保っていたため、ＥＬ素子は発光しなかった。しかし本
発明はこの構成に限定されない。画素電極に電源電位が
与えられたときにＥＬ素子が発光する程度の電位差を、
対向電位と電源電位との間に常に設け、アドレス期間に
おいても表示期間と同様に表示を行うようにしても良
い。

【０１２４】ただしＥＬ素子をエリアセンサの光源とし
て用いる実施例１と本実施例を組み合わせる場合、単色
の画像を読み込むエリアセンサでは、フレーム期間内に
センサフレーム期間ＳＦが含まれていることが重要であ
る。またカラー画像を読み込むエリアセンサでは、ＲＧ
Ｂに対応した３つのサブフレーム期間が、それぞれＲ
用、Ｇ用、Ｂ用のセンサフレーム期間に含まれているこ
とが重要である。

【０１２５】またセンサ部に画像を表示する実施例２と
本実施例を組み合わせる場合、サブフレーム期間全体が
実際に表示を行う期間となるので、サブフレーム期間の
長さを、ＳＦ１：ＳＦ２：ＳＦ３：…：ＳＦ（Ｎ−
１）：ＳＦＮ＝２⁰：２^-1：２^-2：…：２^-(N-2)：２
^-(N-1)となるように設定する。上記構成により、アドレ
ス期間を発光させない駆動方法に比べて、高い輝度の画
像が得られる。

【０１２６】（実施例４）本実施例では、図２に示すと
ころのＥＬ素子１０６の動作を制御している、スイッチ
ング用ＴＦＴ１０４及びＥＬ駆動用ＴＦＴ１０５の駆動
方法の、実施例１とは異なる例について説明する。なお
センサ部の構成は実施の形態で示した構成と同じである
ので、図１及び図２を参照する。

【０１２７】図８に本実施例のエリアセンサの上面図を
示す。１３０はソース信号線駆動回路、１３２はゲート
信号線駆動回路であり、共にスイッチング用ＴＦＴ１０
４及びＥＬ駆動用ＴＦＴ１０５の駆動を制御している。
また１３１はセンサ用ソース信号線駆動回路、１３３は
センサ用ゲート信号線駆動回路であり、共にリセット用
ＴＦＴ１１０、バッファ用ＴＦＴ１１１及び選択用ＴＦ
Ｔ１１２の駆動を制御している。本実施例ではソース信
号線駆動回路とゲート信号線駆動回路とを１つずつ設け
たが、本発明はこの構成に限定されない。ソース信号線
駆動回路を２つ設けても良い。また、ゲート信号線駆動
回路を２つ設けても良い。

【０１２８】なお本明細書において、ソース信号線駆動
回路１３０、ゲート信号線駆動回路１３２、センサ用ソ
ース信号線駆動回路１３１、センサ用ゲート信号線駆動
回路１３３を駆動部と呼ぶ。

【０１２９】ソース信号線駆動回路１３０は、シフトレ
ジスタ１３０ａ、レベルシフト１３０ｂ、サンプリング
回路１３０ｃを有している。なおレベルシフトは必要に
応じて用いればよく、必ずしも用いなくとも良い。また
本実施例においてレベルシフトはシフトレジスタ１３０
ａとサンプリング回路１３０ｃとの間に設ける構成とし
たが、本発明はこの構成に限定されない。またシフトレ
ジスタ１３０ａの中にレベルシフト１３０ｂが組み込ま
れている構成にしても良い。

【０１３０】クロック信号（ＣＬＫ）、スタートパルス
信号（ＳＰ）がシフトレジスタ１３０ａに入力される。
シフトレジスタ１３０ａからアナログの信号（アナログ
信号）をサンプリングするためのサンプリング信号が出
力される。出力されたサンプリング信号はレベルシフト
１３０ｂに入力され、その電位の振幅が大きくなって出
力される。

【０１３１】レベルシフト１３０ｂから出力されたサン
プリング信号は、サンプリング回路１３０ｃに入力され
る。そしてサンプリング回路１３０ｃに入力されるアナ
ログ信号がサンプリング信号によってそれぞれサンプリ
ングされ、ソース信号線Ｓ１〜Ｓｘに入力される。

【０１３２】一方、ゲート信号側駆動回路１３２は、そ
れぞれシフトレジスタ、バッファ（いずれも図示せず）
を有している。また場合によっては、ゲート信号側駆動
回路１３２が、シフトレジスタ、バッファの他にレベル
シフトを有していても良い。

【０１３３】ゲート信号側駆動回路１３２において、シ
フトレジスタ（図示せず）からのゲート信号がバッファ
（図示せず）に供給され、対応するゲート信号線に供給
される。ゲート信号線Ｇ１〜Ｇｙには、それぞれ１ライ
ン分の画素のスイッチング用ＴＦＴ１０４のゲート電極
が接続されており、１ライン分全ての画素のスイッチン
グ用ＴＦＴ１０４を同時にオンの状態にしなくてはなら
ないので、バッファは大きな電流を流すことが可能なも
のが用いられる。

【０１３４】なおソース信号線駆動回路とゲート信号線
駆動回路の数、構成及びその動作は、本実施例で示した
構成に限定されない。本発明のエリアセンサは、公知の
ソース信号線駆動回路及びゲート信号線駆動回路を用い
ることが可能である。

【０１３５】次に、センサ部のスイッチング用ＴＦＴ１
０４及びＥＬ駆動用ＴＦＴ１０５を、アナログ方式で駆
動させた場合のタイミングチャートを図９に示す。セン
サ部１０１の全ての画素が一通り発光するまでの期間を
１フレーム期間Ｆと呼ぶ。１ライン期間Ｌは、１つのゲ
ート信号線が選択されてから、その次に別のゲート信号
線が選択されるまでの期間を意味する。図２に示したエ
リアセンサの場合、ゲート信号線はｙ本あるので、１フ
レーム期間中にｙ個のライン期間Ｌ１〜Ｌｙが設けられ
ている。

【０１３６】解像度が高くなるにつれて１フレーム期間
中のライン期間の数も増え、駆動回路を高い周波数で駆
動しなければならなくなる。

【０１３７】まず電源電圧線Ｖ１〜Ｖｘは一定の電源電
位に保たれている。そしてＥＬ素子１０６の対向電極の
電位である対向電位も一定の電位に保たれている。電源
電位は、電源電位がＥＬ素子１０６の画素電極に与えら
れるとＥＬ素子１０６が発光する程度に、対向電位との
間に電位差を有している。

【０１３８】第１のライン期間Ｌ１において、ゲート信
号線駆動回路１３２からゲート信号線Ｇ１に入力される
ゲート信号によって、ゲート信号線Ｇ１に接続された全
てのスイッチング用ＴＦＴ１０４はオンの状態になる。
そして、ソース信号線Ｓ１〜Ｓｘに順にソース信号線駆
動回路１３０からアナログ信号が入力される。ソース信
号線Ｓ１〜Ｓｘに入力されたアナログ信号は、スイッチ
ング用ＴＦＴ１０４を介してＥＬ駆動用ＴＦＴ１０５の
ゲート電極に入力される。

【０１３９】ＥＬ駆動用ＴＦＴ１０５のチャネル形成領
域を流れる電流の大きさは、そのゲート電極に入力され
る信号の電位の高さ（電圧）によって制御される。よっ
て、ＥＬ素子１０６の画素電極に与えられる電位は、Ｅ
Ｌ駆動用ＴＦＴ１０５のゲート電極に入力されたアナロ
グ信号の電位の高さによって決まる。そしてＥＬ素子１
０５はアナログ信号の電位に制御されて発光を行う。な
お本実施例の場合、全ての画素に入力されるアナログ信
号は、同じ高さの電位に保たれている。

【０１４０】ソース信号線Ｓ１〜Ｓｘへのアナログ信号
の入力が終了すると、第１のライン期間Ｌ１が終了す
る。なお、ソース信号線Ｓ１〜Ｓｘへのアナログ信号の
入力が終了するまでの期間と水平帰線期間とを合わせて
１つのライン期間としても良い。そして次に第２のライ
ン期間Ｌ２となり、ゲート信号線Ｇ１に接続された全て
のスイッチング用ＴＦＴ１０４はオフの状態になり、ゲ
ート信号線Ｇ２に入力されるゲート信号によって、ゲー
ト信号線Ｇ２に接続された全てのスイッチング用ＴＦＴ
１０４はオンの状態になる。そして第１のライン期間Ｌ
１と同様に、ソース信号線Ｓ１〜Ｓｘに順にアナログ信
号が入力される。

【０１４１】そして上述した動作をゲート信号線Ｇｙま
で繰り返し、全てのライン期間Ｌ１〜Ｌｙが終了する。
全てのライン期間Ｌ１〜Ｌｙが終了すると、１フレーム
期間が終了する。１フレーム期間が終了することで、全
ての画素が有するＥＬ素子は発光を行う。なお全てのラ
イン期間Ｌ１〜Ｌｙと垂直帰線期間とを合わせて１フレ
ーム期間としても良い。

【０１４２】本発明では、全てのサンプリング期間ＳＴ
１〜ＳＴｙにおいて画素が発光する必要があり、よって
本実施例の駆動方法の場合、フレーム期間内にセンサフ
レーム期間ＳＦが含まれていることが重要である。

【０１４３】なお本実施例では、単色の画像を読み込む
エリアセンサの駆動方法について説明したが、カラー画
像を読み込む場合も同様である。ただしカラー画像を読
み込むエリアセンサの場合、１つのフレーム期間をＲＧ
Ｂに対応した３つのサブフレーム期間に分割する。そし
てＲ用のサブフレーム期間では、Ｒに対応する画素のＥ
Ｌ素子だけ発光するようなアナログ信号を全ての画素に
入力し、ＲのＥＬ素子だけ発光を行う。Ｇ用、Ｂ用のサ
ブフレーム期間においても同様に、各色に対応する画素
のＥＬ素子のみが発光を行うようにする。

【０１４４】そしてカラー画像を読み込むエリアセンサ
の場合、ＲＧＢに対応した３つのサブフレーム期間の各
サステイン期間は、Ｒ用、Ｇ用、Ｂ用センサフレーム期
間（ＳＦｒ、ＳＦｇ、ＳＦｂ）を含んでいることが重要
である。

【０１４５】なお本実施例の駆動方法において、センサ
部１０１に画像を表示させる場合は、アナログ信号の代
わりに画像情報を有するアナログのビデオ信号（アナロ
グビデオ信号）を入力すると、センサ部１０１に画像を
表示することが可能である。

【０１４６】（実施例５）本実施例では、本発明のエリ
アセンサのセンサ部の断面構造について説明する。

【０１４７】図１４（Ｂ）に本実施例のエリアセンサの
断面図を示す。３０１はスイッチング用ＴＦＴ、３０２
はＥＬ駆動用ＴＦＴ、３０３はリセット用ＴＦＴ、３０
４はバッファ用ＴＦＴ、３０５は選択用ＴＦＴである。

【０１４８】また、２４２はＰ型半導体層、２４８は光
電変換層、２３８はＮ型半導体層である。Ｐ型半導体層
２４２と、光電変換層２４８と、Ｎ型半導体層２３８と
によって、フォトダイオード３０６が形成される。２６
５はセンサ用配線であり、Ｎ型半導体層２３８と外部の
電源とを電気的に接続している。また、フォトダイオー
ド３０６のＰ型半導体層２４２とリセット用ＴＦＴ３０
３のドレイン領域とは電気的に接続されている。

【０１４９】また２６４は画素電極（陽極）、２６６は
ＥＬ層、２６７は対向電極（陰極）である。画素電極
（陽極）２６４と、ＥＬ層２６６と、対向電極（陰極）
２６７とでＥＬ素子２６９が形成される。なお２６８は
バンクであり、隣り合う画素同士のＥＬ層２６６を区切
っている。

【０１５０】２７０は被写体であり、ＥＬ素子２６９か
ら発せられた光が被写体２７０において反射し、フォト
ダイオード３０６に照射される。本実施例では、被写体
を基板２００のＴＦＴが形成されていない側に設ける。

【０１５１】本実施例において、スイッチング用ＴＦＴ
３０１、バッファ用ＴＦＴ３０４、選択用ＴＦＴ３０５
は全てＮチャネル型ＴＦＴである。またＥＬ駆動用ＴＦ
Ｔ３０２、リセット用ＴＦＴ３０３はＰチャネル型ＴＦ
Ｔである。なお本発明はこの構成に限定されない。よっ
てスイッチング用ＴＦＴ３０１、ＥＬ駆動用ＴＦＴ３０
２、バッファ用ＴＦＴ３０４、選択用ＴＦＴ３０５、リ
セット用ＴＦＴ３０３は、Ｎチャネル型ＴＦＴとＰチャ
ネル型ＴＦＴのどちらでも良い。

【０１５２】ただし本実施例のように、ＥＬ駆動用ＴＦ
Ｔ３０２のソース領域またはドレイン領域がＥＬ素子２
６９の陽極２６４と電気的に接続されている場合、ＥＬ
駆動用ＴＦＴ３０２はＰチャネル型ＴＦＴであることが
望ましい。また逆に、ＥＬ駆動用ＴＦＴ３０２のソース
領域またはドレイン領域がＥＬ素子２６９の陰極と電気
的に接続されている場合、ＥＬ駆動用ＴＦＴ３０２はＮ
チャネル型ＴＦＴであることが望ましい。

【０１５３】なお本実施例のフォトダイオードは他のＴ
ＦＴと同時に形成することができるので、工程数を抑え
ることができる。

【０１５４】なお本実施例は、実施例１〜実施例４と自
由に組み合わせることが可能である。

【０１５５】（実施例６）本実施例では、本発明のエリ
アセンサのセンサ部における断面構造において、実施例
５とは異なる例について説明する。

【０１５６】図１５に本実施例のエリアセンサの断面図
を示す。７０１はスイッチング用ＴＦＴ、７０２はＥＬ
駆動用ＴＦＴ、７０３はリセット用ＴＦＴ、７０４はバ
ッファ用ＴＦＴ、７０５は選択用ＴＦＴである。

【０１５７】また、７３８はＮ型半導体層、７４８は光
電変換層、７４２はＰ型半導体層である。Ｎ型半導体層
７３８と、光電変換層７４８と、Ｐ型半導体層７４２と
によって、フォトダイオード７０６が形成される。７６
５はセンサ用配線であり、Ｐ型半導体層７４２と外部の
電源とを接続している。また、フォトダイオード７０６
のＮ型半導体層７３８とリセット用ＴＦＴ７０３のドレ
イン領域とは電気的に接続されている。

【０１５８】また７６７は画素電極（陰極）、７６６は
ＥＬ層、７６４は対向電極（陽極）である。画素電極
（陰極）７６７と、ＥＬ層７６６と、対向電極（陽極）
７６４とでＥＬ素子７６９が形成される。なお７６８は
バンクであり、隣り合う画素同士のＥＬ層７６６を区切
っている。

【０１５９】７７０は被写体であり、ＥＬ素子７６９か
ら発せられた光が被写体７７０において反射し、フォト
ダイオード７０６に照射される。本実施例では、被写体
７７０を基板７００のＴＦＴが形成されている側に設け
る。

【０１６０】本実施例において、スイッチング用ＴＦＴ
７０１、ＥＬ駆動用ＴＦＴ７０２、リセット用ＴＦＴ７
０３は全てｎチャネル型ＴＦＴである。またバッファ用
ＴＦＴ７０４、選択用ＴＦＴ７０５はｐチャネル型ＴＦ
Ｔである。なお本発明はこの構成に限定されない。よっ
てスイッチング用ＴＦＴ７０１、ＥＬ駆動用ＴＦＴ７０
２、バッファ用ＴＦＴ７０４、選択用ＴＦＴ７０５、リ
セット用ＴＦＴ７０３は、ｎチャネル型ＴＦＴとｐチャ
ネル型ＴＦＴのどちらでも良い。

【０１６１】ただし本実施例のように、ＥＬ駆動用ＴＦ
Ｔ７０２のソース領域またはドレイン領域がＥＬ素子７
６９の陰極７０９と電気的に接続されている場合、ＥＬ
駆動用ＴＦＴ７０２はｎチャネル型ＴＦＴであることが
望ましい。また逆に、ＥＬ駆動用ＴＦＴ７０２のソース
領域またはドレイン領域がＥＬ素子７６９の陽極７１２
と電気的に接続されている場合、ＥＬ駆動用ＴＦＴ７０
２はｐチャネル型ＴＦＴであることが望ましい。

【０１６２】また、本実施例のように、リセット用ＴＦ
Ｔ７０３のドレイン領域がフォトダイオード７０６のＰ
型半導体層７４２と電気的に接続されている場合、リセ
ット用ＴＦＴ７０３はＮチャネル型ＴＦＴ、バッファ用
ＴＦＴ７０４はＰチャネル型ＴＦＴであることが望まし
い。逆にリセット用ＴＦＴ７０３のドレイン領域がフォ
トダイオード７０６のＰ型半導体層７４２と接続され、
センサ用配線７６５がＮ型半導体層７３８と接続されて
いる場合、リセット用ＴＦＴ７０３はＰチャネル型ＴＦ
Ｔ、バッファ用ＴＦＴ７０４はＮチャネル型ＴＦＴであ
ることが望ましい。

【０１６３】なお本実施例のフォトダイオード７０６は
他のＴＦＴと同時に形成することができるので、工程数
を抑えることができる。

【０１６４】なお本実施例は、実施例１〜実施例５と自
由に組み合わせることが可能である。 （実施例７）本発明のエリアセンサのセンサ部の作製方
法について、図１０〜図１４を用いて説明する。同一基
板上に、スイッチング用ＴＦＴ３０１、ＥＬ駆動用ＴＦ
Ｔ３０２、リセット用ＴＦＴ３０３、バッファ用ＴＦＴ
３０４、選択用ＴＦＴ３０５及びダイオード３０６を有
するものである。

【０１６５】まず、図１０（Ａ）において、本実施例で
はコーニング社の＃７０５９ガラスや＃１７３７ガラス
などに代表されるバリウムホウケイ酸ガラス、またはア
ルミノホウケイ酸ガラスなどのガラスからなる基板２０
０を用いる。なお、基板２００としては、透光性を有す
る基板であれば限定されず、石英基板を用いてもよく、
また、ガラス基板、セラミック基板等を用いてもよい。
また、本実施例の処理温度に耐えうる耐熱性を有するプ
ラスチック基板を用いてもよい。

【０１６６】また基板２００としては、ステンレス基板
を用いてもよい。しかし、ステンレス基板は、透明では
ないため、図１５にあるように、ＥＬ素子７６９が上面
に照射する場合のみ有効である。

【０１６７】次に基板２００を覆うように、基板２００
上に酸化珪素からなる絶縁膜（下地膜）を形成する。絶
縁膜は、酸化珪素膜、窒化珪素膜または酸化窒化珪素膜
を用いることができる。例えば、プラズマＣＶＤ法でSi
H₄、NH₃、N₂Oから作製される酸化窒化珪素膜を２５０〜
８００ｎｍ（好ましくは３００〜５００ｎｍ）、同様に
SiH₄、N₂Oから作製される酸化窒化水素化珪素膜を２５
０〜８００ｎｍ（好ましくは３００〜５００ｎｍ）の厚
さに積層して形成しても良い。本実施例では、酸化珪素
からなる絶縁膜を単層構造とし、２５０〜８００ｎｍの
厚さに形成した。なお絶縁膜の材料は酸化珪素に限定さ
れない。

【０１６８】次にＣＭＰ法で該絶縁膜を研磨することで
平坦化絶縁膜２０１が形成される。ＣＭＰ法は公知の方
法で行うことが可能である。酸化膜の研磨では、一般的
に１００〜１０００ｎｍφの研磨剤を、ＰＨ調整剤等の
試薬を含む水溶液に分散させた固液分散系のスラリーが
用いられる。本実施例では、水酸化カリウムが添加され
た水溶液に、塩化珪素ガスを熱分解して得られるフュー
ムドシリカ粒子を２０ｗｔ％分散したシリカスラリー
（ＰＨ＝１０〜１１）を用いる。

【０１６９】平坦化絶縁膜２０１形成後、平坦化絶縁膜
２０１上に半導体層２０２〜２０８を形成する。半導体
層２０２〜２０８は、非晶質構造を有する半導体膜を公
知の手段（スパッタ法、ＬＰＣＶＤ法、またはプラズマ
ＣＶＤ法等）により成膜した後、公知の結晶化処理（レ
ーザー結晶化法、熱結晶化法、またはニッケルなどの触
媒を用いた熱結晶化法等）を行って得られた結晶質半導
体膜を所望の形状にパターニングして形成する。この半
導体層２０２〜２０８の厚さは２５〜８０ｎｍ（好まし
くは３０〜６０ｎｍ）の厚さで形成する。結晶質半導体
膜の材料に限定はないが、好ましくは珪素またはシリコ
ンゲルマニウム（Ｓｉ_XＧｅ_1-X）合金などで形成すると
良い。本実施例では、プラズマＣＶＤ法を用い、５５ｎ
ｍの非晶質珪素膜を成膜した後、ニッケルを含む溶液を
非晶質珪素膜上に保持させた。この非晶質珪素膜に脱水
素化（５００℃、１時間）を行った後、熱結晶化（５５
０℃、４時間）を行い、さらに結晶化を改善するための
レーザーアニ―ル処理を行って結晶質珪素膜を形成し
た。そして、この結晶質珪素膜をフォトリソグラフィ法
を用いたパターニング処理によって、半導体層２０２〜
２０８を形成した。

【０１７０】また、半導体層２０２〜２０８を形成した
後、ＴＦＴのしきい値を制御するために微量な不純物元
素（ボロンまたはリン）のドーピングを行ってもよい。

【０１７１】また、レーザー結晶化法で結晶質半導体膜
を作製する場合には、パルス発振型または連続発光型の
エキシマレーザーやＹＡＧレーザー、ＹＶＯ₄レーザー
を用いることができる。これらのレーザーを用いる場合
には、レーザー発振器から放射されたレーザー光を光学
系で線状に集光し半導体膜に照射する方法を用いると良
い。結晶化の条件は実施者が適宣選択するものである
が、エキシマレーザーを用いる場合はパルス発振周波数
３００Ｈｚとし、レーザーエネルギー密度を１００〜４
００mJ/cm²(代表的には２００〜３００mJ/cm²)とする。
また、ＹＡＧレーザーを用いる場合にはその第２高調波
を用いパルス発振周波数３０〜３００ｋＨｚとし、レー
ザーエネルギー密度を３００〜６００mJ/cm²(代表的に
は３５０〜５００mJ/cm²)とすると良い。そして幅１０
０〜１０００μｍ、例えば４００μｍで線状に集光した
レーザー光を基板全面に渡って照射し、この時の線状レ
ーザー光の重ね合わせ率（オーバーラップ率）を５０〜
９８％として行えばよい。

【０１７２】次いで、半導体層２０２〜２０８を覆うゲ
ート絶縁膜２０９を形成する。ゲート絶縁膜２０９はプ
ラズマＣＶＤ法またはスパッタ法を用い、厚さを４０〜
１５０ｎｍとして珪素を含む絶縁膜で形成する。本実施
例では、プラズマＣＶＤ法により１１０ｎｍの厚さで酸
化窒化珪素膜（組成比Ｓｉ＝３２％、Ｏ＝５９％、Ｎ＝
７％、Ｈ＝２％）で形成した。勿論、ゲート絶縁膜は酸
化窒化珪素膜に限定されるものでなく、他の珪素を含む
絶縁膜を単層または積層構造として用いても良い。

【０１７３】また、酸化珪素膜を用いる場合には、プラ
ズマＣＶＤ法でＴＥＯＳ（Tetraethyl Orthosilicate）
とＯ₂とを混合し、反応圧力４０Ｐa、基板温度３００〜
４００℃とし、高周波（１３．５６MHz）電力密度０．
５〜０．８W/cm²で放電させて形成することができる。
このようにして作製される酸化珪素膜は、その後４００
〜５００℃の熱アニールによりゲート絶縁膜として良好
な特性を得ることができる。

【０１７４】次いで、図１０（Ａ）に示すように、ゲー
ト絶縁膜２０９上に膜厚２０〜１００ｎｍの第１の導電
膜２１０ａと、膜厚１００〜４００ｎｍの第２の導電膜
２１０ｂとを積層形成する。本実施例では、膜厚３０ｎ
ｍのＴａＮ膜からなる第１の導電膜２１０ａと、膜厚３
７０ｎｍのＷ膜からなる第２の導電膜２１０ｂを積層形
成した。ＴａＮ膜はスパッタ法で形成し、Ｔａのターゲ
ットを用い、窒素を含む雰囲気内でスパッタした。ま
た、Ｗ膜は、Ｗのターゲットを用いたスパッタ法で形成
した。その他に６フッ化タングステン（ＷＦ₆）を用い
る熱ＣＶＤ法で形成することもできる。いずれにしても
ゲート電極として使用するためには低抵抗化を図る必要
があり、Ｗ膜の抵抗率は２０μΩｃｍ以下にすることが
望ましい。Ｗ膜は結晶粒を大きくすることで低抵抗率化
を図ることができるが、Ｗ膜中に酸素などの不純物元素
が多い場合には結晶化が阻害され高抵抗化する。従っ
て、本実施例では、高純度のＷ（純度９９．９９９９
％）のターゲットを用いたスパッタ法で、さらに成膜時
に気相中からの不純物の混入がないように十分配慮して
Ｗ膜を形成することにより、抵抗率９〜２０μΩｃｍを
実現することができた。

【０１７５】なお、本実施例では、第１の導電膜２１０
ａをＴａＮ、第２の導電膜２１０ｂをＷとしたが、特に
限定されず、いずれもＴａ、Ｗ、Ｔｉ、Ｍｏ、Ａｌ、Ｃ
ｕ、Ｃｒ、Ｎｄから選ばれた元素、または前記元素を主
成分とする合金材料若しくは化合物材料で形成してもよ
い。また、リン等の不純物元素をドーピングした多結晶
珪素膜に代表される半導体膜を用いてもよい。また、Ａ
ｇＰｄＣｕ合金を用いてもよい。また、第１の導電膜を
タンタル（Ｔａ）膜で形成し、第２の導電膜をＷ膜とす
る組み合わせ、第１の導電膜を窒化チタン（ＴｉＮ）膜
で形成し、第２の導電膜をＷ膜とする組み合わせ、第１
の導電膜を窒化タンタル（ＴａＮ）膜で形成し、第２の
導電膜をＡｌ膜とする組み合わせ、第１の導電膜を窒化
タンタル（ＴａＮ）膜で形成し、第２の導電膜をＣｕ膜
とする組み合わせとしてもよい。

【０１７６】次に、フォトリソグラフィ法を用いてレジ
ストからなるマスク２１１を形成し、電極及び配線を形
成するための第１のエッチング処理を行う（図１０
（Ｂ））。第１のエッチング処理では第１及び第２のエ
ッチング条件で行う。本実施例では第１のエッチング条
件として、ＩＣＰ（Iｎductively Couｐled Ｐlasma：
誘導結合型プラズマ）エッチング法を用い、エッチング
用ガスにＣＦ₄とＣｌ₂とＯ ₂とを用い、それぞれのガス
流量比を２５／２５／１０（ｓｃｃｍ）とし、１Ｐaの
圧力でコイル型の電極に５００WのＲＦ（13.56MHz）電
力を投入してプラズマを生成してエッチングを行った。
基板側（試料ステージ）にも１５０WのＲＦ（13.56MH
z）電力を投入し、実質的に負の自己バイアス電圧を印
加する。この第１のエッチング条件によりＷ膜をエッチ
ングして第１の導電層の端部をテーパー形状とする。第
１のエッチング条件でのＷに対するエッチング速度は２
００．３９ｎｍ／ｍｉｎ、ＴａＮに対するエッチング速
度は８０．３２ｎｍ／ｍｉｎであり、ＴａＮに対するＷ
の選択比は約２．５である。また、この第１のエッチン
グ条件によって、Ｗのテーパー角は、約２６°となる。

【０１７７】上記第１のエッチング処理では、レジスト
からなるマスク２１１の形状を適したものとすることに
より、基板側に印加するバイアス電圧の効果により第１
の導電層及び第２の導電層の端部がテーパー形状とな
る。このテーパー部の角度は１５〜４５°とすればよ
い。こうして、第１のエッチング処理により第１の導電
層と第２の導電層から成る第１の形状の導電層２１２〜
２１６（第１の導電層２１２ａ〜２１６ａと第２の導電
層２１２ｂ〜２１６ｂ）を形成する。２１７はゲート絶
縁膜であり、第１の形状の導電層２１２〜２１６で覆わ
れない領域は２０〜５０ｎｍ程度エッチングされ薄くな
った領域が形成される。

【０１７８】次いで、レジストからなるマスクを除去せ
ずに第２のエッチング処理を行う（図１０（Ｃ））。こ
こでは、エッチング用ガスにＣＦ₄とＣｌ₂とＯ₂とを用
い、それぞれのガス流量比を２５／２５／１０（ｓｃｃ
ｍ）とし、１Ｐaの圧力でコイル型の電極に５００WのＲ
Ｆ（13.56MHz）電力を投入してプラズマを生成してエッ
チングを行った。基板側（試料ステージ）にも２０Wの
ＲＦ（13.56MHz）電力を投入し、実質的に負の自己バイ
アス電圧を印加する。第２のエッチング処理でのＷに対
するエッチング速度は１２４．６２ｎｍ／ｍｉｎ、Ｔａ
Ｎに対するエッチング速度は２０．６７ｎｍ／ｍｉｎで
あり、ＴａＮに対するＷの選択比は６．０５である。従
って、Ｗ膜が選択的にエッチングされる。この第２のエ
ッチングによりＷのテーパー角は７０°となった。この
第２のエッチング処理により第２の導電層２１８ｂ〜２
２２ｂを形成する。一方、第１の導電層２１８ａ〜２２
２ａは、ほとんどエッチングされず、第１の導電層２１
８ａ〜２２２ａが形成される。２２３はゲート絶縁膜で
あり、第２の形状の導電層２１８〜２２２で覆われない
領域は２０〜５０ｎｍ程度エッチングされ薄くなった領
域が形成される。

【０１７９】第１の導電層２１８ａと第２の導電層２１
８ｂとで形成された電極は、後の工程で形成されるＮチ
ャネル型のバッファ用ＴＦＴ３０４となり、第１の導電
層２１９ａと第２の導電層２１９ｂとで形成された電極
は、後の工程で形成されるＮチャネル型の選択用ＴＦＴ
３０５となる。同様に、第１の導電層２２０ａと第２の
導電層２２０ｂとで形成された電極は、後の工程で形成
されるＰチャネル型のリセット用ＴＦＴ３０３となり、
第１の導電層２２１ａと第２の導電層２２１ｂとで形成
された電極は、後の工程で形成されるＮチャネル型のス
イッチングＴＦＴ３０１となり、第１の導電層２２２ａ
と第２の導電層２２２ｂとで形成された電極は、後の工
程で形成されるＰチャネル型のＥＬ駆動用ＴＦＴ３０２
となる。

【０１８０】次いで、第１のドーピング処理を行って図
１１（Ａ）の状態を得る。ドーピングは第２の導電層２
１８ｂ〜２２２ｂを不純物元素に対するマスクとして用
い、第１の導電層２１８ａ〜２２２ａのテーパー部下方
の半導体層に不純物元素が添加されるようにドーピング
する。なお、半導体層２０５および２０６の上には、導
電層は存在しないので、ゲート絶縁膜２２３上からドー
ピングする。本実施例では、不純物元素としてＰ（リ
ン）を用い、ドーズ量３．５×１０¹²、加速電圧９０ｋ
ｅＶにてプラズマドーピングを行った。こうして第１の
導電層と重ならない低濃度不純物領域２２４ａ〜２２８
ａ、２２９および２３０と、第１の導電層と重なる低濃
度不純物領域２２４ｂ〜２２８ｂを自己整合的に形成す
る。低濃度不純物領域２２４ｂ〜２２８ｂへ添加された
リン（Ｐ）の濃度は、１×１０¹⁷〜１×１０¹⁸atoms/cm
³であり、且つ、第１の導電層２１８ａ〜２２２ａのテ
ーパー部の膜厚に従って緩やかな濃度勾配を有してい
る。なお、第１の導電層２１８ａ〜２２２ａのテーパー
部と重なる半導体層において、第１の導電層２１８ａ〜
２２２ａのテーパー部の端部から内側に向かって、若干
不純物濃度が低くなっているものの、ほぼ同程度の濃度
である。

【０１８１】そして、レジストからなるマスク２３１を
形成し、第２のドーピング処理を行い、半導体層にＮ型
を付与する不純物元素を添加する（図１１（Ｂ））。ド
ーピング処理はイオンドープ法、若しくはイオン注入法
で行えば良い。イオンドープ法の条件はドーズ量を１×
１０¹³〜５×１０¹⁵atoms/cm²とし、加速電圧を６０〜
１００ｋｅＶとして行う。本実施例ではドーズ量を１．
５×１０¹⁵atoms/cm²とし、加速電圧を８０ｋｅＶとし
て行った。Ｎ型を付与する不純物元素として１５族に属
する元素、典型的にはリン（Ｐ）または砒素（Ａｓ）を
用いるが、ここではリン（Ｐ）を用いた。この場合、導
電層２１８〜２２２がＮ型を付与する不純物元素に対す
るマスクとなり、自己整合的に高濃度不純物領域２３２
ａ〜２３６ａ、２３７および２３８、第１の導電層と重
ならない低濃度不純物領域２３２ｂ〜２３６ｂ、第１の
導電層と重なる低濃度不純物領域２３２ｃ〜２３６ｃが
形成される。高濃度不純物領域２３２ａ〜２３６ａ、２
３７および２３８には１×１０²⁰〜１×１０²¹atoms/cm
³の濃度範囲でＮ型を付与する不純物元素を添加する。

【０１８２】なおＰチャネル型の半導体膜が形成される
半導体膜には、図１１（Ｂ）に示した第２のドーピング
処理によりＮ型の不純物をドーピングする必要はないた
め、マスク２３１を半導体層２０４、２０６および２０
８上に完全に覆うように形成し、Ｎ型の不純物がドーピ
ングされないようにしても良い。逆にマスク２３１を半
導体層２０４、２０６および２０８上に設けず、第３の
ドーピング処理において半導体層の極性をＰ型に反転さ
せても良い。

【０１８３】次いで、レジストからなるマスク２３１を
除去した後、新たにレジストからなるマスク２３９を形
成して第３のドーピング処理を行う。この第３のドーピ
ング処理により、Ｐチャネル型ＴＦＴの活性層となる半
導体層に前記一導電型（Ｎ型）とは逆の導電型（Ｐ型）
を付与する不純物元素が添加された不純物領域２４０ａ
〜２４０ｃ、２４１a〜２４１ｃおよび２４２を形成す
る（図１１（Ｃ））。第１の導電層２２０ｂ、２２２ｂ
を不純物元素に対するマスクとして用い、Ｐ型を付与す
る不純物元素を添加して自己整合的に不純物領域を形成
する。なお、不純物領域２４２上に導電層は存在しない
ため、ゲート絶縁膜２２３上からドーピングする。本実
施例では、不純物領域２４０ａ〜２４０ｃ、２４１ａ〜
２４１ｃおよび２４２はジボラン（Ｂ₂Ｈ₆）を用いたイ
オンドープ法で形成する。なお、この第３のドーピング
処理の際には、Ｎチャネル型ＴＦＴを形成する半導体層
はレジストからなるマスク２３９で覆われている。第１
のドーピング処理及び第２のドーピング処理によって、
不純物領域２４０a、２４０ｂ、２４０ｃにはそれぞれ
異なる濃度でリンが添加されているが、そのいずれの領
域においてもＰ型を付与する不純物元素の濃度が２×１
０²⁰〜２×１０²¹atoms/cm³となるようにドーピング処
理することにより、Ｐチャネル型ＴＦＴのソース領域お
よびドレイン領域として機能するために何ら問題は生じ
ない。

【０１８４】次いで、それぞれの半導体層に添加された
不純物元素を活性化処理する工程を行う。この活性化工
程は、ファーネスアニール炉を用いる熱アニール炉で行
う。熱アニール法としては、酸素濃度が１ｐｐｍ以下、
好ましくは０．１ｐｐｍ以下の窒素雰囲気中で４００〜
７００℃、代表的には５００〜５５０℃で行えばよく、
本実施例では５５０℃、４時間の熱処理で活性化処理を
行った。なお、熱アニール法の他に、レーザーアニール
法、またはラピッドサーマルアニール法（ＲＴＡ法）な
どを適用することができる。

【０１８５】また、第１の層間絶縁膜を形成した後に活
性化処理を行ってもよい。ただし、配線に用いた配線材
料が熱に弱い場合には、本実施例のように配線等を保護
するため層間絶縁膜（シリコンを主成分とする絶縁膜、
例えば窒化珪素膜）を形成した後で活性化処理を行うこ
とが好ましい。

【０１８６】さらに、３〜１００％の水素を含む雰囲気
中で、３００〜５５０℃で１〜１２時間の熱処理を行
い、半導体層を水素化する工程を行う。本実施例では、
水素を約３％含む窒素雰囲気中で４１０℃、１時間の熱
処理を行った。この工程は熱的に励起された水素により
半導体膜の不対結合手を水素終端する工程である。水素
化の他の手段として、プラズマ水素化（プラズマにより
励起された水素を用いる。）

【０１８７】また、パッシベーション膜を形成した後に
水素化する工程を行ってもよい。

【０１８８】以上までの工程でそれぞれの半導体層に不
純物領域が形成される。

【０１８９】次いで、レジストからなるマスク２３９を
除去し、第３のエッチング処理を行う。本実施例では導
電層２１８〜２２２をマスクとして用いて、ゲート絶縁
膜をエッチング処理する。

【０１９０】第３のエッチング処理により、ゲート絶縁
膜２４３ｃ〜２４７ｃが、第２の導電層２４３ｂ〜２４
７ｂの下方に形成される（図１２（Ａ））。

【０１９１】次いで、基板２００を覆うように、パッシ
ベーション膜２７１を形成する（図１２（Ｂ））。パッ
シベーション膜２７１は、酸化珪素膜、窒化珪素膜また
は酸化窒化珪素膜を用いることができる。例えば、プラ
ズマＣＶＤ法でＳｉＨ₄、ＮＨ₃、Ｎ₂Oから作製される酸
化窒化珪素膜を１０〜８００ｎｍ（好ましくは５０〜５
００ｎｍ）、同様にＳｉＨ₄、Ｎ₂Oから作製される酸化
窒化水素化珪素膜を５０〜８００ｎｍ（好ましくは１０
〜５００ｎｍ）の厚さに積層して形成してもよい。本実
施例では酸化窒素からなるパッシベーション膜を、単層
構造とし、１０〜８００ｎｍの厚さで形成した。

【０１９２】次いで、フォトリソグラフィ法を用いて、
レジストからなるマスク２７２を形成し、非晶質珪素膜
２４８を形成するための第四のエッチング処理を行う。
レジストマスク２７２は基板を覆うように、Ｐ型半導体
層２４２およびＮ型半導体層２３８の一部に接するよう
に形成される（図１２（Ｃ））。次いで、窒化珪素膜の
みをエッチング処理する。本実施例では、ＩＣＰエッチ
ング法を用い、エッチング用ガスにＣＦ₄、Ｃｌ₂、Ｏ₂
を用い、それぞれのガス流量比を４０/６０/３５（ｓｃ
ｃｍ）とし、１Ｐａの圧力でコイル型の電極に５００Ｗ
のＲＦ（１３．５６ＭＨｚ）電力を投入してプラズマを
生成してエッチングを行った。

【０１９３】次いで、レジストからなるマスク２７２を
除去し、Ｎ型半導体層２４２とＰ型半導体層２３８の間
に、Ｎ型半導体層２４２とＰ型半導体層２３８の一部と
接するように、非晶質珪素膜（アモルファスシリコン
膜）２４８を形成する（図１３（Ａ））。非晶質構造を
有する半導体膜は、公知の手段（スパッタ法、ＬＰＣＶ
Ｄ法、またはプラズマＣＶＤ法等）により成膜される。
非晶質珪素膜２４８の厚さは、Ｎチャネル型半導体層２
４２およびＰチャネル型半導体層２３８の厚さの、好ま
しくは１〜１０倍の厚さで形成される。本実施例では、
２５〜８００ｎｍの厚さで形成する。結晶質半導体膜の
材料に限定はないが、好ましくは珪素またはシリコンゲ
ルマニウム（Ｓｉ_XＧｅ_1-X）合金などで形成すると良
い。本実施例では、プラズマＣＶＤ法を用い、５５ｎｍ
の非晶質珪素膜を成膜した後、ニッケルを含む溶液を非
晶質珪素膜上に保持させた。

【０１９４】次いで、第一層間絶縁膜２４９を形成する
（図１３（Ｂ））。プラズマＣＶＤ法またはスパッタ法
を用い、厚さを１００〜２００ｎｍとして珪素を含む絶
縁膜で形成する。本実施例では、プラズマＣＶＤ法によ
り膜厚１５０ｎｍの酸化窒化珪素膜を形成した。勿論、
第１の層間絶縁膜２３５は酸化窒化珪素膜に限定される
ものでなく、他の珪素を含む絶縁膜を単層または積層構
造として用いても良い。次いで、各不純物領域２３２
ａ、２３３ａ、２３５a、２３８、２４０ａ、２４１
ａ、２４２に達するコンタクトホールを形成するための
パターニングを行う。

【０１９５】次いで、ソース配線２５１〜２５６、ドレ
イン配線２５７〜２６２を形成する。なお、本実施例で
は、この配線の材料としては、ＡｌまたはＡｇを主成分
とする膜、またはそれらの積層膜等の反射性の優れた材
料を用いることが望ましい。

【０１９６】次いで、図１４（Ａ）に示すように、第２
層間絶縁膜２４９を形成する。第２層間絶縁膜２４９と
して、ポリイミド、ポリアミド、ポリイミドアミド、ア
クリル等の樹脂を用いることで、平坦な表面を得ること
ができる。本実施例では、第２層間絶縁膜２４９として
厚さ０．７μｍのポリイミド膜を基板全面に形成した。

【０１９７】次に、図１４（Ａ）に示すように、樹脂材
料でなるバンク２６８を形成する。バンク２６８は１〜
２μm厚のアクリル膜またはポリイミド膜をパターニン
グして形成すれば良い。バンク２６８はソース配線２５
６上に沿って形成しても良いし、ゲート配線（図示せ
ず）上に沿って形成しても良い。なおバンク２６８を形
成している樹脂材料に顔料等を混ぜ、バンク２６８を遮
蔽膜として用いても良い。

【０１９８】次に、ＥＬ層２６６を形成する。具体的に
は、ＥＬ層２６６となる有機ＥＬ材料をクロロホルム、
ジクロロメタン、キシレン、トルエン、テトラヒドロフ
ラン等の溶媒に溶かして塗布し、その後、熱処理を行う
ことにより溶媒を揮発させる。こうして有機ＥＬ材料で
なる被膜（ＥＬ層）が形成される。

【０１９９】なお、本実施例では一画素しか図示されて
いないが、このとき同時に赤色に発光する発光層、緑色
に発光する発光層及び青色に発光する発光層が形成され
る。本実施例では、赤色に発光する発光層としてシアノ
ポリフェニレンビニレン、緑色に発光する発光層として
ポリフェニレンビニレン、青色に発光する発光層として
ポリアルキルフェニレンを各々５０ｎｍの厚さに形成す
る。また、溶媒としては１，２−ジクロロメタンを用
い、８０〜１５０℃のホットプレートで１〜５分の熱処
理を行って揮発させる。

【０２００】本実施例ではＥＬ層を１層構造とするが、
その他に正孔注入層、正孔輸送層、電子注入層、電子輸
送層等を設けても構わない。このように組み合わせは既
に様々な例が報告されており、そのいずれの構成を用い
ても構わない。

【０２０１】ＥＬ層２６６を形成したら、対向電極とし
て透明導電膜でなる陽極２６７を１２０ｎｍの厚さに形
成する。本実施例では、酸化インジウムに１０〜２０ｗ
ｔ％の酸化亜鉛を添加した透明導電膜を用いる。成膜方
法はＥＬ層２６６を劣化させないように室温で蒸着法に
より形成することが好ましい。

【０２０２】以上の様にして、バッファ用ＴＦＴ３０
４、選択用ＴＦＴ３０５、リセット用ＴＦＴ３０３、ダ
イオード３０６、スイッチング用ＴＦＴ３０１、ＥＬ駆
動用ＴＦＴ３０２及びＥＬ素子２６９を同一基板上に形
成することができる。

【０２０３】なお本実施例は、実施例１〜実施例６と自
由に組み合わせることが可能である。

【０２０４】（実施例８）本発明のエリアセンサのセン
サ部の作製方法について、実施例６とは異なるフォトダ
イオードの作製方法について、図１６を用いて説明す
る。

【０２０５】図１６にフォトダイオード３０６の拡大図
を示す。図１６にあるように、フォトダイオード３０６
は、第一層間絶縁膜２５０上に金属膜２８０を形成して
いる。金属膜２８０は、ソース配線２５４およびドレイ
ン配線２６０の形成の際に同時に形成することができ
る。また形成される材料は、配線と同じ材料であるＡｌ
またはＡｇを主成分とする膜、またはそれらの化合物膜
等の反射性の優れた材料を用いることが望ましい。

【０２０６】金属膜２８０を用いることにより、ＥＬ素
子から被写体に光を照射し、被写体において反射した光
が、フォトダイオードに照射される。しかし、光電変換
層を通過した光のうち、光電変換層に照射されない光が
存在する。このような光は、金属膜を用いることによ
り、該金属膜に反射し、光電変換層に照射される。その
ため、より多くの光を受け取ることができる。

【０２０７】なお本実施例は、実施例１〜実施例７と自
由に組み合わせることが可能である。

【０２０８】（実施例９）本実施例では、本発明を用い
てＥＬ表示装置（発光装置）を作製した例について、図
１７、図１８を用いて説明する。

【０２０９】図１７（Ａ）は本発明のＥＬ表示装置のＴ
ＦＴ基板の上面図を示している。なお本明細書において
ＴＦＴ基板とは、画素部が設けられている基板を意味す
る。

【０２１０】基板４００１上に、画素部４００２と、セ
ンサ用のソース信号線駆動回路４００３ａとＥＬ素子用
のソース信号線駆動回路４００３ｂ、ＥＬ素子用のゲー
ト信号線駆動回路４００４ａと、センサ用のゲート信号
線駆動回路４００４ｂとが設けられている。なお本発明
においてソース信号線駆動回路とゲート信号線駆動回路
の数は図１７（Ａ）に示した数に限定されない。ソース
信号線駆動回路とゲート信号線駆動回路の数は、設計者
が適宜設定することが可能である。また、本実施例では
ソース信号線駆動回路とゲート信号線駆動回路とをＴＦ
Ｔ基板上に設けているが、本発明はこの構成に限定され
ない。ＴＦＴ基板とは別の基板上に設けたソース信号線
駆動回路とゲート信号線駆動回路とを、ＦＰＣ等により
画素部と電気的に接続するようにしても良い。

【０２１１】４００５は画素部４００２に設けられた電
源供給線（図示せず）に接続された引き回し配線であ
る。また、センサ用およびＥＬ素子用のゲート信号線駆
動回路４００４ａ、４００４ｂに接続されたゲート用引
き回し配線であり、また４００５はセンサ用およびＥＬ
素子用のソース信号線駆動回路４００３に接続されたソ
ース用引き回し配線である。

【０２１２】ゲート用引き回し配線４００５と、ソース
用引き回し配線４００５とは、基板４００１の外部に設
けられたＩＣ等に、ＦＰＣ４００６を介して接続されて
いる。また引き回し配線４００５は、基板４００１の外
部に設けられた電源にＦＰＣ４００６を介して接続され
ている。

【０２１３】引き回し配線４００５の拡大図を図１７
（Ｂ）に示す。４１００はＲ用引き回し配線、４１０１
はＧ用引き回し配線、４１０２はＢ用引き回し配線であ
る。

【０２１４】図１８（Ａ）は、図１７（Ａ）に示したＴ
ＦＴ基板をシーリング材によって封止することによって
形成されたエリアセンサの上面図であり、図１８（Ｂ）
は、図１８（Ａ）のＡ−Ａ’における断面図、図１８
（Ｃ）は図１８（Ａ）のＢ−Ｂ’における断面図であ
る。なお図１７において既に示したものは、同じ符号を
用いて示す。

【０２１５】基板４００１上に設けられた画素部４００
２と、センサ用およびＥＬ素子用のソース信号線駆動回
路４００３ａ、４００３ｂと、センサ用およびＥＬ素子
用のゲート信号線駆動回路４００４ａ、４００４ｂとを
囲むようにして、シール材４００９が設けられている。
また画素部４００２と、ソース信号線駆動回路４００３
ａ、４００３ｂと、センサ用およびＥＬ素子用のゲート
信号線駆動回路４００４ａ、４００４ｂとの上にシーリ
ング材４００８が設けられている。よって画素部４００
２と、センサ用およびＥＬ素子用のソース信号線駆動回
路４００３ａ、４００３ｂと、センサ用およびＥＬ素子
用の第１及び第２のゲート信号線駆動回路４００４ａ、
４００４ｂとは、基板４００１とシール材４００９とシ
ーリング材４００８とによって、充填材４２１０で密封
されている。

【０２１６】また基板４００１上に設けられた画素部４
００２と、ソース信号線駆動回路４００３ａ、４００３
ｂと、センサ用およびＥＬ素子用のゲート信号線駆動回
路４００４ａ、４００４ｂとは、複数のＴＦＴを有して
いる。図１８（Ｂ）では代表的に、下地膜４０１０上に
形成された、ソース信号線駆動回路４００３に含まれる
駆動ＴＦＴ（但し、ここではＮチャネル型ＴＦＴとＰチ
ャネル型ＴＦＴを図示する）４２０１及び画素部４００
２に含まれるＥＬ駆動用ＴＦＴ（ＥＬ素子への電流を制
御するＴＦＴ）４２０２、フォトダイオード４２１１を
図示した。

【０２１７】本実施例では、駆動ＴＦＴ４２０１には公
知の方法で作製されたＰチャネル型ＴＦＴまたはＮチャ
ネル型ＴＦＴが用いられ、ＥＬ駆動用ＴＦＴ４２０２に
は公知の方法で作製されたＰチャネル型ＴＦＴが用いら
れる。また、画素部４００２にはＥＬ駆動用ＴＦＴ４２
０２のゲートに接続された保持容量（図示せず）が設け
られる。

【０２１８】駆動ＴＦＴ４２０１、ＥＬ駆動用ＴＦＴ４
２０２およびフォトダイオード４２１１上には層間絶縁
膜（平坦化膜）４３０１が形成され、その上にＥＬ駆動
用ＴＦＴ４２０２のドレインと電気的に接続する画素電
極（陽極）４２０３が形成される。画素電極４２０３と
しては仕事関数の大きい透明導電膜が用いられる。透明
導電膜としては、酸化インジウムと酸化スズとの化合
物、酸化インジウムと酸化亜鉛との化合物、酸化亜鉛、
酸化スズまたは酸化インジウムを用いることができる。
また、前記透明導電膜にガリウムを添加したものを用い
ても良い。

【０２１９】そして、画素電極４２０３の上には絶縁膜
４３０２が形成され、絶縁膜４３０２は画素電極４２０
３の上に開口部が形成されている。この開口部におい
て、画素電極４２０３の上にはＥＬ（エレクトロルミネ
ッセンス）層４２０４が形成される。ＥＬ層４２０４は
公知の有機ＥＬ材料または無機ＥＬ材料を用いることが
できる。また、有機ＥＬ材料には低分子系（モノマー
系）材料と高分子系（ポリマー系）材料があるがどちら
を用いても良い。

【０２２０】ＥＬ層４２０４の形成方法は公知の蒸着技
術もしくは塗布法技術を用いれば良い。また、ＥＬ層の
構造は正孔注入層、正孔輸送層、発光層、電子輸送層ま
たは電子注入層を自由に組み合わせて積層構造または単
層構造とすれば良い。

【０２２１】ＥＬ層４２０４の上には遮光性を有する導
電膜（代表的にはアルミニウム、銅もしくは銀を主成分
とする導電膜またはそれらと他の導電膜との積層膜）か
らなる陰極４２０５が形成される。また、陰極４２０５
とＥＬ層４２０４の界面に存在する水分や酸素は極力排
除しておくことが望ましい。従って、ＥＬ層４２０４を
窒素または希ガス雰囲気で形成し、酸素や水分に触れさ
せないまま陰極４２０５を形成するといった工夫が必要
である。本実施例ではマルチチャンバー方式（クラスタ
ーツール方式）の成膜装置を用いることで上述のような
成膜を可能とする。そして陰極４２０５は所定の電圧が
与えられている。

【０２２２】以上のようにして、画素電極（陽極）４２
０３、ＥＬ層４２０４及び陰極４２０５からなるＥＬ素
子４３０３が形成される。そしてＥＬ素子４３０３を覆
うように、絶縁膜４３０２上に保護膜４２０９が形成さ
れている。保護膜４２０９は、ＥＬ素子４３０３に酸素
や水分等が入り込むのを防ぐのに効果的である。

【０２２３】４００５は電源供給線に接続された引き回
し配線であり、ＥＬ駆動用ＴＦＴ４２０２のソース領域
に電気的に接続されている。引き回し配線４００５はシ
ール材４００９と基板４００１との間を通り、異方導電
性フィルム４３００を介してＦＰＣ４００６が有するＦ
ＰＣ用配線４３０１に電気的に接続される。

【０２２４】シーリング材４００８としては、ガラス
材、金属材（代表的にはステンレス材）、セラミックス
材、プラスチック材（プラスチックフィルムも含む）を
用いることができる。プラスチック材としては、ＦＲＰ
（Ｆｉｂｅｒｇｌａｓｓ−Ｒｅｉｎｆｏｒｃｅｄ Ｐｌ
ａｓｔｉｃｓ）板、ＰＶＦ（ポリビニルフルオライド）
フィルム、マイラーフィルム、ポリエステルフィルムま
たはアクリル樹脂フィルムを用いることができる。ま
た、アルミニウムホイルをＰＶＦフィルムやマイラーフ
ィルムで挟んだ構造のシートを用いることもできる。

【０２２５】但し、ＥＬ素子からの光の放射方向がカバ
ー材側に向かう場合にはカバー材は透明でなければなら
ない。その場合には、ガラス板、プラスチック板、ポリ
エステルフィルムまたはアクリルフィルムのような透明
物質を用いる。

【０２２６】また、充填材４２１０としては窒素やアル
ゴンなどの不活性な気体の他に、紫外線硬化樹脂または
熱硬化樹脂を用いることができ、ＰＶＣ（ポリビニルク
ロライド）、アクリル、ポリイミド、エポキシ樹脂、シ
リコン樹脂、ＰＶＢ（ポリビニルブチラル）またはＥＶ
Ａ（エチレンビニルアセテート）を用いることができ
る。本実施例では充填材として窒素を用いた。

【０２２７】また充填材４２１０を吸湿性物質（好まし
くは酸化バリウム）もしくは酸素を吸着しうる物質にさ
らしておくために、シーリング材４００８の基板４００
１側の面に凹部４００７を設けて吸湿性物質または酸素
を吸着しうる物質４２０７を配置する。そして、吸湿性
物質または酸素を吸着しうる物質４２０７が飛び散らな
いように、凹部カバー材４２０８によって吸湿性物質ま
たは酸素を吸着しうる物質４２０７は凹部４００７に保
持されている。なお凹部カバー材４２０８は目の細かい
メッシュ状になっており、空気や水分は通し、吸湿性物
質または酸素を吸着しうる物質４２０７は通さない構成
になっている。吸湿性物質または酸素を吸着しうる物質
４２０７を設けることで、ＥＬ素子４３０３の劣化を抑
制できる。

【０２２８】図１８（Ｃ）に示すように、画素電極４２
０３が形成されると同時に、引き回し配線４００５上に
接するように導電性膜４２０３ａが形成される。

【０２２９】また、異方導電性フィルム４３００は導電
性フィラー４３００ａを有している。基板４００１とＦ
ＰＣ４００６とを熱圧着することで、基板４００１上の
導電性膜４２０３ａとＦＰＣ４００６上のＦＰＣ用配線
４３０１とが、導電性フィラー４３００ａによって電気
的に接続される。

【０２３０】なお本実施例は、実施例１〜実施例８と自
由に組み合わせることが可能である。

【０２３１】（実施例１０）本実施例では、基板上にＴ
ＦＴとＥＬ素子とをシーリング材で封止した後、基板を
付けかえる例について、図１９を用いて説明する。な
お、図１９に示したのは画素部における作製工程を示す
断面図である。

【０２３２】図１９（Ａ）において、３１０１は素子が
形成される基板（以下、素子形成基板という）であり、
その上には非晶質シリコン膜からなる剥離層３１０２が
１００〜５００ｎｍ（本実施例では３００ｎｍ）の厚さ
に形成される。本実施例では素子形成基板３１０１とし
てガラス基板を用いるが、石英基板、シリコン基板、金
属基板（ＳＵＳ基板）もしくはセラミックス基板を用い
ても構わない。

【０２３３】また、剥離層３１０２の成膜は減圧熱ＣＶ
Ｄ法、プラズマＣＶＤ法、スパッタ法もしくは蒸着法を
用いれば良い。剥離層３１０２の上には酸化シリコン膜
からなる絶縁膜３１０３が２００ｎｍの厚さに形成され
る。絶縁膜３１０３の形成は減圧熱ＣＶＤ法、プラズマ
ＣＶＤ法、スパッタ法もしくは蒸着法を用いれば良い。

【０２３４】また、絶縁膜３１０３の上にはフォトダイ
オード３１０４及びＥＬ駆動用ＴＦＴ３１０５が形成さ
れている。なお本実施例では、ＥＬ駆動用ＴＦＴ３１０
５がｐチャネル型ＴＦＴである例を示したが、本実施例
はこの構成に限定されない。ＥＬ駆動用ＴＦＴ３１０５
はｐチャネル型ＴＦＴとｎチャネル型ＴＦＴのどちらで
も良い。

【０２３５】フォトダイオード３１０４及びＥＬ駆動用
ＴＦＴ３１０５上に、第１層間絶縁膜３１０７が形成さ
れている。第１層間絶縁膜３１０７は後に形成される画
素電極３１０６が平坦化するように、フォトダイオード
３１０４及びＥＬ駆動用ＴＦＴ３１０５を覆って形成さ
れる

【０２３６】また、ＥＬ駆動用ＴＦＴ３１０５のドレイ
ン領域に電気的に接続するように、画素電極３１０６が
形成される。本実施例において画素電極３１０６は、透
明導電膜（代表的には酸化インジウムと酸化スズとの化
合物膜）を１００ｎｍの厚さに形成し、パターニングに
より形成される。画素電極３１０６はＥＬ素子の陽極と
して機能する。

【０２３７】画素電極３１０６を形成した後、酸化シリ
コン膜からなる第２層間絶縁膜３１１４が３００ｎｍの
厚さに形成される。そして、開口部３１０８を形成し、
７０ｎｍ厚のＥＬ層３１０９及び３００ｎｍ厚の陰極３
１１０を蒸着法により形成する。本実施例ではＥＬ層３
１０９として２０ｎｍ厚の正孔注入層及び５０ｎｍ厚さ
の発光層を積層した構造を用いる。勿論、発光層に正孔
注入層、正孔輸送層、電子輸送層もしくは電子注入を組
み合わせた公知の他の構造を用いても良い。

【０２３８】以上のようにして、画素電極（陽極）３１
０６、ＥＬ層３１０９及び陰極３１１０からなるＥＬ素
子３１１１が形成される。本実施例ではこのＥＬ素子３
１１１が発光素子として機能する。

【０２３９】次に、第１接着剤３１１２により素子を固
定するための基板（以下、シーリング材という）３１１
３を貼り合わせる。本実施例ではシーリング材３１１３
として可撓性のプラスチックフィルムを用いるが、ガラ
ス基板、石英基板、プラスチック基板、シリコン基板も
しくはセラミックス基板を用いても良い。また、第１接
着剤３１１２としては、後に剥離層３１０２を除去する
際に選択比のとれる材料を用いる必要がある。

【０２４０】代表的には樹脂からなる絶縁膜を用いるこ
とができ、本実施例ではポリイミドを用いるが、アクリ
ル、ポリアミドもしくはエポキシ樹脂を用いても良い。
なお、ＥＬ素子から見て観測者側（電気光学装置の使用
者側）に位置する場合は、光を透過する材料であること
が必要である。

【０２４１】第１接着剤３１１２により、ＥＬ素子を完
全に大気から遮断することができる。これにより酸化に
よる有機ＥＬ材料の劣化をほぼ完全に抑制することがで
き、ＥＬ素子の信頼性を大幅に向上させることができ
る。

【０２４２】次に、図１９（Ｂ）に示すように、剥離層
３１０２を除去し、素子形成基板３１０１と絶縁膜３１
０３とを剥離する。本実施例ではフッ化ハロゲンを含む
ガス中に剥離層３１０２を晒し、剥離を行う。本実施例
ではフッ化ハロゲンとして三フッ化塩素（ＣｌＦ₃）を
用い、希釈ガスとして窒素を用いる。希釈ガスとして
は、アルゴン、ヘリウムもしくはネオンを用いても良
い。流量は共に５００ｓｃｃｍ（８．３５×１０^-6ｍ³
／ｓ）とし、反応圧力は１〜１０Ｔｏｒｒ（１．３×１
０²〜１．３×１０³Ｐａ）とすれば良い。また、処理温
度は室温（典型的には２０〜２７℃）で良い。

【０２４３】この場合、シリコン膜はエッチングされる
が、プラスチックフィルム、ガラス基板、ポリイミド
膜、酸化シリコン膜はエッチングされない。即ち、三フ
ッ化塩素ガスに晒すことで剥離層３１０２が選択的にエ
ッチングされ、最終的には完全に除去される。なお、同
じくシリコン膜で形成されているフォトダイオード３１
０４及びＥＬ駆動用ＴＦＴ３１０５の活性層は第１層間
絶縁膜３１０７に覆われているため三フッ化塩素ガスに
晒されることがなく、エッチングされることはない。

【０２４４】本実施例の場合、剥離層３１０２は露呈し
た端部から徐々にエッチングされていき、完全に除去さ
れた時点で素子形成基板３１０１と絶縁膜３１０３が分
離される。このとき、ＴＦＴ及びＥＬ素子は薄膜を積層
して形成されているが、シーリング材３１１３に移され
た形で残る。

【０２４５】なお、ここでは剥離層３１０２が端部から
エッチングされていくことになるが、素子形成基板３１
０１が大きくなると完全に除去されるまでの時間が長く
なり好ましいものではない。従って、エッチングで除去
する場合は素子形成基板３１０１が対角３インチ以下
（好ましくは対角１インチ以下）の場合に実施すること
が望ましい。

【０２４６】なお本実施例では剥離層３１０２を三フッ
化塩素ガス雰囲気下においてエッチングすることで除去
したが、本実施例はこの構成に限定されない。素子形成
基板３１０１側から剥離層３１０２にレーザー光を照射
し、剥離層３１０２を気化させることで素子形成基板３
１０１を剥離するようにしても良い。この場合、レーザ
ー光が素子形成基板３１０１を通過するように、レーザ
ー光の種類と素子形成基板３１０１の材質とを適宜選択
する必要がある。例えば素子形成基板３１０１に石英基
板を用いるならば、ＹＡＧレーザー（基本波（１０６４
ｎｍ）、第２高調波（５３２ｎｍ）、第３高調波（３５
５ｎｍ）、第４高調波（２６６ｎｍ））あるいはエキシ
マレーザー（波長３０８ｎｍ）を用い、線状ビームを形
成し、石英基板を通過させれば良い。なお、エキシマレ
ーザーはガラス基板を通過しない。したがって、素子形
成基板３１０１としてガラス基板を用いるのであれば、
ＹＡＧレーザーの基本波、第２高調波、第３高調波を用
い、好ましくは第２高調波（波長５３２ｎｍ）を用いて
線状ビームを形成し、ガラス基板を通過させれば良い。

【０２４７】またレーザー光を用いて剥離を行う場合、
剥離層３１０２として照射するレーザー光で気化するも
のを用いる。

【０２４８】また、レーザー光を用いる方法のほかに、
剥離層３１０２を溶液によって溶解させることで素子形
成基板３１０１を剥離するようにしても良い。この場
合、剥離層３１０２だけが選択的に溶解するような溶液
を用いることが好ましい。

【０２４９】こうしてシーリング材３１１３にＴＦＴ及
びＥＬ素子を移したら、図１９（Ｃ）に示すように、第
２接着剤３１１４を形成し、第２素子形成基板３１１５
を貼り合わせる。第２接着剤３１１４としては樹脂から
なる絶縁膜（代表的にはポリイミド、アクリル、ポリア
ミドもしくはエポキシ樹脂）を用いても良いし、無機絶
縁膜（代表的には酸化シリコン膜）を用いても良い。な
お、ＥＬ素子から見て観測者側に位置する場合は、光を
透過する材料であることが必要である。

【０２５０】こうして素子形成基板３１０１から第２素
子形成基板３１１５へとＴＦＴ及びＥＬ素子が移され
る。その結果、シーリング材３１１３、と第２素子形成
基板３１１５によって挟まれたＥＬ表示装置を得ること
ができる。ここでシーリング材３１１３と第２素子形成
基板３１１５を同一材料とすると熱膨張係数が等しくな
るので、温度変化による応力歪みの影響を受けにくくす
ることができる。

【０２５１】本実施例により作製されたＥＬ表示装置
は、シーリング材３１１３と第２素子形成基板３１１５
の材料を、ＴＦＴのプロセス時における耐熱性に左右さ
れることなく選択することができる。例えばシーリング
材３１１３と第２素子形成基板３１１５としてプラスチ
ック基板を用いることができ、フレキシブルなＥＬ表示
装置を作成することも可能である。

【０２５２】なお本実施例は、実施例１〜９に示した構
成と、自由に組み合わせて実施することが可能である。

【０２５３】（実施例１１）本実施例では、ＥＬ表示装
置の表面全体またはＥＬ表示装置の端部に、ＤＬＣ膜を
形成する例について説明する。

【０２５４】図２０（Ａ）は表面全体にＤＬＣ膜を形成
したＥＬ表示装置の断面図である。基板３２０１上にス
イッチング用ＴＦＴ３２０５と、ＥＬ駆動用ＴＦＴ３２
０４と、フォトダイオード３２０６が形成されている。
３２０３はＥＬ素子であり、ＥＬ駆動用ＴＦＴ３２０４
によってＥＬ素子３２０３に流れる電流が制御される。

【０２５５】スイッチング用ＴＦＴ３２０５、ＥＬ駆動
用ＴＦＴ３２０４及びＥＬ素子３２０３はシーリング材
３２０２とシール材３２０８によって密封されており、
外気から遮断されている。３２０９は引き回し配線であ
り、シール材３２０８と基板３２０１との間を通って、
ＥＬ素子３２０３が密封された空間の外に露出してい
る。

【０２５６】３２１０はＤＬＣ膜であり、ＥＬ素子３２
０３が密封された空間の外に露出している引き回し配線
３２０９の一部を除いて、ＥＬ表示装置全体を覆ってい
る。

【０２５７】なお本実施例においてＤＬＣ膜の成膜は、
ＥＣＲプラズマＣＶＤ法、ＲＦプラズマＣＶＤ法、μ波
プラズマＣＶＤ法もしくはスパッタ法を用いれば良い。
ＤＬＣ膜の特徴としては、１５５０ｃｍ^-1くらいに非対
称のピークを有し、１３００ｃｍ^-1ぐらいに肩を持つラ
マンスペクトル分布を有する。また微小硬度計で測定し
た時に１５〜２５ＧＰａの硬度を示すという特徴をも
つ。このような炭素膜は基板の表面を保護する特徴を有
する。特にプラスチック基板の場合、傷がつきやすいこ
とから、図２０（Ａ）のように表面をＤＬＣ膜で覆うこ
とは傷を防ぐのに有効である。

【０２５８】またＤＬＣ膜は、酸素および水の進入を防
ぐのに有効である。よって本実施例のようにシール材３
２０８を覆うようにＤＬＣ膜３２１０を形成することに
よって、外部からの水分や酸素等の、ＥＬ層の劣化を促
す物質が、ＥＬ素子３２０３が密封されている空間に進
入するのを防ぐことができる。

【０２５９】なお、ＤＬＣ膜３２１０を形成する際に、
ＥＬ素子３２０３が密封された空間の外に露出している
引き回し配線３２０９の一部を、レジストマスク等で覆
うようにし、ＤＬＣ膜３２１０形成後該レジストマスク
を除去する。ＤＬＣ膜３２１０に覆われていない引き回
し配線３２０９の一部は、異方性導電膜３２１３によっ
て、ＦＰＣ３２１１に設けられたＦＰＣ用配線３２１１
に接続される。

【０２６０】図２０（Ｂ）は、ＥＬ表示装置の端部にＤ
ＬＣ膜を形成した場合の、ＥＬ表示装置の断面図であ
る。基板３３０１上にスイッチング用ＴＦＴ３３０５
と、ＥＬ駆動用ＴＦＴ３３０４と、フォトダイオード３
３０６が形成されている。３３０３はＥＬ素子であり、
ＥＬ駆動用ＴＦＴ３３０４によってＥＬ素子３３０３に
流れる電流が制御される。

【０２６１】スイッチング用ＴＦＴ３３０５、ＥＬ駆動
用ＴＦＴ３３０４、フォトダイオード３３０６及びＥＬ
素子３３０３はシーリング材３３０２とシール材３３０
８によって密封されており、外気から遮断されている。
３３０９は引き回し配線であり、シール材３３０８と基
板３３０１との間を通って、ＥＬ素子３３０７が密封さ
れた空間の外に露出している。

【０２６２】３３１０はＤＬＣ膜であり、ＥＬ素子３３
０３が密封された空間の外に露出している引き回し配線
３３０９の一部を除いて、シーリング材３３０２の一部
と、基板３３０１の一部と、シール材３３０８とを覆っ
て形成されている。

【０２６３】ＤＬＣ膜３３１０は、酸素および水の進入
を防ぐのに有効である。よって本実施例のようにシール
材３３０８を覆うようにＤＬＣ膜３３１０を形成するこ
とによって、外部からの水分や酸素等の、ＥＬ層の劣化
を促す物質が、ＥＬ素子３３０３が密封されている空間
に進入するのを防ぐことができる。

【０２６４】図２０（Ｂ）で示したＥＬ表示装置は、Ｅ
Ｌ表示装置の端部（シール材を含む部分）にのみＤＬＣ
膜３３１０を形成しているので、ＤＬＣ膜３３１０の成
膜が容易である。

【０２６５】なお、ＤＬＣ膜３３１０を形成する際に、
ＥＬ素子３３０７が密封された空間の外に露出している
引き回し配線３３０９の一部を、レジストマスク等で覆
うようにし、ＤＬＣ膜３３１０形成後、該レジストマス
クを除去する。ＤＬＣ膜３３１０に覆われていない引き
回し配線３３０９の一部は、異方性導電膜３３１３によ
って、ＦＰＣ３３１１に設けられたＦＰＣ用配線３３１
１に接続される。

【０２６６】なお本実施例は、実施例１〜１０に示した
構成と、自由に組み合わせて実施することが可能であ
る。 （実施例１２）本発明のエリアセンサの一例として、携
帯型ハンドスキャナーについて図２１を用いて説明す
る。

【０２６７】図２１（ａ）は携帯型ハンドスキャナーで
あり、本体４０１、センサ部４０２、上部カバー４０
３、外部接続ポート４０４、操作スイッチ４０５で構成
されている。図２１（ｂ）は２１（ａ）と同じ携帯型ハ
ンドスキャナーの上部カバー４０３を閉じた図である。

【０２６８】本発明のエリアセンサは、読み込んだ画像
をセンサ部４０２において表示することが可能であり、
新たに電子ディスプレイをエリアセンサに設けなくと
も、その場で読み込んだ画像を確認することができる。

【０２６９】またエリアセンサ４０２で読み込んだ画像
信号を、外部接続ポート４０４から携帯型ハンドスキャ
ナーの外部に接続されている電子機器に送り、ソフト上
で画像を補正、合成、編集等を行うことも可能である。

【０２７０】なお本実施例は、実施例１〜実施例１１と
自由に組み合わせることが可能である。

【０２７１】（実施例１３）本発明のエリアセンサの一
例として、実施例１２とは別の携帯型ハンドスキャナー
について、図２２を用いて説明する。

【０２７２】５０１はセンサ基板、５０２はセンサ部、
５０３はタッチパネル、５０４はタッチペンである。タ
ッチパネル５０３は透光性を有しており、センサ部５０
２から発せられる光及び、センサ部５０２に入射する光
を透過することができ、タッチパネル５０３を通して被
写体上の画像を読み込むことができる。またセンサ部５
０２に画像が表示されている場合にも、タッチパネル５
０３を通して、センサ部５０２上の画像を見ることが可
能である。

【０２７３】タッチペン５０４がタッチパネル５０３に
触れると、タッチペン５０４とタッチパネル５０３とが
接している部分の位置の情報を、電気信号としてエリア
センサに取り込むことができる。本実施例で用いられる
タッチパネル５０３及びタッチペン５０４は、タッチパ
ネル５０３が透光性を有していて、なおかつタッチペン
５０４とタッチパネル５０３とが接している部分の位置
の情報を、電気信号としてエリアセンサに取り込むこと
ができるものならば、公知のものを用いることができ
る。

【０２７４】上記構成を有する本発明のエリアセンサ
は、画像を読み込んで、センサ部５０２に読み込んだ画
像を表示し、取り込んだ画像にタッチペン５０４で書き
込みを行うことができる。そして本発明のエリアセンサ
は、画像の読み込み、画像の表示、画像への書き込み
を、全てセンサ部５０２において行うことができる。よ
ってエリアセンサ自体の大きさを抑え、なおかつ様々な
機能をエリアセンサに持たせることができる。

【０２７５】なお本実施例は、実施例１〜実施例１２と
自由に組み合わせることが可能である。

【０２７６】（実施例１４）本実施例では、エリアセン
サのセンサ部の構造が、図１とは異なる例について説明
する。

【０２７７】図２４に本実施例のエリアセンサのセンサ
部の回路図を示す。センサ部１００１はソース信号線Ｓ
１〜Ｓｘ、電源供給線Ｖ１〜Ｖｘ、ゲート信号線Ｇ１〜
Ｇｙ、リセット用ゲート信号線ＲＧ１〜ＲＧｙ、センサ
出力配線ＳＳ１〜ＳＳｘ、センサ用電源線ＶＢが設けら
れている。

【０２７８】センサ部１００１は複数の画素１００２を
有している。画素１００２は、ソース信号線Ｓ１〜Ｓｘ
のいずれか１つと、電源供給線Ｖ１〜Ｖｘのいずれか１
つと、ゲート信号線Ｇ１〜Ｇｙのいずれか１つと、リセ
ット用ゲート信号線ＲＧ１〜ＲＧｙのいずれか１つと、
センサ出力配線ＳＳ１〜ＳＳｘのいずれか１つと、セン
サ用電源線ＶＢとを有している。

【０２７９】センサ出力配線ＳＳ１〜ＳＳｘはそれぞれ
定電流電源１００３＿１〜１００３＿ｘに接続されてい
る。

【０２８０】画素１００２はスイッチング用ＴＦＴ１０
０４、ＥＬ駆動用ＴＦＴ１００５、ＥＬ素子１００６を
有している。また図２５では画素１００２にコンデンサ
１００７が設けられているが、コンデンサ１００７を設
けなくとも良い。さらに画素１００２は、リセット用Ｔ
ＦＴ１０１０、バッファ用ＴＦＴ１０１１、選択用ＴＦ
Ｔ１０１２、フォトダイオード１０１３を有している。

【０２８１】ＥＬ素子１００６は陽極と陰極と、陽極と
陰極との間に設けられたＥＬ層とからなる。陽極がＥＬ
駆動用ＴＦＴ１００５のソース領域またはドレイン領域
と接続している場合、陽極が画素電極、陰極が対向電極
となる。逆に陰極がＥＬ駆動用ＴＦＴ１００５のソース
領域またはドレイン領域と接続している場合、陽極が対
向電極、陰極が画素電極である。

【０２８２】スイッチング用ＴＦＴ１００４のゲート電
極はゲート信号線（Ｇ１〜Ｇｙ）に接続されている。そ
してスイッチング用ＴＦＴ１００４のソース領域とドレ
イン領域は、一方がソース信号線Ｓに、もう一方がＥＬ
駆動用ＴＦＴ１００５のゲート電極に接続されている。

【０２８３】ＥＬ駆動用ＴＦＴ１００５のソース領域と
ドレイン領域は、一方が電源供給線（Ｖ１〜Ｖｘ）に、
もう一方がＥＬ素子１００６に接続されている。コンデ
ンサ１００７はＥＬ駆動用ＴＦＴ１００５のゲート電極
と電源供給線（Ｖ１〜Ｖｘ）とに接続して設けられてい
る。

【０２８４】リセット用ＴＦＴ１０１０のゲート電極は
リセット用ゲート信号線（ＲＧ１〜ＲＧｘ）に接続され
ている。リセット用ＴＦＴ１０１０のソース領域はセン
サ用電源線ＶＢに接続されている。センサ用電源線ＶＢ
は常に一定の電位（基準電位）に保たれている。またリ
セット用ＴＦＴ１０１０のドレイン領域はフォトダイオ
ード１０１３及びバッファ用ＴＦＴ１０１１のゲート電
極に接続されている。

【０２８５】図示しないが、フォトダイオード１０１３
はＮ型半導体層と、Ｐ型半導体層と、Ｎ型半導体層とＰ
型半導体層の間に設けられた光電変換層とを有してい
る。リセット用ＴＦＴ１０１０のドレイン領域は、具体
的にはフォトダイオード１０１３のＰ型半導体層又はＮ
型半導体層に接続されている。

【０２８６】バッファ用ＴＦＴ１０１１のドレイン領域
はセンサ用電源線ＶＢに接続されており、常に一定の基
準電位に保たれている。そしてバッファ用ＴＦＴ１０１
１のソース領域は選択用ＴＦＴ１０１２のソース領域又
はドレイン領域に接続されている。

【０２８７】選択用ＴＦＴ１０１２のゲート電極はゲー
ト信号線（Ｇ１〜Ｇｘ）に接続されている。そして選択
用ＴＦＴ１０１２のソース領域とドレイン領域は、一方
は上述したとおりバッファ用ＴＦＴ１０１１のソース領
域に接続されており、もう一方はセンサ出力配線（ＳＳ
１〜ＳＳｘ）に接続されている。センサ出力配線（ＳＳ
１〜ＳＳｘ）は定電流電源１００３（定電流電源１００
３＿１〜１００３＿ｘ）にそれぞれ接続されており、常
に一定の電流が流れている。

【０２８８】本実施例において、スイッチング用ＴＦＴ
１００４及び選択用ＴＦＴ１０１２の極性は同じであ
る。つまり。スイッチング用ＴＦＴ１００４がＮチャネ
ル型ＴＦＴの場合、選択用ＴＦＴ１０１２もＮチャネル
型ＴＦＴである。またスイッチング用ＴＦＴ１００４が
Ｐチャネル型ＴＦＴの場合、選択用ＴＦＴ１０１２もＰ
チャネル型ＴＦＴである。

【０２８９】そして本実施例のエリアセンサのセンサ部
は、図１に示したエリアセンサと異なり、スイッチング
用ＴＦＴ１００４のゲート電極と、選択用ＴＦＴ１０１
２のゲート電極が、共にゲート信号線（Ｇ１〜Ｇｘ）に
接続されていることである。よって本実施例のエリアセ
ンサの場合、各画素の有するＥＬ素子１００６の発光す
る期間は、サンプリング期間（ＳＴ１〜ＳＴＮ）と同じ
長さである。上記構成によって、本実施例のエリアセン
サは配線の数を図１の場合に比べて少なくすることがで
きる。

【０２９０】なお本実施例のエリアセンサも、センサ部
１００１に画像を表示することは可能である。

【０２９１】本実施例の構成は、実施例１〜実施例１３
と自由に組み合わせることが可能である。

【０２９２】（実施例１５）また、本発明のエリアセン
サを用いた電子機器として、ビデオカメラ、デジタルス
チルカメラ、ノート型パーソナルコンピュータ、携帯情
報端末（モバイルコンピュータ、携帯電話、携帯型ゲー
ム機または電子書籍等）などが挙げられる。

【０２９３】図２５（Ａ）はビデオカメラであり、本体
２１０１、表示部２１０２、受像部２１０３、操作キー
２１０４、外部接続ポート２１０５、シャッター２１０
６等を含む。本発明のエリアセンサは表示部２１０２に
用いることができる。

【０２９４】図２５（Ｂ）はモバイルコンピュータであ
り、本体２３０１、表示部２３０２、スイッチ２３０
３、操作キー２３０４、赤外線ポート２３０５等を含
む。本発明のエリアセンサは表示部２３０２に用いるこ
とができる。

【０２９５】図２５（Ｃ）は携帯電話であり、本体２７
０１、筐体２７０２、表示部２７０３、音声入力部２７
０４、音声出力部２７０５、操作キー２７０６、外部接
続ポート２７０７、アンテナ２７０８等を含む。本発明
のエリアセンサは表示部２７０３に用いることができ
る。

【０２９６】以上の様に、本発明の適用範囲は極めて広
く、あらゆる分野の電子機器に用いることが可能であ
る。

【０２９７】なお、本実施例は、実施の形態および実施
例１乃至実施例１４と自由に組み合わせることが可能で
ある。

【０２９８】

【発明の効果】本発明は上記構成によって光が被写体に
均一に照射されるため、読み込んだ画像にむらが生じに
くい。また、従来例と異なり、バックライトと光散乱板
とをセンサ基板と別個に設ける必要はないため、バック
ライト、光散乱板、センサ基板及び被写体の位置を精密
に調整したりする必要がなく、エリアセンサ自体の機械
的強度が増す。その結果、エリアセンサ自体の小型化、
薄型化、軽量化が実現される。

【０２９９】また、ＥＬ素子を用いてセンサ部に画像を
表示することが可能である。そのため、新たに電子ディ
スプレイをエリアセンサに設けなくとも、センサ部で読
み込んだ画像をセンサ部に表示させることが可能であ
り、その場で読み込んだ画像を確認することができる。

【０３００】さらに、本発明で用いられるフォトダイオ
ードは、光電変換層は非晶質珪素膜で形成されており、
Ｎ型半導体層はＮ型の多結晶珪素膜、Ｐ型半導体層はＰ
型の多結晶珪素膜で形成されている。このとき、非晶質
珪素膜は、多結晶珪素膜よりも厚く、厚さの比は、好ま
しくは（１〜１０）：１である。非晶質珪素膜の厚さが
多結晶珪素膜よりも厚いことによって、より多くの光を
受け取ることが出来る。なお、本発明では、非晶質珪素
膜は、多結晶珪素膜等よりも光の吸収率が高いために、
光電変換層に非晶質珪素膜を用いている。

【０３０１】

【図面の簡単な説明】

【図１】 センサ部の回路図。

【図２】 画素の回路図。

【図３】 センサ部の画像の読み取りのタイミングチャ
ート。

【図４】 センサ部のカラー画像の読み取りのタイミン
グチャート。

【図５】 デジタル駆動のエリアセンサ上面図。

【図６】 画像の読み取り際の、ＥＬ素子の発光のタイ
ミングチャート。

【図７】 画像の表示の際の、ＥＬ素子の発光のタイミ
ングチャート。

【図８】 アナログ駆動のエリアセンサ上面図。

【図９】 画像の読み取り際の、ＥＬ素子の発光のタイ
ミングチャート。

【図１０】センサ部の作製工程図。

【図１１】センサ部の作製工程図。

【図１２】センサ部の作製工程図。

【図１３】センサ部の作製工程図。

【図１４】センサ部の作製工程図。

【図１５】本発明のフォトダイオードの拡大図。

【図１６】本発明のフォトダイオードの拡大図。

【図１７】本発明のエリアセンサのセンサ部の上面図。

【図１８】本発明のエリアセンサのセンサ部の概観図お
よび断面図。

【図１９】本発明の作製工程図。

【図２０】本発明の作製工程図。

【図２１】本発明のエリアセンサの一例である携帯ハン
ドスキャナーの外観図。

【図２２】本発明のエリアセンサの一例であるタッチパ
ネル付エリアセンサの外観図。

【図２３】従来のエリアセンサの斜視図及び断面図。

【図２４】センサ部の回路図。

【図２５】本発明が適用可能な電子機器の一例の図。

【符号の簡単な説明】

１０１ センサ部 １０２ 画素 １０３ 定電流電源 １０４ スイッチング用ＴＦＴ １０５ ＥＬ駆動用ＴＦＴ １０６ ＥＬ素子 １０７ コンデンサ １１０ リセット用ＴＦＴ １１１ バッファ用ＴＦＴ １１２ 選択用ＴＦＴ １１３ フォトダイオード

フロントページの続き (51)Int.Cl.⁷ 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 31/10 Ｈ０４Ｎ 5/335 Ｕ Ｈ０４Ｎ 1/028 Ｈ０５Ｂ 33/04 5/335 33/10 Ｈ０５Ｂ 33/04 33/12 Ｂ 33/10 33/14 Ａ 33/12 Ｈ０１Ｌ 27/14 Ｃ 33/14 31/10 Ａ (72)発明者 木村 肇 神奈川県厚木市長谷398番地 株式会社半 導体エネルギー研究所内 (72)発明者 山崎 優 神奈川県厚木市長谷398番地 株式会社半 導体エネルギー研究所内 Ｆターム(参考） 4M118 AA06 AB01 BA05 CA02 CA32 FB03 FB08 FB09 FB13 FB16 FB23 FC02 FC15 GA02 GB11 5B047 AB04 BB04 BC01 BC11 CA04 CA19 5C024 AX01 BX00 CY47 DX01 GX03 GX16 5C051 AA01 BA02 DA06 DB01 DB04 DB06 DB08 DB18 DB28 DB31 DC02 DC03 DC05 DC07 DE02 DE29 EA01 5F049 MA02 MB03 MB05 NB03 RA08 UA14 UA16

Claims (18)

【特許請求の範囲】
1. 【請求項１】フォトダイオードと、ＥＬ素子と、複数の
   薄膜トランジスタとを有する画素を複数設けてセンサ部
   を形成したエリアセンサであって、 前記フォトダイオードは、Ｐ型半導体層と、Ｎ型半導体
   層と、前記Ｐ型半導体層及び前記Ｎ型半導体層の一部に
   接するように設けられた光電変換層とを有し、 前記光電変換層は、前記Ｐ型半導体層及び前記Ｎ型半導
   体層よりも厚いことを特徴とするエリアセンサ。
2. 【請求項２】フォトダイオードと、ＥＬ素子と、複数の
   薄膜トランジスタとを有する画素を複数設けてセンサ部
   を形成したエリアセンサであって、 前記ＥＬ素子から発せられた光は、被写体において反射
   して前記フォトダイオードに照射され、 前記フォトダイオードは、前記フォトダイオードに照射
   された光から画像信号を生成し、 前記フォトダイオードは、Ｐ型半導体層と、Ｎ型半導体
   層と、前記Ｐ型半導体層及び前記Ｎ型半導体層の一部に
   接するように設けられた光電変換層とを有し、 前記光電変換層は、前記Ｐ型半導体層及び前記Ｎ型半導
   体層よりも厚いことを特徴とするエリアセンサ。
3. 【請求項３】フォトダイオードと、ＥＬ素子と、複数の
   薄膜トランジスタとを有する画素を複数設けてセンサ部
   を形成したエリアセンサであって、 前記複数のトランジスタは、前記ＥＬ素子の発光を制御
   しており、 前記ＥＬ素子から発せられた光は、被写体において反射
   して前記フォトダイオードに照射され、 前記フォトダイオードと前記複数のトランジスタとは、
   前記フォトダイオードに照射された光から画像信号を生
   成し、 前記フォトダイオードは、Ｐ型半導体層と、Ｎ型半導体
   層と、前記Ｐ型半導体層及び前記Ｎ型半導体層の一部に
   接するように設けられた光電変換層とを有し、 前記光電変換層は、前記Ｐ型半導体層及び前記Ｎ型半導
   体層よりも厚いことを特徴とするエリアセンサ。
4. 【請求項４】フォトダイオードと、ＥＬ素子と、複数の
   薄膜トランジスタとを有する画素を複数設けてセンサ部
   を形成したエリアセンサであって、 前記画素は、フォトダイオードと、ＥＬ素子と、スイッ
   チング用ＴＦＴと、ＥＬ駆動用ＴＦＴと、リセット用Ｔ
   ＦＴと、バッファ用ＴＦＴと、選択用ＴＦＴとを有して
   おり、 前記スイッチング用ＴＦＴ及び前記ＥＬ駆動用ＴＦＴ
   は、前記ＥＬ素子の発光を制御しており、 前記ＥＬ素子から発せられた光は、被写体において反射
   して前記フォトダイオードに照射され、 前記フォトダイオード、前記リセット用ＴＦＴ、前記バ
   ッファ用ＴＦＴ及び選択用ＴＦＴは、前記フォトダイオ
   ードに照射された光から画像信号を生成し、 前記フォトダイオードは、Ｐ型半導体層と、Ｎ型半導体
   層と、前記Ｐ型半導体層及び前記Ｎ型半導体層の一部に
   接するように設けられた光電変換層とを有し、前記光電
   変換層は、前記Ｐ型半導体層及び前記Ｎ型半導体層より
   も厚いことを特徴とするエリアセンサ。
5. 【請求項５】請求項１乃至請求項４のいずれか一項にお
   いて、前記Ｎ型半導体層は多結晶半導体膜により形成さ
   れていることを特徴とするエリアセンサ。
6. 【請求項６】請求項１乃至請求項４のいずれか一項にお
   いて、前記Ｐ型半導体層は多結晶半導体膜により形成さ
   れていることを特徴とするエリアセンサ。
7. 【請求項７】請求項１乃至請求項４のいずれか一項にお
   いて、前記光電変換層は非晶質半導体膜により形成され
   ていることを特徴とするエリアセンサ。
8. 【請求項８】請求項１乃至請求項４のいずれか一項にお
   いて、前記ＥＬ素子は陽極と、陰極と、前記陽極と前記
   陰極との間に設けられたＥＬ層を有していることを特徴
   とするエリアセンサ。
9. 【請求項９】請求項１乃至請求項８のいずれか１項に記
   載のエリアセンサを用いることを特徴とする電子機器。
10. 【請求項１０】フォトダイオードと、ＥＬ素子と、複数
    の薄膜トランジスタとを有する画素を複数設けてセンサ
    部を形成した表示装置であって、 前記フォトダイオードは、Ｐ型半導体層と、Ｎ型半導体
    層と、前記Ｐ型半導体層及び前記Ｎ型半導体層の一部に
    接するように設けられた光電変換層とを有し、 前記光電変換層は、前記Ｐ型半導体層及び前記Ｎ型半導
    体層よりも厚いことを特徴とする表示装置。
11. 【請求項１１】フォトダイオードと、ＥＬ素子と、複数
    の薄膜トランジスタとを有する画素を複数設けてセンサ
    部を形成した表示装置であって、 前記ＥＬ素子から発せられた光は、被写体において反射
    して前記フォトダイオードに照射し、 前記フォトダイオードは、前記フォトダイオードに照射
    された光から画像信号を生成し、 前記画像信号を用いて、前記発光素子により画像を表示
    し、 前記フォトダイオードは、Ｐ型半導体層と、Ｎ型半導体
    層と、前記Ｐ型半導体層及び前記Ｎ型半導体層の一部に
    接するように設けられた光電変換層とを有し、前記光電
    変換層は、前記Ｐ型半導体層及び前記Ｎ型半導体層より
    も厚いことを特徴とする表示装置。
12. 【請求項１２】フォトダイオードと、ＥＬ素子と、複数
    の薄膜トランジスタとを有する画素を複数設けてセンサ
    部を形成した表示装置であって、 前記複数のトランジスタは、前記ＥＬ素子の発光を制御
    しており、 前記ＥＬ素子から発せられた光は、被写体において反射
    して前記フォトダイオードに照射され、 前記フォトダイオードと前記複数のトランジスタとは、
    前記フォトダイオードに照射された光から画像信号を生
    成し、 前記画像信号を用いて、前記発光素子と前記複数のトラ
    ンジスタとにより画像を表示し、 前記フォトダイオードは、Ｐ型半導体層と、Ｎ型半導体
    層と、前記Ｐ型半導体層及び前記Ｎ型半導体層の一部に
    接するように設けられた光電変換層とを有し、 前記光電変換層は、前記Ｐ型半導体層及び前記Ｎ型半導
    体層よりも厚いことを特徴とする表示装置。
13. 【請求項１３】フォトダイオードと、ＥＬ素子と、複数
    の薄膜トランジスタとを有する画素を複数設けてセンサ
    部を形成した表示装置であって、 前記画素は、フォトダイオードと、ＥＬ素子と、スイッ
    チング用ＴＦＴと、ＥＬ駆動用ＴＦＴと、リセット用Ｔ
    ＦＴと、バッファ用ＴＦＴと、選択用ＴＦＴとを有して
    おり、 前記スイッチング用ＴＦＴ及び前記ＥＬ駆動用ＴＦＴ
    は、前記ＥＬ素子の発光を制御しており、 前記ＥＬ素子から発せられた光は、被写体において反射
    して前記フォトダイオードに照射され、 前記フォトダイオード、前記リセット用ＴＦＴ、前記バ
    ッファ用ＴＦＴ及び選択用ＴＦＴは、前記フォトダイオ
    ードに照射された光から画像信号を生成し、 前記画像信号を用いて、前記発光素子、前記スイッチン
    グ用ＴＦＴ及び前記ＥＬ駆動用ＴＦＴにより画像を表示
    し、 前記フォトダイオードは、Ｐ型半導体層と、Ｎ型半導体
    層と、前記Ｐ型半導体層及び前記Ｎ型半導体層の一部に
    接するように設けられた光電変換層とを有し、 前記光電変換層は、前記Ｐ型半導体層及び前記Ｎ型半導
    体層よりも厚いことを特徴とする表示装置。
14. 【請求項１４】請求項１０乃至請求項１３のいずれか一
    項において、前記Ｎ型半導体層は多結晶半導体膜により
    形成されていることを特徴とする表示装置。
15. 【請求項１５】請求項１０乃至請求項１３のいずれか一
    項において、前記Ｐ型半導体層は多結晶半導体膜により
    形成されていることを特徴とする表示装置。
16. 【請求項１６】請求項１０乃至請求項１３のいずれか一
    項において、前記光電変換層は非晶質半導体膜により形
    成されていることを特徴とする表示装置。
17. 【請求項１７】請求項１０乃至請求項１３のいずれか一
    項において、前記ＥＬ素子は陽極と、陰極と、前記陽極
    と前記陰極との間に設けられたＥＬ層を有していること
    を特徴とする表示装置。
18. 【請求項１８】請求項１０乃至請求項１７のいずれか一
    項に記載の表示装置を用いることを特徴とする電子機
    器。