JPH06267989A

JPH06267989A - 薄膜トランジスタの作製方法

Info

Publication number: JPH06267989A
Application number: JP5079006A
Authority: JP
Inventors: Kouyuu Chiyou; 宏勇張; Toru Takayama; 徹高山; Yasuhiko Takemura; 保彦竹村
Original assignee: Semiconductor Energy Laboratory Co Ltd
Current assignee: Semiconductor Energy Laboratory Co Ltd
Priority date: 1993-03-12
Filing date: 1993-03-12
Publication date: 1994-09-22
Anticipated expiration: 2017-12-24
Also published as: JP3359691B2

Abstract

(57)【要約】【目的】量産性に優れた結晶性シリコンの活性層を有
する薄膜トランジスタ（ＴＦＴ）および、そのようなＴ
ＦＴを安価に製造する方法を提供する。【構成】アモルファスシリコン膜に触媒元素をイオン
注入等の手段で不純物領域に導入し、これをガラス基板
の歪み温度以下の温度で結晶化させ、さらに、ゲイト絶
縁膜、ゲイト電極を形成し、自己整合的に不純物を注入
した後、基板の歪み温度よりも低い温度でアニールして
ドーピング不純物の活性化をおこなう。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、薄膜トランジスタ（Ｔ
ＦＴ）およびその作製方法に関するものである。本発明
によって作製される薄膜トランジスタは、ガラス等の絶
縁基板上、単結晶シリコン等の半導体基板上、いずれに
も形成される。特に本発明は、熱アニールによる結晶
化、活性化を経て作製される薄膜トランジスタに関す
る。

【０００２】

【従来の技術】最近、絶縁基板上に、薄膜状の活性層
（活性領域ともいう）を有する絶縁ゲイト型の半導体装
置の研究がなされている。特に、薄膜状の絶縁ゲイトト
ランジスタ、いわゆる薄膜トランジスタ（ＴＦＴ）が熱
心に研究されている。これらは、透明な絶縁基板上に形
成され、マトリクス構造を有する液晶等の表示装置にお
いて、各画素の制御用に利用することや駆動回路に利用
することが目的であり、利用する半導体の材料・結晶状
態によって、アモルファスシリコンＴＦＴや結晶性シリ
コンＴＦＴというように区別されている。

【０００３】一般にアモルファス状態の半導体の電界移
動度は小さく、したがって、高速動作が要求されるＴＦ
Ｔには利用できない。また、アモルファスシリコンで
は、Ｐ型の電界移動度は著しく小さいので、Ｐチャネル
型のＴＦＴ（ＰＭＯＳのＴＦＴ）を作製することができ
ず、したがって、Ｎチャネル型ＴＦＴ（ＮＭＯＳのＴＦ
Ｔ）と組み合わせて、相補型のＭＯＳ回路（ＣＭＯＳ）
を形成することができない。

【０００４】一方、結晶半導体は、アモルファス半導体
よりも電界移動度が大きく、したがって、高速動作が可
能である。結晶性シリコンでは、ＮＭＯＳのＴＦＴだけ
でなく、ＰＭＯＳのＴＦＴも同様に得られるのでＣＭＯ
Ｓ回路を形成することが可能で、例えば、アクティブマ
トリクス方式の液晶表示装置においては、アクティブマ
トリクス部分のみならず、周辺回路（ドライバー等）を
もＣＭＯＳの結晶性ＴＦＴで構成する、いわゆるモノリ
シック構造を有するものが知られている。このような理
由から、最近は結晶性シリコンを使用したＴＦＴの研究
開発が盛んである。

【０００５】

【発明が解決しようとする課題】結晶性シリコンを得る
方法の１つとして、レーザーもしくはそれと同等な強光
を照射することによってアモルファスシリコンを結晶化
させる方法が挙げられるが、レーザーの出力の不安定性
や極めて短時間のプロセスであることに由来する不安定
性のために量産実用化の目処がついていない。

【０００６】現在、実用的に採用できると考えられる方
法は、熱によってアモルファスシリコンを結晶化させる
方法である。この方法では、バッチ間のばらつきが少な
い結晶シリコンを得ることができる。しかし、問題がな
いわけではない。

【０００７】通常、結晶性シリコンを得るには６００℃
程度の温度での長時間のアニールか、もしくは１０００
℃以上の高温でのアニールが必要であった。後者の方法
を採用すれば選択できる基板が石英に限られ、基板コス
トが非常に高くなった。前者の方法では基板選択の余地
は拡がるが、なおかつ、熱アニールの際の基板の収縮等
が問題となり、マスク合わせ失敗等による歩留り低下が
指摘され、より低温での処理が求められている。具体的
には、基板として用いられる各種無アルカリガラスの歪
み温度以下（好ましくはガラスの歪み温度より５０℃以
上低い温度）でおこなうことが望まれている。本発明は
このような困難な課題に対して解答を与えんとするもの
である。本発明は、量産性を維持しつつ、上記の問題点
を解決することを課題とする。

【０００８】

【課題を解決するための手段】本発明者の研究の結果、
実質的にアモルファス状態のシリコン被膜に微量の触媒
材料を添加することによって結晶化を促進させ、結晶化
温度を低下させ、結晶化時間を短縮できることが明らか
になった。触媒材料としては、ニッケル（Ｎｉ）、鉄
（Ｆｅ）、コバルト（Ｃｏ）、白金（Ｐｔ）の単体、も
しくはそれらの珪化物等の化合物が適している。具体的
には、イオン注入法等の方法によってアモルファスシリ
コン膜中にこれらの触媒元素を導入し、その後、これを
適当な温度、典型的には５８０℃以下の温度で熱アニー
ルすることによって結晶化させることができる。

【０００９】当然のことであるが、アニール温度が高い
ほど結晶化時間は短いという関係がある。また、ニッケ
ル、鉄、コバルト、白金の濃度が大きいほど結晶化温度
が低く、結晶化時間が短いという関係がある。本発明人
の研究では、結晶化を進行させるには、これらのうちの
少なくとも１つの元素の濃度が１０¹⁷ｃｍ^-3またはそれ
以上、好ましくは５×１０¹⁸ｃｍ^-3以上存在することが
必要であることがわかった。

【００１０】一方、上記触媒材料はいずれもシリコンに
とっては好ましくない材料であるので、できるだけその
濃度が低いことが望まれる。本発明人の研究では、これ
らの触媒材料の濃度は合計して１０²⁰ｃｍ^-3を越えない
ことが望まれる。

【００１１】本発明人は、この触媒元素の効果に着目
し、これを利用することによって上記の問題を解決でき
ることを見出した。すなわち、本発明においては、これ
らの触媒元素をアモルファスシリコン中に導入すること
によって、結晶化温度を低下させ、また、シリコン膜中
に導入された触媒元素によって、ドーピング不純物の活
性化（再結晶化）の温度を低下させる。特に本発明人の
研究によれば、イオン注入法やイオンドーピング法によ
って最初から均等に触媒元素が分布している場合には、
極めて結晶化が進行しやすかった。典型的には５５０℃
以下の温度で十分に結晶化、活性化が可能であり、ま
た、アニール時間も８時間以内、典型的には４時間以内
で十分であることがわかった。

【００１２】また、従来の熱アニールによる結晶化では
１０００Å以下のシリコン膜を結晶化させることは困難
であったが、本発明では極めて容易に、しかも、より低
い温度、より短時間に結晶化させることができた。１０
００Å以下、特に５００Å以下の薄い活性領域のＴＦＴ
は特性が優れるだけでなく、段差が小さいためにゲイト
絶縁膜やゲイト電極の段差部での不良が少なく、歩留り
が高いという利点を有していた。しかしながら、従来は
結晶化が困難であるという理由によって、レーザーアニ
ールによる結晶化以外には作製する方法がなかった。本
発明は、それまでレーザーアニールによって独占されて
いた技術領域を熱アニールによって実施でき、また、上
記理由による歩留りを向上できるという意味でも画期的
なものである。以下に実施例を用いて、より詳細に本発
明を説明する。

【００１３】

【実施例】

〔実施例１〕図１に本実施例の作製工程の断面図を示
す。まず、基板（コーニング７０５９）１０上にスパッ
タリング法によって厚さ２０００Åの酸化珪素の下地膜
１１を形成した。さらに、プラズマＣＶＤ法によって、
厚さ５００〜１５００Å、例えば１５００Åの真性（Ｉ
型）のアモルファスシリコン膜１２を、その上にスパッ
タリング法によって厚さ２００Åの酸化珪素膜１３を堆
積した。そして、このシリコン膜にイオン注入法によっ
て、ニッケルイオンを注入した。ドーズ量は２×１０¹³
〜２×１０¹⁴ｃｍ^-2、例えば５×１０¹³ｃｍ^-2とした。
この結果、アモルファスシリコン膜１２のニッケルの濃
度は、５×１０¹⁸ｃｍ^-3程度になった。（図１（Ａ））

【００１４】そして、このアモルファスシリコン膜を窒
素雰囲気中、５５０℃、４時間アニールして結晶化させ
た。アニール後、シリコン膜をパターニングして、島状
シリコン領域１４を形成し、さらに、スパッタリング法
によって厚さ１０００Åの酸化珪素膜１５をゲイト絶縁
膜として堆積した。スパッタリングには、ターゲットと
して酸化珪素を用い、スパッタリング時の基板温度は２
００〜４００℃、例えば２５０℃、スパッタリング雰囲
気は酸素とアルゴンで、アルゴン／酸素＝０〜０．５、
例えば０．１以下とした。

【００１５】引き続いて、減圧ＣＶＤ法によって、厚さ
３０００〜８０００Å、例えば６０００Åのシリコン膜
（０．１〜２％の燐を含む）を堆積した。なお、この酸
化珪素とシリコン膜の成膜工程は連続的におこなうこと
が望ましい。そして、シリコン膜をパターニングして、
ゲイト電極１６を形成した。（図１（Ｂ））

【００１６】次に、プラズマドーピング法によって、シ
リコン領域にゲイト電極をマスクとして不純物（燐）を
注入した。ドーピングガスとして、フォスフィン（ＰＨ
₃）を用い、加速電圧を６０〜９０ｋＶ、例えば８０ｋ
Ｖとした。ドーズ量は１×１０¹⁵〜８×１０¹⁵ｃｍ^-2、
例えば、２×１０¹⁵ｃｍ^-2とした。この結果、Ｎ型の不
純物領域１７ａ、１７ｂが形成された。（図１（Ｃ））

【００１７】その後、窒素雰囲気中、５００℃で４時間
アニールすることによって、不純物を活性化させた。こ
の活性化の温度は先の結晶化の温度よりも低いことが望
ましい。これは基板の収縮を極力少なくするためであ
る。このとき、シリコン膜中にはニッケルが分布してい
るので、低温のアニールにも関わらず再結晶化が容易に
進行した。こうして不純物領域１７ａ、１７ｂを活性化
した。

【００１８】続いて、厚さ６０００Åの酸化珪素膜１８
を層間絶縁物としてプラズマＣＶＤ法によって形成し、
これにコンタクトホールを形成して、金属材料、例え
ば、窒化チタンとアルミニウムの多層膜によってＴＦＴ
のソース領域、ドレイン領域の電極・配線１９ａ、１９
ｂを形成した。最後に、１気圧の水素雰囲気で３５０
℃、３０分のアニールをおこなった。以上の工程によっ
て薄膜トランジスタが完成した。（図１（Ｄ））得られたＴＦＴの活性領域および不純物領域のニッケル
の濃度を２次イオン質量分析（ＳＩＭＳ）法によって分
析したところ、いずれも１×１０¹⁸〜５×１０¹⁸ｃｍ^-3
のニッケルが確認された。

【００１９】〔実施例２〕図２に本実施例の作製工程
の断面図を示す。まず、基板（コーニング７０５９）２
０上にスパッタリング法によって厚さ２０００Åの酸化
珪素の下地膜２１を形成した。さらに、プラズマＣＶＤ
法によって、厚さ５００〜１５００Å、例えば５００Å
の真性（Ｉ型）のアモルファスシリコン膜２２、スパッ
タリング法によって厚さ２００Åの酸化珪素膜２３を堆
積した。そして、このシリコン膜にイオン注入法によっ
て、ニッケルイオンを注入した。ドーズ量は２×１０¹³
〜２×１０¹⁴ｃｍ^-2、例えば１×１０¹⁴ｃｍ^-2とした。
この結果、アモルファスシリコン膜１２のニッケルの濃
度は、１×１０¹⁹ｃｍ^-3程度になった。（図２（Ａ））

【００２０】さらに、テトラ・エトキシ・シラン（Ｓｉ
（ＯＣ₂Ｈ₅）₄、ＴＥＯＳ）と酸素を原料として、プ
ラズマＣＶＤ法によって結晶シリコンＴＦＴのゲイト絶
縁膜として、厚さ１０００Åの酸化珪素２５を形成し
た。原料には、上記ガスに加えて、トリクロロエチレン
（Ｃ₂ＨＣｌ₃）を用いた。成膜前にチャンバーに酸素
を４００ＳＣＣＭ流し、基板温度３００℃、全圧５Ｐ
ａ、ＲＦパワー１５０Ｗでプラズマを発生させ、この状
態を１０分保った。その後、チャンバーに酸素３００Ｓ
ＣＣＭ、ＴＥＯＳを１５ＳＣＣＭ、トリクロロエチレン
を２ＳＣＣＭを導入して、酸化珪素膜の成膜をおこなっ
た。基板温度、ＲＦパワー、全圧は、それぞれ３００
℃、７５Ｗ、５Ｐａであった。成膜完了後、チャンバー
に１００Ｔｏｒｒの水素を導入し、３５０℃で３５分の
水素アニールをおこなった。

【００２１】引き続いて、スパッタリング法によって、
厚さ３０００〜８０００Å、例えば６０００Åのタンタ
ル膜を堆積した。タンタルの代わりにチタンやタングス
テン、モリブテン、シリコンでもよい。但し、後の活性
化に耐えられるだけの耐熱性が必要である。なお、この
酸化珪素２５とタンタル膜の成膜工程は連続的におこな
うことが望ましい。そして、タンタル膜をパターニング
して、ＴＦＴのゲイト電極２６を形成した。さらに、こ
のタンタル配線の表面を陽極酸化して、表面に酸化物層
２７を形成した。陽極酸化は、酒石酸の１〜５％エチレ
ングリコール溶液中でおこなった。得られた酸化物層の
厚さは２０００Åであった。（図２（Ｂ））

【００２２】次に、プラズマドーピング法によって、ア
モルファスシリコン領域にゲイト電極をマスクとして不
純物（燐）を注入した。ドーピングガスとして、フォス
フィン（ＰＨ₃）を用い、加速電圧を８０ｋＶとした。
ドーズ量は２×１０¹⁵ｃｍ^-2とした。この結果、Ｎ型の
不純物領域２８ａ、２８ｂが形成された。このとき、陽
極酸化物のために、ゲイト電極２６と不純物領域２８と
はオフセット状態となっている。（図２（Ｃ））

【００２３】その後、窒素雰囲気中、５００℃で４時間
アニールすることによって、アモルファスシリコン膜の
結晶化および不純物の活性化をおこなった。このとき、
Ｎ型不純物領域２８ａおよび２８ｂ、および活性領域
（ゲイト下の半導体領域）にはニッケルイオンが注入さ
れているので、このアニールによって結晶化、活性化が
容易に進行した。

【００２４】続いて、層間絶縁物として厚さ２０００Å
の酸化珪素膜２９をＴＥＯＳを原料とするプラズマＣＶ
Ｄ法によって形成し、これにコンタクトホールを形成し
て、金属材料、例えば、窒化チタンとアルミニウムの多
層膜によってソース、ドレイン電極・配線３０ａ、３０
ｂを形成した。以上の工程によって半導体回路が完成し
た。（図２（Ｄ））

【００２５】作製された薄膜トランジスタの電界効果移
動度は、ゲイト電圧１０Ｖで７０〜１００ｃｍ²／Ｖ
ｓ、しきい値は２．５〜４．０Ｖ、ゲイトに−２０Ｖの
電圧を印加したときのリーク電流は１０^-13Ａ以下であ
った。

【００２６】

【発明の効果】本発明は、例えば、５００〜５５０℃と
いうような低温、かつ、４時間という短時間でアモルフ
ァスシリコン膜の結晶化およびシリコン中のドーピング
不純物の活性化をおこなうことによって、スループット
を向上させることができる。加えて、従来、６００℃以
上のプロセスを採用した場合にはガラス基板の縮みが歩
留り低下の原因として問題となっていたが、本発明を利
用することによってそのような問題点は一気に解消でき
た。

【００２７】このことは、大面積の基板を一度に処理で
きることを意味するものである。すなわち、大面積基板
を処理することによって、１枚の基板から多くの半導体
回路（マトリクス回路等）を切りだすことによって単価
を大幅に低下させることができる。これを液晶ディスプ
レーに応用した場合には、量産性の向上と特性の改善が
図られる。このように本発明は工業上有益な発明であ
る。

【図面の簡単な説明】

【図１】実施例１の作製工程断面図を示す。

【図２】実施例２の作製工程断面図を示す。

【符号の説明】

１０・・・基板１１・・・下地絶縁膜（酸化珪素）１２・・・アモルファスシリコン膜１３・・・酸化珪素膜１４・・・島状シリコン領域１５・・・ゲイト絶縁膜（酸化珪素）１６・・・ゲイト電極（燐ドープされたシリコン）１７・・・ソース、ドレイン領域１８・・・層間絶縁物１９・・・金属配線・電極（窒化チタン／アルミニウ
ム）

Claims

【特許請求の範囲】

【請求項１】基板上にアモルファスシリコン膜を形成
する第１の工程と、前記アモルファスシリコン膜に１×１０¹⁷ｃｍ^-3または
それ以上の濃度の触媒元素を導入する第２の工程と、前記アモルファスシリコン膜を熱アニールすることによ
って結晶化させる第３の工程と、前記シリコン膜上にゲイト電極を形成する第４の工程
と、前記ゲイト電極をマスクとして、前記シリコン膜中にド
ーピング不純物を導入する第５の工程と、前記シリコン膜を熱アニールすることによって、導入さ
れた不純物の活性化をおこなう第６の工程とを有するこ
とを特徴とする薄膜トランジスタの作製方法。
【請求項２】請求項１において、触媒元素は、ニッケ
ル、鉄、コバルト、白金の少なくとも１つであることを
特徴とする薄膜トランジスタの作製方法。
【請求項３】基板上にアモルファスシリコン膜を形成
する第１の工程と、前記アモルファスシリコン膜に１×１０¹⁷ｃｍ^-3または
それ以上の濃度の触媒元素を導入する第２の工程と、前記アモルファスシリコン膜上にゲイト電極を形成する
第３の工程と、前記ゲイト電極をマスクとして、前記シリコン膜中にド
ーピング不純物を導入する第４の工程と、前記シリコン膜を熱アニールすることによって、導入さ
れた不純物の活性化をおこなう第５の工程とを有するこ
とを特徴とする薄膜トランジスタの作製方法。
【請求項４】基板上にアモルファスシリコン膜を形成
する第１の工程と、前記アモルファスシリコン膜に触媒元素を電気的に加速
して意図的に導入する第２の工程と、前記アモルファスシリコン膜上にゲイト電極を形成する
第３の工程と、前記ゲイト電極をマスクとして、前記シリコン膜中にド
ーピング不純物を導入する第４の工程と、前記シリコン膜を熱アニールすることによって、導入さ
れた不純物の活性化をおこなう第５の工程とを有するこ
とを特徴とする薄膜トランジスタの作製方法。
【請求項５】請求項４において、得られたシリコン膜
中に含まれるニッケルの濃度を２次イオン質量分析法に
よって分析された最低値が１×１０¹⁷ｃｍ^-3またはそれ
以上であることとを特徴とする薄膜トランジスタの作製
方法。