KR100980465B1 - 다결정 박막트랜지스터의 제조방법 - Google Patents
다결정 박막트랜지스터의 제조방법 Download PDFInfo
- Publication number
- KR100980465B1 KR100980465B1 KR1020030041833A KR20030041833A KR100980465B1 KR 100980465 B1 KR100980465 B1 KR 100980465B1 KR 1020030041833 A KR1020030041833 A KR 1020030041833A KR 20030041833 A KR20030041833 A KR 20030041833A KR 100980465 B1 KR100980465 B1 KR 100980465B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- ohmic contact
- contact layer
- polycrystalline
- thin film
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 20
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 11
- 239000010409 thin film Substances 0.000 claims abstract description 42
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 26
- 239000012535 impurity Substances 0.000 claims abstract description 15
- 239000013078 crystal Substances 0.000 claims abstract description 14
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 8
- 239000010410 layer Substances 0.000 claims description 101
- 239000000758 substrate Substances 0.000 claims description 27
- 239000010408 film Substances 0.000 claims description 20
- 239000011229 interlayer Substances 0.000 claims description 11
- 238000005530 etching Methods 0.000 claims description 8
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 7
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 7
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 7
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 6
- 239000011810 insulating material Substances 0.000 claims description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 2
- 230000001678 irradiating effect Effects 0.000 claims description 2
- 229910052710 silicon Inorganic materials 0.000 claims description 2
- 239000010703 silicon Substances 0.000 claims description 2
- 238000001994 activation Methods 0.000 abstract description 7
- 230000004913 activation Effects 0.000 abstract 1
- 238000000059 patterning Methods 0.000 abstract 1
- 239000004973 liquid crystal related substance Substances 0.000 description 11
- 238000002425 crystallisation Methods 0.000 description 10
- 230000008025 crystallization Effects 0.000 description 8
- 238000000151 deposition Methods 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 239000011651 chromium Substances 0.000 description 2
- 239000013256 coordination polymer Substances 0.000 description 2
- 229910021419 crystalline silicon Inorganic materials 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000005499 laser crystallization Methods 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78651—Silicon transistors
- H01L29/7866—Non-monocrystalline silicon transistors
- H01L29/78672—Polycrystalline or microcrystalline silicon transistor
- H01L29/78678—Polycrystalline or microcrystalline silicon transistor with inverted-type structure, e.g. with bottom gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
Abstract
본 발명은 다결정 박막트랜지스터의 제조 방법에 관한 것으로 특히, 역스테거드형(inverted staggered type) 다결정 박막트랜지스터의 제조방법에 관한 것이다.
본 발명에 따른 다결정 박막트랜지스터는, 액티브 패턴을 결정화하는 동시에 활성화를 진행하기 위해, 순수 비정질 실리콘층과 불순물이 포함된 비정질 실리콘층을 동시에 적층하고 패턴하되, 상기 오믹 콘택층의 하부로 비정질 실리콘을 노출하는 슬릿 패턴을 구성한다.
상기 순수 비정질 실리콘 및 불순물 비정질 실리콘을 동시에 결정화하는 공정을 진행하면, 오믹 콘택층이 존재하는 부분과 그렇지 않은 부분의 두께차로 인해, 상기 노출된 비정질 실리콘층은 결정이 측면성장하게 되는 결과를 얻을 수 있다.
이와 같은 경우에는, 양질의 다결정 실리콘을 얻을 수 있고 별도의 활성화 공정을 생략할 수 있어, 박막트랜지스터의 동작이 개선되는 장점과 함께 공정수율을 개선하는 장점이 있다.
Description
도 1은 일반적인 액정표시장치의 구성을 개략적으로 도시한 분해 사시도이고,
도 2는 비정질 박막트랜지스터의 구성을 도시한 단면도이고,
도 3은 다결정 박막트랜지스터의 구성을 도시한 단면도이고,
도 4는 측면성장 결정화 방법에 사용되는 마스크의 구성을 개략적으로 도시한 평면도이고,
도 5는 측면 결정 성장된 결정의 형상으로 개략적으로 도시한 평면도이고,
도 6a 내지 도 6f는 본 발명에 따른 다결정 박막트랜지스터의 제조공정을 공정순서에 따라 도시한 공정 단면도이다.
< 도면의 주요부분에 대한 부호의 설명 >
210 : 액티브층 212 : 오믹 콘택층
본 발명은 액정표시장치용 다결정 박막트랜지스터에 관한 것으로, 역스테거드형 다결정 박막트랜지스터(inverted staggered type poly-TFT)의 제조방법에 관한 것이다.
일반적으로, 액정표시장치는 전계분포의 세기를 달리하면 변화하는 액정의 배열특성을 이용하여, 하부로 조사되는 빛이 상기 액정을 통하여 외부로 출사되는 양을 조절함으로서 화상을 표시하는 장치이다.
이하, 도1을 참조하여 일반적인 액정표시장치의 구성을 설명한다.
도 1은 일반적인 액정표시장치의 구성을 개략적으로 도시한 분해 사시도이다.
도시한 바와 같이, 액정표시장치 표시부인 액정패널(11)은 어레이기판(B1)과 컬러필터기판(B2)으로 나뉘어 지며, 어레이기판(B1)은 투명한 절연 기판(22)상에 수직하게 교차하여 화소 영역(P)을 정의하는 데이터 배선(13)과 게이트 배선(15)이 구성되고, 두 배선(13,15)의 교차지점 즉, 단일 화소(P)의 일 측에는 박막트랜지스터(T)가 위치하고, 각 화소(P)마다 투명한 화소 전극(17)이 구성된다.
상기 컬러필터 기판(B1)은 투명한 절연기판(5)의 일면에 상기 어레이 기판에 구성된 박막트랜지스터(T)와, 게이트 배선 및 데이터 배선(13,15)에 대응하여 이보다 넓은 면적으로 블랙 매트릭스(6)가 구성된다.
상기 블랙매트릭스(6)사이에는 상기 어레이기판(B2)의 각 화소 전극(17)에 대응하여 적색과 녹색과 청색의 컬러필터(8a,8b,8c)가 소정의 순서로 구성된다.
상기 블랙 매트릭스(6)와 컬러필터(8a,8b,8c)가 구성된 기판(5)의 전면에 투명한 공통 전극(18)이 구성된다.
전술한 구성에서, 상기 박막트랜지스터(T)는 상기 게이트 배선(13)과 데이터 배선(15)으로부터 신호를 받게 되며, 상기 게이트 배선(13)의 신호에 따라 상기 데이터 배선(15)의 신호가 상기 박막트랜지스터(T)를 지나 상기 화소 전극(17)에 전달된다.
따라서, 상기 화소 전극(17)과 공통 전극(18)사이에 발생한 전계에 의해, 상기 어레이기판(B2)과 컬러필터 기판(B1) 사이에 위치한 액정(30)이 배열하게 되고, 이러한 액정의 배열에 따라 빛이 투과되어 화상을 표시하는 결과를 얻게 된다.
전술한 구성에서, 상기 박막트랜지스터는 경우에 따라 다결정 박막트랜지스터와 비정질 박막트랜지스터를 사용할 수 있다.
도 2는 일반적인 역 스테거드형(inverted staggered type TFT) 구조의 비정질 박막트랜지스터의 구성을 도시한 단면도이다.
도시한 바와 같이, 역스테거드형 박막트랜지스터는 투명한 절연기판(30)의 상부에 알루미늄과 같은 저저항 금속을 증착하고 패턴하여 게이트 전극(32)을 형성한다.
상기 게이트 전극(32)의 상부에는 질화 실리콘(SiNX) 또는 산화 실리콘(SiO2)을 증착하여 형성한 게이트 절연막(34)이 구성된다.
상기 게이트 절연막(34)의 상부에는 게이트 전극(32)에 대응하여 액티브 층(36)과 오믹 코택층(38)이 순차 적층되어 구성된다.
상기 오믹 콘택층(38)의 상부에는 이격된 소스 전극(40)과 드레인 전극(42)이 구성되고, 상기 소스 및 드레인 전극(40,42)의 이격 공간은 상기 액티브층(36)이 노출되어 액티브채널(CH)로서 역할을 하게된다.
전술한 바와 같은 역스테거드형 박막트랜지스터는, 불안정한 격자구조를 가지는 비정질 실리콘을 액티브층으로 사용하기 때문에 동작이 그리 빠르지 않다.
그러나, 표시장치의 크기가 대면적으로 갈수록 동작이 빠른 박막트랜지스터가 요구되며, 이를 위해 상기 액티브층을 결정질 실리콘으로 형성하고 있다.
이러한 결정질 박막트랜지스터로는 일반적으로 코플라나 타입(coplanar type)의 다결정 박막트랜지스터가 알려져 있다.
도 3은 일반적인 코플라나 타입의 다결정 박막트랜지스터의 구성을 개략적으로 도시한 단면도이다.
도시한 바와 같이, 코플라나 타입의 다결정 박막트랜지스터는 절연기판(50)상에 일반적으로 아일랜드 형상으로 패턴된 다결정 실리콘(52)이 구성된다.
상기 패턴된 다결정 실리콘(52)은 제 1 액티브영역(A1)과, 제 1 액티브 영역 (A1)양측의 제 2 액티브 영역(A2)으로 정의할 수 있다.
상기 패턴된 다결정 실리콘(52)이 구성된 기판(50)의 전면에는 질화 실리콘(SiNX) 또는 산화 실리콘(SiO2)으로 구성된 게이트 절연막(54)이 구성된다.
상기 게이트 절연막(54)의 상부 중l 상기 상기 패턴된 다결정 실리콘(52)의 제 1 액티브 영역(A1)에 대응되는 부분에 알루미늄(Al)과 같은 저 저항 금속으로 게이트 전극(56)을 형성한다.
상기 게이트 전극(56)이 구성된 기판(50)의 전면에는 앞서 언급한 질화 실리콘(SiNX) 또는 산화 실리콘(SIO2)을 증착한 층간 절연막(58)이 구성되고, 상기 층간 절연막(58)과 하부의 게이트 절연막(54)을 식각하여 노출한 제 2 액티브 영역(A2)과 각각 접촉하는 소스 전극(60)과 드레인 전극(62)이 상기 층간 절연막(58)의 상부에 구성된다.
전술한 구성에서, 상기 게이트 전극(56)에 대응하는 제 1 액티브 영역(A1)이 액티브 채널(CH)의 기능을 하게 된다.
전술한 구성에서, 상기 패턴된 다결정 실리콘층(52)은 비정질 실리콘을 증착한 후 고온 또는 저온 공정을 통해 이를 결정화하여 결정질 실리콘을 형성하는 것이다.
또한, 상기 게이트 전극(56)을 형성한 후 상기 제 2 액티브 영역(A2)에 불순물 이온(n형 또는 p형 불순물)을 도핑하여 오믹 콘택층(ohmic contact layer)으로 형성하는 공정이 반드시 필요하며 또한, 도핑 공정 후 활성화 공정을 통해 상기 이온 도핑시 제 2 액티브 영역(A2)에 발생한 결함들을 회복하는 공정 또한 반드시 행해야 한다.
따라서, 상기 코플라나 타입의 다결정 박막트랜지스터는 상기 역스테거드형 비정질 박막트랜지스에 비해 소자의 동작이 빠르긴 하나, 공정이 복잡한 문제가 있 다.
본 발명은 전술한 문제를 해결하기 위해 제안된 것으로, 본 발명은 역스테거드형 다결정 박막트랜지스터를 제조하는 방법을 제안하며, 이러한 역스테거드형 다결정 박막트랜지스터는 기존의 코플라나형 다결정 박막트랜지스터에 비해 액티브 패턴을 결정화하면서 활성화 공정을 동시에 진행할 수 있어, 공정을 단순화하는 장점이 있다.
본 발명은 전술한 문제를 해결하기 위한 목적으로 제안된 것으로, 본 발명에 따른 다결정 박막트랜지스터는 기판 상에 구성된 게이트 전극과; 상기 게이트 전극의 상부에 구성된 게이트 절연막과; 상기 게이트 전극 상부의 게이트 절연막 상에 위치하고, 상기 게이트 전극에 대응하는 부분이 측면성장한 결정립으로 구성된 다결정 액티브층과; 상기 다결정 액티브층의 상부에 위치하고, 서로 소정간격 이격된 다결정 오믹 콘택층과; 상기 오믹 콘택층과 접촉하고 서로 이격된 소스 전극과 드레인 전극을 포함한다.
상기 오믹 콘택층은 n+ 또는 p+ 불순물이 도핑된 결정층이다.
본 발명의 특징에 따른 다결정 박막트랜지스터 제조방법은 제 1 기판 상에 게이트 전극을 형성하는 단계와; 상기 게이트 전극이 구성된 기판의 전면에 게이트 절연막과, 순수 비정질 실리콘층과 불순물이 포함된 비정질 실리콘층을 적층하는 단계와; 상기 순수 비정질 실리콘층과 불순물이 포함된 비정질 실리콘층 식각하여, 아일랜드 형상으로 적층된 액티브층과 오믹 콘택층을 형성하는 단계와; 상기 게이트 전극에 대응하는 일부 오믹 콘택층을 식각하여 하부의 액티브 층을 노출하는 단계와; 액티브층과 오믹 콘택층의 상부에 레이저를 조사하여, 상기 노출된 액티브층을 측면 결정화 하는 동시에, 상기 오믹 콘택층을 활성화 하는 단계와; 상기 결정화된 액티브층과 오믹 콘택층이 형성된 기판의 전면에 층간 절연막을 형성하는 단계와; 상기 층간 절연막을 식각하여, 상기 오믹 콘택층을 노출하는 이격된 제 1 콘택홀과 제 2 콘택홀을 형성하는 단계와; 상기 노출된 오믹 콘택층과 접촉하는 소스 전극과 드레인 전극을 형성하는 단계를 포함한다.
상기 게이트 절연막과 층간 절연막은 질화 실리콘(SiNX)과 산화 실리콘(SiO2)을 포함한 무기절연물질 그룹 중 선택된 하나로 형성된다.
상기 액티브층과 오믹 콘택층의 적층 두께는 120~150nm이고, 상기 오믹 콘택층의 사이로 노출된 액티브층의 두께는 50nm인 것을 특징으로 한다.
본 발명에 따른 역스테거드형 다결정 박막트랜지스터는 액티브 패턴을 결정화 하면서 활성화 공정을 동시에 진행할 수 있어, 공정을 단순화하는 장점이 있다.
이하, 첨부한 도면을 참조하여 본 발명의 실시예들을 설명한다.
-- 실시예 --
본 발명은 역스테거드형 박막트랜지스터의 액티브패턴을 측면성장 결정화하는 동시에, 오믹 영역을 활성화 하는 공정을 동시에 진행하는 것을 특징으로 한다.
본 발명을 설명하기에 앞서 측면 성장 결정화에 대해 개략적으로 설명한다.
도 4는 측면 성장결정화에 필요한 마스크를 개략적으로 도시한 평면도이다.
측면 성장 결정화 방법은 반드시 마스크(M)가 필요하며, 마스크(M)는 슬릿 형상의 투과부(T)와 반사부(R)가 교대로 구성된 형상이다.
상기 마스크의 슬릿을 통해 하부의 비정질 막에 레이저를 조사하게 되면, 상기 슬릿에 대응하는 비정질 실리콘은 결정화 되며, 결정화된 형상은 이하, 도 5에 도시한 바와 같다.
도 5는 측면 성장 결정화된 결정층의 평면적인 형상을 도시한 평면도이다.
도시한 바와 같이, 비정질 선행막(100) 중, 상기 마스크(도 4의 M)의 투과부(T)에 대응하는 부분은 결정영역(C.P)이 되고 차단부(R)에 대응하는 부분은 비정질 영역(A.P) 그대로 남게 된다.
이때, 상기 서로 대향되는 방향에서 측면성장한 결정립(106a,106b)이 존재하게 되는데, 결정립의 측면 성장은 결정영역(C.P)과 비정질 영역(A.P)의 경계로부터 시작하여 측면성장된 두 개의 결정립(106a,106b)이 서로 만나면서 결정성장을 멈추게 된다.
일반적으로, 이와 같이 성장한 결정립(106a,106b)의 길이는 조사되는 레이저의 강도에 따라 조금씩 차이가 있다.
또한, 전술한 바와 같이, 1차의 레이저 조사로 결정화가 완료되면 마스크를 X축으로 이동하면서 연속적으로 결정화를 진행할 수 있으며, 이와 같이 하면 이론적으로 상기 결정립을 원하는 길이만큼 성장시키는 것이 가능하다.
이러한 측면 성장 결정립은 결정립의 성장 방향이 캐리어가 흘러가는 방향과 같으므로, 캐리어의 이동 속도가 빠른 장점을 가진다.
이하, 도 6a 내지 도 6f를 참조하여, 상기와 같은 원리를 이용하여 결정화된 액티브 패턴을 포함하는 역스테거드형(inverted staggered type) 다결정 박막트랜지스터의 제조방법을 설명한다.
도 6a에 도시한 바와 같이, 투명한 절연 기판(200)상에 알루미늄(Al)을 포함하는 저저항 금속을 증착하고 패턴하여 게이트 전극(202)을 형성한다.
도 6b에 도시한 바와 같이, 상기 게이트 전극(202)이 형성된 기판(200)의 전면에 제 1 절연막인 게이트 절연막(204)과, 비정질 실리콘층(206)과 불순물이 포함된 비정질 실리콘층(208)을 순차 적층하여 형성한다.
이때, 상기 비정질 실리콘층(206)은 약 30nm~100nm의 두께로, 상기 오믹 콘택층(208)은 약 50nm~400nm의 두께로 형성된다.
전술한 구성에서, 상기 제 1 절연막(204)은 질화 실리콘(SiNx)과 산화 실리콘(SiO2)을 포함하는 무기절연물질 그룹 중 선택된 하나를 증착하여 형성하고, 상기 비정질 실리콘층(206)은 순수 비정질 실리콘(a-Si:H)을 증착하여 형성하고, 상기 불순물 비정질 실리콘층(208)은 불순물이 포함된 비정질 실리콘(n+a-SI:H)을 증착하여 형성한다.
상기 불순물 비정질 실리콘층(208)과 그 하부의 비정질 실리콘층(206)을 식각하는 공정을 진행한 후, 비정질 실리콘층의 중심 영역을 일부를 제거하는 공정을 진행한다.
이와 같이 하면, 도 6c에 도시한 바와 같이, 액티브층(210)과 오믹 콘택층(212)을 형성할 수 있다.
이때, 상기 액티브층(210) 중 오믹 콘택층(212) 사이로 노출된 영역을 제 1 액티브 영역(A1)이라 하고, 상기 오믹 콘택층(212)이 존재하는 영역을 제 2 액티브 영역(A2)이라 정의하자.
이때, 상기 제 2 액티브 영역(A2)에 대응하는 액티브층과(210)과 오믹 코택층(212)의 두께는 약 80nm ~500nm가 되고, 상기 제 1 액티브 영역(A2)에 대응하는 액티브층(210)의 두께는 50nm~100nm이하의 두께로 구성된다.
다음으로, 상기 제 1 액티브 영역(A2)과 제 2 액티브 영역(A2)에 대응하여 레이저를 조사한다.
이때, 상기 제 1 및 제 2 액티브 영역(A1,A2)에 동일한 강도로 레이저가 조사되지만, 앞서 설명한 바와 같이 상기 제 1 액티브 영역(A1)과 제 2 액티브 영역(A2)에 대응하여 두께의 차이가 발생하기 때문에 결정화 에너지는 달라지게 된다.
즉. 두께가 상대적으로 두꺼운 제 2 액티브 영역(A2)이 결정화를 위해 더 큰 에너지를 필요로 한다.
따라서, 제 1 액티브 영역(A1)에 대응하는 액티브층(210)이 상기 레이저 조 사에 의해 완전멜팅(complete melting)이 되는 반면 상기 제 2 액티브 영역에는 멜팅이 되지 않은 영역이 발생하게 된다.
따라서, 도 6d(도 6d는 도 6c의 S를 확대한 단면도.)에 도시한 바와 같이, 이러한 멜팅되지 않은 영역들이 씨드(seed)로 작용하여, 상기 제 1 액티브 영역(A1)과 제 2 액티브 영역(A2)의 양측 경계로부터 결정이 측면으로 성장하게 된다.
즉, 앞서 도 4와 도 5를 통해 설명한 바와 같이, 제 1 액티브 영역(A1)에 대응하는 액티브층은 측면으로 성장한 큰 결정립들로 구성된 다결정 실리콘 박막으로 형성된다.
이때, 상기 제 2 액티브 영역(A2)에 대응하는 오믹 콘택층(212)과 액티브층(210)은 제 1 액티브 영역에 비해 작은 결정립으로 결정화 되는 동시에 활성화 되어 추가적인 활성화 공정이 필요 없다.
다음으로, 도 6e에 도시한 바와 같이, 다결정 액티브층(210)이 형성된 기판(200)의 전면에 질화 실리콘(SiNX) 또는 산화 실리콘(SiO2)을 증착하여 층간 절연막(inter layer)(214)을 형성한다.
다음으로, 상기 층간 절연막(214)을 패턴하여 상기 제 2 액티브 영역(V2)의 오믹 콘택층(212)을 각각 노출하는 제 1 콘택홀(216)과 제 2 콘택홀(218)을 형성한다.
도 6f에 도시한 바와 같이, 상기 층간 절연막이 형성된 기판(200)의 전면에 크롬(Cr), 몰리브덴(Mo), 텅스텐(W), 티타늄(Ti), 탄탈륨(Ta)등을 포함하는 도전성 금속 그룹 중 선택된 하나를 증착하고 패턴하여, 상기 노출된 오믹 콘택층(212)과 접촉하는 소스 전극(220)과 드레인 전극(222)을 형성한다.
전술한 바와 같은 공정을 통해 본 발명에 따른 역스테거드형 다결정 박막트랜지스터를 제작할 수 있다.
전술한 바와 같은 본 발명의 방법에 따른 역스테거드형 다결정 박막트랜지스터는 레이저 결정화 시 박막의 두께차를 이용한 측면 결정화를 유도하여 채널영역을 양질의 결정층으로 형성함으로서, 상기 다결정 박막트랜지스터의 동작특성이 개선되는 효과가 있다.
둘째, 결정화시 불순물이 도핑된 오믹 콘택층의 활성화를 동시에 진행함으로써 종래에 비해 별도의 활성화 공정을 필요로 하지 않아 공정 수율을 개선하는 효과가 있다.
Claims (5)
- 기판 상에 구성된 게이트 전극과;상기 게이트 전극의 상부에 구성된 게이트 절연막과;상기 게이트 전극 상부의 게이트 절연막 상에 위치하고, 상기 게이트 전극에 대응하는 부분이 측면성장한 결정립으로 구성된 다결정 액티브층과;상기 다결정 액티브층의 상부에 위치하고, 서로 소정간격 이격된 다결정 오믹 콘택층과;상기 오믹 콘택층과 접촉하고 서로 이격된 소스 전극과 드레인 전극을 포함하는 다결정 박막트랜지스터.
- 제 1 항에 있어서,상기 오믹 콘택층은 n+ 또는 p+ 불순물이 도핑된 다결정 실리콘층인 다결정 박막트랜지스터.
- 제 1 기판 상에 게이트 전극을 형성하는 단계와;상기 게이트 전극이 구성된 기판의 전면에 게이트 절연막과, 순수 비정질 실리콘층과 불순물이 포함된 비정질 실리콘층을 적층하는 단계와;상기 순수 비정질 실리콘층과 불순물이 포함된 비정질 실리콘층 식각하여, 아일랜드 형상으로 적층된 액티브층과 오믹 콘택층을 형성하는 단계와;상기 게이트 전극에 대응하는 일부 오믹 콘택층을 식각하여 하부의 액티브 층을 노출하는 단계와;액티브층과 오믹 콘택층의 상부에 레이저를 조사하여, 상기 노출된 액티브층을 측면 결정화 하는 동시에, 상기 오믹 콘택층을 활성화 하는 단계와;상기 결정화된 액티브층과 오믹 콘택층이 형성된 기판의 전면에 층간 절연막을 형성하는 단계와;상기 층간 절연막을 식각하여, 상기 오믹 콘택층을 노출하는 이격된 제 1 콘택홀과 제 2 콘택홀을 형성하는 단계와;상기 노출된 오믹 콘택층과 접촉하는 소스 전극과 드레인 전극을 형성하는 단계를 포함하는 다결정 박막트랜지스터 제조방법.
- 제 3 항에 있어서,상기 게이트 절연막과 층간 절연막은 질화 실리콘(SiNX)과 산화 실리콘(SiO2)을 포함한 무기절연물질 그룹 중 선택된 하나로 형성된 다결정 박막트랜지스터 제조방법.
- 제 3 항에 있어서,상기 액티브층과 오믹 콘택층의 적층 두께는 80nm~500nm이고, 상기 오믹 콘택층의 사이로 노출된 액티브층의 두께는 30nm~100nm인 다결정 박막트랜지스터 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030041833A KR100980465B1 (ko) | 2003-06-26 | 2003-06-26 | 다결정 박막트랜지스터의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030041833A KR100980465B1 (ko) | 2003-06-26 | 2003-06-26 | 다결정 박막트랜지스터의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20050001601A KR20050001601A (ko) | 2005-01-07 |
| KR100980465B1 true KR100980465B1 (ko) | 2010-09-07 |
Family
ID=37217240
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020030041833A KR100980465B1 (ko) | 2003-06-26 | 2003-06-26 | 다결정 박막트랜지스터의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100980465B1 (ko) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06267989A (ja) * | 1993-03-12 | 1994-09-22 | Semiconductor Energy Lab Co Ltd | 薄膜トランジスタの作製方法 |
-
2003
- 2003-06-26 KR KR1020030041833A patent/KR100980465B1/ko active IP Right Grant
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06267989A (ja) * | 1993-03-12 | 1994-09-22 | Semiconductor Energy Lab Co Ltd | 薄膜トランジスタの作製方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20050001601A (ko) | 2005-01-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7666695B2 (en) | Array substrates of liquid crystal display and fabrication method thereof | |
| US7358528B2 (en) | Liquid crystal display device and fabrication method thereof | |
| JP5613131B2 (ja) | 結晶化用光マスク及びこれを利用した薄膜トランジスタ表示板の製造方法 | |
| US20040241924A1 (en) | Thin film transistor and fabrication method for same | |
| KR20030017302A (ko) | 다결정 규소용 마스크 및 이를 이용한 박막 트랜지스터의제조 방법 | |
| US7011911B2 (en) | Mask for polycrystallization and method of manufacturing thin film transistor using polycrystallization mask | |
| KR100333275B1 (ko) | 액정표시장치의 ｔｆｔ 및 그 제조방법 | |
| KR100577795B1 (ko) | 다결정 실리콘막 형성방법 | |
| KR101073403B1 (ko) | 액정표시소자 및 그 제조방법 | |
| JP4312179B2 (ja) | 液晶表示素子及びその製造方法 | |
| JP3468003B2 (ja) | 表示用薄膜半導体装置 | |
| KR101037322B1 (ko) | 액정표시소자 및 그 제조방법 | |
| KR100980465B1 (ko) | 다결정 박막트랜지스터의 제조방법 | |
| KR101626362B1 (ko) | 박막 트랜지스터 기판의 제조방법 | |
| KR101631616B1 (ko) | 박막 트랜지스터 및 그 제조방법 | |
| JP2000305483A (ja) | アクティブマトリクス基板の製造方法 | |
| KR20100130523A (ko) | 폴리실리콘을 이용한 박막트랜지스터를 포함하는 어레이 기판 및 이의 제조방법 | |
| KR101338104B1 (ko) | 박막 트랜지스터 어레이기판 제조방법 | |
| KR101087750B1 (ko) | 두가지 타입의 박막트랜지스터를 포함하는 액정표시장치용어레이기판 및 그 제조방법 | |
| KR100662783B1 (ko) | 결정질 실리콘을 마스크로 적용하는 액정표시소자 제조방법 | |
| KR101048998B1 (ko) | 액정표시소자 및 그 제조방법 | |
| KR100928053B1 (ko) | 티오씨 액정표시장치용 박막트랜지스터의 결정화 공정 | |
| KR101043991B1 (ko) | 액정표시소자 및 그 제조방법 | |
| JP5122057B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP2009194348A (ja) | 半導体製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130619 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20140630 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20150728 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20160712 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20190723 Year of fee payment: 10 |