CN1120739A - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
CN1120739A
CN1120739A CN95109227A CN95109227A CN1120739A CN 1120739 A CN1120739 A CN 1120739A CN 95109227 A CN95109227 A CN 95109227A CN 95109227 A CN95109227 A CN 95109227A CN 1120739 A CN1120739 A CN 1120739A
Authority
CN
China
Prior art keywords
amorphous silicon
silicon film
crystallization
semiconductor device
mask alignment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN95109227A
Other languages
English (en)
Other versions
CN1043103C (zh
Inventor
牧田直树
宫本忠芳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN1120739A publication Critical patent/CN1120739A/zh
Application granted granted Critical
Publication of CN1043103C publication Critical patent/CN1043103C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1277—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using a crystallisation promoting species, e.g. local introduction of Ni catalyst
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/975—Substrate or mask aligning feature

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明的半导体器件包含：一具有绝缘性表面的基板及形成于基板的绝缘表面而由具有结晶硅膜所构成的有源区域。该有源区域形成于将非晶硅膜选择性地结晶化而得的结晶硅区域内，利用非晶硅膜的非晶硅区域与结晶硅区域的边界进行掩模对准以决定位置而形成。

Description

半导体器件及其制造方法
本发明涉及一种半导体器件及其制造方法。更具体地说，本发明涉及一种半导体器件及其制造方法，它使用非晶硅膜结晶化而得的结晶硅膜做为有源区域。本发明可特别有效地运用于在绝缘基板上设置TFT(薄膜晶体管)的半导体器件，可利用于有源矩阵型液晶显示装置、密接型图像传感器、三维IC等。
近年来，为了实现大型且高解像度的液晶显示装置、高速且高解像度的密接型图像传感器、三维IC等，有人试图在玻璃等绝缘基板上或绝缘膜上形成高性能的半导体器件。用于此等装置上的半导体器件一般均用薄膜状硅半导体层。
此种薄膜状硅半导体层可大致可分为两类：即在硅(a-Si)半导体上制造的一种和在结晶硅半导体上制造的一种。非晶硅半导体的制作温度低，可较容易地用汽相法制造，可大量生产，故最常用，但其导电性等物理性能较由结晶硅半导体制得的差。因此，今后为了得到高速特性，由具有结晶硅半导体所构成的半导体器件的制造方法实具高度必要性。具有结晶硅半导体的例子包括多晶硅、微结晶硅、含有结晶成分的非晶硅、具有结晶性与非晶性的中间状态的半非晶(semi-amorphous)硅等。
得到此等具有结晶性的薄膜状的硅半导体层之方法目前有下例三种：
(1)淀积半导体膜时直接在基板上生长结晶半导体膜。
(2)先淀积非晶硅半导体膜，其后以激光光束能量使该半导体膜结晶。
(3)先淀积非晶硅半导体膜，其后在其上加热能使之结晶。
但这些常规方法存下列问题：
在(1)的方法中，由于必须在成膜步骤中同时进行结晶化，故若要得到晶粒大的结晶硅膜则淀积厚的硅膜化是不可或缺的。但在基板全面上要均一地形成具有良好的半导体物理性能的膜在技术有困难。又，由于成膜温度高达600℃以上，不能使用便宜的玻璃基板，故有成本上的问题。
又，在(2)的方法中，由于利用到熔融固化过程的结晶现象，可得到粒径虽小但晶界良好的高品质结晶硅膜，但若以目前使用最普遍的激元激光为例，首先就有激光照射面积小致产量过低的问题。此外，由于激光的稳定性不足以均一地处理大面积基板的整个表面，以激光进行结晶化处理的技术是下一代的技术。
和(1)、(2)的方法对比，在(3)的方法中更有利于处理大面积的基板，但在结晶化时必须以600℃以上的高温加热处理数十小时。另外，若要考虑使用便宜的玻璃基板及提高产能，必须降低加热温度，并在短时间内使之结晶化。因此，在(3)的方法中，必须同时解决上述难于两全的问题。
又，在(3)的方法中，由于利用到固相结晶化(外延)现象，晶粒在平行于基板表面上横向生长，可获得粒径达数μm的晶粒，但由于成长后的晶粒互相接触形晶界，该晶界起着载流子俘获能级(traplevel)的作用，构成TFT场效应迁移率降低的原因。
利用上述(3)的方法并解决上述晶界问题的方法分开日本专利公报特开昭64-57615号、特开平4-119633号、特开平6-29320号、特开平3-155124号、和特开平5-136048号中。在此等方法中，系用某种手段将非晶硅膜的一部分选择性地结晶化之后，以该结晶化区域为籽晶结晶再于其周围进行结晶生长，而进行晶界的控制。
具体而言，在日本专利公报特开昭64-57615号、特开平4-119633号及特开平6-29320号中，籽晶区域的选择性结晶化手段系利用激光、电子束、红外线等能量束照射法。限定籽晶区域的步骤的详细手法并未特别记载于特开昭64-57615号专利公报中，但在特开平4-119633号专利公报中，系在非晶硅膜上形成氧化硅膜，再于其上形成对能量束而言为反射膜的金属膜，藉著使该金属膜的一部分开口而从基板上方入射的能束，选择性地使只有金属膜开口区域的非晶硅膜结晶化。
又，在特开平6-29320号专利公报中，系在非晶硅膜上形成氧化硅膜及在两上层硅膜中设有一开口而对下层非晶硅膜进行能量束照射。
上层硅膜会吸收能量束，故能量束不会达到被上层硅膜覆盖的区域中的下层非晶硅膜，只有开口部的非晶硅膜被选择性地结晶化。其后，同对二者进行加热处理，从被选择性地结晶化的籽晶区域中生长结晶硅膜以反映其结晶性。
在特开平3-155124号或特开平5-136048号专利公报中，通过将某种外加物质引入非晶硅膜中作为结晶生长的晶核，其后施以热处理，得到以该外加物质为晶核的大晶粒的结晶硅膜。
在前一专利公报，系将硅(Si+)以离子注入法加入非晶硅膜中，其后以热处理得到具有数μm粒径的结晶粒。在后一专利公报中，系将粒径10～100nm的Si粒以与高压氮气一起吹附到非晶硅膜上，形成生长晶核。两者均是在非晶硅膜上以光刻胶形成的注入掩模，通过注入掩模在非晶硅膜上选择性地加入外加物质，以热处理形成籽晶区域的后，再于其周围之区域使结晶生长，而形成高品质的结晶硅膜，再利用此结晶硅膜形成半导体器件。
又，根据本案发明人等的研究，发现可以在非晶硅膜的表面上微量地加入镍、钯及铅等金属元素，其后以加热的方式，以550℃及4小时左右的热处理时间进行结晶化。
其机构可理解如下：首先以金属元素作为晶体生长的晶核在加热处理的初期开始产生晶核，其后金属元素作为助长结晶生长的触媒，使结晶化急速地进行。如是之故，此等金属元素称为触媒元素。此等触媒元素助长结晶化，结晶生长后的结晶硅膜，与用一般的固相生长法从一个晶核生长的晶粒所具有的双晶构造不同，由许多针状晶体或柱状晶体交织而成，各个针状晶体或柱状晶体内部成为理想的单结晶状。
再者，藉著在非晶硅膜的一部分中选择性地加入触媒元素，在低温下只有在该加入区域产生上述结晶化，其他部分则仍保留非晶状态。又，其后若继续热处理，则发生结晶生长部分横向地(与基板面平行的方向)从被选择性地加入触媒元素而结晶化的部分延伸到其周围的非晶部分的现象。在此横向结晶生长区域中，针状或柱状的晶体沿与基板表面平行的生长方向一维地沿伸，在其生长方向上不存在晶界。因此，藉著利用此横向结晶生长区域形成半导体器件的有源区域，可以实现高性能的半导体器件。
关于此种做为有源区域的结晶硅膜的制作方法，若考虑当前对大面积基板的需求，使其基板内的结晶性达相当程度的稳定的性最好使用如上述方法(3)的固相结晶化法。但是，用以往的固相结晶化法制作出来的结晶硅膜如前所述受到晶界的影响很大，且呈现在单一结晶粒内结晶缺陷颇多的双晶构造。
因此，为了将晶界的问题减到最小，如上述之人为地控制晶界的方法(即日本专利公报特开昭64-57615号、特开平4-119633号、特开平6-29320号、特开平3-155124号、和特开平5-136048号所记载的技术及本案发明人等所发现的选择性地微量添加触媒元素使之横方向地结晶化的技术)可说是非常有效的手段。
在利用此等技术时，虽可得到高性能的半导体器件，其制程上断断续续地会出现严重的问题。
在上述人为地控制晶界的技术中，首先使非晶硅膜的一部分以某种方法选择性地结晶化，其后以该结晶化区域为大型籽晶，在其周围进行横向的结晶生长。在前一步骤中已结晶化的区域将用作籽晶，结晶核是随机产生的而该区进一步结晶化。相对于此，以该结晶化区域作为籽晶在其周围生长的结晶硅区域中则反映籽晶区域的周围的结晶生长，故呈现生长方向受控制的非常良好的结晶性。因此，结晶硅膜的结晶性在用作籽晶的区域(或在人为地进行晶核产生处理的区域)上与在籽晶周围横向生长的区域上完全不同。由于成为有源区域的结晶硅膜的结晶性的差异，不能可得到均一性良好的半导体器件。
因此，如上所述使用人为地控制晶界的技术时，必须在必要的结晶硅区域中在正确位置形成所要的半导体器件，而成为有源区域的硅膜的图样形成时的掩模对准步骤则是不可或缺。此掩模对准步骤通常是对以第1掩模形成的掩模对准记号进行其后的步骤中的掩模对准，但在利用上述技术时，第1掩模之目的在于使成为籽晶的结晶化区域选择性地生长。
兹说明例如日本专利公报特开平5-136048号所揭示之技术。首先，如图8(a)所示，在绝缘基板801形成非晶硅膜802，再于其上涂布光刻胶803，透过第1掩模使预定的部分曝光，藉以在选择性结晶化区域800上形成光刻胶开口803a。于此，在该公报之记载中系以喷涂Si粒子804的方法做产生结晶核的方法，但只要是能选择性地进行结晶化，则方法不论。
其后，如图8(b)所示地，除去光刻胶803，以加热处理使区域800的非晶硅膜先结晶化，形成做为籽晶的结晶硅区域802a。若继续加热，结晶从籽晶区域802a向横方向805生长，形成横方向结晶硅区域802b。其后，利用结晶硅膜形成做为器件的有源区域，以第1掩模形成图样的对准记号藉著上述籽晶区域802a及横向生长区域802b的边界线806得以容易辨认。因此，在下一步骤中依靠区域802a及区域802b的结晶性的差异所造成的细微浓淡差而进行对准，但难以正确地对准，批量生产时所必须的自动对准更是不可能。
用其他晶界控制方法上亦有相同问题，在日本专利公报特开昭64-57615号、特开平4-119633号、特开平6-29320号、特开平3-155124号或本案发明人等所发现的触媒元素选择添加法中亦成为制程之一大问题。
例如，以往方法中一般系以如图7A所示的对准记号进行掩模对准。在使用第1掩模进行选择性结晶化时，例如以第1掩模的对准记为记号700，并以该记号700的内部为开口部。若是，记号700内部成为选择性地结晶化的籽晶区域701，记号700的外部则反映籽晶区域701的周边部的结晶性在横方向结晶生长成为横方向结晶区域702。此状态相当于图7A的状态。其次，对于此第1掩模对准记号的图样700，以如图7B所示的配置，对准第2掩模的对准记号710，第1掩模的对准记号700由于系依靠其内侧的结晶硅区701与其外侧的结晶硅区域702的些微的结晶性差异而显现，故几乎没有颜色浓淡的差别，对准记号710很难与对准记号700对准。
本发明之目的在于提供可以用600℃以下的热处理形成结晶性比一般的固相成长法所到的结晶性还高的高品质结晶硅膜，且在各处理步骤中可以简单地进行掩模对准的生产性高的半导体器件及其制造方法。
本案之发明人等经过苦心研究之后，发现上述目的可以如下地达成。
在利用上述方法控制晶界时，必须有选择性地成长非晶硅膜的光刻步骤。但是，做为掩模层使用的光刻胶或金属膜当然在其后的结晶化热处理步骤前必须加以除去，故在使基板全面结晶化时，形成元件区域的图样时只能用结晶硅膜的籽晶结晶区域与横方向结晶生长区域的边界。此时系利用结晶性的差异而造成的浓淡进行对准，难以正确地对准。因此，在留下非晶硅区域的状态下，且形成足以形成元件的结晶硅区域的状态下，使之结晶化，利用非晶硅膜与结晶硅膜之明显的表面状态及光学特性之差异，在其边界上对准，而完成本发明。
非晶硅膜与结晶硅膜之间在光学性质上有明显的差异，例如非晶硅膜的折射率为4.0左右，而结晶硅膜为3.6～3.8左右。又，在表面形态上二者亦有差异。例如，非晶硅膜的表面的凹凸较使的再结晶化而形成的结晶硅元件膜的表面的少，平坦且光滑。因此，非晶硅膜与结晶硅膜之边界非常清楚而明显，将此边界线所定义的掩模对准记号用于掩膜对准可正确地对准位置，使批量生产所必须的光刻步骤中可自动对准。
本发明系著眼于上述各点而得。
(1)本发明的半导体器件包含：一具有绝缘表面的基板及形成于该基板的绝缘表面且由具有结晶硅膜所构成的有源区域。该有源区域形成于将非晶硅膜选择性地结晶化而得的结晶硅区域内，且利用该非晶硅区域与结晶硅区域的边界进行掩模对准以决定位置，而达成上述目的。
(2)本发明在上述半导体器件中，其结晶硅区域的构造中包含促进非晶硅膜的加热处理结晶化的触媒元素。
(3)在本发明中，上述触媒元素较佳为选自Ni、Co、Pd、Pt、Cu、Ag、Au、In、Al、P、As及Sb中的至少一种元素。
(4)本发明的半导体器件的制造方法包括下列步骤：在基板上形成非晶硅膜；使该非晶硅膜的一部分选择地结晶化；利用使该非晶硅膜选择性地结晶化而得的非晶硅区域与该非晶硅膜上未被结晶化的非晶硅膜区域的边界进行掩模对准；及根据该掩模对准使该非晶硅膜形成图样。
(5)本发明的半导体器件的制造方法包括下列步骤：在基板上形成非晶硅膜；在该步骤之前或后将促进该非晶硅膜的结晶化的触媒元素选择性地加入该非晶硅膜；藉加热使该非晶硅膜选择性地结晶化、同时在被选择性地加入该触媒元素的区域的周边上沿与基板表面大致平行的方向使结晶生长；利用位于与基板表面大致平行的方向上的结晶生长所形成的结晶硅区域的外周端上的该结晶硅区域与未结晶化的非晶硅区域的边界进行掩模对准；及根据该掩模对准使该非晶硅膜形成图样而形成有源区域。
(6)在本发明的半导体装置之制造方法中，上述触媒元素较佳为选自Ni、Co、Pd、Pt、Cu、Ag、Au、In、Al、P、As及Sb之中的至少一种元素。
(7)本发明又另一半导体装置的制造方法括下列步骤：在基板上形成非晶硅膜；使该非晶硅膜的被选择的区域经晶化、藉此形成由该被选择的结晶化区域与非晶硅区域的边界所定义的掩模对准记号；及用该掩模对准记号进和掩模对准。
(8)上述形成掩模对准记号的步骤包括：先使上述非晶硅膜的上述被选择的区域内的籽晶结晶区域结晶化，使结晶生长从该籽晶结晶区域向横方向进行，再使上述掩模对准记号之大小随结晶生长而长大的步骤。
(9)上述形成掩模对准的步骤包括：使第2掩模对准记号与上述掩模对准记号的位置一致的步骤，且该第2掩模对准记号由规律地排列的多个曲线和/或直线所构成。
(10)上述第2掩模对准记号由同心圆状排列的3个以上封闭曲线所构成。
(11)上述形成掩模对准记号的步骤包括：在上述非晶硅膜的上述籽晶结晶区域中选择性地加入促进非晶硅膜的结晶化的触媒元素的步骤。
(12)上述触媒元素较佳为选自Ni、Co、Pd、Pt、Cu、Ag、Au、In、Sn、Al、P、As及Sb中至少一种元素。
在本发明的半导体器件中，有源区域形成在使非晶硅膜选择性地结晶化而得的结晶硅区域中，且系利用非晶硅区域与结晶硅区域的边界进行掩模对准而决定位置，故决定上述有源区域的位置的基准为浓淡显然不同的非晶硅区域与结晶硅区域的边界部分，可简单并正确地决定有源区域的位置。
因此，本发明可去除半导体器件的特性劣化及特性不一致各种原因，可大幅提高大型半导体器件中特别重要的生产率。
又，在本发明之半导体器件中，结晶硅膜的构造中包含促进非晶硅膜的加热处理结晶化的触媒元素，因此藉非晶硅膜的结晶化而得的形成有有源区域的结晶硅膜具有比一般用固相生长法所得的结晶性更高的结晶性。此时，可以对高品质的结晶硅区域进行元件区域的自动对准，打开了利用晶界受控制的半导体膜进行半导体器件的批量生产化之道路。
在本发明的半导体装置的制造方法中，由于利用了使非晶硅膜选择性地结晶化的结晶硅区域与该非晶硅膜中未结晶化的非晶硅区域的边界而进行掩模对准，故根据具有浓淡显然相异的非晶硅区域与结晶硅区域的边界部分，正确且简单地形成被选择性地结晶化的非晶硅膜的图样。
又，在本发明的半导体器件的制造方法中，系选择性地藉加热使被加入触媒元素的非晶硅膜结晶化，同时在被选择性地加入该触媒元素的区域的周边上沿与基板表面大致平行的方向使结晶生长，再利用位于所形成的结晶硅区域的外周端上的该结晶硅区域与未结晶化区域的边界进行掩模对准，因此可藉600℃或更低的热处理形成结晶性高于以一般用固相生长法所得的结晶性的高品质结晶硅膜，而且可以简单地进行各处理步骤的掩模对准。
因此，上文的所说明的发明，可能有利于制备重复性高的半导体器件，使结晶硅膜的结晶性高于一般用固相生长法在600℃或更低的热处理温度下取得的结晶性，且在各步骤中容易进行掩模对准；也有利于制造这种半导体器件的方法。
本领域的一般技术人员，在参考附图阅读和理解下面的详细说明后，就会明白本发明的所有优点。
图1A及图1B为说明本发明第1实施例的半导体器件及其制造方法的平面图。
图2A到图2F为说明上述第1实施例的半导体器件的制造方法各步骤的剖面图。
图3A及图3B为说明本发明基本原理的平面图，显示具有圆形图样的第1掩模的对准记号，及具有圆形圆样的第2掩模的对准记号。
图4为说明本发明基本原理的平面图，显示具有多重同心圆图样的第2掩模对准记号。
图5A及图5B为说明本发明基本原理的平面图，显示具有线状图样的第1掩模的对准记号，及具有线状图样的第2掩模的对准记号。
图6为说明本发明基本原理平面图，显示具有条纹状图样的第2掩模对准记号。
图7A及图7B为说明以常规掩模对准法的平面图。
图8A及图8B为显示日本专利公报特开平5-136048号所记载的结晶生长方法的步骤的剖面图。
以下兹先说明本发明的基本原理。
本发明有2个重点。其一为在留下非晶硅区域的状态下停止选择性结晶化，另一为使用非晶硅区域与被选择性地结晶化的结晶硅域的边界进行下一步骤的掩模对准。
在本发明中，系例如使第1掩模的对准记号300具有如图3A所示的圆形图样300a。例如对准记号300内侧有开口，被选择性地结晶化的籽晶区域301位于其内侧。此时，反映籽晶区域301结晶性的横向结晶生长区域302位于对准记号300的周边上
若在生长途中使结晶化加热处理中断，则横方向结晶生长未达到的区域仍保留为非晶硅区域303。此时，如图3A所示，由于横向结晶304的生长反映了籽晶区域301(即对准记号300)的形状，结果使横向结晶生长区域302的形状与对准记号300成为为同心圆状。因此，在此阶段中第1掩模的对准记号300只是藉区域301与区域302的结晶性差异而加以辨认，非常不易识别，但对于其对准记号300，横向结晶生长区域302与非晶硅区域303的边界305互为同心圆，该边界305非常容易辩认。
因此。如图3B所示，可使第2掩模的对准记号310的形状做成与结晶性区域302及非晶硅区域303的边界305重叠的圆形310a，而正确地对准位置。此时必须预测横向结晶生长区域302的生长距离而设定圆形310a的直径。又，横向结晶生长区域302的生长距离不明时，可以将第2掩模对准记号310如图4所示般做成如树木的年轮般之多层同心圆31b1～31b所构成之多层同心圆图样31b。即，可以用适合生长距离(横向结晶生长区域302的大小)的对准记号310的同心圆图样31b对准位置而对应之。此时同心圆的圆心306与第1掩模的圆形对准图样的圆心一致。
又，在此系用圆形对准记号说明，但其他形状的对准记号只要在概念相同即完全没有问题可以使用。
例如，在使用具有图5所示的线状图样500a的对准记号500时，若以该记号500的内部为籽晶区域501，则在与线状对准记号垂直的方向上进行结晶生长504，形成横向结晶生长区域502。未结晶生长的区域则以非晶硅膜503的状态残留下来，此时亦如图5A所示，二者的边界505系反映对准记号500的形状而形成线状。
因此，如图5B所示，可以使第2对准掩模的对准记号510成为2条平行的线状图样510a，使之与边界505大致重叠而对准其位置，藉以正确地对准。
又，横向结晶生长区域502的生长距离不明时，可以将第2掩模对准记号510如图6所示般做成由数条平行线51b1～51bN所构成的条纹图样51b，再用对应于边界505的线51b进行位置之对准。此时构成第2掩模对准记号的线51b1～51bN相对于第1掩模的线状对准记号的中心线506成线性对称而配置。
本案发明人所发现的将微量镍、钯及铅等金属元素选择性地加入非晶硅膜中并加热之以进行横向结晶生长的方法与其他方法相较之下，可以低温(580℃以下)进行结晶化，且可以用短时间的加热处理完成必要的结晶化，为一非常有效的方法。
即，在使用便宜的玻璃基板时，在结晶化的加热处理步骤中基板会有缩小、弯曲等问题。例如，常用于有源矩阵型液晶显示装置的康宁7059(康宁公司之商品编号)玻璃的玻璃变形点为590℃，若要考虑基板的大面积化，加热到该温度以上则会产生问题。对此，若用以往的固相结晶法，则至少要在600℃的加热温度下热处理20小时以上(视原料a-Si膜的成膜法或条件而定)。例如在日本专利公报特开平5-136048号所揭示的技术中，系以650℃以上的加热温度进行热处理。
但是，在本案发明人等所发现的以触媒元素进行的结晶化法中，半导体膜中的触媒元素的浓度差异极大。因此，触媒元素的加入区系包含在元件的形成区域内的形态时(例如形成TFT(薄膜晶体管)时)，若该加入区包含于沟道形成区域中，则不止因结晶性差异会造成特性的不均一，还会产生高浓度的触媒元素所造成的泄漏电流增加使TFT特性劣化等问题。因此，若利用藉上述触媒元素进行选择性结晶化的技术，则必须比其他晶界控制法更正确地被选择性结晶化的硅膜上对准元件区域，故而本发明的使用特具功效。
现参考附图说明本发明的实施例。
实施例1
图1A及图1B为说明本发明的一个实施例所制得的薄膜晶体管及其制造方法的平面图。图2为对应于图1A的A-A′线部分的剖面图。图2A到图2B显示本实施例的TFT的制造方法的步骤。
在图中，100为具有N型薄膜电晶体(TFT)10的半导体器件，该TFT 10系隔著氧化硅膜等绝缘性底膜102而形成于玻璃基板101上。在该绝缘性底膜102之上，形成有构成上述TFT的岛状结晶硅膜103i。此结晶硅膜103i的中央部分为沟道区域110，且两侧部分为源极、漏极区域111、112。在该沟道区域110上，隔著栅极绝缘膜107设置有铝栅极108。栅极108的表面上覆盖氧化物层109。上述TFT 10在其整个表面上被层间绝缘膜113所覆盖，在对应该绝缘膜113的源极、漏极区域111、112的部分上形成接触孔113a。上述源极、漏极区域111、112通过此接触孔113a与电极配线114、115连接。
在此实施例中，上述结晶硅膜103i系从其附近的结晶硅区域103a向与基板表面平行之方向进行结晶生长而形成的横向结晶区域103b的一部分，利用该横向结晶区域103b与未结晶化的非晶硅区域103c的边界进行掩模对准而决定位置。该结晶硅区域103a及横向结晶区域103b包含促进非晶硅膜的加热处理结晶化的触媒元素(Ni)，此膜中的晶粒几乎都是单晶状态的针状晶体或柱状晶体。
此实施例中的TFT 10除了可当做有源矩阵型液晶显示装置的驱动电路或像素部分的构成元件使用外，亦可当做此等电路或像素部分的同一基板上所装载的CPU的构成元件。又，TFT的应用范围不限于液晶显示装置，当然可利用于所谓的薄膜集成电路上。
其次说明其制造方法。
首先，在玻璃基板101上以例如溅射法形成厚200nm左右的氧化硅底膜102。此氧化膜系为了防止杂质从玻璃基板扩散出来而设。其次以减压CVD法或等离子CVD法形成厚25～100nm、例如80nm的本征(I型)非晶硅膜(a-Si膜)103。
其次，形成由氧化硅膜或氮化硅膜等所构成的掩模104。在此掩模104的开口104a内，暴露出狭缝状的a-Si膜103。即，若从上面看图2A的状态，则如图1A般a-Si膜103在区域100a中以狭缝状露出，其他部分则仍被遮盖。
在本例中，如图1A所示，将源极、漏极区域111、112排列在横向结晶生长的方向106上而制作TFT 10，但即使如图1B般将源极、漏极区域111、112排列在与上述方向106垂直的方向亦可毫无问题地制作TFT。
在形成上述掩模104之后，如图2B般，将例如醋酸镍或硝酸镍等镍盐之水溶液105涂布在基板全面，其后以旋涂器使其均一地干燥。此时水溶液中的镍浓度以10～200ppm为适当，较佳为100ppm。在区域100a的部分中，所析出的Ni离子与a-Si膜103接触，在区域100a的部分上选择性地进行镍之微量添加。在本实施例中，系用镍做为促进结晶化的触媒元素，此外亦可以用钻、钯、铂、银、金、铟、锡、铝、磷、砷或锑达到相同的效果。又，除了可用上述之方法添加触媒元素之外，亦可用形成镍薄膜(由于极薄，故难以做为膜观察之)的方法、离子掺杂(ion-doping)法或其他方法。
其次，于氢还原气氛下(氢之分压较佳为0.1～1气压)或惰性气氛(大气压)下以520～580℃之加热温度退火数小时到数十小时(例如在500℃下退火16小时)而使之结晶化。
此时，在微量添加镍的区域100a中，在垂直于基板101的方向上发生硅膜103的结晶化，形成做为籽晶的结晶硅区域103a。在区域100a的周边区域中，如图2c的箭头106所示般，结晶从区域100a向模向(平行于基板的方向)生长，形成模向结晶生长后的结晶硅区域103b。除此之外的非晶硅膜区域仍然做为非晶硅膜103c残留下来。又，上述结晶生长时，箭头106所示的平行于基板的方向上结晶生长距离约80μm。
其后，除去掩模104，藉上述硅膜的图样形成除去不要的部分的结晶硅膜103以进行各TFT间分离，其后形成做为TFT有源区域(源极、漏极区域及沟道区域)的结晶硅膜103i(图2D)。
在此图样形成步骤中，系用上述本发明的基本原理说明中所举的图3A、3B与图4或图5A、5B与图6所示形状的对准记号或形状与其类似的对准记号，以上述之方法进行掩模对准。
即，在以往，系利用结晶硅膜的籽晶区域103a与横向生长区域103b的边界进行掩模对准，再进行光刻步骤以完成上述各TFT间分离。在本实例中则是利用在横向上结晶生长的结晶硅区域103b与非晶硅区域103c的边界101a进行掩模对准，再进行光刻步骤以完成各TFT间分离。因此，可以正确地进行掩模对准。也因此，可以在结晶性较籽晶区域103a佳、且触媒元素的浓度较低的由横向结晶生长所造成的结晶硅膜103b上，以良好的控制性形成半导体器件，并可以降低各TFT特性劣化或特性不均一等不稳定的因素，而制造特性稳定的TFT元件。
其次，为覆盖上述做为有源区域的结晶硅膜103i，在其上形成厚20～150nm(于此为100nm)的氧化硅膜，做为栅极绝缘膜107。形成氧化硅膜时，在此系以TEOS(四乙基原硅酸盐)为原料，与氧气一起在150～600℃、较佳300～450℃的基板温度下以RF等离子CVD法分解和淀积之。又，上述氧化碳膜亦可以TEOS为原料与臭氧一起用减压CVD法或常压CVD法在350～600℃、较佳400～550℃的基板温度下形成。成膜后，为了提高栅极缘膜本身的整体特性及结晶硅膜/栅极绝缘膜的界面特性，在惰性气体气氛中以400～600℃的温度进行退火30～60分钟。
接著，以溅射法形成厚400～800nm、例如600nm的铝。其后，使铝形成图样，而形成栅电极108。又，对该铝电极的表面进行阳极氧化，在表面上形成氧化物层109(图2E)。于此，阳极氧化系在含1～5％酒石酸的乙二醇溶液中进行。先在恒定电流下将电压提高到220V，在该状态下保持1小时而结束处理。所得到的氧化物层109的厚度为200nm。又，此氧化物层109的厚度在其后的离子掺杂过程中成为偏移栅极区域的长度，故可以在该阳极氧化步骤中决定偏移栅区域的长度。
其次，以栅极108及其周围的氧化物层109为掩模藉离子掺杂法在有源区域中注入杂质(磷)。用氢化磷(PH3)做为掺杂气体，加速电压为60～90kV(例如80kV)，剂量为1×1015～8×1015cm-2(例如2×1015cm-2)。藉此步骤，掺杂质的区域111、112其后成为TFT的源极、漏极区域，被栅电极108及其周围的氧化物层109所遮蔽而未注入杂质的区域110则在其后成为TFT 10的沟道区域。
其后，如图2E所示般，藉激光的照射进行退火，在进行离子注入后的杂质的有源区的同时，改善在上述杂质注入步骤中结晶性劣化部分的结晶性。此时，所使用的激光为XeCl激元激光(波长308nm，脉宽40nsec)，以150～400mJ/cm2(较佳为200～250mJ/cm2)的能量密度照射。如此形成的N型杂质(磷)区域111、112的薄层电阻为200～800Ω/□。
接著，形成厚600nm左右的氧化硅膜或氮化硅膜做为层间绝缘膜113。在使用氧化硅膜时，若以TEOS为原料，与氧气一起用等离子CVD法或臭气一起用减压CVD法或常压CVD法形成，可以得到阶梯覆盖性良好的层间绝缘膜。又，若用以SiH4及NH3为原料气体而进行的等离子CVD法所形成之氮化硅膜，则可将氢原子供给到有源区域/栅极绝缘膜的界面，使悬空键终止，可以有利于抑制TFT特性的劣化。
其次，在层间绝缘膜113上形成接触孔113a，以金属材料(例如氮化钛与铝之双层膜)形成TFT的电极配线114、115。最后在1大气压的氢气氛中350℃下进行30分钟退火，完成图2F所示的TFT 10。
将本TFT做为像素电极的开关元件使用时，系将电极114及115中之一连接到由ITO等透明导电膜所构成的像素电极，再从另一个电极输入信号。又，将本TFT用于薄膜集成电路时，系在栅电极108上亦形成接触孔，再装设必要的配线。在此实施例中所制作的NTFT具有80～120cm2/Vs的场效应迁移率及2～3V的阈值电压的良好特性。
在上述本发明的实施例中，系利用将非晶硅膜103选择性地结晶而得的结晶硅区域103b与该非晶硅膜103的未结晶化部分的非晶硅区域103c的边界101a进行掩模对准，因此被选择性地结晶化的非晶硅膜的图样形成可以以浓淡显然相异的非晶硅区域103c与结晶硅区域103b的边界部分为基准正确而简单地进行。
因此，本发明可以几乎完全消除使半导体器件的特性劣化及特性不均一的各种原因，可以大幅地提高大型半导体器件中特别重要的生产率。又，可以对高品质结晶硅区域103b进行有源区域103i的自动对准，使得晶界受控制的半导体膜的半导体器件可以大量生产。
又，由于本发明系将加入触媒元素后的非晶硅膜103藉加热予以选择性地结晶化，而在被选择性地导入该触驱动元素的区域103a的周边部上于大致平行于基板表面的方向上进行结晶生长以形成结晶硅区域103b，故可以用600℃以下的热处理形成结晶性比一般用固相生长法所到的结晶性还高的高品质结晶硅膜，且在各处理步骤中可以简单地进行掩模对准。
以上具体地说明了本发明的实施例，但本发明不限于上述实施例，根据本发明的技术思想可以有各种变化。例如日本专利公报特开昭64-57615号、特开平4-119633号、特开平6-29320号、特开平3-155124号、或特开平5-136048号公报所建议的用激射光照射或Si+离子注入等形成籽晶区域，再用加热处理使之结晶化时，或是使用其他晶界控制技术时，均可利用本发明进行准确的掩模对准，在所要的结晶硅区域中控制性良好地制作半导体器件。
又，本发明除了可应用于液晶显示用有源矩阵型基板外，亦可应用于例如密接型图像传感器、单片式驱动器型热头(thermal head)、以有机物EL(电致发光)元件作发光元件的单片式驱动器型光写入元件或显示元件、三维IC等。在此，有机物EL为以有机物材料为发光材料的场致发光元件。
利用本发明可以实现此等元件的高速、高解像度等的高性能。再者，本发明不只可应用于上述实施例中所说明的MOS晶体管，更可应用于以结晶性半导体为元件材料的二极管或静电感应晶体管等范围广泛的半导体制程。
如上所述，本发明系利用使非晶硅膜选择性地结晶化的结晶硅区域与该非晶硅膜中未结晶化的非晶硅膜区域的边界而进行掩模对准，故可根据用浓淡显然相异的非晶硅区域与结晶硅区域的边界部分，正确且简单地进行被选择性地结晶化的非晶硅膜的图样形成。
因此，本发明可以消除引起半导体器件的特性劣化及特性不均一的各种原因，可以大幅地提高大型半导体器件中特别重要的生产率。又，可以对高品质结晶硅区域进行有源区域的自动对准，可以大量生产具有结晶粒界受控制的半导体膜的半导体器件。
又，由于本发明系将加入触媒元素后的非晶硅膜藉加热予以选择性地结晶化，而在被选择性地导入该触媒元素的区域的周边部上于大致平行于基板表面的方向上进行结晶生长以形成结晶硅区域，故可以用600℃以下之热处理形成结晶性比一般用固相生长法所到的结晶性还高的高品质结晶硅膜，且在各处理步骤中可以简单地进行掩模对准。
如上所述，本发明可以用较低的制造成本大量生产高性能的大型半导体器件。
在不偏离本发明的范围和精神下，本领域的一般技术人员可以且容易作出其他变型。因此，不应将所附的权利要求范围限制于这里所提出的说明，两应广泛地解释权利要求书。

Claims (12)

1.一种半导体器件，包括：一具有绝缘表面的基板及形成于该基板的绝缘性表面且由具有结晶硅膜所构成的有源区域，其特征在于，有源区域系形成于将非晶硅膜选择性地结晶化而得的结晶硅区域内，且利用该非晶硅区域与结晶硅区域的边界进行掩模对准以决定其位置。
2.根据权利要求1的半导体器件，其特征在于，该结晶硅区域包含促进非晶硅膜的加热处理结晶化的触媒元素。
3.根据权利要求2的半导体器件，其特征在于，该触媒元素系选自Ni、Co、Pd、Pt、Cu、Ag、Au、In、Sn、Al、P、As及Sb中的至少一种元素。
4.一种半导体器件的制造方法，包括下列步骤：
在基板上形成非晶硅膜；
使该非晶硅膜的一部分选择性地结晶化；
利用使该非晶硅膜选择性地结晶化而得的非晶硅区域与该非晶硅膜上未被结晶化的非晶硅区域的边界进行掩模对准；及
根据该掩模对准使该非晶硅膜形成图样。
5.一种半导体器件的制造方法，包括下列步骤：
在基板上形成非晶硅膜；
在该步骤之前或后将促进该非晶硅膜结晶化的触媒元素选择性地加入该非晶硅膜；
藉加热使该非晶硅膜选择性地结晶化、同时在被选择性地加入该触媒元素的区域的周边上沿与基板表面大致平行的方向结晶生长；
利用位于与基板表面大致平行的方向上结晶生长所形成的结晶硅区域的外周端上的该结晶硅区域与未结晶化的非晶硅区域的边界进行掩模对准；及
根据该掩模对准使该非晶硅膜形成图样而形成有源区域。
6.根据权利要求5的半导体器件的制造方法，其特征在于，该触媒元素系选自Ni、Co、Pd、Pt、Cu、Ag、Au、In、Sn、Al、P、As及Sb中的至少一种元素。
7.一种半导体器件的制造方法，包括下列步骤：
在基板上形成非晶硅膜；
使该非晶硅膜的被选择的区域结晶化；
藉此形成由该被选择的结晶化区域与非晶硅区域的边界所定义的掩模对准记号；及
用该掩模对准记号进行掩模对准。
8.根据权利要求7的半导体器件的制造方法，其特征在于，该形成掩模对准记号的步骤包含先使该非晶硅膜的该被选择的区域内的籽晶结晶区域结晶化，使结晶生长从该籽晶结晶区域向横向进行，再使该掩模对准记号的大小随结晶生长而长大。
9.根据权利要求8的半导体器件的制造方法，其特征在于，该形成掩模对准的步骤包含使第2掩模对准记号与该掩模对准记号的位置一致的步骤，且该第2掩模对准记号由规律地排列的多个曲线和/或直线所构成。
10.根据权利要求9的半导体器件的制造方法，其特征在于，该第2掩模对准记号由同心圆状排列的3个以上封闭曲线所构成。
11.根据权利要求8的半导体器件的制造方法，其特征在于，该形成掩模对准记号的步骤包含在该非晶硅膜的该籽晶结晶区域中选择性地加入促进非晶硅膜的结晶化的触媒元素的步骤。
12.根据权利要求11的半导体器件的制造方法，其特征在于，该触媒元素为选自Ni、Co、Pd、Pt、Cu、Ag、Au、In、Sn、Al、P、As及Sb中的至少一种元素。
CN95109227A 1994-08-25 1995-08-04 半导体器件及其制造方法 Expired - Fee Related CN1043103C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP6200603A JP3072005B2 (ja) 1994-08-25 1994-08-25 半導体装置及びその製造方法
JP200603/94 1994-08-25

Publications (2)

Publication Number Publication Date
CN1120739A true CN1120739A (zh) 1996-04-17
CN1043103C CN1043103C (zh) 1999-04-21

Family

ID=16427115

Family Applications (1)

Application Number Title Priority Date Filing Date
CN95109227A Expired - Fee Related CN1043103C (zh) 1994-08-25 1995-08-04 半导体器件及其制造方法

Country Status (5)

Country Link
US (1) US5710050A (zh)
JP (1) JP3072005B2 (zh)
KR (1) KR0171235B1 (zh)
CN (1) CN1043103C (zh)
TW (1) TW267257B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100356506C (zh) * 2002-12-30 2007-12-19 Lg.菲利浦Lcd株式会社 结晶掩模、非晶硅结晶方法及利用其制造阵列基板的方法
CN100394548C (zh) * 2004-11-25 2008-06-11 友达光电股份有限公司 制造多晶硅层的方法及其光罩

Families Citing this family (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6884698B1 (en) * 1994-02-23 2005-04-26 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device with crystallization of amorphous silicon
US6555449B1 (en) * 1996-05-28 2003-04-29 Trustees Of Columbia University In The City Of New York Methods for producing uniform large-grained and grain boundary location manipulated polycrystalline thin film semiconductors using sequential lateral solidfication
US6114216A (en) * 1996-11-13 2000-09-05 Applied Materials, Inc. Methods for shallow trench isolation
WO1998057372A1 (en) * 1997-06-10 1998-12-17 The Board Of Trustees Of The Leland Stanford Junior University LATERALLY CRYSTALLIZED TFTs AND METHODS FOR MAKING LATERALLY CRYSTALLIZED TFTs
JP4318768B2 (ja) * 1997-07-23 2009-08-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6294219B1 (en) * 1998-03-03 2001-09-25 Applied Komatsu Technology, Inc. Method of annealing large area glass substrates
US5919714A (en) * 1998-05-06 1999-07-06 Taiwan Semiconductor Manufacturing Company, Ltd. Segmented box-in-box for improving back end overlay measurement
US6437403B1 (en) * 1999-01-18 2002-08-20 Sony Corporation Semiconductor device
US6830993B1 (en) * 2000-03-21 2004-12-14 The Trustees Of Columbia University In The City Of New York Surface planarization of thin silicon films during and after processing by the sequential lateral solidification method
US6737672B2 (en) 2000-08-25 2004-05-18 Fujitsu Limited Semiconductor device, manufacturing method thereof, and semiconductor manufacturing apparatus
EP1259985A2 (en) 2000-10-10 2002-11-27 The Trustees Of Columbia University In The City Of New York Method and apparatus for processing thin metal layers
US6426246B1 (en) * 2001-02-21 2002-07-30 United Microelectronics Corp. Method for forming thin film transistor with lateral crystallization
SG179310A1 (en) 2001-02-28 2012-04-27 Semiconductor Energy Lab Semiconductor device and manufacturing method thereof
JP2004063478A (ja) * 2002-04-11 2004-02-26 Fumimasa Yo 薄膜トランジスタ及びその製造方法
AU2003258289A1 (en) * 2002-08-19 2004-03-03 The Trustees Of Columbia University In The City Of New York A single-shot semiconductor processing system and method having various irradiation patterns
KR101131040B1 (ko) 2002-08-19 2012-03-30 더 트러스티스 오브 콜롬비아 유니버시티 인 더 시티 오브 뉴욕 에지 영역을 최소화하도록 기판 상의 박막 영역을 레이저결정화 처리하는 방법 및 시스템, 그리고 그러한 박막 영역의 구조
TW575926B (en) * 2002-11-28 2004-02-11 Au Optronics Corp Method of forming polysilicon layer and manufacturing method of polysilicon thin film transistor using the same
US7341928B2 (en) * 2003-02-19 2008-03-11 The Trustees Of Columbia University In The City Of New York System and process for processing a plurality of semiconductor thin films which are crystallized using sequential lateral solidification techniques
KR100611218B1 (ko) * 2003-02-25 2006-08-09 삼성에스디아이 주식회사 박막 트랜지스터의 제조 방법
TWI359441B (en) * 2003-09-16 2012-03-01 Univ Columbia Processes and systems for laser crystallization pr
WO2005029546A2 (en) * 2003-09-16 2005-03-31 The Trustees Of Columbia University In The City Of New York Method and system for providing a continuous motion sequential lateral solidification for reducing or eliminating artifacts, and a mask for facilitating such artifact reduction/elimination
US7318866B2 (en) * 2003-09-16 2008-01-15 The Trustees Of Columbia University In The City Of New York Systems and methods for inducing crystallization of thin films using multiple optical paths
US7164152B2 (en) * 2003-09-16 2007-01-16 The Trustees Of Columbia University In The City Of New York Laser-irradiated thin films having variable thickness
TWI351713B (en) * 2003-09-16 2011-11-01 Univ Columbia Method and system for providing a single-scan, con
WO2005029547A2 (en) * 2003-09-16 2005-03-31 The Trustees Of Columbia University In The City Of New York Enhancing the width of polycrystalline grains with mask
US7364952B2 (en) * 2003-09-16 2008-04-29 The Trustees Of Columbia University In The City Of New York Systems and methods for processing thin films
WO2005034193A2 (en) 2003-09-19 2005-04-14 The Trustees Of Columbia University In The City Ofnew York Single scan irradiation for crystallization of thin films
KR100652056B1 (ko) * 2003-12-24 2006-12-01 엘지.필립스 엘시디 주식회사 스테이지, 실리콘 결정화 장치, 및 이를 이용한 결정화 방법
US7645337B2 (en) * 2004-11-18 2010-01-12 The Trustees Of Columbia University In The City Of New York Systems and methods for creating crystallographic-orientation controlled poly-silicon films
US8221544B2 (en) 2005-04-06 2012-07-17 The Trustees Of Columbia University In The City Of New York Line scan sequential lateral solidification of thin films
US20090218577A1 (en) * 2005-08-16 2009-09-03 Im James S High throughput crystallization of thin films
CN101617069B (zh) * 2005-12-05 2012-05-23 纽约市哥伦比亚大学理事会 处理膜的系统和方法以及薄膜
KR100788551B1 (ko) * 2006-12-29 2007-12-26 삼성에스디아이 주식회사 유기 전계 발광 표시 장치 및 그 제조 방법
KR100788545B1 (ko) * 2006-12-29 2007-12-26 삼성에스디아이 주식회사 유기 전계 발광 표시 장치 및 그 제조 방법
TW200942935A (en) 2007-09-21 2009-10-16 Univ Columbia Collections of laterally crystallized semiconductor islands for use in thin film transistors and systems and methods for making same
KR20100074179A (ko) 2007-09-25 2010-07-01 더 트러스티이스 오브 콜롬비아 유니버시티 인 더 시티 오브 뉴욕 측방향으로 결정화된 박막상에 제조된 박막 트랜지스터 장치에 높은 균일성을 생산하기 위한 방법
WO2009067688A1 (en) 2007-11-21 2009-05-28 The Trustees Of Columbia University In The City Of New York Systems and methods for preparing epitaxially textured polycrystalline films
US8012861B2 (en) 2007-11-21 2011-09-06 The Trustees Of Columbia University In The City Of New York Systems and methods for preparing epitaxially textured polycrystalline films
CN103354204A (zh) * 2007-11-21 2013-10-16 纽约市哥伦比亚大学理事会 用于制备外延纹理厚膜的系统和方法
US20110175099A1 (en) * 2008-02-29 2011-07-21 The Trustees Of Columbia University In The City Of New York Lithographic method of making uniform crystalline si films
WO2009111340A2 (en) * 2008-02-29 2009-09-11 The Trustees Of Columbia University In The City Of New York Flash lamp annealing crystallization for large area thin films
CN101971293B (zh) * 2008-02-29 2014-04-16 纽约市哥伦比亚大学理事会 用于薄膜的闪光灯退火
JP2012508985A (ja) 2008-11-14 2012-04-12 ザ トラスティーズ オブ コロンビア ユニヴァーシティ イン ザ シティ オブ ニューヨーク 薄膜の結晶化のためのシステムおよび方法
US8440581B2 (en) 2009-11-24 2013-05-14 The Trustees Of Columbia University In The City Of New York Systems and methods for non-periodic pulse sequential lateral solidification
US9087696B2 (en) 2009-11-03 2015-07-21 The Trustees Of Columbia University In The City Of New York Systems and methods for non-periodic pulse partial melt film processing
US9646831B2 (en) 2009-11-03 2017-05-09 The Trustees Of Columbia University In The City Of New York Advanced excimer laser annealing for thin films
US9136223B2 (en) * 2013-07-26 2015-09-15 Globalfoundries Inc. Forming alignment mark and resulting mark
US9263464B2 (en) * 2014-05-05 2016-02-16 International Business Machines Corporation Field effect transistors including contoured channels and planar channels

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4450041A (en) * 1982-06-21 1984-05-22 The United States Of America As Represented By The Secretary Of The Navy Chemical etching of transformed structures
JPS59119833A (ja) * 1982-12-27 1984-07-11 Fujitsu Ltd 半導体装置の製造方法
US4534804A (en) * 1984-06-14 1985-08-13 International Business Machines Corporation Laser process for forming identically positioned alignment marks on the opposite sides of a semiconductor wafer
DE3524176A1 (de) * 1985-07-05 1987-01-15 Max Planck Gesellschaft Lichtmaske und verfahren fuer ihre herstellung
US4732867A (en) * 1986-11-03 1988-03-22 General Electric Company Method of forming alignment marks in sapphire
US5260235A (en) * 1988-05-26 1993-11-09 Lasa Industries, Inc. Method of making laser generated I. C. pattern for masking
US4897150A (en) * 1988-06-29 1990-01-30 Lasa Industries, Inc. Method of direct write desposition of a conductor on a semiconductor
JPH0236523A (ja) * 1988-07-27 1990-02-06 Oki Electric Ind Co Ltd ウエハアライメントマーク及びその形成方法
GB2226182A (en) * 1988-12-14 1990-06-20 Philips Electronic Associated Semiconductor device manufacture with laser-induced chemical etching
JP2695488B2 (ja) * 1989-10-09 1997-12-24 キヤノン株式会社 結晶の成長方法
JP2662058B2 (ja) * 1989-11-14 1997-10-08 日本板硝子株式会社 半導体膜の製造方法
US5147826A (en) * 1990-08-06 1992-09-15 The Pennsylvania Research Corporation Low temperature crystallization and pattering of amorphous silicon films
JPH04119633A (ja) * 1990-09-11 1992-04-21 Fuji Xerox Co Ltd 薄膜半導体装置の製造方法
JPH05136048A (ja) * 1991-11-13 1993-06-01 Fujitsu Ltd 半導体装置の製造方法
JP3182893B2 (ja) * 1992-07-10 2001-07-03 ソニー株式会社 薄膜トランジスタの製造方法
MY109592A (en) * 1992-11-16 1997-03-31 Tokyo Electron Ltd Method and apparatus for manufacturing a liquid crystal display substrate, and apparatus and method for evaluating semiconductor crystals.
JPH06177035A (ja) * 1992-12-07 1994-06-24 Sony Corp 薄膜半導体装置の製造方法
JP3240719B2 (ja) * 1992-12-10 2001-12-25 ソニー株式会社 半導体薄膜結晶の成長方法
JPH06244103A (ja) * 1993-02-15 1994-09-02 Semiconductor Energy Lab Co Ltd 半導体の製造方法
JP3562588B2 (ja) * 1993-02-15 2004-09-08 株式会社半導体エネルギー研究所 半導体装置の製造方法
TW241377B (zh) * 1993-03-12 1995-02-21 Semiconductor Energy Res Co Ltd
TW357415B (en) * 1993-07-27 1999-05-01 Semiconductor Engrgy Lab Semiconductor device and process for fabricating the same
JP3464285B2 (ja) * 1994-08-26 2003-11-05 株式会社半導体エネルギー研究所 半導体装置の作製方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100356506C (zh) * 2002-12-30 2007-12-19 Lg.菲利浦Lcd株式会社 结晶掩模、非晶硅结晶方法及利用其制造阵列基板的方法
CN100394548C (zh) * 2004-11-25 2008-06-11 友达光电股份有限公司 制造多晶硅层的方法及其光罩

Also Published As

Publication number Publication date
JP3072005B2 (ja) 2000-07-31
JPH0864831A (ja) 1996-03-08
US5710050A (en) 1998-01-20
TW267257B (en) 1996-01-01
CN1043103C (zh) 1999-04-21
KR0171235B1 (ko) 1999-03-30

Similar Documents

Publication Publication Date Title
CN1043103C (zh) 半导体器件及其制造方法
CN1051877C (zh) 半导体器件及其制造方法
CN1156913C (zh) 用于电子光学器件的半导体电路及其制造方法
CN1039464C (zh) 半导体器件及其制造方法
CN1045688C (zh) 半导体薄膜及使用这种薄膜的半导体器件的制造方法
CN1197164C (zh) 具有薄膜晶体管的器件
CN1091953C (zh) 半导体器件
CN1160759C (zh) 半导体器件及其制造方法
CN1052115C (zh) 半导体器件
CN1052571C (zh) 半导体器件及其制造方法
CN1078014C (zh) 半导体器件及其制造方法
CN1043703C (zh) 半导体器件、其生产方法及其在液晶显示器的应用
CN1218404C (zh) 半导体器件
CN1109211A (zh) 一种制造半导体器件的方法
CN1051640C (zh) 半导体器件及其制造方法
CN1055791C (zh) 结晶硅膜、半导体器件及其制造方法
CN1159658A (zh) 半导体电路、半导体器件及其制造方法

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 19990421

Termination date: 20130804