KR100611218B1 - 박막 트랜지스터의 제조 방법 - Google Patents

박막 트랜지스터의 제조 방법 Download PDF

Info

Publication number
KR100611218B1
KR100611218B1 KR1020030011787A KR20030011787A KR100611218B1 KR 100611218 B1 KR100611218 B1 KR 100611218B1 KR 1020030011787 A KR1020030011787 A KR 1020030011787A KR 20030011787 A KR20030011787 A KR 20030011787A KR 100611218 B1 KR100611218 B1 KR 100611218B1
Authority
KR
South Korea
Prior art keywords
thin film
film transistor
alignment mark
amorphous silicon
active layer
Prior art date
Application number
KR1020030011787A
Other languages
English (en)
Other versions
KR20040076441A (ko
Inventor
강태욱
정창용
유경진
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020030011787A priority Critical patent/KR100611218B1/ko
Publication of KR20040076441A publication Critical patent/KR20040076441A/ko
Application granted granted Critical
Publication of KR100611218B1 publication Critical patent/KR100611218B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686—Pulsed laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor

Abstract

본 발명은 얼라인 마크(align mark)를 사용하여 디스플레이 장치의 다결정 실리콘 박막 트랜지스터의 제조 방법에 관한 것으로, 유리 기판 상에 비정질 실리콘막을 증착하는 단계와; 상기 비정질 실리콘막을 식각하여 얼라인 마크와 활성층 패턴을 형성하는 단계와; 상기 얼라인 마크를 이용하여 기판을 결정화 장비와 정렬하는 단계와; 상기 얼라인 마크를 기준으로 하여 상기 활성층 패턴을 다결정 실리콘막으로 결정화하는 단계를 포함하는 것을 특징으로 하는 박막 트랜지스터의 제조 방법.를 포함하는 박막 트랜지스터의 제조 방법을 제공하는 것을 특징으로 한다.
align mark, ELA, TFT

Description

박막 트랜지스터의 제조 방법{method of fabricating thin film transistor}
도 1 및 도 2는 본 발명의 실시예에 따른 다결정 실리콘 박막 트랜지스터의 제조 방법을 설명하기 위한 도면
도 3 및 도 4a 내지 도 4b는 본 발명의 또 다른 실시예에 따른 다결정 실리콘 박막 트랜지스터의 제조 방법을 설명하기 위한 도면
(도면의 주요 부위에 대한 부호의 설명)
100, 300; 유리 기판 110, 310; 버퍼 레이어
125, 325; 활성층 200, 400; 얼라인 마크
본 발명은 박막 트랜지스터의 제조 방법에 관한 것으로, 더욱 상세하게는 얼라인 마크(align mark)를 사용하여 디스 플레이 장치의 다결정 실리콘 박막 트랜지스터의 제조 방법에 관한 것이다.
다결정 실리콘 박막 트랜지스터에서 사용하는 종래의 ELA(Excimer Laser Annealing) 결정화 방법은 다양한 방법으로 제작된 비정질 실리콘에 엑시머 레이저(Excimer Laser)를 일정한 피치(pitch)로 스캔(scan)하여 결정화하는 방법으 로서, 줄무늬 형상이 존재한다. 종래에는 ELA 결정화 방법을 이용하여 비정질 실리콘을 결정화할 때, 기판의 얼라인(align)을 수행하지 않고 다결정 실리콘을 제작하기 때문에 활성층 패턴 형성 시에 디스플레이 장치의 각 화소 박막 트랜지스터의 채널 영역에 일정한 모양의 ELA 줄무늬가 걸리지 않아 박막 트랜지스터 특성 변동의 원인이 될 수 있다.
본 발명의 목적은 상기한 종래 기술의 문제점을 해결하기 위한 것으로, 실리콘막의 얼라인 마크(align mark)를 이용하여 디스플레이 장치의 각각의 박막 트랜지스터의 채널부에 일정한 ELA 줄무늬가 존재하도록 비정질 실리콘막을 결정화시켜 줌으로써, 박막 트랜지스터의 특성을 일정하게 할 수 있는 박막 트랜지스터의 제조 방법을 제공하는 데 그 목적이 있다.
상기한 목적을 달성하기 위한 본 발명은 유리 기판 상에 비정질 실리콘막을 증착하는 단계와; 상기 비정질 실리콘막을 식각하여 얼라인 마크와 활성층 패턴을 형성하는 단계와; 상기 얼라인 마크를 이용하여 기판을 결정화 장비와 정렬하는 단계와; 상기 얼라인 마크를 기준으로 하여 상기 활성층 패턴을 다결정 실리콘막으로 결정화하는 단계를 포함하는 것을 특징으로 하는 박막 트랜지스터의 제조 방법.를 포함하는 박막 트랜지스터의 제조 방법을 제공하는 것을 특징으로 한다.
삭제
이하, 본 발명을 보다 구체적으로 설명하기 위하여 본 발명에 따른 바람직한 실시예를 첨부된 도면을 참조하여 보다 상세하게 설명한다.
도 1 및 도 2는 본 발명의 실시예에 따른 다결정 실리콘 박막 트랜지스터의 제조 방법을 설명하기 위한 도면으로서, 도1은 도 2의 하나의 활성층(125)에 대해서만 단면 구조를 도시한 것이다.
도 1 및 도 2을 참조하면, 유리 기판(100) 상에 상기 유리 기판(100)으로부터 금속 이온 등의 불순물이 확산되어 다결정 실리콘의 활성층에 침투되는 것을 방지하기 위한 버퍼 레이어(110, buffer layer; diffusion barrier)를 증착한다. 그런 다음, 상기 버퍼 레이어(110) 상에 비정질 실리콘막(amorphous Si)을 증착한다. 상기 버퍼 레이어(110)와 비정질 실리콘막은 PECVD, LPCVD, 스퍼터링(sputtering) 등의 방법을 통해 증착한다. 그리고, 진공 로(vacuum furnace)에서 상기 비정질 실리콘막의 탈수소 공정을 실시한다. 상기 비정질 실리콘막을 LPCVD나 스퍼터링으로 증착한 경우에는 탈수소 공정을 실시하지 않을 수도 있다.
그런 다음, 상기 탈수소화한 비정질 실리콘막 상에 포토레지스트(photoresist)를 증착한다. 그리고, 상기 유리 기판의 얼라인 마크(align mark)로 사용될 부분과 박막 트랜지스터의 채널(channel) 영역으로 작용하는 활성층으로 사용될 부분의 상기 포토레지스트를 스탭퍼(stepper), 얼라이 너(aligner), 스캐너(scanner) 타입 등의 노광기를 이용하여 노광한 후 현상(photolithography)하여 포토레지스트 패턴을 형성한다.
그런 다음, 상기 포토레지스트 패턴을 마스크로 이용하여 습식 식각 또는 건식 식각하여 도 2에서와 같이 유리 기판(100) 상에 비정질 실리콘으로 이루어진 얼라인 마크(200)와 비정질 실리콘으로 이루어진 활성층 패턴(123)을 동시에 형성한다. 상기 얼라인 마크(200)는 후속의 결정화 공정에서 결정화 장치에 기판을 장착하고, 결정화 장치에서 레이저를 조사하는 기준점이 된다.
이후에, 상기 포토레지스트 패턴을 제거한 후, 상기 유리 기판(100) 상에 남아 있는 금속 이온 등을 포함한 각종 불순물과 유기물을 제거하기 위해 오존수와 DHF(희석 불산)으로 상기 유리 기판(100)을 세정 공정을 수행한다.
그런 다음, 상기 얼라인 마크(200)가 구비된 유리 기판(100)을 결정화 장비에 상기 얼라인 마크(200)를 이용하여 정렬한다. 상기 결정화 장비는 상기 유리 기판(100)에 형성된 얼라인 마크(200)를 이용하여 유리 기판(100)을 정렬하는 기구가 구비되어 있는 것이 바람직하다.
그런 다음, 상기 결정화 장비에 정렬된 유리 기판(100)에 고에너지를 일정한 피치(pitch)로 조사(scan)하여 상기 비정질 실리콘으로 이루어진 활성층 패턴(123)을 결정화하여 다결정 실리콘의 활성층(125)을 형성한다. 상기 결정화 공정은 ELA 결정화 방법을 사용하는 것이 바람직하다.
도면에는 도시되지 않았으나, 모든 비정질 실리콘으로 이루어진 활성층 패턴(123)을 결정화한 다음 후속의 일반적인 박막 트랜지스터의 제조 공정을 진행 하여 다결정 실리콘 박막 트랜지스터를 제조하면, 활성층에 일정한 ELA 줄무늬를 가지는 박막 트랜지스터를 제조할 수 있으며, 또한, ELA 스캔 피치를 조절하여 활성층에 ELA 줄무늬가 없는 박막 트랜지스터를 제조할 수 있다.
도 3 및 도 4a 내지 도 4b는 본 발명의 또 다른 일 실시예에 따른 다결정 실리콘 박막 트랜지스터의 제조 방법을 설명하기 위한 도면으로서, 도 3은 도 4b의 하나의 활성층(325)에 대해서만 단면 구조를 도시한 것이다.
도 3을 참조하면, 유리 기판(300) 상에 버퍼 레이어(310, buffer layer; diffusion barrier)를 증착한다. 그런 다음, 도 4a에서와 같이 상기 버퍼 레이어(310) 상에 비정질 실리콘막(320, amorphous Si)을 증착한다. 그리고, 진공 로(vacuum furnace)에서 상기 비정질 실리콘막의 탈수소 공정을 실시한다.
그런 다음, 상기 유리 기판(300) 상의 비정질 실리콘막(320)에 레이저를 국부적으로 조사하여 도 4a에서와 같이 다결정 실리콘으로 이루어진 얼라인 마크(400)를 형성한다. 그리고, 상기 비정질 실리콘막(320)에 엑시머 레이저를 일정한 피치로 조사하여 다결정 실리콘막(321)을 형성한다.
상기 다결정 실리콘막(321) 상에 포토레지스트를 증착한 후에, 상기 포토 레지스트를 노광기를 이용하여 노광하고 현상하여 포토레지스트 패턴을 형성한다.
이후에, 상기 유리 기판(300) 상의 얼라인 마크(400)를 이용하여 상기 유리 기판(300)을 정렬하고, 상기 포토레지스트 패턴을 마스크로 이용하여 상기 다결정 실리콘막(321)을 식각하여, 도 4b에서와 같이 박막 트랜지스터의 채널 영역으로 작용하는 활성층(325)을 형성한다. 그리고, 상기 포토레지스트 패턴을 제거한 후, 상 기 유리 기판(300) 상에 남아 있는 금속 이온 등을 포함한 각종 불순물과 유기물을 제거하기 위한 세정 공정을 수행한다.
도면에는 도시되지 않았으나, 후속의 일반적인 박막 트랜지스터의 제조 공정을 진행하여 다결정 실리콘 박막 트랜지스터를 제조하면, 채널부에 일정한 ELA 줄무늬를 가지는 박막 트랜지스터를 제조할 수 있다.
상기한 바와 같이 본 발명에 따르면, 얼라인 마크를 이용하여 일정한 다결정 실리콘 박막 트랜지스터를 제조함으로써, 박막 트랜지스터의 균일한 전기적 특성을 획득할 수 있다.
또한, 줄무늬 없는 ELA를 할 수 있으며, 줄무늬 불량이 없기 때문에 수율 향상에 의한 제조 비용 절감의 효과가 있는 장점이 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (5)

  1. 유리 기판 상에 비정질 실리콘막을 증착하는 단계와;
    상기 비정질 실리콘막을 식각하여 얼라인 마크와 활성층 패턴을 형성하는 단계와;
    상기 얼라인 마크를 이용하여 기판을 결정화 장비와 정렬하는 단계와;
    상기 얼라인 마크를 기준으로 하여 상기 활성층 패턴을 다결정 실리콘막으로 결정화하는 단계를 포함하는 것을 특징으로 하는 박막 트랜지스터의 제조 방법.
  2. 제 1항에 있어서,
    상기 다결정 실리콘막으로의 결정화는 ELA를 이용하는 것을 특징으로 하는 박막 트랜지스터의 제조 방법.
  3. 삭제
  4. 삭제
  5. 삭제
KR1020030011787A 2003-02-25 2003-02-25 박막 트랜지스터의 제조 방법 KR100611218B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030011787A KR100611218B1 (ko) 2003-02-25 2003-02-25 박막 트랜지스터의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030011787A KR100611218B1 (ko) 2003-02-25 2003-02-25 박막 트랜지스터의 제조 방법

Publications (2)

Publication Number Publication Date
KR20040076441A KR20040076441A (ko) 2004-09-01
KR100611218B1 true KR100611218B1 (ko) 2006-08-09

Family

ID=37362630

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030011787A KR100611218B1 (ko) 2003-02-25 2003-02-25 박막 트랜지스터의 제조 방법

Country Status (1)

Country Link
KR (1) KR100611218B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101227191B1 (ko) * 2011-04-25 2013-01-28 위아코퍼레이션 주식회사 정밀 위치 제어에 의한 레이저 결정화 장치 및 방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4634227A (en) 1983-07-22 1987-01-06 Canon Kabushiki Kaisha Optical modulating device having projection on substrate for registration
JPH05304070A (ja) * 1991-03-19 1993-11-16 Semiconductor Energy Lab Co Ltd 半導体装置の製造方法
KR0171235B1 (ko) * 1994-08-25 1999-03-30 쯔지 하루오 반도체장치와 그의 제조방법
KR100228231B1 (ko) * 1993-12-20 1999-11-01 마찌다 가쯔히꼬 반도체 장치 및 그 제조방법
KR20010029934A (ko) * 1999-07-13 2001-04-16 가네꼬 히사시 기판상의 소망하는 위치에 반도체막을 형성하는 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4634227A (en) 1983-07-22 1987-01-06 Canon Kabushiki Kaisha Optical modulating device having projection on substrate for registration
JPH05304070A (ja) * 1991-03-19 1993-11-16 Semiconductor Energy Lab Co Ltd 半導体装置の製造方法
KR100228231B1 (ko) * 1993-12-20 1999-11-01 마찌다 가쯔히꼬 반도체 장치 및 그 제조방법
KR0171235B1 (ko) * 1994-08-25 1999-03-30 쯔지 하루오 반도체장치와 그의 제조방법
KR20010029934A (ko) * 1999-07-13 2001-04-16 가네꼬 히사시 기판상의 소망하는 위치에 반도체막을 형성하는 방법

Also Published As

Publication number Publication date
KR20040076441A (ko) 2004-09-01

Similar Documents

Publication Publication Date Title
US7098089B2 (en) Method of fabricating poly-silicon thin film transistor using metal induced lateral crystallization
KR930009128A (ko) 비대칭적으로 얇게 도핑된 드레인-금속 산화물 반도체 전계효과 트랜지스터(ldd mosfet) 제조 방법
US20150155390A1 (en) Manufacturing method of polysilicon layer, and polysilicon thin film transistor and manufacturing method thereof
KR101274708B1 (ko) 평판 표시장치용 어레이 기판 및 그의 제조방법
US7205215B2 (en) Fabrication method of thin film transistor
US7202501B2 (en) Thin film transistor and method for fabricating the same
WO2018000478A1 (zh) 薄膜晶体管的制造方法及阵列基板的制造方法
US8476123B2 (en) Method for manufacturing thin film transistor array panel
US7309625B2 (en) Method for fabricating metal oxide semiconductor with lightly doped drain
WO2017067336A1 (zh) 阵列基板及其制作方法、显示面板、显示装置
US6878577B2 (en) Method of forming LDD of semiconductor devices
KR100611218B1 (ko) 박막 트랜지스터의 제조 방법
JP2948965B2 (ja) 薄膜トランジスタの製造方法
JP2002151381A (ja) パターン形成方法
KR100748857B1 (ko) 박막트랜지스터와 이를 포함하는 어레이기판 제조방법
WO2017133094A1 (zh) 一种阵列基板的制造方法
CN105762081A (zh) 一种薄膜晶体管的制作方法
US20200227538A1 (en) Thin film transistor, method of manufacturing thin film transistor, and manufacturing system
KR100200706B1 (ko) 폴리실리콘 박막트랜지스터 액정표시소자의 제조방법
KR100611221B1 (ko) 다결정 실리콘 박막트랜지스터 및 그의 제조 방법
JPH08204204A (ja) 薄膜トランジスタの製造方法
JP3216173B2 (ja) 薄膜トランジスタ回路の製造方法
KR100646962B1 (ko) 결정화 방법 및 그 결정화 방법을 이용한 박막트랜지스터및 그의 제조방법
JPH05152326A (ja) 薄膜トランジスタの製造方法
JP3312541B2 (ja) 薄膜半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120730

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130731

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160801

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180802

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20190801

Year of fee payment: 14