KR20010029934A - 기판상의 소망하는 위치에 반도체막을 형성하는 방법 - Google Patents

기판상의 소망하는 위치에 반도체막을 형성하는 방법 Download PDF

Info

Publication number
KR20010029934A
KR20010029934A KR1020000040063A KR20000040063A KR20010029934A KR 20010029934 A KR20010029934 A KR 20010029934A KR 1020000040063 A KR1020000040063 A KR 1020000040063A KR 20000040063 A KR20000040063 A KR 20000040063A KR 20010029934 A KR20010029934 A KR 20010029934A
Authority
KR
South Korea
Prior art keywords
semiconductor film
substrate
film
alignment mark
characteristic
Prior art date
Application number
KR1020000040063A
Other languages
English (en)
Other versions
KR100383419B1 (ko
Inventor
다나베히로시
Original Assignee
가네꼬 히사시
닛본 덴기 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가네꼬 히사시, 닛본 덴기 가부시끼가이샤 filed Critical 가네꼬 히사시
Publication of KR20010029934A publication Critical patent/KR20010029934A/ko
Application granted granted Critical
Publication of KR100383419B1 publication Critical patent/KR100383419B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02598—Microstructure monocrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02678—Beam shaping, e.g. using a mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02678—Beam shaping, e.g. using a mask
    • H01L21/0268—Shape of mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686—Pulsed laser beam

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

단결정 반도체막을 기판상의 소망하는 위치에 신뢰성있게 형성하는 반도체 막 형성 방법이 설명된다. 상부에 비단결정 반도체 막이 형성된 기판과 선정된 패턴을 갖는 광학 마스크를 준비한 후, 이 광 마스크의 돌출 영역은 기판 상의 소정 위치에 상대적으로 배치된다. 이후, 비단결정 반도체 막의 소정 위치는 광학 마스크를 통하여 레이저 광으로 조사되어 비단결정 반도체 막의 조사된 부분을 단결정 반도체 막으로 변화된다. 다음으로, 절연막은 적어도 단결정 반도체 막 상에 형성된다.

Description

기판상의 소망하는 위치에 반도체막을 형성하는 방법{METHOD FOR FORMING SEMICONDUCTOR FILMS AT DESIRED POSITIONS ON A SUBSTRATE}
본 발명은 박막 트랜지스터와 같은 반도체 장치에 사용되는 반도체 박막을 형성하기 위한 기술에 관한 것이다, 특히, 본 발명은 광 조사에 의한 반도체 막을 형성하는 기술에 관한 것이다. 예를 들면, 본 발명은 이들 반도체 박막들과 전계 효과 박막 트랜지스터에 의해 구성되는 단결정 실리콘막 상의 게이트 절연층, 표시용 구동 회로, 센서 등을 형성함으로써 전계 효과 트랜지스터를 얻는 기술에 적용할 수 있다.
우선, 전술된 기술 분야에 대한 종래 기술의 상태가 상세히 설명될 것이며, 문제가 지적될 것이다.
유리 기판상에 박막 트랜지스터(TFT)를 형성하는 대표적인 기술로서는, 수소 처리된 비정질 실리콘(a-Si:H) TFT 기술과 다결정 실리콘(poly-Si) TFT 기술이 알려져 있다. a-Si:H TFT 기술은 제조 공정시 약 300℃의 최대 온도를 가지고, 약 1㎠/Vsec의 캐리어 이동도를 갖는다. 이 기술은 액티브 매트릭스(AM-) 액정 디스플레이(LCD)에서 각 화소용 스위칭 트랜지스터로서 사용된다. 이 스위칭 트랜지스터는 스크린 영역의 주변에 배치된 드라이버 집적 회로(단결정 실리콘 기판상에 형성된 LSI)에 의해 구동된다. 스위칭 TFT가 각 화소에 대해 제공되기 때문에, 분리된 주변 구동 회로로부터 액정을 구동하기 위한 전기 신호를 보내는 패시브(passive) 매트릭스형 LCD에 비해 크로스 토크(cross-talks)를 감소시킴으로써 만족스러운 화질을 얻을 수 있는 특징이 있다.
한편, 폴리 Si TFT 기술은 예를 들면, 석영 기판을 사용함으로써 약 1,000℃의 LSI 처리와 유사한 고온 공정을 사용한다. 따라서, 30∼100 ㎠/Vsec의 캐리어 이동도를 얻을 수 있다. 그러한 높은 캐리어 이동도가 구현될 수 있기 때문에, 액정 디스플레이에 적용될 때, 예를 들면, 동일 기판 상의 각 화소와 주변 구동 회로를 구동하기 위한 화소 TFT를 동시에 형성할 수 있다. 따라서, 제조 공정 비용의 감소와 디바이스의 크기 감소에 기여할 수 있는 이점이 있다. 디바이스의 크기 감소와 고분해의 도입과 함께, AM-LCD 기판과 주변 드라이버 집적 회로간의 본딩 피치는 더 작게 만들어져야 한다. 테이프 자동화 본딩 또는 와이어 본딩 방법은 이러한 상황에 대처할 수 없다.
그러나, a-Si:H 기술에 사용될 수 있는 저비용 낮은 연화 포인트 유리는 전술된 고온 공정으로 인해 다결정 실리콘 TFT 기술에 사용될 수 없다. 이러한 점을 향상시키기 위하여, 다결정 실리콘 TFT 기술에서 온도를 더 낮출 필요가 있다. 이러한 요구 사항을 맞추기 위하여, 낮은 온도에서 다결정 실리콘을 형성하는 기술의 조사 및 개발이 진행되고 있다.
공지된 바와 같이, 일반적으로, 레이저 결정화는 펄스 레이저 빔 조사기를 사용함으로써 달성된다.
도 1은 펄스 레이저 빔 조사기의 구조의 일례를 나타낸 개략적인 도면이다. 펄스 레이저 빔원(1101)으로부터 공급된 레이저 빔은 미러(1102, 1103, 1105)와 같은 광학 장치와 공간적인 강도를 균질화하기 위해 설치된 빔 균질화기(beam homogenizer : 1104)에 의해 정의된 광 경로를 통하여 조사된 사물로서 유리 기판(1109)상의 실리콘 박막(1107)에 도달한다. 일반적으로, 조사 범위가 작기 때문에, x-y 스테이지(1109)상에서 기판을 이동시킴으로써 유리 기판상의 소정 위치에 레이저 빔이 조사된다. 또한, x-y 스테이지를 이동시키는 것 대신에 광학 장치를 이동시키거나 스테이지와 광학 장치를 결합시키는 방법이 있다.
예를 들면, x-방향 스테이지상에 기판을 장착하고 y-방향 스테이지 상에 균질화기를 장착하는 일례가 (Materials Research Society Bulletin magazine) Vol. 21, (1996), 39(이하, 공보 1로서 참조됨)에 "Crystalline Si films for integrated active-matrix-liquid-crystal displays"라는 표제로 제이. 아이(J. I)와 알. 스포실리(R. Sposili)에 의해 쓰여진 문헌에 나타나 있다.
레이저 빔 조사는 또한 진공 챔버 내의 진공 또는 고순도 가스 분위기에서 수행된다. 또한, 공보 1은 상부에 실리콘 박막이 형성되는 유리 기판을 저장하는 카세트(1110)와 기판 전송 메카니즘(1111)은 카세트로부터 스테이지로 기판을 기계적으로 꺼내서 카세트에 기판을 수용하도록 제공된다는 것을 기술하고 있다.
더욱이, 일본 특허 출원 심사된 공보 평7-118443호에 단파장 펄스 레이저 빔을 조사하고 이를 박막 트랜지스터에 인가함으로써 비정질 기판상에 비정질 실리콘 박막을 결정화하는 기술이 개시되어 있다. 전술된 방법에 따르면, 전체 기판을 고온으로 가열하지 않고 비정질 실리콘을 결정화할 수 있다. 따라서, 액정 디스플레이와 같은 큰 면적 또는 유리와 같은 저비용 기판상에 반도체 장치 또는 반도체 집적 회로를 제조할 수 있는 이점이 있다.
그러나, 공보에 개시된 바와 같이, 약 50-500mJ/㎠의 조사 강도는 단파장 레이저 빔을 사용함으로써 비정질 실리콘 박막을 결정화하는데 필요하다. 한편, 현재 일반적으로 획득할 수 있는 펄스 레이저 장치의 광방출 출력은 최대 약 1 J/pulse이다. 따라서, 간단한 변환에 기초하여, 한번의 조사에 의해 처리될 수 있는 면적은 단지 약 2∼20㎠이다. 따라서, 예를 들면, 47×37㎝의 기판 크기를 갖는 기판의 전체 면적을 레이저 빔으로 결정화하기 위하여, 조건에 따라 적어도 87개의 포지션 또는 870개의 포지션에서 레이저 빔을 조사해야 한다. 기판이 1×1 평방 미터의 기판 크기와 같은 큰 사이즈를 가질 때, 조사해야 하는 포지션의 개수는 그에 따라 증가하게 된다. 이 경우에 레이저 결정화는 도 1에 나타난 구조의 펄스 레이저 빔 조사기를 사용함으로써 수행된다.
전술된 방법을 적용함으로써 큰 면적의 기판상에 균일하게 복수개의 박막 반도체를 형성하기 위하여, 예를 들면, 일본 특허 출원 무심사 공보 제3-315863호에 개시된 바와 같은 기술이 효과적이라고 알려져 있다. 즉, 반도체를 소정 면적으로 분할하는 방법은, 이 면적은 각기 빔 사이즈보다 더 작고, 스텝 엔 리피트(step and repeat) 방식에 기초하여 적은 펄스의 조사 + 조사 면적의 이동 + 적은 펄스의 조사 + 조사 면적의 이동 + - - - 을 순차적으로 반복하는 것이 효과적이다. 도 2a의 레이저 구동 방법에 의해 나타난 바와 같이, 레이저 빔 발진과 스테이지(즉, 기판) 또는 빔의 이동이 교대로 수행되는 제어 방법이 있다.
그러나, 이 방법에 따르면, (연속적인 발진 동안)±5∼10％의 발진 강도 균일성을 갖는 현재 이용 가능한 펄스 레이저 장치가 사용될 때 조차도, 다음과 같은 문제가 있다. 예를 들면, 1 펄스∼20 펄스/포지션의 조사가 반복될 때, 발진 강도 변화는 ±5∼10％를 초과한다. 그 결과, 구해진 다결정 실리콘 박막 및 다결정 실리콘 박막 트랜지스터 특성의 균일성은 충분치 않다. 특히, 레이저 빔 발진의 초기 단계에서의 불안정한 방전에 의해 유발된 강한 빔 또는 약한 빔의 발생은 스파이킹(spiking)이라고 불리우며, 불균일성의 요인들 중 하나이다.
전술된 곤란을 수정하기 위하여, 강도 축적의 결과에 기초하여 다음 발진의 시점에 인가된 전압을 제어하는 방법이 알려져 있다. 그러나, 스파이킹의 발생을 억제할 수 있다고 할지라도 약한 빔이 발진된다는 점에서 문제가 있다.
도 3에 나타난 바와 같이, 조사 시간과 비조사 시간이 교대로 연속할 때, 각 조사 시간이 가장 불안정하게 되고 변화하는 동안 제1 펄스의 강도가 발진된다. 더욱이, 조사 강도 히스테리시스는 조사 포지션에 따라 상이하다. 따라서, 기판 상에 트랜지스터 및 박막 집적 회로의 충분한 균일성을 구할 수 없다는 문제점이 제기된다.
그러한 스파이킹을 방지하기 위한 다른 방법으로서, 도 2b에 나타난 바와 같이, 소자 형성 영역에서 조사를 시작하기 전에 레이저 빔 발진을 개시함으로써 스파이킹을 방지하는 방법이 알려져 있다. 그러나, 이러한 방법은 도 2a에 나타난 바와 같은 레이저 빔 발진과 스테이지 이동이 간헐적으로 반복될 때에는 적용될 수 없다.
이들 문제를 방지하기 위하여, 일본 특허 출원 무심사 공보 평5-90191호는 펄스 레이저 빔 소스로부터 빔을 연속적으로 발진하고 광 차폐 장치를 사용함으로써 스테이지 이동 기간 동안 기판에 조사되지 않게 하는 방법이 제안되었다. 바꾸어 말하자면, 도 2c에 나타난 바와 같이, 레이저 빔들은 임의 주파수에서 연속적으로 발진되고, 원하는 조사 포지션으로의 스테이지의 이동과 광 경로의 차단과 해제가 동기화된다. 이는 안정된 강도의 레이저 빔으로 원하는 조사 포지션을 조사할 수 있게 한다. 이 방법에 따르면, 기판에 안정된 레이저 빔을 조사할 수 있게 된다. 그러나, 이 방법은 다결정 실리콘 박막의 형성에 영향을 미치지 않는 불필요한 레이저 빔 발진이 증가한다는 문제점을 갖는다. 더욱이, 고비용 레이저 빔 소스에 대한 다결정 실리콘 박막의 생산성과 여기 가스의 수명은 낮아지고, 레이저 빔 발진에 필요한 전력에 대한 다결정 실리콘 박막의 생산성은 더 낮아진다. 따라서, 제조 비용은 증가한다.
더욱이, 기판에 조사 강도의 변화로 인해 원하는 강도에 비해 초과된 강도의 레이저 빔이 조사되었을 때, 기판에 손상이 발생할 위험이 있다. 특히, 레이저 빔이 LCD와 같은 이미지 장치에서 기판을 통하여 전송된 후, 기판의 손상된 영역에 광 산란이 발생하여, 화질이 저하되게 된다.
다음으로, 실리콘 박막 상에 광 마스크 상의 패턴을 압착-돌출시키고 이를 패턴에 다라 결정화하는 기술이 예를 들면, 어플라이드 피직스 레터즈(Applied Physics Letters), vol. 69, (1996), 2864(공보 2)에 "Sequential lateral solidification of thin silicon films on SiO2"라는 표제로 알. 스포실리(R. Sposili)와 제이. 임(J. Im)에 의해 쓰여진 문헌에, 그리고 어플라이드 피직스 레터즈, vol. 70, (1997), 3434(공보 3)에 "Single-crystal Si films for thin film transistor divices"라는 표제로 제이. 임(J. Im), 알. 스포실리(R. sposili) 및 엠. 크로우더(M. Crowder)에 의해 쓰여진 문헌에 개시되어 있다.
각각의 전술된 공보 2와 3에 따르면, 약 1 : 5의 압착 돌출은 308nm 엑시머 레이저, 가변 에너지 감쇠기, 가변 포커스 필드 렌즈, 패턴된 마스크, 2개의 소자 화상 렌즈, 및 서브 마이크로미터-정확 변환 스테이지를 사용함으로써 수행된다. 따라서, ㎛차의 빔 사이즈와 ㎛차의 기판 스테이지의 이동 피치가 달성된다.
그러나, 이 방법이 전술된 바와 같이 큰 기판을 처리하는데 사용될 때, 광 마스크가 조사되는 레이저 빔은 광원에 따라 부분적인 강도 프로파일을 갖는다. 따라서, 임계 강도 분포 편차는 예를 들면 마스크의 중심과 주변을 통하여 전송된 노출 패턴에 발생한다. 이것은 원하는 균일성을 갖는 결정 실리콘 박막을 구할 수 있게 한다. 게다가, 짧은 파장을 갖는 자외선이 압착 돌출되기 때문에, 포커스의 깊이는 작아지며, 캠버와 굴곡부로 인해 조사 깊이 편차가 발생하는 문제가 있다. 더욱이, 기판이 커짐에 따라, 스테이지의 기계적인 정확도를 보장하기 어렵게 된다. 또한, 반대로 이동하는 동안 스테이지상의 기판의 편차와 스테이지의 기울기는 레이저 빔의 원하는 조사 조건에 영향을 미친다.
전술된 레이저 빔 조사를 수행할 시, 소정 지연 시간에 복수개의 펄스를 방출하는 방법은 어플라이드 피직스의 일본 저널, vol. 34. No. 4A, (1995) pp 1759(공보 4)에 "Effects of light pulse duration on eximer laser crystallization characteristics of silicon thin films"이라는 표제로 리오이찌 이시하라(Ryoichi Ishihara) 등에 의해 제안된 문헌에 개시되어 있다. 이 공보 4에 따르면, 레이저 재결정화 공정에서 융해된 실리콘의 결정 응고율은 1m/sec 이상이다. 충분한 결정 성장을 이루기 위하여, 응고율을 더 낮출 필요가 있다. 제2 레이저 빔 펄스가 응고의 완료 직후 방출될 때, 작은 응고율을 이용한 재결화 공정은 제2 조사에 의해 구해진다.
도 4에 도시된 바와 같은 실리콘의 온도 변화(시간에 따라 변화하는 온도 곡선)에 따르면, 실리콘의 온도는 레이저 에너지(예를 들면, 도 5의 파형을 도시하는 강도 펄스)의 조사와 함께 상승한다. 착수 재료가 a-Si인 경우, 온도는 또한 a-Si의 녹는점을 지나 상승한다. 에너지 공급이 온도 상승에 필요한 값보다도 낮게되는 경우에는, 냉각이 시작된다. 결정 Si의 응고점에서, 응고가 행해지고난 다음 고체화가 완료된다. 그 후, 결정 Si를 대기 온도에서 냉각시킨다. 실리콘의 고체화가 실리콘과 기판의 계면에서부터 시작하여 막 두께 방향으로 진행하는 경우, 응고 속도의 평균치는 다음의 식에 의해 표현된다.
응고 속도의 평균치=실리콘의 막 두께/응고 시간
환언하면, 실리콘 막 두께가 일정한 경우, 응고 시간을 늘려서 응고 속도를 느리게할 필요가 있다. 따라서, 열평형면에서 이상적인 상태를 유지하는 공정에서, 이상적인 입력 에너지, 즉, 레이저 빔 조사 에너지를 증가시킴으로써 응고 시간을 연장시킬 수가 있다.
그러나, 상기 공보에서 지적한 바와 같이, 조사 에너지의 증가로 인해 실리콘막이 비정질 또는 미결정화되는 문제가 있다. 실제의 용해 및 재결정화 공정에서는, 도 4에 도시된 바와 같은 이상적인 온도 변화가 얻어지지 않는다. 일반적으로, 가열 시간 동안에는 온도가 과도하게 상승되고, 냉각중에는 온도가 과도하게 저하된 다음, 안정화 상태에 도달한다. 특히, 냉각 기간중의 냉각율이 크고, 과도한 냉각 공정을 겪게되면, 응고점 주변에서 결정화가 발생하지 않는다. 대신에, 신속 냉각 응고에 의해 비정질 고체가 형성된다. 막 두께가 얇은 경우에는, 비정질 막을 형성하는 대신, 상기 공보에 개시된 바와 같이, 조건에 따라 미결정화막이 형성된다. 미결정화막은 다결정 박막이나 단결정 박막에 비해 매우 작은 입자 크기를 갖는다. 따라서, 이는 많은수의 큰 입자 경계 전위의 결정 입자 경계가 존재하고, 이 방법을, 예를 들어, 박막 트랜지스터에 적용했을 때 ON 전류가 감소되거나 오프 누설 전류가 증가한다는 문제가 있다.
도 6은 파장 308nm의 엑시머 레이저 빔을 막 두께 75nm의 실리콘 박막에 방사했을 때의 수치 계산에 의해 얻어진 최대 냉각 속도(냉각 속도, k/sec)와, 레이저 빔 조사 이후의 막의 SEM 관찰로부터 얻어진 미결정화에 대한 결정의 조사 강도의 임계치를 도시한다. 실험에 사용된 레이저 빔 방사의 펄스 파형은 도 5에 도시되어 있다. 이는 3개의 주요 피크를 갖고, 광 방사 시간은 약 120nsec이다. 이 펄스 파형은 공보 4에 추정되어 개시된 펄스폭 21.4nsec의 구형 펄스의 5배 이상의 광 방사 시간을 갖는다. 따라서, 단펄스 조사로, 공보 4에 개시된 바와 같은 응고 속도의 감소가 얻어질 수 있을 것이라고 예상할 수 있다.
상기 펄스 파형을 이용한 레이저 재결정화시에 수치 계산에 의해 얻어진 실리콘의 온도-시간 곡선은 도 7에 도시된 바와 같이 된다.
도 7은 실리콘 박막이 75nm의 막 두께를 갖는 경우의 실리콘 박막의 온도 변화를 도시하고, 사용된 기판은 SiO2이고, XeCl 레이저 빔의 조사 강도(308nm의 파장)는 450mJ/㎠이다. 제2 광 방사의 피크가 거의 완료된 이후 약 60nsec가 경과하여 온도는 최대 온도에 도달하였고, 그 다음 냉각이 시작된다. (현재의 수치 계산에서는, 이 경우에는, 비정질 실리콘의 용해 및 응고점 값들이 사용된다. 응고점 부근에서의 작용은 실제와는 다르다. 특히, 결정화막이 얻어진 경우, 결정 실리콘의 응고점 부근에서 결정화가 완료된다). 냉각은 큰 기울기를 가짐으로써 시작되고, 제3 피크가 존재할 때의 약 100nsec의 기울기는 매우 작아진다. 광 방사가 완전히 종료하고 120nsec가 경과한 후에, 급속한 냉각이 다시 발생한다. 통상, 열평형 공정으로부터 크게 벗어난 "급속 냉각"된 액체로부터 응고화 공정의 경우, 결정 구조를 형성하는데 필요한 충분한 응고화 시간을 얻는 것이 불가능하고, 비정질 고체가 형성된다.
도 6은 도 7에 도시된 실리콘의 온도-시간 곡선에 기초한 각 조사 강도에서의 광 방사를 끝낸 후의 최대 냉각 속도의 추정 결과를 도시한다. 냉각 속도는 조사 강도의 증가에 따라 증가한다는 것을 알 수 있다. 한편, 레이저 빔 조사 이후의 실리콘 박막의 구조를 주사형 전자 현미경으로 관찰하였다. 도 6에 도시된 바와 같이, 입자 크기는 조사 강도의 증가에 따라 증가한다. 그러나, 약 470mJ/㎠의 셋트 조사 강도 조건 하에서 미결정화를 관찰하였다. 유사하게, 조사 펄스수가 3개의 펄스로 설정된 경우, 부분적으로 미결정화된 영역이 약 470mJ/㎠의 셋트 조사 강도 조건하에서 남아있는다. 그러나, 1개의 펄스의 경우와는 다르게, 입자 크기의 현저한 증가가 관찰되었다 (조사 강도 및 조사 회수 각각에 대응하는 레이저 재결정화 실리콘 박막의 결정 상태를 도시하는 도 8 참조).
실제의 조사 강도는, 엑시머 레이저 빔의 첫 번째 몇 개의 펄스에서는 특히 설정값보다도 높은 약 5 내지 10%가 된다. 따라서, 미결정화가 발생하는 임계 강도는 약 500mJ/㎠로 추정할 수 있다. 상기한 결과로부터, 도 6에 도시된 500mJ/㎠의 조건에 기초하여 냉각 속도를 추정함으로써, 약 1.6×1010℃/sec 이상의 냉각 속도 조건 하에서 미결정화가 발생한다고 알려져있다. 조사막이 a-Si인 경우, 500mJ/㎠ 이상의 조건하에서 미결정화가 발생한다. 유사하게, 조사막이 폴리-Si인 경우, 이 냉각 속도를 적용함으로써, a-Si보다도 큰 약 30mJ/㎠의 조사 강도가 표시된다. 따라서, 냉각 속도를 1.6×1010℃/sec 이하로 제어함으로써, 미결정화 및 미정질 상태를 방지할 수 있게 된다. 그 결과, 만족스런 결정 성장 공정을 얻을 수 있다.
다음으로, 제1 레이저 빔 이후에 지연시킴으로써 제2 레이저 빔의 도입에 대해 설명한다. 이미 설명한 바와 같이, 광 방사의 다음 주기에서의 레이저 빔은 냉각 속도의 증가를 감소시키고, 광 방사를 종료한 이후의 냉각 속도는 결정화를 억제한다. 환언하면, 선행 냉각 공정이 최종 도입된 에너지에 의해 초기화된다고 고려된다. 다른 추가의 에너지를 도입하는 경우, 공정은 초기화된 것으로 간주되고 비정질 상태 및 미결정화가, 에너지가 저장되었기 때문에, 선행 응고 공정에서 급속한 냉각으로 인해 발생하더라도 응고가 다시 반복된다. (나노세컨드 정도의 짧은 시간 주기 때문에, 대기 상태에서의 기판 및 조사에 대한 열 전도가 작은 것으로 간주된다. 물론, 충분한 열 방전이 가능한 시간은 고려하지 않는다.) 따라서, 에너지 입력에 의한 2차 가열을 종료한 후의 급속 냉각 속도에 의해 만족스런 결정 성장을 기대하는 것이 가능하다. 최대 냉각 속도 및 응고점 부근의 냉각 속도는 도 9를 도시하고, 냉각 속도는 지연 시감을 제어함으로써 원하는 값으로 제어된다.
한편, 레이저 빔 조사 재료로서 Si 박막을 형성하는 공정, 레이저 빔 조사 공정, 플라즈마 수소화 공정 및 게이트 절연막 형성 공정을, 대기에 노출시키는일 없이, 순차적으로 또는 순서를 바꿔가면서 행하는 기술이 다음의 공보에 개시되어 있다.
일본 특허 출원 미심사 공보 제05-182923호; 비정질 반도체 박막을 열처리한 후, 레이저 빔을 대기에 노출시키지 않고 조사한다.
일본 특허 출원 미심사 공보 제07-99321호; 레이저 결정화 다결정 실리콘 박막을 갖는 기판을, 대기에 노출시키지 않고, 플라즈마 수소화 및 게이트 절연막 형성 처리한다.
일본 특허 출원 미심사 공보 제09-7911호; 레이저 결정화 다결정 실리콘 박막을 갖는 기판을, 대기에 노출시키지 않고, 게이트 절연막 형성 처리한다.
일본 특허 출원 미심사 공보 제09-17729호; 레이저 결정화 다결정 실리콘 박막을 갖는 기판을 대기에 노출시키지 않고 게이트 절연막 형성 처리하여, 다결정 실리콘의 표면에 불순물이 부착되는 것을 방지한다.
일본 특허 출원 미심사 공보 제09-148246호; 비정질 실리콘 박막의 형성, 레이저 결정화, 수소화 및 게이트 절연막의 형성을 대기에 노출시키지 않고 연속해서 행한다.
일본 특허 출원 미심사 공보 제10-116989호; 비정질 박막의 형성, 레이저 결정화, 수소화, 및 게이트 절연막의 형성을 대기에 노출시키지 않고 연속해서 행한다.
일본 특허 출원 미심사 공보 제10-149984호; 비정질 실리콘 박막의 형성, 레이저 결정화, 수소화, 및 게이트 절연막의 형성을, 대기에 노출시키지 않고 연속해서 행한다.
이 공보들에 도시된 사상 및 기술은 레이저 결정화에 의해 형성된 실리콘 표면이 매우 활동적이기 때문에, 표면이 대기에 노출되었을 때 실리콘 표면에 불순물이 부착되기 쉬워서, 그 결과, TFT의 특성이 열화하거나 특성이 변하는 문제를 해결하기 위해 고안된 것이다.
상술한 기술을 평가하기 위해서, 출원인은 동일한 장치(기판을 대기에 노출시키지 않고 또 다른 장치에 운반하는 것을 포함함)에 대한 엑시머 레이저 결정화 기술 및 실리콘 산화 박막 형성 기술을 구현하고, 완성품의 성능과 대기에 노출시킴으로써 제조된 것을 비교하였다. 그 결과, 먼지나 입자가 부착되는 것을 방지하는 효과로 인한 생산 수율의 향상에 있어서 큰 효과를 확인하였다. 한편, 클린룸 환경의 클린 레벨을 증가시킴으로써 얻어진 것과 유사한 효과를 또한 얻을 수 있다는 것을 확인하였다.
생산 수율을 향상시키는 경우, 막 형성 장치로부터 얻어진 효과와 비교할 때, 동일한 장치에 기판 세정 메커니즘을 내장한 경우 최대의 효과가 얻어진다. 예를 들면, 막 형성 공정중에, a-Si의 형성 조건에 따라 기판 표면에 입자가 부착될수 있다. 이는 대기에 노출된 a-Si가 세정 처리를 갖도록 요한다. 한편, 박막 트랜지스터의 성능을 보면, 제조 공정들 간에 주목할만한 차이점이 없다. 그 이유는 다음과 같은 것으로 생각된다.
본 출원인은, 예를 들면, K. Yuda외 다수에 의한 다음의 논문, kogakuin Univ., Tokyo, Japan, 87(공보 5)의 September 11-12, 1997의 액티브 매트릭스 액정 표시 장치에 관한 1997 국제 워크샵의 Digest of technical papers의 "Improvement of structural and electrical properties in low-temperature gate-oxides for poly-Si TFTs by controlling O2/SiH4ratios"에서, 300 내지 350℃ 주변의 온도에서 플라즈마를 이용하여 형성된 실리콘 산화막 및 600℃ 주변의 열처리에 의해 형성된 실리콘 산화막의 고정 산화막 전하 밀도(1011내지 1012㎝-2), 및 실리콘 산화막과 실리콘 기판 간의 계면 상태 밀도(6×1010㎝-2eV-2)를 개시하고 있다. 이 경우, 실리콘 기판은 통상 술폰산/과산화수소수, 염화수소산/과산화수소수/물, 암모늄/과산화수소수/물, 플루오르화수소산/물 등의 산 세정액을 이용한 RCA 세정에 의해 세정된다. 그 다음, 실리콘 기판을 세정하고 막 형성 장치에 도입한다. 따라서, 깨끗한 계면이 형성된 다음 대기에 노출되어 막 형성 장치로 이동된 단결정 실리콘 기판의 샘플로부터 계면 상태 밀도값이 얻어진다.
레이저 단결정 실리콘막의 다른 밀도인 트랩 상태 밀도에 초점을 맞춘다. 본 출원인은, 예를 들면, H. Tanaka외 다수에 의한 "Excimer laser crystallization of amorphous silicon films", NEC Resource and Development magazine, vol.35, (1994),.254.(공보 6)에서, 레이저 결정화 실리콘막을 갖는 박막 트랜지스터로부터의 결정화 실리콘막의 트랩 상태 밀도(1012내지 1013cm-2)을 개시한다. 이들 트랜지스터들의 전계 효과 이동도는 40 내지 140㎠/Vsec와 같은 만족스러운 특성을 보인다.
실리콘막의 트랩 상태 밀도를 계면 상태 밀도(또는 고정 산화막 전하 밀도)와 비교한 경우, 트랩 상태 밀도값이 더 크다는 것이 명백하다. 환언하면, 대기에 노출시키지 않고 동일한 장치 내에서 실리콘막/게이트 절연막을 형성함으로써 얻어진 샘플에서의 세정 효과를 얻기 위해서는, 실리콘막의 성능(트랩 상태 밀도)가 충분치 않다.
본 발명에 관련된 분야에서 플라즈마 손상을 감소시킴으로써 만족스러운 게이트 절연막을 형성하는 수단으로서, 리모트 플라즈마 CVD법이 제안되어 있다. 예를 들면, 플라즈마 발생 챔버와 기판 처리 챔버가 분리 배치된 구조가 일본 특개평5-21393호 공보에 개시되어 있다. 이는 상술한 낮은 고정 산화막 전하 밀도(1011내지 1012cm-2) 및 낮은 인터페이스 상태 밀도(6×1010cm-2eV-2까지)를 달성할 수 있다. 그러나, 상술한 바와 같이, 이러한 효과는 미리 형성된 실리콘막의 성능에 의해 제한되는 문제가 있다.
본 발명을 상기 상세히 설명된 문제점을 극복하기 위해 이루어진 것이다.
본 발명의 목적은 기판 상의 원하는 위치에 신뢰성 좋게 작은 트랩 상태 밀도를 갖는 반도체막을 형성하는 방법을 제공하는 것이다.
본 발명의 다른 목적은 재현성이 양호하게 대면적의 기판 상의 원하는 위치에서 단결정 반도체막을 형성하는 것에 있다.
본 발명의 또 다른 목적은 기판상의 원하는 위치에 단결정 반도체막을 형성하여 만족스러운 반도체 절연막 인터페이스나 우수한 특징을 갖는 전계 효과 트랜지스터를 형성하는 것에 있다.
본 발명에 따르면, 기판 상의 요구된 위치에 제1 특성의 반도체막을 형성하는 방법은: a) 제2 특성의 반도체막이 그 위에 형성되어 있는 상기 기판을 준비하는 단계; b) 소정의 패턴을 갖는 광 마스크를 준비하는 단계; c) 상기 기판 상의 상기 요구된 위치에 상기 광 마스크의 투영 영역을 상대적으로 배치하는 단계; 및 d) 제2 특성의 반도체막의 조사된 부분을 제1 특성의 반도체막으로 변화시키도록 제2 특성의 반도체막의 상기 요구된 위치를 상기 광 마스크를 통해 레이저 광으로 조사하는 단계를 포함한다.
상기 방법은 적어도 상기 제1 특성의 반도체막 상에 절연막을 형성하는 단계를 더 포함할 수 있다.
상기 기판은 그위에 이전에 형성된 정렬 마크를 갖고, 상기 정렬 마크는 단계 (c)에서 상기 광 마스크의 상기 투사된 영역을 배치하는데 사용된다.
선택적으로, 상기 광 마스크는 정렬 마크 패턴을 갖고, 단계 (d)에서, 상기 정렬 마크 패턴에 대응하는 정렬 마크가 형성되고, 상기 정렬 마크는 제1 특성의 반도체막과 제2 특성의 반도체막 간의 광학 특성의 차이로 인해 볼 수 있다. 따라서, 단계 (d) 후의 배치 공정은 정렬 마크를 참조하여 수행될 수 있다.
따라서, 배치 동작은 포토리소그래피 공정, 에칭 공정, 및 반도체 박막의 적층막의 일부를 기판으로부터 제거하는 공정 중에, 정렬 마크를 사용하여 수행될 수 있다.
바람직하게는, 상기 제1 특성의 반도체막은 단결정 반도체막이고, 상기 제2 특성의 반도체막은 비정질 반도체막이다.
상기 단계는 패터닝 공정에 의해 상기 절연막 및 상기 단결정 반도체막으로 구성된 아일랜드를 형성하는 단계를 더 포함하고, 상기 아일랜드의 상기 단결정 반도체막은 전계 효과 트랜지스터의 소스, 드레인, 및 채널 영역들용으로 사용된다.
단결정 반도체막이 기판 상의 원하는 위치에서 광 조사에 의해 형성될 수 있으므로, 대면적 LCD 패널에서 사용하는 박막 트랜지스터와 같은 전계 효과 트랜지스터가 신뢰도 좋게 원하는 위치에 용이하게 형성될 수 있다.
또한, 본 발명은 기판 상에 형성되고 광 조사에 의해 노출된 영역과 광 조사에 의해 노출되지 않은 영역의 혼합을 갖는 반도체 박막, 및 반도체 박막과는 다른 콤포넌트를 가지며 반도체 박막의 표면 상에 형성되는 절연막을 포함하는 적층막으로 구성된 반도체 박막을 제공한다.
또한, 본 발명은 적층막의 일부가 기판으로부터 제거되는 기판을 갖는다.
또한, 본 발명은 광 조사에 의해 노출된 영역 및 광 조사에 의해 노출되지 않은 영역이 상이한 광학 컬러를 갖는 구조를 갖는다.
또한, 본 발명은 미리 정해진 정렬 마크가 기판 상에 제공되고, 이 정렬 마크를 참조하여 결정된 영역이 광 조사에 의해 노출될 수 있는 구조를 갖는다. 상술한 구조에 따르면, 미리 제공된 정렬 마크를 참조하여 노출 영역을 결정함으로써 원하는 노출 조건하에서 원하는 위치에서 노출에 의해 변하는 실리콘 박막을 형성할 수 있다.
도 1은 종래의 펄스 레이저 빔 조사기의 구조의 일례를 나타낸 모식도.
도 2의 (a)∼(c)는 종래의 3가지 동작 방법을 각각 설명하는 타이밍차트.
도 3은 연속 레이저 빔 펄스의 강도 분포의 일례를 설명하는 도면.
도 4는 시간에 대한 실리콘막의 온도 변화를 나타낸 그래프.
도 5는 레이저 빔 펄스 강도 파형을 나타낸 파형도.
도 6은 조사 강도와 냉각 속도 간의 관계의 일례를 나타낸 도면.
도 7은 실리콘 박막 온도 변화의 실험치의 일례를 나타낸 도면.
도 8은 각각의 조사 강도 및 조사수에 대응하는 레이저 재결정화 실리콘 박막의 결정 상태를 설명하는 전자 현미경 화상을 나타낸 도면.
도 9는 제2 펄스가 입력된 후 응고점 부근의 최대 및 최소 냉각 속도를 나타낸 도면.
도 10은 본 발명의 제1 실시예에 따른 반도체막을 형성하는 데 사용되는 축소 투영 광학 시스템을 갖는 얼라이너의 모식적인 레이아웃을 나타낸 도면.
도 11은 도 10의 얼라이너의 정렬 메카니즘의 구조를 나타낸 도면.
도 12의 (a)는 얼라이너의 동작을 설명하는 마스크 패턴의 일례의 평면도.
도 12의 (b)는 도 12의 (a)에 나타낸 바와 같이 마스크 패턴을 사용하는 노출된 실리콘막의 평면도.
도 12의 (c)는 도 12의 (a)에 나타낸 바와 같이 마스크 패턴을 사용하여 노출된 실리콘막을 갖는 기판의 단면도.
도 12의 (d)는 도 12의 (b)에 나타낸 바와 같이 노출 후에 에칭되는 실리콘막의 평면도.
도 12의 (e)는 도 12의 (a)에 나타낸 바와 같이 마스크 패턴을 사용하여 노출된 실리콘막을 갖는 구조의 단면도.
도 13의 (a)는 얼라이너의 제어 동작의 제1 예를 나타낸 타이밍차트.
도 13의 (b)는 얼라이너의 제어 동작의 제2 예를 나타낸 타이밍차트.
도 14는 본 발명에 따른 박막 트랜지스터를 형성하는 데 사용되는 반도체 박막 형성 시스템의 측단면도.
도 15는 도 14의 반도체 박막 형성 시스템의 상부 평면도.
도 16은 도 14의 반도체 박막 형성 시스템의 플라즈마 CVD 챔버의 구조를 모식적으로 나타낸 도면.
도 17의 (a)∼(g)는 본 발명의 제2 실시예에 따른 박막 트랜지스터의 제조 공정을 나타낸 공정 흐름도.
도 18의 (a) 및 (b)는 본 발명의 제2 실시예에 따른 박막 트랜지스터의 제조 공정의 다른 예를 나타낸 공정 흐름도.
도 19의 (a)∼(g)는 본 발명의 제3 실시예에 따른 박막 트랜지스터의 제조 공정을 나타낸 공정 흐름도.
도 20의 (a) 및 (b)는 본 발명의 제3 실시예에 따른 박막 트랜지스터의 제조 공정의 다른 예를 나타낸 공정 흐름도.
도 21의 (a)∼(g)는 본 발명의 제4 실시예에 따른 박막 트랜지스터의 제조 공정을 나타낸 공정 흐름도.
도 22의 (a) 및 (b)는 본 발명의 제4 실시예에 따른 박막 트랜지스터의 제조 공정의 다른 예를 나타낸 공정 흐름도.
〈도면의 주요 부분에 대한 부호의 설명〉
EL1 : 제1 엑시머 레이저
EL2 : 제2 엑시머 레이저
opt3 : 거울
opt4 : 렌즈
opt20' : 균일기
opt21 : 광학 마스크
opt23' : 축소 투영 광학 시스템
sub0 : 기판
도 10을 참조하면, 본 발명에 따른 노출 시스템 또는 얼라이너에는 자외선(UV) 펄스 빔을 방출할 수 있는 제1 엑시머 레이저(EL1) 및 제2 엑시머 레이저(EL2)이 제공되어 있다. 제1 및 제2 엑시머 레이저(EL1 및 EL2)로부터 방출된 각각의 빔은 거울(opt3)을 통해 균일기(opt20')로 유도된다. 균일기(opt20')은 빔 강토 프로파일이 원하는 균일도, 예를 들면 광학 마스크(opt21)에서 면내 분포 ±5%가 되도록 빔의 공간 강도를 균일화한다. 엑시머 레이저로부터 공급된 본래의 빔은 펄스들 중에서 변화된 강도 프로파일 또는 총 에너지를 가질 수 있다. 따라서, 펄스들 간의 변동을 피하기 위해 이들을 균일화하는 메카니즘을 제공하는 것이 바람직하다. 균일기로서, 플라이 아이 렌즈(fly eye lens)나 원통형 렌즈(cylindrical lens)가 일반적으로 사용된다.
균일기(opt20')에 의해 균일화된 빔은 거울(opt3) 및 렌즈(opt4)를 통해 광학 마스크(opt21)로 유도된다. 광학 마스크(opt21)는 빔을 원하는 패턴으로 정형하고 정형된 광학 패턴은 축소 투영 광학 시스템(opt23') 및 레이저 빔 도입 창(W0)을 통해 진공 챔버(C0) 내에 배치된 기판(sub0)에 도달한다. 즉, 기판(sub0)에는 광학 마스크(opt21)의 광학 패턴에 의해 규정된 레이저 빔이 조사된다.
기판(sub0)은 진공 챔버(C0) 내의 기판 스테이지(S0) 상에 탑재된다. 기판 스테이지(S0)을 동작시켜 원하는 영역(여기서는, 패턴 전송 영역 ex0) 상에 광학 패턴을 조사할 수 있다.
축소 투영 광학 시스템(opt23')이 도 1에서 제공되지만, 조건이 정합될 때 동일한 배율 또는 확대 배율로 투영을 행할 수 있다. 레이저 빔 조사는 X-Y 방향으로 기판 스테이지(S0)을 동작시킴으로써 기판(sub0) 상의 원하는 영역 상에서 수행된다. 광학 마스크(opt21)은 마스크 스테이지(도시하지 않음) 상에 탑재된다. 또한, 이동 범위가 노출이 가능한 영역 내에 있을 때 광학 마스크(opt21)를 이동시킴으로써 기판의 원하는 표면 상으로 조사되는 빔을 동작시킬 수도 있다.
다음에,원하는 광학 패턴을 원하는 조건하에서 기판 상으로 조사하는 데 필요한 메카니즘에 대하여 설명한다.
광축을 조정하기 위해서는, 미세한 조정이 필요하다. 따라서, 반복 조정을 피하기 위해서, 한번 조정된 광축을 고정시킴으로써 기판의 위치를 조정하는 방법에 대하여 설명한다. 광축에 대하여 기판 조사 표면을 설정하기 위해서는, 포커스 방향(Z)의 위치 및 광축에 대하여 수직인 각도를 보정할 필요가 있다. 따라서, 도 10에 나타낸 바와 같이 θxy 경사 보정 방향, θxz 경사 보정 방향, θyz 경사 보정 방향, 노출 영역 이동 방향 X, 노출 영역 이동 방향 Y, 및 포커스 방향 Z 중에서, 광축에 대하여 수직인 각도가 θxy 경사 보정 방향, θxz 경사 보정 방향, 및 θyz 경사 보정 방향을 조정함으로써 보정된다. 또한, 포커스 방향 Z를 조정함으로써, 광학 시스템의 포커스 깊이와 정합되는 위치에 기판 조사 표면이 배치되도록 제어할 수 있다.
도 11은 기판(sub0)의 정렬 메카니즘을 도시하고 있다. 도 11에 도시된 바와 같이, 광학 마스크(opt21), 축소 투영 광학 시스템(opt23), 및 레이저 빔 도입 윈도우(W0)는 노광축(L0)을 따라 병렬로 순서대로 배치되어 있다. 진공 챔버(C0) 내에 배치된 기판(sub0)은 기판 흡착 메카니즘(H0)을 가진 히터, 및 XYZ-Φxy, Φxy, Φyz 스테이지(S0') 위에 배치된다. 진공 챔버가 사용되기는 하지만 실질적인 광학 조사는 진공이 배기된 후에 치환 충전되는 불활성 가스, 수소, 산소 또는 질소의 분위기에서 행해지는 것이 바람직하다. 이 가스 분위기의 압력은 대략 대기압일 수 있다.
기판 흡착 메카니즘(H0)을 가진 히터를 사용할 때는 광 조사시에 기판 가열 상태를 실온에서 400℃ 까지의 범위내로 설정하는 것이 가능하다. 가스 압력을 대기 압력으로 설정하는 경우에, 진공 처킹 기능에 의해서 기판을 흡착하는 것이 가능하다. 따라서, 기판 스테이지가 챔버 내에서 이동한다고 하더라도 변위를 방지하는 것이 가능하다. 또한, 투입된 기판 상에 몇몇의 캠버 또는 휨이 있다해도 기판은 기판 스테이지에 확실히 고정될 수 있다. 또한, 열에 의한 기판의 캠버 또는 휨으로 인한 초점 깊이의 변위를 최소한으로 억제하는 것이 가능하다.
도 11에서, 레이저 빔 간섭계(11, 12)는 길이 측정 윈도우(W-i) 및 길이 측정 미러(opt-1)을 통하여 기판의 Z-방향 위치의 정렬 및 정도 측정을 행한다. 정렬을 행하기 위해서, 기판에 제공된 정렬 마크가 축외 현미경(m0), 현미경용 광원(Lm) 및 현미경용 소자(opt-m)에 의해서 측정된다. 소망의 노광 위치는 레이저 빔 간섭계로부터의 기판 위치 정보를 사용함으로써 측정될 수 있다.
도 11에 "축외 방법(Off-axis Method)"의 적용이 제공되어 있지만, "Through The Lens Method" 및 "Through The Mask(Retical) Method"을 적용하는 것이 가능하다. 또한, 최저 평방근의 방법을 사용하여 다수의 측정점으로부터 선형 좌표를 결정함으로써 측정 시간에 발생되는 측정 오차를 평균화하는 방법을 사용하는 것이 가능하다.
도 12의 (a) 내지 12의 (e)는 마스크 패턴과 정렬 마스크 간의 관계를 나타내는 설명도이다. 마스크는 비-노광부 마스크1 및 노광부 마스크2로 구성되어 있다. 엑시머 레이저를 광원으로서 사용하는 경우에, 예를 들면, 알루미늄, 크롬 또는 텅스텐과 같은 금속 및 유전체 다층막과 같이 자외선을 흡수 및 반사시키는 막이 자외선이 투사되는 석영 기판에 형성된다. 이어서, 소정의 패턴이 사진 석판술 및 에칭 기법에 의해서 형성된다. 자외선은 마스크 상의 소망의 투과 패턴(도 12의 (a)의 흰부분)에 따라 실리콘 막에 조사되고, 노출된 Si 부분(S12)은 도 12의 (b)에 도시된 비-노출된 Si(Sil) 내에 형성된다. 도 12의 (b) 및 12의 (c)에 도시된 기판(sub0)에 미리 형성된 마크(마크2)의 경우에, 정렬 조정 후에 빔이 조사되므로, 마스크 상의 마크(마크1)은 마크2와 정합한다. 이것은 실리콘 박막 상에 미리 설계된 특정한 영역(위치)에만 빔을 조사하는 것이 가능하다.
실리콘 박막을 사용하는 박막 트랜지스터 형성 공정에 있어서, 노광 공정에 포지셔닝을 필요로 하는 제1 스테이지(제1 공정)에서(즉, 정렬 마크가 미리 형성되어 있지 않은 경우에), 노광 형성 마크(마크3)가 빔이 실리콘 박막에 조사되는 것과 동일한 시간에 노광될 때에, Si 와 단결정 Si 간의 광학적 차이를 이용하는 정렬 마크를 형성하는 것이 가능하다. 실제 응용에서 충분히 기능할 수 있는 정렬 마크는 Si 와 결정 Si 간의 큰 차이에 기초하여 얻어질 수 있다.
상술한 방법에 의해서 얻어진 정렬 마크를 사용하여, 후속 공정에서 사진 석판술 등이 행해진다. 따라서, 빔에 노출된 결정 영역에 정확히 포지셔닝함으로써 트랜지스터, 소망의 메카니즘 또는 기능 블록을 순차적으로 얻는 것이 가능하다. 도 12의 (d) 및 12의 (e)는 Si 산화물 막이 노광 공정 후에 실리콘 박막 상에 형성되고, 실리콘 층의 소망의 영역이 에칭에 의해서 제거된 상태를 나타내고 있다. Si가 제거된 영역(S13)은 적층된 실리콘막 및 Si 산화물막이 에칭에 의해서 제거된 영역이다. Si 산화물막(Si5)은 비-노출된 Si 부분(Si1) 및 노출된 Si 부분(Si2) 상에 적층되어 있다. 산화물막으로 피복된 실리콘 막으로 이루어진 아일랜드형 구조물을 형성함으로써, 서로 전기적으로 분리된 박막 트랜지스터의 채널, 소스 및 드레인 영역, 및 후속 공정에서 정렬에 필요한 마크를 형성하는 것이 가능하다.
도 13의 (a)를 참조하면, 기판은 기판의 스테이지를 작동시킴에 의해서 소망의 노광 위치로 이동된다. 이어서, 초점 및 정렬 조정은 노광 위치를 정밀 조정하기 위해서 행해진다. 이 경우에, 조정은 예를 들면 0.1㎛ 내지 100㎛의 소망의 설정 오차 정도 내에서 행해진다. 이러한 위치 조정이 완료된 후에, 기판 상으로의 광 조사가 행해진다. 이러한 일련의 동작이 완료된 시점에서, 기판은 다음 노광 위치에 정합되도록 이동된다. 이어서, 빔은 기판 상의 모든 필요한 위치에 조사된다. 모든 필요한 위치 상의 조사를 완료한 후에, 기판은 다음 기판으로 교환되며, 다음 기판에 대해서도 유사한 일련의 소정의 동작이 행해진다.
도 13의 (b)를 참조하면, 기판이 기판 스테이지를 동작시킴에 의해서 소망의 노광 위치로 이동된 후에, 노광 위치를 정밀 조정하기 위해서 초점 및 정렬 조정이 행해진다. 이 경우에, 예를 들면, 0.1㎛ 내지 100㎛의 소망의 설정된 에러 정도 내에서 조정이 행해진다. 이러한 동작이 완료된 후에, 마스크 스테이지가 이동을 시작한다. 이러한 제어 과정에서, 개시시에 이동 단계에서의 변위를 방지하기 위해서, 마스크 스테이지 이동이 개시된 후에 기판 상에 대한 광 조사가 개시된다. 빔이 스테이지의 이동에 따라서 정렬 위치로부터 떨어진 위치에 조사되므로, 미리 오프셋을 고려할 필요가 있다는 것은 당연하다.
또한, 기판 상에 광 조사를 행하는 것보다 앞서 광원을 동작시키고, 이어서 셔터를 열고 광원의 출력 강도가 안정된 시점에서 기판 상에 광 조사를 행하는 것이 가능하다. 엑시머 레이저가 광원으로서 사용되고 발진 기간 및 정지 기간이 반복되는 이러한 제어 방법의 경우에서는 제1의 수십 펄스가 특히 불안정하다는 것은 공지되어 있다. 이러한 불안정안 레이저 빔의 펄스를 조사하는 것이 바람직하지 않다면, 마스크 스테이지의 동작과 동기하여 빔을 차단하는 방법을 취하는 것이 가능하다. 이들 일련의 동작이 완료된 시점에서, 기판은 다음 노광 위치로 이동된다. 이어서, 빔은 기판 상의 모든 필요한 위치에 조사된다. 모든 필요한 위치에 조사를 완료한 후에, 기판은 다음 기판으로 교환되고 유사한 일련의 소정의 동작이 다음 기판에 대하여 행해진다.
이어서, 실험예를 설명한다. 2㎛ X 50㎛의 빔이 0.5㎛ 피치의 단축 방향으로 Si 박막을 스캔하도록 75㎚의 막 두께를 가진 Si 박막 상에 조사되었다. 하나의 광원이 사용되고, 레이저 빔 조사 강도가 조사된 표면에서 470mJ/㎠으로 설정되었다. 결국, 스캐닝 방향에서 연속적인 단결정 실리콘 박막이 얻어졌다. 또한, 제2 광원이 사용되고, 레이저 빔 조사 강도가 조사된 표면에서 150mJ/㎠으로 설정되었다. 제2 빔은 100ns 지연되어 조사되었다. 결국, 스캐닝 방향에서 연속적인 단결정 실리콘 박막이 1.0㎛의 스캐닝 피치 상태하에서도 얻어졌다. 결정 실리콘 막내에서의 트랩 상태 밀도는 1012㎝-2보다 낮은 값을 나타내었다.
도 14를 참조하면, 반도체 박막 형성 장치는 플라즈마 CVD 챔버 C2, 레이저 빔 조사 챔버 C5 및 기판 반송 챔버 C7로 구성되어 있다. 기판을 장치 외부의 분위기에 노출시키지 않고, 진공 상태, 또한 고 진공 상태, 또는 감압 상태, 또는 증가된 압력 상태에서 불활성 가스, 질소, 수소 또는 산소의 분위기에서 게이트 밸브 GV2 및 GV5를 통해서 기판을 반송하는 것이 가능하다. 레이저 빔 조사 챔버 C5 내에서, 기판은 처킹 메카니즘을 사용하여 약 400℃까지 가열될 수 있는 기판 스테이지(S5) 위에 배치될 수 있다.
플라즈마 CVD 챔버 C2 내에서, 기판은 약 400℃까지 가열될 수 있는 기판 홀더(S2) 위에 배치될 수 있다. 이 예는 실리콘 박막(Sil)이 유리 기판(sub0) 상에 형성되고, 실리콘 박막(Sil)의 소망의 위치에 레이저 빔을 조사함으로써 실리콘 박막이 결정 실리콘 박막(Si2)로 변경된 상태에서 기판이 레이저 빔 조사 챔버(C5)내로 안내되어 있고, 그 위에 결정 실리콘 박막을 가진 기판(sub0)이 플라즈마 CVD 챔버 C2로 반송된 상태를 보여주고 있다.
레이저 빔 조사 챔버 C5로 도입된 레이저 빔은 다음과 같이 안내된다. 엑시머 레이저(EL1) 및 엑시머 레이저(EL2)로부터 방출된 빔은 각각 제1 빔 라인(L1) 및 제2 빔 라인(L2)로 표시된다. 이들 빔들은 미러(opt11) 및 투과형 미러(opt12)로 구성된 레이저 빔 결합 광학 장치(opt1), 및 균일기(opt20), 광학 마스크 스테이지(opt22)에 고정된 광학 마스크(opt21), 투영 광학 장치(opt23), 및 레이저 빔 조사 챔버(C5) 상에 제공된 레이저 빔 도입 챔버(W1)으로 구성된 레이저 빔 조사 광학 장치(opt2)를 통해서 기판 표면에 도달한다. 이 예에서는 2개의 엑시머 레이저가 도시되어 있지만, 광원으로서 소정 개수의 엑시머 레이저(적어도 하나 이상의 엑시머 레이저)를 설치하는 것이 가능하다. 광원으로서는 엑시머 레이저에 제한되지 않으며, Co2가스 레이저와 같은 펄스 레이저, YAG 레이저 또는 아르곤 레이저와 같은 CW 광원과 고속 셔터의 결합을 사용하여 펄스 상태의 광을 공급하는 것이 가능하다.
한편, 플라즈마 CVD 챔버(C2) 내에서, 플라즈마 D2는 기판이 배치된 영역으로부터 이격된 위치에 있는 RF 전극 D1 및 플라즈마 폐입(closing) 전극 D3에 의해서 형성된다. 예를 들면 산소 및 헬륨 및 원료 가스 도입기 D4를 사용하여 실란 가스를 플라즈마 생성 영역에 공급하므로써 실리콘 산화막을 기판 상에 형성하는 것이 가능하다.
도 15를 참조하면, 로드/언로드 챔버 C1, 플라즈마 CVD 챔버 C2, 기판 가열 챔버 C3, 수소 플라즈마 처리 챔버 C4, 레이저 빔 조사 챔버 C5, 및 기판 반송 챔버 C7는 각각 게이트 벨브 GV1 내지 GV6을 통해서 함께 접속된다. 제1 빔 라인 L1 및 제2 빔 라인 L2로부터 공급된 레이저 빔은 레이저 빔 합성 광학 장치(opt1), 레이저 빔 조사 광학 장치(opt2) 및 레이저 빔 도입 윈도우(W1)을 통하여 기판면에 조사된다. 각각의 처리 챔버 및 반송 챔버는 이들 각각에 접속된 가스 도입 장치 gas1 내지 gas7 및 배기 장치 vent1 내지 vent7를 가짐으로써 소정의 종류의 가스의 공급, 처리 압력의 설정 및 배기 및 진공이 조정된다. 점선으로 도시된 바와 같이, 기판(sub6 및 sub2)는 레이저 빔 조사 챔버 C5 및 플라즈마 CVD 챔버 C2 각각에 배치된다.
도 16을 참조하면, 바람직하게는 13.56MHz 이상의 주파수인 전력은 고주파 전원 RF로부터 고주파 전극 P1으로 공급된다. 플라즈마는 고주파 전극 P1과 가스 공급 홀을 가진 전극 P2 사이에 형성된다. 반응성 기는 가스 공급 홀을 가진 전극 P2을 통과하여 기판이 배치된 영역으로 안내된다. 개개의 가스는 플라즈마에 노출되지 않고 평면 가스 도입기 P3에 의해서 도입되며 박막은 화학 기상 증착에 의해서 기판(sub2) 상에 형성된다. 기판 홀더(S2)는 히터 등에 의해서 실온에서 약 500℃까지 가열되도록 설계된다. 도 16에 도시된 바와 같이, 실리콘 산화막은 배기 장치 ven2, 가스 도입기 gas2, 산소 라인 gas21, 헬륨 라인 gas22, 수소 라인 gas23, 실란 라인 gas24, 헬륨 라인 gas25, 및 아르곤 라인 gas26을 동작시켜서 산소기와 실란 가스를 반응시킴으로써 형성될 수 있다.
막은 기판 온도 300℃, 압력 0.1토르, RF 파워 100W, 실란 유량 10scm, 산소 유량 400scm, 헬륨 유량 400scm의 조건하에서 형성되었다. 결과적으로, 실리콘 산화막의 고정된 전하 밀도가 5 X 1011㎝-2인 만족스러운 특성을 가진 실리콘 산화막을 형성하는 것이 가능하다는 것을 나타내었다. 산소 유량이 실란 유량보다 높게 설정된 경우에, 만족스러운 산화막을 형성하는 것이 가능하다. 플라즈마 CVD 챔버로서, 병렬 판 RF 플라즈마 CVD 장치를 사용하는 대신에, 감압 CVD 또는 정상 압력 CVD와 같은 플라즈마를 사용하지 않는 방법, 또는 마이크로파 또는 ECR(전자 사이클로트론 공명) 효과를 사용하는 플라즈마 CVD 방법을 사용하는 것이 또한 가능하다.
다음의 표1은 도 16에 도시된 플라즈마 CVD 장치가 실리콘 산화막과는 다른 박막을 형성하는데 사용될 때에 필요한 가스의 종류들의 예를 나타내고 있다.
SiO2 Si3N4 Si Si 수소화
Gas21 O2 N2
Gas22 He Ar Ar
Gas23 H2 H2 H2
Gas24 SiH4 SiH4 SiH4
Gas25 He Ar Ar
Gas26 SiF4
실리콘 질화막(Si3N4)을 형성하기 위하여, 그의 캐리어 가스로서 N2(질소), (또는 암모늄) 및 Ar(아르곤), 및 그의 캐리어 가스로서 SiH4(실란) 및 Ar(아르곤)을 사용하는 것이 가능하다. 실리콘 박막을 사용하기 위하여, 그의 캐리어 가스로서 H2(수소) 및 실란, 또는 수소 및 아르곤과 같은 원료 가스, 및 그의 캐리어 가스로서 SiF4(실란테트로플루오라이드) 및 아르곤을 사용하는 것이 가능하다. 막 형성 공정은 아니지만 수소 플라즈마를 이용하여 실리콘 박막 또는 실리콘 산화막의 수소 플라즈마 처리를 행하는 것이 또한 가능하다.
본 발명의 반도체 박막 형성 방법에 따른 TFT 형성 공정을 도 17에 도시한다.
도 17의 (a)를 참조하면, 유기 재료, 금속 및 미립자들이 세정에 의해 제거된 유리 기판(sub0)상에, 기판 커버막(T1) 및 실리콘 박막(T2)이 연속적으로 형성된다. 기판 커버막으로서, 실리콘 산화막이 LPCVD(low-pressure chemical vapor deposition) 방법에 의해 원료로서 실란 및 산화 가스를 사용하여 450℃에서 1㎛로 형성된다. LPCVD 방법을 사용함으로써, 기판 홀딩 영역(미도시)을 제외한 기판의 전체 외부 표면을 커버할 수 있다. 또한 원료로서 TEOS(tetraethoxysilane) 및 산소를 사용하는 플라즈마 CVD, 원료로서 TEOS 및 오존을 사용하는 정상 압력 CVD, 또는 도 16에 도시된 바와 같은 플라즈마 CVD를 이용할 수 있다. 반도체 장치에 유해하며, 기판 재료(알칼리 금속 농도가 최소로 감소된 유리, 표면이 접지가 되는 수정 유리 등)에 포함되는 불순물의 확산을 방지할 수 있는 재료는 기판 커버막으로서 효과적이다. 실리콘 박막은 재료로서 LPCVD에 의해 다이실란 가스를 사용하여 500℃에서 75㎚의 두께로 형성된다. 이 경우, 막에 포함된 수소 원자 밀도는 1원자% 이하이다. 따라서, 레이저 빔 조사 공정중에서의 수소의 방전에 의해 막이 거칠어지는 것을 막을 수 있다. 또한 도 16에 도시된 플라즈마 CVD법 또는 폭넓게 사용되는 플라즈마 CVD법에 기초하여, 기판 온도, 수소/실란 유량비, 수소/실란테트라플루오르화물 유량비, 등을 조정하여 수소 원자 밀도가 낮은 실리콘 박막을 형성할 수 있다.
도 17의 (b)를 참조하면, 상기 공정내에 준비된 기판은 유기 재료, 금속, 미립자 및 표면 산화막을 제거하기 위하여 세정된다. 다음으로, 기판은 본 발명의 박막 형성 장치로 도입된다. 레이저 빔(L0)이 실리콘 박막에 조사됨으로써 이 막이 변형되어 결정체 실리콘 박막(T2')으로 된다. 레이저 결정화는 700 torr이상에서 99.9999% 이상의 고순도 질소 분위기에서 실행된다.
도 17의 (c)를 참조하면, 가스 배기후 상기 공정을 종료한후에 기판은 기판 이송 챔버를 통해 플라즈마 CVD 챔버로 전송된다. 제1 게이트 절연막(T3)으로서, 실리콘 산화막은 재료 가스와 같은 실란, 헬륨 및 산소를 사용하여 기판 온도 350℃에서 10㎚의 막두께를 갖도록 증착된다. 다음으로, 필요에 따라, 수소 플라즈마 공정 또는 열 어닐링이 실행된다. 현 단계에 이르기까지의 공정은 본 발명의 박막 형성 장치에 의해 수행된다.
도 17의 (d)를 참조하면, 실리콘 박막 및 실리콘 산화막의 적층막의 아일랜드형 구조물은 석판인쇄술 및 에칭 공정을 사용하여 형성된다. 실리콘 산화막의 에칭레이트가 실리콘 박막의 에칭레이트보다 높은 에칭 조건을 선택하는 것이 바람직하다. 후기하는 바와 같이, 계단 형태(또는 끝이 뾰족한 모양)로 패턴 단면을 형성함으로써 게이트 누출을 방지할 수 있는 높은 신뢰성을 갖는 박막 트랜지스터를 제공할 수 있다.
도 17의 (e)를 참조하면, 기판은 유기 재료, 금속 및 미립자를 제거하기 위하여 세정된다. 다음으로, 제2 게이트 절연막(T4)이 상기 아일랜드형 구조물을 커버하기 위하여 형성된다. 이 경우에, 실리콘 산화막은 LPCVD 법에 의해 원료 가스로서 실란 및 산소 가스를 사용하여 450℃에서 30㎚의 막두께를 갖도록 형성된다. 또한 원료로서 TEOS(tetraethoxysilane) 및 산소를 사용하는 플라즈마 CVD, 원료로서 TEOS 및 오존을 사용하는 정상압 CVD, 또는 도 16에 도시된 바와 같은 플라즈마 CVD를 이용할 수 있다. 다음, 게이트 전극으로서, n+실리콘 막이 80㎚로 형성되고 텅스텐 실리리사이드 막이 110㎚로 형성된다. n+실리콘 막은 플라즈마 CVD 또는 LPCVD 법을 사용하여 형성되는 결정화된 인으로 도핑된 실리콘 막이 바람직하다. 다음, 패턴된 게이트 전극(T5)은 석판인쇄술 및 에칭 공정을 통해 형성된다.
도 17의 (f)를 참조하면, 불순물 주입 영역(T6)이 마스크로서 게이트 전극(T5)을 사용하여 형성된다. CMOS형 회로를 형성하는 경우, n+영역을 필요로하는 n-채널 TFT 및 p+영역을 필요로하는 p-채널 TFT는 석판인쇄술에 의해 분리되어 형성된다. 주입된 불순물 이온의 질량 분리를 실행하지 않는 이온 도핑법, 이온 주입법, 플라즈마 도핑법, 레이저 도핑법 등과 같은 방법을 사용하는 것이 바람직하다. 이 경우에, 불순물은 실리콘 산화막이 표면으로부터 제거된 후에 주입된다. 사용법 또는 불순물 주입법에 따라서, 불순물은 실리콘 산화막이 표면상에 남겨진 상태 또는 막이 표면으로부터 제거된 후에 도입된다.
도 17의 (g)를 참조하면, 층간 분리 절연막(T7)이 증착되고, 접촉홀이 개구된다. 다음으로, 금속들이 증착되고, 금속 상호접속(T8)이 석판인쇄술 및 에칭 공정에 의해 형성된다. 층간 분리 절연막으로서는, TEOS 산화막, 실리카 코팅막 또는 평면형태로 형성될 수 있는 유기 코팅막을 사용할 수 있다. 접촉홀은 석판인쇄술 및 에칭 공정에 의해 형성된다. 배선용 금속 라인은 저저항을 갖는 알루미늄 또는 구리, 또는 이들 금속을 합금하여 생성된 합금 금속, 또는 텅스텐 또는 몰리브덴과 같은 고융점 금속이 사용될 수 있다. 상기 공정들에 기초하여, 고성능 및 높은 신뢰성을 갖는 박막 트랜지스터를 형성할 수 있다.
도 18의 (a)를 참조하면, 패턴된 게이트 전극 (T5)가 도 17의 (e)에 도시된 바와 같이 형성된 후에, 불순물 주입 영역 (T6')은 실리콘 산화막이 표면상에 남아 있는 상태에서 마스크로서 게이트 전극 (T5)를 사용하여 형성된다.
도 18의 (b)를 참조하면, 층간 분리 절연막 (T7')이 증착되고, 접촉홀은 개구된다. 다음으로, 금속이 증착되고, 금속 상호접속 (T8)이 석판인쇄술 및 에칭 공정에 의해 형성된다.
도 19 및 20은 정렬 마크가 미리 공급되고, 정렬 마크에 따라 레이저 빔 조사가 실행되는 경우를 도시한다. 도 21 및 22는 정렬 마크가 레이저 빔이 조사되는 동시에 형성되는 경우를 도시한다. 기본적으로, 공정은 도 17 및 18에 도시된 공정과 유사하다. 따라서, 차이점만이 주로 설명될 것이다.
도 19의 (a)를 참조하면, 유기 재료, 금속 및 미립자들이 세정에 의해 제거된 유리 기판(sub0)상에, 기판 커버막(T1) 및 텅스텐 실리사이드막이 연속적으로 형성된다. 정렬 마크(T9)는 석판인쇄술 및 에칭을 사용하여 텅스텐 실리사이드막을 패턴함으로써 형성된다. 다음, 정렬 마크(T9)를 보호하기 위하여, 마크 보호막(T10)이 형성되고 나서 실리콘 박막(T2)이 증착된다.
도 19의 (b)를 참조하면, 레이저 빔의 조사시에 요구된 영역이 레이저 빔을 위치시키는 정렬 마크를 사용하여 레이저 빔에 노광된다. 다음으로, 미리 형성된 정렬 마크 또는 결정화된 실리콘 박막 패터닝으로 형성된 정렬 마크(미도시)를 사용하여 다음 정렬을 실행할 수 있다.
도 21의 (a)를 참조하면, 유기 재료, 금속 및 미립자들이 세정에 의해 제거된 유리 기판(sub0)상에, 기판 커버막(T1) 및 실리콘 박막(T2)이 연속적으로 형성된다.
도 21의 (b)를 참조하면, 정렬 마크(T9')는 정렬 마크에 대한 부분을 포함하는 광 마스크를 사용하여 빔으로 실리콘 박막을 조사함으로써 형성된다. 이러한 방식으로, 실리콘 박막(T2)의 정렬 마스크 영역은 실리콘 박막이 노광되는 때와 동시에 결정화된다.
도 21의 (d)를 참조하면, 석판인쇄술의 정렬은 결정화된 정렬 마크(T9')를 이용하여 수행되고 실리콘 박막 및 실리콘 산화막의 적층막의 아일랜드형 구조물은 상술된 바와 같이 에칭후에 형성된다.
상술한 바와 같은 제조 공정에 따르면, 빔 위치 설정은 기판상에 형성된 정렬 마크를 사용하여 실행된다. 이로써, ㎛차 이상의 위치 정밀도로 요구된 영역상에 정렬시키는 것이 가능하다. 결과적으로, 에칭에 의해 최종적으로 제거되는 영역상에 레이저 빔의 조사를 최소화시킬 수 있다. 특히, 제조 공정이 LCD와 같은 화상 장치에 응용될 때 광원의 강도변동때문에 기판이 손상되는 것을 방지할 수 있다. 또한 손상된 기판에 의한 화질의 열화를 방지할 수 있다.
부분이 활성표면을 갖도록 레이저 빔 조사에 의해 부분적으로 변형된 박막의 표면은 다른 박막으로 커버된다. 이러한 구성에 의하면, 다음 공정에서 활성 표면상의 불필요한 물질의 오염 및 결합을 방지할 수 있게 된다. 결과적으로, 높은 신뢰성과 높은 재현성을 가진 박막 트랜지스터를 얻을 수 있다.
레이저 빔 조사 공정과 동시에 실리콘 박막의 변형과 정렬 마크의 형성을 실행함으로써, 부가적인 정렬 형성 공정은 불필요하다. 이것은 장치의 오염을 막을 수 있고 제조 공정을 감소시킬 수 있다. 결과적으로, 제조 단가를 실질적으로 감소시킬 수 있다. 따라서, 본 발명은 커다란 산업상의 이점을 갖는다.
또한, 상기한 구성에 의해서, 고성능 다기능 반도체 형성 장치, 높은 재현성 박막 트랜지스터 및 고성능 박막 트랜지스터를 염가로 제공할 수 있다. 특히, 1) 화학용액을 사용하는 세정 공정을 생략할 수 있는 높은 안정성을 지닌 반도체 박막 공정을 제공하고, 2) 동일한 장치에서 여러 스테이지를 처리할 수 있는 복합 기능 장치를 제공함으로써, 전체 설비 장치 영역을 감소시키는 것을 가능하게 하고 (공간 절약 반도체 공정), 및 3) 실리콘 세정 표면(인터페이스)이 화학용액을 사용하지 않고 유지될 수 있는 저가의 고성능 박막 트랜지스터를 제조할 수 있다.
또한, 상술한 방법에서, 정렬 마크는 광 조사에 의해 노출되는 영역과 광 조사에 의해 노출되지 않고 노출된 영역의 것과는 다른 광학 컬러를 갖는 영역간의 컬러 차이를 사용하여 형성된다.
이러한 구성에 의해서, 레이저 빔 조사에 의해 노출된 반도체 박막에 대한 연속적인 박막 트랜지스터 제조 공정에서 장치 형성 영역을 결정할 수 있다. 이 경우에, 반도체 박막과 절연막이외의 다른 물질은 없다. 그러므로, 깨끗한 반도체 절연막 인터페이스를 형성하는 것이 용이하다.
본 발명에 따르면, 본 발명은 기판 상의 원하는 위치에 작은 트랩 상태 밀도를 갖는 반도체 막을 신뢰성 좋게 형성하고, 대면적의 기판 상의 원하는 위치에 재현성이 양호하게 단결정 반도체 막을 형성하며, 기판 상의 원하는 위치에 단결정 반도체막을 형성하여 만족스러운 반도체 절연막 인터페이스나 우수한 특징을 갖는 전계 효과 트랜지스터를 형성할 수 있는 효과가 있다.

Claims (14)

  1. 기판 상의 요구된 위치에 제1 특성의 반도체막을 형성하는 방법에 있어서,
    a) 제2 특성의 반도체막이 그 위에 형성되어 있는 상기 기판을 준비하는 단계;
    b) 소정의 패턴을 갖는 광 마스크를 준비하는 단계;
    c) 상기 기판 상의 상기 요구된 위치에 상기 광 마스크의 투영 영역을 상대적으로 배치하는 단계;
    d) 제2 특성의 반도체막의 조사된 부분을 제1 특성의 반도체막으로 변화시키도록 제2 특성의 반도체막의 상기 요구된 위치를 상기 광 마스크를 통해 레이저 광으로 조사하는 단계; 및
    e) 적어도 상기 제1 특성의 반도체막 상에 절연막을 형성하는 단계
    를 포함하는 방법.
  2. 제1항에 있어서, 상기 기판은 그위에 이전에 형성된 정렬 마크를 갖고, 상기 정렬 마크는 단계 (c)에서 상기 광 마스크의 상기 투영된 영역을 배치하는데 사용되는 방법.
  3. 제1항에 있어서, 상기 광 마스크는 정렬 마크 패턴을 갖고, 단계 (d)에서, 상기 정렬 마크 패턴에 대응하는 정렬 마크가 형성되고, 상기 정렬 마크는 제1 특성의 반도체막과 제2 특성의 반도체막 간의 광학 특성의 차이로 인해 가시적인 방법.
  4. 제3항에 있어서, 단계 (d)이후의 배치 공정이 상기 정렬 마크에 대하여 수행되는 방법.
  5. 제1항에 있어서, 상기 제1 특성의 반도체막은 단결정 반도체막이고, 상기 제2 특성의 반도체막은 비정질 반도체막인 방법.
  6. 제3항에 있어서, 상기 제1 특성의 반도체막은 결정 반도체막이고, 상기 제2 특성의 반도체막은 비정질 반도체막인 방법.
  7. 기판 상의 요구된 위치에 단결정 반도체막을 형성하는 방법에 있어서,
    a) 비정질 반도체막이 그 위에 형성되어 있는 상기 기판을 준비하는 단계;
    b) 소정의 패턴을 갖는 광 마스크를 준비하는 단계;
    c) 기판 상의 상기 요구된 위치에 상기 광 마스크의 투영 영역을 상대적으로 배치하는 단계;
    d) 비정질 반도체막의 조사된 부분을 결정 반도체막으로 변화시키도록 제2 특성의 반도체막의 상기 요구된 위치를 상기 광 마스크를 통해 레이저 광으로 조사하는 단계; 및
    e) 적어도 결정 반도체막 상에 절연막을 형성하는 단계
    를 포함하는 방법.
  8. 제7항에 있어서,
    f) 패터닝 공정에 의해 상기 절연막 및 상기 결정 반도체막으로 구성된 아일랜드를 형성하는 단계를 더 포함하고, 상기 아일랜드의 상기 결정 반도체막은 전계 효과 트랜지스터의 소스, 드레인, 및 채널 영역들용으로 사용되는 단결정 반도체인 방법.
  9. 제7항에 있어서, 상기 기판은 그위에 이전에 형성된 정렬 마크를 갖고, 상기 정렬 마크는 단계 (c)에서 상기 광 마스크의 상기 투영된 영역을 배치하는데 사용되는 방법.
  10. 제7항에 있어서, 상기 광 마스크는 정렬 마크 패턴을 갖고, 단계 (d)에서, 상기 정렬 마크 패턴에 대응하는 정렬 마크가 형성되고, 상기 정렬 마크는 결정 반도체막과 비정질 반도체막 간의 광학 특성의 차이로 인해 가시적인 방법.
  11. 반도체막 구조에 있어서,
    기판;
    기판 상에 있고, 기판 상의 요구된 위치에 형성된 제1 특성의 반도체 영역 및 제2 특성의 반도체 영역을 갖는 반도체층 - 상기 제1 특성의 반도체 영역은 제2 특성의 반도체막의 조사된 부분을 제1 특성의 반도체 영역으로 변화시키도록 제2 특성의 반도체막의 소정 위치를 레이저 광으로 조사함으로써 형성됨-; 및
    상기 반도체층 상에 형성된 절연층
    을 포함하는 반도체막 구조.
  12. 제11항에 있어서, 상기 반도체층 및 절연층으로 이루어진 적층은 상기 기판상에 상기 적층의 적어도 하나의 아일랜드를 생성하도록 부분적으로 제거되는 반도체막 구조.
  13. 제11항에 있어서, 제1 특성의 반도체막의 광학 특성은 제2 특성의 반도체막의 특성과 다른 반도체막 구조.
  14. 제11항에 있어서, 상기 기판은 그위에 이전에 형성된 정렬 마크를 갖고, 상기 정렬 마크는 상기 요구된 위치를 결정하는데 사용되는 반도체막 구조.
KR10-2000-0040063A 1999-07-13 2000-07-13 기판상의 소망하는 위치에 반도체막을 형성하는 방법 KR100383419B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP22997999A JP3491571B2 (ja) 1999-07-13 1999-07-13 半導体薄膜の形成方法
JP1999-229979 1999-07-13

Publications (2)

Publication Number Publication Date
KR20010029934A true KR20010029934A (ko) 2001-04-16
KR100383419B1 KR100383419B1 (ko) 2003-05-12

Family

ID=16900710

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2000-0040063A KR100383419B1 (ko) 1999-07-13 2000-07-13 기판상의 소망하는 위치에 반도체막을 형성하는 방법

Country Status (4)

Country Link
US (1) US6989300B1 (ko)
JP (1) JP3491571B2 (ko)
KR (1) KR100383419B1 (ko)
GB (1) GB2354111A (ko)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100400510B1 (ko) * 2000-12-28 2003-10-08 엘지.필립스 엘시디 주식회사 실리콘 결정화 장치와 실리콘 결정화 방법
US7033434B2 (en) 2002-12-30 2006-04-25 Lg. Philips Lcd Co., Ltd. Mask for crystallizing, method of crystallizing amorphous silicon and method of manufacturing array substrate using the same
KR100611218B1 (ko) * 2003-02-25 2006-08-09 삼성에스디아이 주식회사 박막 트랜지스터의 제조 방법
KR100707026B1 (ko) * 2003-11-26 2007-04-11 비오이 하이디스 테크놀로지 주식회사 비정질실리콘막의 결정화 방법
KR100915104B1 (ko) * 2001-12-11 2009-09-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제조 방법
KR100952317B1 (ko) * 2001-11-22 2010-04-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 제조 장치
US7700892B2 (en) 2003-09-17 2010-04-20 Lg Display Co., Ltd. Sequential lateral solidification device and method of crystallizing silicon using the same

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI279052B (en) * 2001-08-31 2007-04-11 Semiconductor Energy Lab Laser irradiation method, laser irradiation apparatus, and method of manufacturing a semiconductor device
US6700096B2 (en) * 2001-10-30 2004-03-02 Semiconductor Energy Laboratory Co., Ltd. Laser apparatus, laser irradiation method, manufacturing method for semiconductor device, semiconductor device, production system for semiconductor device using the laser apparatus, and electronic equipment
KR20040052468A (ko) * 2001-11-12 2004-06-23 소니 가부시끼 가이샤 레이저 어닐 장치 및 박막 트랜지스터의 제조 방법
US7078322B2 (en) 2001-11-29 2006-07-18 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a thin film transistor
JP2003229359A (ja) * 2001-11-29 2003-08-15 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
US7133737B2 (en) 2001-11-30 2006-11-07 Semiconductor Energy Laboratory Co., Ltd. Program for controlling laser apparatus and recording medium for recording program for controlling laser apparatus and capable of being read out by computer
KR100478758B1 (ko) * 2002-04-16 2005-03-24 엘지.필립스 엘시디 주식회사 실리콘 결정화방법
KR100478757B1 (ko) * 2002-04-17 2005-03-24 엘지.필립스 엘시디 주식회사 실리콘 결정화방법
SG160189A1 (en) * 2002-04-23 2010-04-29 Adv Lcd Tech Dev Ct Co Ltd Crystallization apparatus, crystallization method, and phase shift mask
JP4813743B2 (ja) * 2002-07-24 2011-11-09 株式会社 日立ディスプレイズ 画像表示装置の製造方法
US7387922B2 (en) * 2003-01-21 2008-06-17 Semiconductor Energy Laboratory Co., Ltd. Laser irradiation method, method for manufacturing semiconductor device, and laser irradiation system
JP4694101B2 (ja) * 2003-03-18 2011-06-08 大日本印刷株式会社 露光方法及びパターン形成装置
JP2004335839A (ja) 2003-05-09 2004-11-25 Nec Corp 半導体薄膜、薄膜トランジスタ、それらの製造方法および半導体薄膜の製造装置
EP1728271B1 (en) 2004-03-26 2016-06-08 Semiconductor Energy Laboratory Co, Ltd. Laser irradiation method and laser irradiation apparatus
US8525075B2 (en) 2004-05-06 2013-09-03 Semiconductor Energy Laboratory Co., Ltd. Laser irradiation apparatus
US8304313B2 (en) * 2004-08-23 2012-11-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and its manufacturing method
CN101088144B (zh) 2004-12-24 2012-03-28 株式会社半导体能源研究所 曝光装置和使用该曝光装置的半导体器件制造方法
JP4801440B2 (ja) * 2004-12-24 2011-10-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5125436B2 (ja) * 2007-11-14 2013-01-23 大日本印刷株式会社 半導体装置の製造方法
US20090325391A1 (en) * 2008-06-30 2009-12-31 Asm International Nv Ozone and teos process for silicon oxide deposition
US8574960B2 (en) * 2010-02-03 2013-11-05 Stats Chippac, Ltd. Semiconductor device and method of forming cavity adjacent to sensitive region of semiconductor die using wafer-level underfill material
DE102012212465B3 (de) * 2012-07-17 2013-11-07 Trumpf Werkzeugmaschinen Gmbh + Co. Kg Elektroadhäsionsgreifer zum Halten von Werkstücken
WO2017072921A1 (ja) * 2015-10-29 2017-05-04 堺ディスプレイプロダクト株式会社 薄膜トランジスタ基板の製造方法
CN108973160B (zh) * 2017-06-05 2021-10-12 中国商用飞机有限责任公司 一种复合材料热隔膜预成型的预浸料定位方法
US12041842B2 (en) 2018-07-02 2024-07-16 Jdi Design And Development G.K. Display panel patterning device
JP7072225B2 (ja) * 2018-09-07 2022-05-20 株式会社Joled 表示パネル製造装置および表示パネル製造方法
CN114762118A (zh) * 2020-10-29 2022-07-15 京东方科技集团股份有限公司 阵列基板及其制作方法、显示面板和显示装置

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1919991C3 (de) * 1969-04-19 1973-11-29 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt Anordnung zur automatischen Aus richtung von zwei aufeinander einzu justierenden Objekten
JPS57148351A (en) 1981-03-10 1982-09-13 Toshiba Corp Laser annealing apparatus for semiconductor element
GB2133618B (en) 1983-01-05 1986-09-10 Gen Electric Co Plc Fabricating semiconductor circuits
EP0178447B1 (en) 1984-10-09 1993-02-17 Fujitsu Limited A manufacturing method of an integrated circuit based on semiconductor-on-insulator technology
JPH0631074B2 (ja) * 1986-07-14 1994-04-27 古野電気株式会社 自動操舵装置
US4724219A (en) 1986-07-16 1988-02-09 Sprague Electric Company Radiation melting of semiconductor surface areas through a remote mask
JPS63292619A (ja) 1987-05-26 1988-11-29 Fujitsu Ltd レ−ザ−アニ−ル方法
JP2730089B2 (ja) 1988-10-12 1998-03-25 株式会社ニコン 投影露光装置及び方法
JPH05142745A (ja) 1991-01-07 1993-06-11 Hitachi Ltd 位相シフトマスク及びマスクの製造方法
JPH05182923A (ja) 1991-05-28 1993-07-23 Semiconductor Energy Lab Co Ltd レーザーアニール方法
JPH0521343A (ja) * 1991-07-15 1993-01-29 Ricoh Co Ltd 薄膜トランジスタおよびその製法
JPH0590191A (ja) 1991-09-30 1993-04-09 Sony Corp パルスレーザアニール装置
JP3180481B2 (ja) 1992-11-24 2001-06-25 日新電機株式会社 薄膜トランジスタ用単結晶シリコン層の形成方法
JPH06320292A (ja) 1993-04-28 1994-11-22 Nippon Steel Corp レーザーアニール装置及びレーザーアニール方法
JPH0799321A (ja) 1993-05-27 1995-04-11 Sony Corp 薄膜半導体素子の製造方法および製造装置
US5492843A (en) * 1993-07-31 1996-02-20 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating semiconductor device and method of processing substrate
JP3398434B2 (ja) 1993-10-27 2003-04-21 東洋ゴム工業株式会社 トラック・バス用ラジアルタイヤ
TW272319B (ko) * 1993-12-20 1996-03-11 Sharp Kk
JP3442500B2 (ja) * 1994-08-31 2003-09-02 株式会社半導体エネルギー研究所 半導体回路の作製方法
JP3457072B2 (ja) 1994-10-20 2003-10-14 株式会社半導体エネルギー研究所 半導体装置の作製方法
US5477058A (en) 1994-11-09 1995-12-19 Kabushiki Kaisha Toshiba Attenuated phase-shifting mask with opaque reticle alignment marks
TW294831B (ko) * 1995-04-26 1997-01-01 Handotai Energy Kenkyusho Kk
JPH097911A (ja) 1995-06-16 1997-01-10 Sony Corp 半導体製造装置
JPH0917729A (ja) 1995-06-29 1997-01-17 Sharp Corp 半導体装置の製造方法
JP3596188B2 (ja) 1995-09-22 2004-12-02 セイコーエプソン株式会社 薄膜トランジスタの製造方法
JPH09148246A (ja) 1995-11-21 1997-06-06 Ulvac Japan Ltd 多結晶シリコンの形成方法及び形成装置
WO1997023806A1 (en) * 1995-12-26 1997-07-03 Seiko Epson Corporation Active matrix substrate, production method of active matrix substrate, liquid crystal display device and electronic equipment
JPH10149984A (ja) 1996-11-20 1998-06-02 Ulvac Japan Ltd 多結晶シリコンの形成方法及び形成装置
JPH1117185A (ja) 1997-06-20 1999-01-22 Hitachi Ltd 液晶表示装置及びその製造方法
JP3941164B2 (ja) 1997-06-26 2007-07-04 株式会社日立製作所 結晶化方法及び装置
JP3642546B2 (ja) 1997-08-12 2005-04-27 株式会社東芝 多結晶半導体薄膜の製造方法
KR100269312B1 (ko) 1997-10-14 2000-10-16 윤종용 실리콘막의결정화방법및이를이용한박막트랜지스터-액정표시장치(tft-lcd)의제조방법
JP2001023918A (ja) 1999-07-08 2001-01-26 Nec Corp 半導体薄膜形成装置

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100400510B1 (ko) * 2000-12-28 2003-10-08 엘지.필립스 엘시디 주식회사 실리콘 결정화 장치와 실리콘 결정화 방법
KR100952317B1 (ko) * 2001-11-22 2010-04-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 제조 장치
KR100915104B1 (ko) * 2001-12-11 2009-09-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제조 방법
US7670935B2 (en) 2001-12-11 2010-03-02 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
US7033434B2 (en) 2002-12-30 2006-04-25 Lg. Philips Lcd Co., Ltd. Mask for crystallizing, method of crystallizing amorphous silicon and method of manufacturing array substrate using the same
KR100611218B1 (ko) * 2003-02-25 2006-08-09 삼성에스디아이 주식회사 박막 트랜지스터의 제조 방법
US7700892B2 (en) 2003-09-17 2010-04-20 Lg Display Co., Ltd. Sequential lateral solidification device and method of crystallizing silicon using the same
KR100707026B1 (ko) * 2003-11-26 2007-04-11 비오이 하이디스 테크놀로지 주식회사 비정질실리콘막의 결정화 방법

Also Published As

Publication number Publication date
US6989300B1 (en) 2006-01-24
GB2354111A (en) 2001-03-14
JP2001028440A (ja) 2001-01-30
GB0017261D0 (en) 2000-08-30
JP3491571B2 (ja) 2004-01-26
KR100383419B1 (ko) 2003-05-12

Similar Documents

Publication Publication Date Title
KR100383419B1 (ko) 기판상의 소망하는 위치에 반도체막을 형성하는 방법
US8710507B2 (en) Semiconductor thin film, thin film transistor, method for manufacturing same, and manufacturing equipment of semiconductor thin film
KR100534501B1 (ko) 박막 처리 방법 및 박막 처리 장치
KR100738295B1 (ko) 박막 처리 방법 및 박막 처리 장치
KR100382868B1 (ko) 반도체박막 가열장치
US6755909B2 (en) Method of crystallizing amorphous silicon using a mask
JP3586558B2 (ja) 薄膜の改質方法及びその実施に使用する装置
JP3393469B2 (ja) 薄膜半導体素子の製造方法及び薄膜半導体形成装置
US6863733B1 (en) Apparatus for fabricating thin-film semiconductor device
JP4322373B2 (ja) 膜体部改質装置及び膜体部改質方法
JP4900128B2 (ja) 半導体薄膜改質方法
JP3496678B1 (ja) 半導体薄膜
JP2008098310A (ja) 結晶化方法、被結晶化基板、薄膜トランジスタの製造方法、薄膜トランジスタ及び表示装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120329

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee