JP2008098310A - 結晶化方法、被結晶化基板、薄膜トランジスタの製造方法、薄膜トランジスタ及び表示装置 - Google Patents

結晶化方法、被結晶化基板、薄膜トランジスタの製造方法、薄膜トランジスタ及び表示装置 Download PDF

Info

Publication number
JP2008098310A
JP2008098310A JP2006276920A JP2006276920A JP2008098310A JP 2008098310 A JP2008098310 A JP 2008098310A JP 2006276920 A JP2006276920 A JP 2006276920A JP 2006276920 A JP2006276920 A JP 2006276920A JP 2008098310 A JP2008098310 A JP 2008098310A
Authority
JP
Japan
Prior art keywords
film
sio
crystal semiconductor
semiconductor film
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Abandoned
Application number
JP2006276920A
Other languages
English (en)
Inventor
Kazufumi Azuma
東  和文
Shigeyuki Yotsumoto
茂之 四元
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced LCD Technologies Development Center Co Ltd
Original Assignee
Advanced LCD Technologies Development Center Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced LCD Technologies Development Center Co Ltd filed Critical Advanced LCD Technologies Development Center Co Ltd
Priority to JP2006276920A priority Critical patent/JP2008098310A/ja
Publication of JP2008098310A publication Critical patent/JP2008098310A/ja
Abandoned legal-status Critical Current

Links

Images

Landscapes

  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

【課題】室温でも大粒径に結晶化でき、省電力、結晶化の位置ずれの発生を減少させた結晶化方法、被結晶化基板、薄膜トランジスタの製造方法、薄膜トランジスタ及び表示装置を提供すること。
【解決手段】非単結晶半導体膜に光強度が単調増加と単調減少する光強度分布を少なくとも一部に有するパルスレーザ光を照射して照射部を結晶化する結晶化方法であって、前記非単結晶半導体膜は、前記レーザ光の入射面上に前記レーザ光に対して膜厚方向で且つ前記非単結晶半導体膜側に光吸収係数が徐々に大きくなるような吸収特性を有するキャップ膜が設けられたものであることを特徴とする結晶化方法。
【選択図】 なし

Description

本発明は、液晶、有機EL等の表示装置に用いた場合に好適な結晶化方法、薄膜トランジスタの製造方法、薄膜トランジスタ及び表示装置に関する。
一般的に、液晶表示装置などの表示装置の駆動回路は、ガラス基板上に形成された非晶質半導体膜に形成されている。IT市場の拡大により取り扱う情報はデジタル化され、高速化されるため、表示装置も高画質化が要求されている。この要求を満足する手段としては、例えば各画素を切換えるスイッチングトランジスタを結晶半導体に形成することが考えられている。これにより、スイッチング速度が高速化され、高画質化が可能となる。
ガラス基板上に形成された非晶質シリコン層を結晶化する手段としては、例えばエキシマレーザアニール法(ELA法)が知られている。しかしながら、このELA法により得られた結晶の粒径は、0.1μm程度である。従って、結晶化された領域に薄膜トランジスタ(以下、TFTと呼ぶ)を形成した場合、1個のTFTのチャネル領域に多数の結晶粒界が含まれる。この結果としてTFTの電界効果移動度は200cm/Vsであり、単結晶Siに形成されたMOSトランジスタの電界効果移動度と比較すると大幅に劣る。
本発明者等は、先に非晶質シリコン層にレーザ光を照射することにより少なくとも1個のTFTのチャネル部分を形成できる程度大きな結晶粒を形成する工業化技術を開発している。単一の結晶粒内にTFTを形成することは、チャネル領域内に結晶粒界が形成された従来のトランジスタと異なり、結晶粒界への特性への悪影響がなく、TFT特性が大幅に改善され、プロセッサ、メモリ、センサなどの機能素子を形成することができる。このような結晶化方法として本発明者等は、例えば非特許文献1や非特許文献2等に記載された結晶化方法を提案している。
非特許文献1には、SiON/SiOキャップ層やSiO(二酸化シリコン)キャップ層を介して非晶質シリコン膜にフルエンス0.8J/cmの位相変調したレーザ光を照射することにより、膜に平行な方向に結晶粒をラテラル成長させ、非晶質シリコン膜を結晶化する方法が記載されている。
非特許文献2には、基板加熱下でSiOキャップ層を介して非晶質シリコン膜にホモジナイズし強度変調したレーザ光を照射することにより、非晶質シリコン膜をラテラル方向に結晶成長させる方法が記載されている。
W.Yeh and M.Matsumura Jpn.Appl.Phys.Vol.41(2002)1909 2002年秋季第63回応用物理学会学術講演会予稿集2,P779,26a−G−2.平松雅人他
しかしながら、非特許文献1の方法では、大粒径化した結晶粒の近傍に小粒径の微細結晶粒が発生する。そのため、膜組織全体として大粒径の結晶粒を揃えて比較的均一に(即ち、緻密に)形成することが要望されている。また、SiON(酸窒化シリコン)キャップ膜は、膜中の酸素原子と窒素原子の比率を変化させることにより吸収スペクトルを変化させることが可能である。しかし、消光係数を0.02以下に制御することが困難であることが判った。
また、非特許文献1及び2の方法では、結晶粒を大粒径化させるために、基板を高温域に加熱する必要があり、低温処理の要求を十分に満たすことができないという問題点がある。
基板加熱温度は例えば摂氏500度を超えることもあるので、汎用ガラス(例えばソーダガラス)やプラスチックなどは加熱により変質や変形を生じやすい。従って、これらの材料を液晶表示装置(LCD)の基板に採用するためには低温処理は必須条件となる。また、大画面LCDでは軽量化の要望が強いために基板の板厚を薄くする傾向にある。従って、加熱により変形を生じやすく、薄肉基板の平坦度を確保するためにも低温処理は必須条件となる。
本発明は、このような事情に基づいてなされたものであり、室温でも大粒径の結晶を得ることができる結晶化方法、被結晶化基板、薄膜トランジスタの製造方法、薄膜トランジスタ及び表示装置を提供することを目的とする。
(1)本発明の第1の形態に係る結晶化方法は、非単結晶半導体膜に光強度が単調増加と単調減少する光強度分布を少なくとも一部に有するパルスレーザ光を照射して照射部を結晶化する結晶化方法であって、前記非単結晶半導体膜は、前記レーザ光の入射面上に前記レーザ光に対して膜厚方向で且つ前記非単結晶半導体膜側に光吸収係数が徐々に大きくなるような吸収特性を有するキャップ膜が設けられたものであることを特徴とする。
(2)本発明の第2の形態に係る結晶化方法は、非単結晶半導体膜に光強度が単調増加と単調減少する光強度分布を少なくとも一部に有するパルスレーザ光を照射して照射部を結晶化する結晶化方法であって、前記非単結晶半導体膜は、前記レーザ光の入射面上に前記レーザ光に対して膜厚方向で且つ前記非単結晶半導体膜側に光吸収係数が徐々に大きくなるような吸収特性を有するSiOキャップ膜とSiO膜キャップ膜の2種のキャップ膜を設けてなることを特徴とする。
(3)本発明に係る薄膜トランジスタの製造方法は、基板上に設けられた非単結晶半導体膜のレーザ光入射面上に少なくとも一層の膜厚方向で且つ前記非単結晶半導体膜側に膜の消光係数が徐々に大きくなるようにSiO膜を形成する工程(上記xは2.0以下で、かつ膜の消光係数が0〜0.02の範囲で膜中で変化するSiO膜)と、ホモジナイズされた波長が248nm以上のパルスレーザ光を前記SiO膜を介して照射して、パルスレーザ光の一部を前記SiO膜が吸収して発熱するとともに、前記非単結晶半導体膜にも照射して照射部を溶融し、パルスレーザ光が遮断した後、前記非単結晶半導体膜に結晶化領域を形成する工程と、前記結晶化領域に位置合わせして薄膜トランジスタを形成する工程とを具備することを特徴とする
(4)本発明に係る被結晶化基板は、絶縁体又は半導体からなる基板と、この基板上に設けられた絶縁膜と、この絶縁膜上に設けられた非単結晶半導体膜と、この非単結晶半導体膜上に設けられた膜厚方向で且つ前記非単結晶半導体膜側に光吸収係数が徐々に大きいキャップ膜とを具備してなることを特徴とする。
(5)本発明に係る薄膜トランジスタは、前記結晶化方法により製造された結晶化領域に形成されたソース領域、ドレイン領域及びチャネル領域と、このチャネル領域上にゲート絶縁膜を介して形成されたゲート電極とを具備することを特徴とする。
(6)本発明に係る表示装置は、結晶化方法により製造された結晶化領域に画素を切替える薄膜トランジスタを形成してなることを特徴とする。
本発明によれば、室温でも大粒径に結晶化できる結晶化方法、被結晶化基板、薄膜トランジスタの製造方法、薄膜トランジスタ及び表示装置を得ることができる。
以下、図面を本発明の実施形態について更に詳しく説明する。
この実施形態は、光強度が単調増加と単調減少する光強度分布を少なくとも一部に有するパルスレーザ光を非単結晶半導体膜に照射して照射部を結晶化する際の、上記非単結晶半導体膜は上記レーザ光の入射面上に上記レーザ光に対して膜厚方向で且つ上記非単結晶半導体膜側に光吸収係数が徐々に大きくなるような吸収特性を有するキャップ膜が設けられた被結晶化基板である結晶化方法である。
キャップ膜は、入射する光強度が単調増加と単調減少する光強度分布のパルスレーザ光の一部を吸収して発生する熱を蓄熱する作用と、レーザ光遮断時に照射部の降温特性を緩速化し上記光強度分布に応じた凝固位置の横方向の移動を長く、良質な特性の結晶領域を形成する作用とを有する。
この結晶化方法において、キャップ膜としては、その組成がシリコン原子と酸素原子からなるSiO膜が挙げられる。このSiO膜は、結晶化用レーザ光の波長が248nm以上において、前記SiO膜の消光係数(但し、消光係数は光吸収係数に比例する)が0〜0.02の範囲で変化するものが挙げられる。更に、SiO膜においては、膜厚方向で且つ非単結晶半導体膜方向に消光係数が大きくなる消光係数勾配が形成されている。
この消光係数勾配は、例えばSiO膜の最表面部の消光係数が2.0であり、非単結晶半導体膜に接する部分の消光係数が0.005〜0.02であり、かつ前記消光係数が膜厚方向で連続的に大きくなるように変化することが好ましい。
前記SiO膜の膜厚は、光吸収特性と蓄熱特性の点から100〜1500nmであることが好ましい。ここで、SiO膜の膜厚が100n未満の場合、SiO膜の光吸収による発熱量が不足して蓄熱が不十分になり、所望サイズの大結晶粒を得ることができなくなる。一方、膜厚が1500nmを越えると、光の透過量が減少して、結晶化しようとする非単結晶半導体膜に十分なフルエンスのパルスレーザ光が到達し難くなるので、結晶化の目的を十分に達成することができなくなる。
この実施形態の説明において使用される用語を次のように定義する。
「非単結晶半導体膜」とは、非晶質半導体(例えば非晶質シリコン膜)、多結晶半導体(例えばポリシリコン膜)及びこれらの混合組織など結晶化の対象となる薄膜をいう。非単結晶半導体膜を結晶化するためのレーザ光としては、位相シフタを用いて光強度が単調増加と単調減少を繰り返す繰り返しパターンの光強度分布となるように変調されたパルスレーザ光が挙げられる。光強度が単調増加と単調減少を繰り返す繰り返しパターンの光強度分布は、1次元又は2次元に配列されたパターンである。こうしたパルスレーザ光を火非単結晶半導体膜に照射することにより、高次の振動成分が低減され、その振動成分に起因する小粒径結晶の出現が有効に抑制される。また、光吸収発熱性の膜の方からパルスレーザ光を入射して、光吸収発熱性の膜の疑似基板加熱効果により結晶化対象である半導体膜を昇温するので、結晶粒のラテラル成長距離が大幅に促進され、大粒径の結晶粒を緻密に形成することができる。
また、レーザ光としては、位相シフタ入射前に光強度分布が均一化された光が挙げられる。「結晶化」とは、結晶化対象膜が溶融し、凝固する過程において結晶核を起点として結晶成長することをいう。
「ラテラル成長」とは、結晶化対象膜が溶融し、凝固する過程において、結晶粒の成長が膜面に沿って1次元又は2次元で横方向に進行することをいう。「投入フルエンス」とは、結晶化のためのレーザ光のエネルギー密度を表わす尺度であり、単位面積当たりの1発のパルスのエネルギー量をいい、具体的には光源又は照射領域(照射野)において計測されるレーザ光の平均光強度のことをいう。
「位相シフタ」とは、位相変調光学系の一例であり、レーザ光の位相を変調するための空間強度変調光学素子のことをいい、フォトリソグラフィプロセスの露光工程で使用される位相シフトマスクとは区別されるものである。位相シフタは、例えば透明体としての石英基材の所望の場所に所望の段差が形成されたものである。位相シフタの段差は、入射光を所定の位相角、例えば180度の位相差を生じるサイズに、エッチング等のプロセスにより形成される。
「プロジェクションレンズ」とは、位相シフタにより作られた像を基板表面に投影するための光学系であり、照射サイズが小さい場合には、おおむねテレセントリックレンズが用いられる。テレセントリックレンズを用いることで、基板とレンズとの距離が多少変化しても投影した像のサイズが変化しないようにすることが可能である。そのため、基板側のみが平行となるような片テレセントリックレンズ系、又は基板側及び光源側の両方が平行となるような両テレセントリックレンズ系が用いられる。しかし、量産装置においては、照射ビームとして細長い、いわゆる「長尺」ビームが用いられることが多く、本明細書中では示していないが、短辺側のみがテレセントリック構造で、長辺側はレンズ効果が生じないような、「かまぼこ」型のプロジェクションレンズを用いることで、実現可能である。
この実施形態は、結晶化用光学系に対して、光吸収の少ないレーザ光又はレーザ光に対して光吸収の少ない結晶化光学系を用いることにより、高エネルギーのレーザ光であっても光学系の発熱を防止して結晶化位置の位置ずれの発生を減少させることができる。さらに、非単結晶半導体膜のレーザ光入射面上に少なくとも一層のSiO膜(xは2以下で膜中消光係数が変化する膜)を設けて、結晶化用レーザ光の一部を吸収させることにより、結晶化のためのレーザ光エネルギー密度が比較的低電力で大粒径の結晶化を行う結晶化方法である。
次に、上記非単結晶半導体膜を有する被結晶化基板の構成を説明する。図1は、被結晶化基板の構成を説明するための断面図である。
図中の符番1は被結晶化基板を示す。この被結晶化基板1は、絶縁体又は半導体からなる基板(例えばガラス基板)2と、この基板2上に順次形成された,下地保護膜3、非単結晶半導体膜例えば非晶質半導体膜4及びキャップ膜5とから構成されている。
基板2の絶縁体としては、ガラス基板の他、プラスチック基板などである。基板2の半導体基板としては、シリコンウエハなどである。基板2としては金属でもよい。
下地保護膜3は、基板2からの不純物の滲透を防止し、非晶質半導体膜4の結晶化過程(レーザ光に照射され溶融したときその熱の一部)で発生する熱を蓄熱する効果を有する。下地保護膜3は、例えば膜厚1000nmの二酸化シリコン膜である。下地保護膜3は、1層に限らず2層以上でもよい。特に、基板2からの不純物の浸透を防止するには、例えば基板2上にSiNx層を成膜し、さらにSiO層を成膜する構成が有効である。また、下地保護膜3は、熱酸化膜上に二酸化シリコン膜(SiO膜)を膜厚例えば30nm形成した構成でもよい。
非単結晶半導体膜は、入射するパルスレーザ光を吸収し受光部が溶融して被結晶化処理される膜であり、非晶質半導体薄膜でも多結晶半導体薄膜でもよく、膜厚は30〜300nmが選択される。非晶質半導体薄膜が非晶質シリコンの場合、その膜厚は例えば50〜200nmである。
キャップ膜5は、例えば第1のキャップSiO膜5a(以下、単にSiO膜5aと呼ぶ)と第2のキャップSiO膜5b(以下、単にSiO膜5bと呼ぶ)を順次積層してなる構造体である。キャップ膜5のうちSiO膜5aは、目的に応じて200nm以下の膜厚で配置するもので、省略することも可能である。しかし、非晶質半導体膜4上にSiO膜5bを直接積層した場合に界面が不安定になる可能性があるため、化学的に安定なSiO膜5aを挿入している。なお、SiO膜5aは必要な場合であっても極薄膜でよい場合もある。
前記SiO膜5bは、膜の消光係数が膜厚方向で変化する(徐々に大きくなる消光係数勾配が形成される)組成傾斜となっている。SiO膜5bは例えば最表面での組成がSiO(消光係数0)で、膜厚方向(基板2側の方向)で消光係数が単調増加し、SiO膜5aと接する領域で消光係数が0.02以下になる組成傾斜構造のキャップ膜である。SiO膜5bは、レーザ光の一部を吸収して発熱する光吸収膜であり、膜厚例えば500nmの膜中で消光係数が変化するSiO膜となっている。
レーザ光は、非単結晶半導体薄膜4の吸収特性に合致した波長のレーザ光源を選択する。このレーザ光の一部に吸収特性を有するキャップ膜を選択する。
SiO膜に消光係数勾配を膜厚方向に沿って単調増加させるためには、成膜処理ガスとして例えば、SiHとNOのプラズマ化学気相成長法によって成膜することができる。次に、このプラズマ化学気相成長法を図2の成膜装置を用いて説明する。
図2において、符番71は、側壁に基板72を出し入れするためのゲート73を備えた真空容器を示す。この真空容器71内には、図1の被処理基板において少なくとも非晶質半導体薄膜4まで形成された被処理基板72を保持する基板ホルダー74が配置されている。また、真空容器71の上部には絶縁支持部材75が設けられている。この絶縁支持部材75には、箱型のシャワー電極75bが支持されている。ここで、シャワー電極75bの裏面(基板側)には、反応ガスを真空容器71内に均一にシャワー状に放射するように細孔75aが格子状に配列されたパターンで形成されている。シャワー電極75bには、真空容器71内に成膜ガスNOを供給するボンベ76が流量制御弁77,圧力計78を介装した配管79を介して接続されている。また、配管79の途中には、分岐して真空容器71内に成膜ガスSiHを供給するためのボンベ80が、流量制御弁81を介装した配管82を介して接続されている。
また、シャワー電極75bの上部には、高周波電源83が整合器84を介して電気的に接続されている。なお、符番85は成膜工程に際し真空容器71内を排気するための排気用の真空ポンプを示す。このようにしてプラズマ化学気相成長装置が構成されている。
こうした構成のプラズマ化学気相成長装置を用いて、キャップ膜5の成膜工程を実行する。
成膜工程は、位置決めされた上記被処理基板72を真空容器71内に搬入する。次にゲート73をロックし、真空容器71内を予め定められた真空度に排気する。次に、高周波電源83から高周波電力を出力させてシャワー電極75bに高周波電力を印加する。と同時に、ボンベ76、80から成膜ガスSiHとNOを予め記憶された成膜プログラムにより真空容器71内に供給する。
成膜プログラムは、SiHとNOの流量比、高周波出力、圧力を連続的に変化させることで、Si原子と酸素原子の比率を膜厚方向で変化させたSiO膜を形成することができる。
前記SiO膜5bの組成を膜厚方向で変化させることにより、入射するレーザー光のエネルギーを効率よく下層の非単結晶半導体膜4に伝達することができる。即ち、光入射する最表面付近では消光係数が0のSiO膜組成とすることで、表面付近での光吸収が起らず、下層へ効率よくエネルギーを伝達する。消光係数を膜厚方向で順次単調増加させることで、下層の非単結晶半導体膜付近での光吸収と蓄熱を促進し、キャップ膜5の劣化なく大きなエネルギーを高効率で非単結晶半導体膜に伝達可能となる。この際、前記非単結晶半導体膜付近での消光係数は、0.005〜0.02の間の値であることが望ましい。ここで、非単結晶半導体膜付近での消光係数が0.005よりも小さいと十分な光吸収ができず、蓄熱層としてのSiO膜5bの役割を満たさない。一方、消光係数が0.02よりも大きいと、SiO膜自体の吸収が大きくなり過ぎ、レーザー照射時にSiO膜5bがアブレーションを起こすという問題が生じる。このようにして非晶質半導体薄膜4上にキャップ膜5を形成することができる。
次に、結晶化方法を説明するためのプロジェクション型結晶化装置の構成を、図3を参照して説明する。
結晶化装置11は、波長が248nm以上のレーザ光を発振するエキシマレーザ装置12と、この装置12の光軸上に順次設けられた凹レンズ13と、凸レンズ14と、ホモジナイザ15と、位相シフタ16と、プロジェクションレンズ17と、被結晶化基板18を載置する載置台19と、XYZθステージ20と、コントローラ21とからなる。即ち、結晶化装置11は、凹レンズ13と、凸レンズ14と、ホモジナイザ15と、位相シフタ16と、プロジェクションレンズ17からなる結晶化用光学系によりパルスレーザ光20を載置台19上の被結晶化基板18に照射するものである。
波長が248nm以上のレーザ光を発振するエキシマレーザ装置12は、結晶化用光学系である凹レンズ13と、凸レンズ14と、ホモジナイザ15と、位相シフタ16と、プロジェクションレンズ17において光吸収の小さいレーザ光を出力する。このエキシマレーザ装置12としては、例えば波長が308nmのレーザ光を発振するXeClエキシマレーザ装置が最適である。
このエキシマレーザ装置12の出射光路には、レーザ光量を所望の光量に調整するためのアッテネータ(図示せず)が設けられる。このアッテネータの出射光路には、凹レンズ13及び凸レンズ14を介してホモジナイザ15が設けられている。ホモジナイザ15は、照射領域におけるパルスレーザ光20を平準化する機能を備えている。即ち、ホモジナイザ15は、該ホモジナイザ15を通過するパルスレーザ光20を位相シフタ16への入射角度と光強度をホモジナイズ(均一化)するための光学系である。
図4は、図3の結晶化装置の一構成である位相シフタの構成を示す。ここで、図4(A)は位相シフタの平面図、図4(B)は図4(A)の断面図、図4(C)は位相シフタを通過し位相変調されたレーザ光の光強度分布を示すための波形図、図4(D)は図4(C)のレーザ光の光強度を三次元的に示す図である。
ホモジナイズされたパルスレーザ光20は、図4(A)に示す位相シフタ16により例えば180度の位相差を生じさせるようになっている。位相シフタ16は透明体からなる。図4(A),(B)に示すように平行に並ぶ複数の直線状の段差16aを有する位相シフタ16は、段差16aにおいてパルスレーザ光20に位相差を生じさせる。この位相差によりパルスレーザ光20が位相変調され、パルスレーザ光20が光強度変調される。その結果、図4(D)に示すように、単調増加と単調減少を繰り返す繰り返しパターンの光強度分布BPが照射部に形成される。なお、図4では位相シフタ16の間隔Wを100μmとした。
図4(C)に示す光強度分布BPは、三次元的に示すと図4(D)ようにV字状溝の光強度分布となる。このような位相シフタ16は、面積比(デューティ)変調型位相シフタ16である。この面積比(デューティ)変調パターンは、図4(C)に示す複数の断面逆三角形状ピークパターンを有する光強度分布を得るために、図4(A)に示されているように段差16aの表面の面積が変化して形成されている。各断面逆三角形状ピークパターンの光強度分布は振幅PHが等しく、ピッチ間隔PWも等しい。
位相シフタ16で光強度変調されたパルスレーザ光20は、プロジェクションレンズ17に入射する。プロジェクションレンズ17は、位相シフタ16の像を被結晶化基板1の上面に結像させるように設けられている。プロジェクションレンズ17は、等倍、縮小例えば縮小された像の縮小率が1/5の光学系である。例えば、位相シフタ16の段差16aの表面の面積100μmに対応する投射像は、4μmとなる。
次に、前記SiO5bを有する被結晶化基板1を製造する方法の実施形態について具体的に説明する。
まず、基板2例えばガラス基板等からなる絶縁基板の上に、下地保護膜3としての絶縁層を形成する。基板2例えば絶縁基板には、ガラス基板、石英基板、プラスチック基板などの絶縁基板の他に、表面に絶縁被膜が形成された金属基板、シリコン基板、或いはセラミック基板などを適用することが可能である。ガラス基板は、例えばコーニング社の商品名:#1737基板に代表されるような、低アルカリガラス基板を用いることが望ましい。下地保護膜3は、膜厚50〜2000nm例えば100nmの二酸化シリコン膜であり、プラズマ化学気相成長法で成膜する。
次に、下地保護膜3の上に非晶質半導体膜4として非晶質シリコン膜を成膜する。非晶質シリコン膜の成膜法は、例えばプラズマ化学気相成長法によって膜厚50nmの非晶質Si膜を成膜する。つづいて、この非晶質Si膜上にキャップ膜5を成膜する。キャップ膜5は、まずSiO膜5aを非晶質Si膜上に成膜する。このSiO膜5aは、例えばSiHとNOのプラズマ化学気相成長法によって成膜し、化学量論的組成比に近づけた膜厚30nmの膜である。さらに、第1のSiO膜5a上に、光吸収層としてSiO膜5bを形成する。
このSiO膜は、例えば、SiHとNOのプラズマ化学気相成長法によって成膜する。前述したように、SiO膜は、SiHとNOの流量比、高周波出力、圧力を連続的に変化させることで、Si原子と酸素原子の比率を膜厚方向で変化させたSiO膜を形成することができる。次いで、基板2上に形成した下地保護膜3、非晶質半導体膜4、SiO膜5b、SiO膜5bの脱水素処理を行なう。この脱水素処理は、例えば窒素雰囲気で摂氏570度×2時間の加熱処理である。このようにして被結晶化基板1が形成される。
光吸収特性を有するキャップ膜5は、入射したホモジナイズされたパルスレーザ光の反射光を少なくし、光吸収性を良くして、入射光の一部を吸収し、発生した熱を蓄熱する機能を有する厚さが必要である。蓄熱時間は、結晶粒が大きく成長することができる時間である。
載置台19は、XYZθステージ20の上に搭載され、水平面内でX軸,Y軸方向にそれぞれ可動で、かつ水平面に直交するZ軸方向に可動であるとともに、Z軸まわりにθ回転可能である。XYZθステージ20の電源回路はコントローラ21の出力部に接続され、X軸駆動機構、Y軸駆動機構、Z軸駆動機構、θ回転駆動機構がそれぞれ制御されるようになっている。エキシマレーザ装置12の電源回路は、コントローラ21の出力部に接続され、パルスレーザ光20の発振タイミング、パルス間隔、出力の大きさなどが制御されるようになっている。
次に、上記ホモジナイザ15の光学系について図5を参照して具体的に説明する。但し、図3と同一部材には、同一符号を付与し、その詳細な説明は重複するので省略する。
光学系は、エキシマレーザ装置12、例えばエキシマレーザ光源として波長248nm以上例えば308nm波長のエキシマパルスレーザ光を出射するXeClエキシマレーザ光源を備えている。エキシマレーザ光源から出射されたレーザ光は、ビームエキスパンダからなる光学系23、24を介して拡大された後に、ホモジナイザ15に入射する。ホモジナイザ15は、第1のシリンドリカルレンズ25、第1のコンデンサ光学系26、第2のシリンドリカルレンズ27、第2のコンデンサ光学系28からなる。
ホモジナイザ15に入射したパルスレーザ光20は、第1のシリンドリカルレンズ25に入射する。第1のシリンドリカルレンズ25の後側焦点面には、複数の光源が形成され、これらの複数の光源からの光束は第1のコンデンサ光学系26を介して第2のシリンドリカルレンズ27の入射面を重畳的に照明する。その結果、第2のシリンドリカルレンズ27の後側焦点面には、第1のシリンドリカルレンズ25の後側焦点面よりも多くの複数の光源が形成される。第2のシリンドリカルレンズ27の後側焦点面に形成された光源からの光束は、第2のコンデンサ光学系28を介して位相変調素子(位相シフタ)16を重畳的に照明する。
ここで、第1のシリンドリカルレンズ25及び第1のコンデンサ光学系26は第1のホモジナイザ部を構成し、この第1のホモジナイザ部により位相シフタ16上での入射角度に関する均一化が図られる。また、第2のシリンドリカルレンズ27及び第2のコンデンサ光学系28は第2のホモジナイザ部を構成し、この第2のホモジナイザ部により位相シフタ16上での面内各位置での光強度(レーザフルエンス)に関する均一化が図られる。このようにして照明系は、実質的に均一な光強度分布(光強度分布)を有する光を位相シフタ16に照射する。
位相シフタ16に入射するパルスレーザ光20は、均一化光学系(ホモジナイザ)としての第1のシリンドリカルレンズ25及び第1のコンデンサ光学系26により入射角度に関して均一化され、さらに第2のシリンドリカルレンズ27及び第2のコンデンサ光学系28により光強度に関して均一化されることが望ましい。
即ち、ホモジナイザ15で入射角度と光強度に関して均一化されたパルスレーザ光20は、位相シフタ16を透過すると、図4(C)に示すように光強度が単調増加と単調減少を繰り返す理想的な光強度分布BPとなる。この図4(C)の光強度分布BPは断面逆三角形形状であり、最大ピーク値と最小ピーク値が突状であり、平坦部を有しないものである。しかも等振幅PHで、かつ等ピッチ間隔PWである。即ち、位相変調された均一化レーザ光は高次振動成分を含まないために、このパルスレーザ光20が被結晶化基板18を照射すると理論的には位相シフタ16の段差16a,16aの幅間隔Wに応じたサイズの大結晶粒をラテラル成長させることが可能になる。
このときキャップSiOx膜の光吸収による発熱効果と蓄熱効果とにより非単結晶半導体膜に熱エネルギーが補給されるので、溶融→凝固結晶化→結晶粒ラテラル成長の一連のプロセスが促進され、結晶粒のサイズが大きくなる。なお、図4(C)の光強度分布BPにおいて、ピーク部の角度θが鋭くなると膜破壊を生じ易くなるので、ピーク部の角度θはできるだけ緩やかな角度となるように光強度分布BPを設定することが望ましい。
なお、上記実施例は基板に位相シフタ16による変調光を投射するプロジェクション法について説明したが、本発明はこれのみに限定されるものではなく所望の距離を離して基板上に位相シフタ16を設置したプロキシミティ法にも適用することができる。
次に、図3の結晶化装置11による結晶化方法を具体的に説明する。図1,図4と同一部分には、同一符号を付与し、その詳細な説明は重複するので省略する。本発明では、コントローラ21に予め記憶されたプログラムにより自動的に制御される。コントローラ21は、被結晶化基板1を載置台19の予め定められた位置に搬送制御し、被結晶化基板1を仮固定例えば静電チャック又はバキュームチャックの制御をする。コントローラ21は、仮固定された被結晶化基板1を予め定められた手順で位置合わせする。
コントローラ21は、エキシマレーザ装置12を発振させるための制御をする。この結果、エキシマレーザ装置12例えばXeClエキシマレーザ装置は、発振し、パルスレーザ20を出射する。このパルスレーザ20は、例えばパルス幅例えば30nsec、照射レーザフルエンス例えば1J/cmのパルスレーザ光20を出射する。このパルスレーザ光20は、凹レンズ13、凸レンズ14により発散収束されてホモジナイザ15に入射する。ホモジナイザ15は、入射したパルスレーザ光20の入射角度と光強度をホモジナイズ(均一化)する。
ホモジナイザ15は、均一化されたパルスレーザ光20を位相シフタ16に入射させる。位相シフタ16は、複数の断面逆三角形状ピークパターンを有する光強度分布のパルスレーザ光20を出射する。エキシマレーザ装置12から出射されたパルスレーザ光20は、ホモジナイザ15で光強度及び入射角の均一化がされた後、位相シフタ16により複数の断面逆三角形状ピークパターンを有する光強度分布に変調される。この光強度分布は、プロジェクションレンズ17により被結晶化基板1に結像される。この結果、結像部の非晶質半導体膜4は溶融し、レーザ光が遮断された後、結晶化される。
この結晶化過程において、被結晶化基板1内においては、次のような過程で非晶質半導体膜4の結晶化が行われる。即ち、複数の断面逆三角形状ピークパターンを有する光強度分布のパルスレーザ光20が、被結晶化基板1に入射したとき、パルスレーザ光20は被結晶化基板1の非晶質半導体膜4のパルスレーザ光入射面上に設けられた光吸収膜であるSiO膜5bに若干吸収される。SiO膜5bで吸収された残部のほとんどのパルスレーザ光20は、非晶質半導体膜4に入射し、その照射部のみ直ちに厚さ方向に溶融させる。
このときの非晶質半導体膜4の温度上昇は、下地保護膜3及びSiO膜5a、SiO膜5bに伝達し蓄熱される。この蓄熱効果及びSiO膜5bの吸収による蓄熱効果は、パルスレーザ光が遮断されたとき非晶質半導体膜4の被照射部が急激に降温することを妨げる。そのため、大粒径の結晶化領域の形成を可能にする。非単結晶半導体膜の非晶質半導体膜4が直ちに厚さ方向に溶融し、パルスレーザ光が遮断されたとき、フルエンスが最小となる逆ピーク点を起点として凝固(結晶化)が開始し、ラテラル方向(非晶質半導体膜4の厚みに直交する方向)に結晶粒が成長する。
この結晶成長は、下地保護膜3、SiO膜5a及びSiO膜5bの蓄熱効果により結晶粒のラテラル成長が促進されるので、最終凝固後の結晶粒のサイズが大きくなり、照射部において広範囲の単結晶化が実現される。また、SiO膜5bは膜厚方向で消光係数を徐々に大きくしているため、SiO膜表面付近での光吸収ロスが無く、非単結晶半導体膜付近での光吸収を効率よく促進するため、低い結晶化用投入フルエンスで同等の横方向成長距離を得ることを可能にする。
このような結晶化工程は、エキシマレーザ装置12と被結晶化基板1とを相対的に移動例えば、コントローラ21がXYZθステージ20を移動させることにより非晶質半導体膜4の予め定められた領域を連続的又は間欠的に全面にわたって行われる。
(実施例1)
次に、本発明の実施例1に係る結晶化方法について図1〜図6を参照して説明する。
被結晶化基板1は、図1に示した構成であり、絶縁体又は半導体からなる基板2は例えばシリコン基板であり、下地保護膜3は膜厚1000nmの二酸化シリコン膜であり、非晶質半導体膜4は結晶化の対象となる半導体膜で膜厚50nm〜200nmの非晶質シリコンである。本実施例1では、SiO膜5aは無い。また、SiOx膜5bはレーザ光20の一部を吸収して発熱する光吸収膜であり、例えばSiとOの組成が膜厚方向で連続的に変化するSiOx膜で膜厚500nmである。SiOx膜5bは図2の成膜装置を用いて形成する。
上記キャップ膜5を有する被結晶化基板1を製造する方法についてさらに具体的に説明する。まず、このようなキャップ膜5を有する被結晶化基板1に対して、図3に示す結晶化装置11を用いてホモジナイズされたパルスレーザ光20を位相変調して照射し、非晶質シリコン膜を結晶化させ、ラテラル成長させた。次に、XYZθステージ20により載置台19をX軸,Y軸,Z軸及びθ回転軸の各方向に移動させて、結晶化用光学系に対して被結晶化基板1を高精度に位置合せした。
コントローラ21は、エキシマレーザ装置12から照射レーザフルエンスを750mJ/cmに制御してパルスレーザ光20を出射した。パルスレーザ光20は、ビームエキスパンダを構成する凹レンズ13、凸レンズ14で拡大され、ホモジナイザ15において先ずシリンドリカルレンズ25、コンデンサレンズ26からなる第1のホモジナイザ部により入射角度に関してホモジナイズされ、次いでシリンドリカルレンズ27、コンデンサレンズ28からなる第2のホモジナイザ部により光強度に関してホモジナイズされる。
さらに、ホモジナイズされたパルスレーザ光20は、段差16aをもつ位相シフタ16において180度位相変調された後に、プロジェクションレンズ17を通って被結晶化基板1上のSiOx膜5b(シリコン酸化膜)に入射する。この結果、非晶質シリコン膜の被照射部は、溶融し、パルスレーザ光が遮断されたとき降温し、この降温過程でラテラル方向に結晶化された。この結晶粒は、図6に示すように平均結晶粒径が10μm程度の長さの結晶粒であった。
パルスレーザ光を1ショット照射後に、コントローラ21は、被結晶化基板1を予め記憶されたプログラムにより自動的に所定ピッチ距離だけ平行移動させ、エキシマレーザ装置12を制御して、次のショットのパルスレーザ光20を被結晶化基板18に照射して非晶質シリコン膜の照射領域にラテラル方向の結晶成長をさせ、大結晶粒化したSi結晶化領域を非晶質シリコン膜に形成した。同様の操作を繰り返すことにより、非晶質シリコン膜の予め定められた素子形成領域に次々に結晶化した。
図7は、横軸にシランガスと笑気ガス(NO)の流量比を、縦軸にできたシリコン酸化膜の消光係数をとった特性図である。消光係数は波長が308nm即ちXeClエキシマレーザの波長に相当するものである。
図7から明らかなように、流量比を変化させることにより消光係数を変化させることが可能であることがわかる。この結果を用いて、SiO膜として成膜初期の組成を消光係数が0.015になるようにSiH流量120sccm、NO流量380sccm、圧力200Pa、VHF電源出力350Wで成膜を開始した。その後SiH流量を徐々に減少させ、同時にNO流量を徐々に増加させ、かつ、VHF出力を徐々に増大させ、膜厚420nmのところでSiH流量を18sccm、NO流量を500sccm、VHF出力1000Wになるようにし、その時点で成膜を停止した。
実施例サンプルでは、ラテラル成長距離は10μmに達した。これに対して、キャップ膜5を付けない比較例サンプルのラテラル成長距離は、3μm弱であった。
キャップ膜5の消光係数値により、Si表面に到達する光量を詳細に調節することが可能である。従って、適度な吸収係数のSiO膜の消光係数値を膜厚方向に変化させることにより、エキシマレーザ装置12からのレーザ光の波長によらず、低フルエンスでの横方向の結晶成長が可能になる。結晶性の評価を行なった結果、SiO膜の膜厚が420nmの場合には、消光係数値は最表面で0、即ちSiOに近い組成とし、最下面で0.015とした場合に、結晶粒径、結晶方位共に充分満足する値であった。
組成傾斜したSiO膜5bを設けたキャップ膜5による光吸収効果は、固化時間が延伸する効果がある。固化時間とは、位相シフタ16で位相変調された結晶化用のパルスレーザ光が非晶質半導体膜4に入射して、非晶質半導体膜4の被照射領域を溶融し、パルスレーザ光の照射期間が終了した後、溶融領域がゆっくり降温し、固液分岐温度に到達する位置が溶融領域内で移動して全域が固化する時間である。このような固化時間の延伸は、横方向結晶成長距離を長くする。また、長い横方向成長を得るには、最速横方向成長速度よりも降温速度が遅い方がよい。この遅い降温速度を実現するのが、組成傾斜したSiO膜5bを用いたキャップ膜5の効果である。
実施例1に係る結晶化方法によれば、非晶質半導体膜4のレーザ光入射面上に前記レーザ光に対して膜厚方向に光吸収係数が徐々に大きくなるような吸収特性を有するキャップ膜5を設けることにより、低フルエンスでの横方向の結晶成長が可能になり、結晶粒径、結晶方位共に充分満足する値が得られる。
また、光強度が単調増加と単調減少を繰り返すパターンの光強度分布となるように変調されたパルスレーザ光を非晶質半導体膜4に照射するので、高次の振動成分が低減され、その振動成分に起因する小粒径結晶の出現が有効に抑制される。更に、光吸収発熱性の膜の方からパルスレーザ光を入射して、光吸収発熱性の膜の疑似基板加熱効果により結晶化対象である半導体膜を昇温するので、結晶粒のラテラル成長距離が大幅に促進され、大粒径の結晶粒を緻密に形成することができる。
(実施例2)
次に、結晶化された領域に薄膜トランジスタ(TFT)の構成及びその製造方法について図8を参照して説明する。但し、図1と同部材は同符番を付して説明を省略する。
上述の結晶化方法により大結晶粒化した半導体膜をもつ被結晶化基板1を利用して薄膜トランジスタを作製した。絶縁体叉は半導体からなる基板2例えば低アルカリガラス基板上に下地保護膜3を形成した。下地保護膜3は、二酸化シリコン(SiO2)または窒化シリコンを主成分として含む絶縁膜、例えば膜厚300nmの二酸化シリコン膜である。下地保護膜3は、ガラス基板に密接して形成されていることが好ましい。前記下地保護膜3は、基板2例えばガラス基板から上記非晶質半導体膜4に不純物が拡散しないように阻止する作用をする膜である。
次に、下地保護膜2の上に非晶質半導体膜又は非単結晶半導体の上記非晶質半導体膜3例えば非晶質シリコン膜を成膜した。非晶質シリコン膜は、例えばプラズマ化学気相成長法によって成膜した膜厚200nmの非晶質Si膜である。
つづいて、非晶質シリコン膜上に光吸収特性を有する図1に示すSiO膜5a及びSiO膜5bからなるキャップ膜5を形成して、被結晶化基板1を形成した。まず、キャップ膜5の一構成であるSiO膜5aを30nm形成し、その上に上記実施例1で用いた条件で膜中消光係数を変化させたSiO膜5bを形成した。この被結晶化基板1は、図5に示されたホモジナイザ15によってホモジナイズされたパルスレーザ光を位相シフタ16に入射させ位相変調して図4(C)に示す複数の断面逆三角形状ピークパターンを有する光強度分布のパルスレーザ光20を形成し、このレーザ光20を被結晶化基板1に照射して結晶化工程を終了する。
次に、結晶化した非晶質半導体膜4上のSiO膜5a,SiO膜5bをエッチングにより除去した。次に、露出した非晶質半導体膜4の結晶化された領域に位置合わせして半導体回路例えば図8に示す薄膜トランジスタ31を次のようにして製造した。まず、活性領域の形状を規定するためにフォトリソグラフィを用いてパターニングし、平面視野内でチャネル領域32およびソース領域33及びドレイン領域34の夫々に略対応する予め定められた所定パターンのSiアイランド35を形成した。このとき、チャネル領域32は、上記結晶化された領域に形成される。
次に、チャネル領域32、ソース領域33及びドレイン領域34上にゲート絶縁膜36を形成した。このゲート絶縁膜36は、二酸化シリコンあるいは酸窒化シリコン(SiON)を主成分とする材料で、厚さ10〜200nmの二酸化シリコン膜、あるいは30〜500nmの酸窒化シリコン膜である。本実施例2では、シリコンに接する側として3nmの二酸化シリコン膜36を、その上側にプラズマCVD法で、シランガスとアンモニアガス、笑気ガスを原料とした酸窒化シリコン膜37(SiON膜)を50nmの厚さで形成してゲート絶縁膜38とした。2層とした理由は、シリコンの界面側では界面準位密度の低い二酸化シリコン膜36を、上側はリーク電流を小さくするために誘電率の高いSiON膜37を用いたものであるが、これに限定されるものではなく、1層のみでも本発明の趣旨は逸脱しない。また本実施例では示していないが、ゲート絶縁膜38の下側の二酸化シリコン膜36として酸素プラズマなどで島状のSiアイランド35の表面を酸化した膜を用いることも可能である。
次に、ゲート絶縁膜38上にゲート電極39を形成するために導電層を形成した。導電層は、Ta、Ti、W、Mo、Al等の元素を主成分とする材料を用い、スパッタ法や真空蒸着法などの公知の成膜法を用いて形成した。例えばMo−W合金とした。フォトリソグラフィを用いてゲート電極用金属層をパターニングし、所定パターンのゲート電極39を形成した。
次に、ゲート電極39をマスクとして不純物を注入することにより、ソース領域33及びドレイン領域34を形成した。例えば、pチャネル型TFTを形成する場合、イオン注入法を用いて例えばボロンイオン等のp型不純物の注入を行う。この領域のボロン濃度は、例えば1.5×1020〜3×1021cm−3となるようにした。このようにしてpチャネル型TFTのソース領域33およびドレイン領域34を構成する高濃度p型不純物領域を形成する。このとき、n型不純物の注入を行えばnチャネル型TFTが形成されることはいうまでもない。
次いで、イオン注入法により注入した不純物元素を活性化するために熱処理工程を行なった。この工程は、ファーネスアニール法、レーザアニール法、ラピッドサーマルアニール法などの方法で行うことができる。本実施の形態では、ファーネスアニール法で活性化工程を行った。加熱処理は、窒素雰囲気中において摂氏300〜650度の温度域で行うことが望ましく、本実施例2では摂氏500度で4時間の熱処理を行った。
次に、ゲート電極39及びゲート絶縁膜38の上に層間絶縁膜40を形成した。層間絶縁膜40は窒化シリコン膜、二酸化シリコン膜、窒化酸化シリコン膜またはそれらを組み合わせた積層膜で形成すれば良い。また、膜厚は200〜600nmとすれば良く、本実施例2では400nmとした。
次に、層間絶縁膜40における予め定められた所定の位置にコンタクトホールを開口した。そして、コンタクトホールの内部および層間絶縁層40の表面上に導電層を形成し、この導電層を所定の形状にパターニングし、ソース取出し電極41、ドレイン取出し電極42を形成する。本実施例2ではこのソース・ドレイン取出し電極41、42を、Ti膜を100nm、Tiを含むアルミニウム膜300nm、Ti膜150nmをスパッタ法で連続して形成した3層構造の積層膜とした。このようにして図7に示すTFT31を形成した。
実施例2に係るTFT31は、実施例1に記載された結晶化方法により製造された結晶化領域(非晶質半導体膜)にソース領域33、ドレイン領域34及びチャネル領域32を設け、このチャネル領域32上にゲート絶縁膜40を介してゲート電極39を設け、さらにこれらの領域上に層間絶縁膜40を設け、かつこの層間絶縁膜40の任意の箇所にコンタクトホールを形成してソース・ドレイン取出し電極41,42を設けた構成となっている。こうした構成のTFTによれば、チャネル領域内に結晶粒界が形成された従来のトランジスタと比べ、結晶粒界への特性への悪影響が無く、トランジスタ特性が大幅に改善できた。その結果、プロセッサ、メモリ、センサ等の機能素子を形成することができる。
(実施例3)
以下、上述の実施形態で得られるような薄膜トランジスタを実際にアクティブマトリクス型液晶表示装置に適用した例について図9を参照して説明する。図9は薄膜トランジスタを用いたアクティブマトリクス型表示装置の一例を示す図である。
表示装置51は、一対の絶縁基板52、53と、これらの基板間に保持された電気光学物質54とを備えたパネル構造を有する。電気光学物質54としては、液晶材料が広く用いられている。下側の絶縁基板51には画素アレイ部55と駆動回路部とが集積形成されている。駆動回路部は垂直駆動回路56と水平駆動回路57とに分かれている。
また、絶縁基板52の周辺部上端には、外部接続用の端子部58が形成されている。端子部58は、配線59を介して垂直駆動回路56及び水平駆動回路57に接続している。画素アレイ部55には行状のゲート配線60と列状の信号配線61が形成されている。両配線60,61の交差部には、画素電極62とこれをスイッチング駆動する薄膜トランジスタ(TFT)63が形成されている。TFT63のゲート電極は対応するゲート配線60に接続され、ドレイン領域は対応する画素電極62に接続され、ソース領域は対応する信号配線61に接続されている。ゲート配線60は垂直駆動回路56に接続する一方、信号配線61は水平駆動回路57に接続している。
実施例3に係る表示装置51は、実施例1に記載された結晶化方法により製造された結晶化領域に画素電極62をスイッチング駆動するTFT63、及び垂直駆動回路56と水平駆動回路57に含まれるTFTを形成した構成となっており、従来に比較して移動度が高くなっている。従って、駆動回路ばかりでなく、更に高性能な処理回路を集積形成することも可能である。
なお、この発明は、上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。例えば、キャップ膜は第1のキャップSiO膜と第2のキャップSiO膜の2層からなる場合について述べたが、これに限らず、SiO膜は必ずしも必要なものではなく、また3層以上で構成されていてもよい。但し、複数層の場合、消光係数は膜厚方向に徐々に大きくなるように設定する必要がある。また、上記実施形態に開示されている複数の構成要素の適宜な組み合せにより種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除しても良い。更に、異なる実施形態に亘る構成要素を適宜組み合せてもよい。
本発明で用いる被結晶化基板の構成を説明するための断面図。 図の被結晶化基板の一構成である第2のキャップSiO膜を成膜するための成膜装置の説明図。 結晶化装置の構成を示す構成ブロック図 図2の結晶化装置の一構成である位相シフタの説明図。 図2の結晶化装置の一構成であるホモジナイザの光学系を説明するための構成図。 図2の結晶化装置により被結晶化基板の結晶化領域の表面形状を説明するための顕微鏡写真図。 図1の被結晶基板の一構成部材である第2のキャップSiO膜として所望する消光係数を得るための成膜時のSiH濃度依存性を示す特性図。 図2の結晶化装置により結晶化された結晶化領域に形成されるTFTの断面図。 図7のTFTを用いたアクティブマトリクス型表示装置の概略的な斜視図。
符号の説明
1…被処理基板、3…下地保護膜、4…非晶質半導体膜、5…キャップ膜、5a…第1のキャップSiO膜、5b…第2のキャップSiO膜、31,63…薄膜トランジスタ(TFT)、33…ソース領域、34…ドレイン領域、39…ゲート電極。

Claims (14)

  1. 非単結晶半導体膜に光強度が単調増加と単調減少する光強度分布を少なくとも一部に有するパルスレーザ光を照射して照射部を結晶化する結晶化方法であって、
    前記非単結晶半導体膜は、前記レーザ光の入射面上に前記レーザ光に対して膜厚方向で且つ前記非単結晶半導体膜側に光吸収係数が徐々に大きくなるような吸収特性を有するキャップ膜が設けられたものであることを特徴とする結晶化方法。
  2. 前記キャップ膜の組成がシリコン原子と酸素原子からなるSiO膜であることを特徴とする請求項1に記載の結晶化方法。
  3. 前記レーザ光は、波長が248nm以上であり、前記SiO膜の消光係数(但し、消光係数は光吸収係数に比例する)が0〜0.02の範囲で変化することを特徴とする請求項1に記載の結晶化方法。
  4. 前記SiO膜の最表面部の消光係数が2.0であり、前記非単結晶半導体膜に接する部分の消光係数が0.005〜0.02であり、かつ前記消光係数が膜厚方向で連続的に大きくなるように変化することを特徴とする請求項3に記載の結晶化方法。
  5. 前記SiO膜は、膜厚が100〜1500nmであることを特徴とする請求項3もしくは請求項4に記載の結晶化方法。
  6. 前記レーザ光は、位相シフタを用いて光強度が単調増加と単調減少を繰り返す繰り返しパターンの光強度分布となるように変調されたパルスレーザ光であることを特徴とする請求項1乃至4のいずれかに記載の結晶化方法。
  7. 前記レーザ光は、入射角度及び光強度に関して均一化された光であることを特徴とする請求項1乃至5のいずれかに記載の結晶化方法。
  8. 非単結晶半導体膜に光強度が単調増加と単調減少する光強度分布を少なくとも一部に有するパルスレーザ光を照射して照射部を結晶化する結晶化方法であって、
    前記非単結晶半導体膜は、前記レーザ光の入射面上に前記レーザ光に対して膜厚方向で且つ前記非単結晶半導体膜側に光吸収係数が徐々に大きくなるような吸収特性を有するSiOキャップ膜とSiO膜キャップ膜の2種のキャップ膜を設けてなることを特徴とする結晶化方法。
  9. 前記SiOキャップ膜を前記非単結晶半導体膜の上に1nm〜50nmの範囲の膜厚で配置し、その上に前記SiOキャップ膜を100nm〜1500nmの膜厚で配置することを特徴とする請求項8に記載の結晶化方法。
  10. 基板上に設けられた非単結晶半導体膜のレーザ光入射面上に少なくとも一層の膜厚方向で且つ前記非単結晶半導体膜側に膜の消光係数が徐々に大きくなるようにSiO膜を形成する工程(上記xは2.0以下で、かつ膜の消光係数が0〜0.02の範囲で膜中で変化するSiO膜)と、
    ホモジナイズされた波長が248nm以上のパルスレーザ光を前記SiO膜を介して照射して、パルスレーザ光の一部を前記SiO膜が吸収して発熱するとともに、前記非単結晶半導体膜にも照射して照射部を溶融し、パルスレーザ光が遮断した後、前記非単結晶半導体膜に結晶化領域を形成する工程と、
    前記結晶化領域に位置合わせして薄膜トランジスタを形成する工程と
    を具備することを特徴とする薄膜トランジスタの製造方法。
  11. 絶縁体又は半導体からなる基板と、この基板上に設けられた絶縁膜と、この絶縁膜上に設けられた非単結晶半導体膜と、この非単結晶半導体膜上に設けられた膜厚方向で且つ前記非単結晶半導体膜側に光吸収係数が徐々に大きいキャップ膜とを具備してなることを特徴とする被結晶化基板。
  12. 前記キャップ膜は、膜厚方向で且つ前記非単結晶半導体膜側に消光係数が徐々に大きくなる膜を少なくとも1層設けたSiO膜(上記xは2.0以下で、かつ膜の消光係数が0〜0.02の範囲)であることを特徴とする請求項11記載の被結晶化基板。
  13. 請求項1乃至9のいずれか記載の結晶化方法により製造された結晶化領域に形成されたソース領域、ドレイン領域及びチャネル領域と、このチャネル領域上にゲート絶縁膜を介して形成されたゲート電極とを具備することを特徴とする薄膜トランジスタ。
  14. 請求項1乃至9のいずれかに記載の結晶化方法により製造された結晶化領域に画素を切替える薄膜トランジスタを形成してなることを特徴とする表示装置。
JP2006276920A 2006-10-10 2006-10-10 結晶化方法、被結晶化基板、薄膜トランジスタの製造方法、薄膜トランジスタ及び表示装置 Abandoned JP2008098310A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006276920A JP2008098310A (ja) 2006-10-10 2006-10-10 結晶化方法、被結晶化基板、薄膜トランジスタの製造方法、薄膜トランジスタ及び表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006276920A JP2008098310A (ja) 2006-10-10 2006-10-10 結晶化方法、被結晶化基板、薄膜トランジスタの製造方法、薄膜トランジスタ及び表示装置

Publications (1)

Publication Number Publication Date
JP2008098310A true JP2008098310A (ja) 2008-04-24

Family

ID=39380860

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006276920A Abandoned JP2008098310A (ja) 2006-10-10 2006-10-10 結晶化方法、被結晶化基板、薄膜トランジスタの製造方法、薄膜トランジスタ及び表示装置

Country Status (1)

Country Link
JP (1) JP2008098310A (ja)

Similar Documents

Publication Publication Date Title
US7943936B2 (en) Crystallizing method, thin-film transistor manufacturing method, thin-film transistor, and display device
US8114217B2 (en) Crystallization method, crystallization apparatus, processed substrate, thin film transistor and display apparatus
US7679800B2 (en) Laser treatment apparatus and method of manufacturing semiconductor device
KR100534501B1 (ko) 박막 처리 방법 및 박막 처리 장치
JP3586558B2 (ja) 薄膜の改質方法及びその実施に使用する装置
WO2001086705A1 (fr) Procede et appareil de traitement de film mince
CN106783536B (zh) 激光退火设备、多晶硅薄膜和薄膜晶体管的制备方法
KR20010029934A (ko) 기판상의 소망하는 위치에 반도체막을 형성하는 방법
US6686978B2 (en) Method of forming an LCD with predominantly <100> polycrystalline silicon regions
US20090275178A1 (en) Method of manufacturing polysilicon thin film and method of manufacturing thin film transistor having the same
JP2007281421A (ja) 半導体薄膜の結晶化方法
US20070212860A1 (en) Method for crystallizing a semiconductor thin film
JP4769491B2 (ja) 結晶化方法、薄膜トランジスタの製造方法、薄膜トランジスタおよび表示装置
KR100611040B1 (ko) 레이저 열처리 장치
JP2000216088A (ja) 半導体薄膜形成方法及びレ―ザ照射装置
JP2007281422A (ja) 薄膜半導体装置および薄膜半導体装置の製造方法
JP2002057105A (ja) 半導体薄膜製造方法、半導体薄膜製造装置、およびマトリクス回路駆動装置
JP2008098310A (ja) 結晶化方法、被結晶化基板、薄膜トランジスタの製造方法、薄膜トランジスタ及び表示装置
JP2003151904A (ja) 半導体薄膜の結晶化方法、半導体薄膜、及び、薄膜半導体装置
JP4524413B2 (ja) 結晶化方法
JP2007059695A (ja) 結晶化方法、薄膜トランジスタの製造方法、被結晶化基板、薄膜トランジスタおよび表示装置
JP2008243843A (ja) 結晶化方法、薄膜トランジスタの製造方法、レーザ結晶化用基板、薄膜トランジスタおよび表示装置
JP2010114472A (ja) 結晶化方法
JP2005123262A (ja) 半導体デバイスおよびその製造方法
JP2005039259A (ja) 結晶化方法、結晶化装置、薄膜トランジスタおよび表示装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090615

A762 Written abandonment of application

Effective date: 20091102

Free format text: JAPANESE INTERMEDIATE CODE: A762