KR100534501B1 - 박막 처리 방법 및 박막 처리 장치 - Google Patents

박막 처리 방법 및 박막 처리 장치 Download PDF

Info

Publication number
KR100534501B1
KR100534501B1 KR10-2002-7015468A KR20027015468A KR100534501B1 KR 100534501 B1 KR100534501 B1 KR 100534501B1 KR 20027015468 A KR20027015468 A KR 20027015468A KR 100534501 B1 KR100534501 B1 KR 100534501B1
Authority
KR
South Korea
Prior art keywords
thin film
pulse
irradiation
light
substrate
Prior art date
Application number
KR10-2002-7015468A
Other languages
English (en)
Other versions
KR20020094062A (ko
Inventor
다나베히로시
다네다아끼히꼬
Original Assignee
닛본 덴끼 가부시끼가이샤
스미도모쥬기가이고교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 닛본 덴끼 가부시끼가이샤, 스미도모쥬기가이고교 가부시키가이샤 filed Critical 닛본 덴끼 가부시끼가이샤
Publication of KR20020094062A publication Critical patent/KR20020094062A/ko
Application granted granted Critical
Publication of KR100534501B1 publication Critical patent/KR100534501B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/02—Positioning or observing the workpiece, e.g. with respect to the point of impact; Aligning, aiming or focusing the laser beam
    • B23K26/06—Shaping the laser beam, e.g. by masks or multi-focusing
    • B23K26/0604—Shaping the laser beam, e.g. by masks or multi-focusing by a combination of beams
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/02—Positioning or observing the workpiece, e.g. with respect to the point of impact; Aligning, aiming or focusing the laser beam
    • B23K26/06—Shaping the laser beam, e.g. by masks or multi-focusing
    • B23K26/0604—Shaping the laser beam, e.g. by masks or multi-focusing by a combination of beams
    • B23K26/0613—Shaping the laser beam, e.g. by masks or multi-focusing by a combination of beams having a common axis
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/02—Positioning or observing the workpiece, e.g. with respect to the point of impact; Aligning, aiming or focusing the laser beam
    • B23K26/06—Shaping the laser beam, e.g. by masks or multi-focusing
    • B23K26/064—Shaping the laser beam, e.g. by masks or multi-focusing by means of optical elements, e.g. lenses, mirrors or prisms
    • B23K26/066—Shaping the laser beam, e.g. by masks or multi-focusing by means of optical elements, e.g. lenses, mirrors or prisms by using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02592—Microstructure amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02598—Microstructure monocrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02678—Beam shaping, e.g. using a mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02683—Continuous wave laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686—Pulsed laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02691—Scanning of a beam

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Materials Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Toxicology (AREA)
  • Recrystallisation Techniques (AREA)
  • Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)
  • Thin Film Transistor (AREA)

Abstract

박막에 광빔을 조사하는 것에 의해 박막을 처리하는 박막 처리 방법이다. 광빔의 일조사 단위가, 제1 광펄스의 상기 박막으로의 조사와, 상기 제1 광펄스의 박막으로의 조사의 개시로부터 시간적으로 지연시켜서 개시되는 제2 광펄스의 박막으로의 조사로 구성되고, 상기 일조사 단위의 조사를 반복해서 행함으로써 박막을 처리하는 것으로, 제1 및 제2 광펄스는, (상기 제1 광펄스의 펄스 폭) > (상기 제2 광펄스의 펄스 폭)을 만족한다. 바람직하게는, 제1 및 제2 광펄스는, (상기 제1 광펄스의 조사 강도) ≥(상기 제2 광펄스의 조사 강도)를 또한 만족한다. 트랩 단위 밀도가 작은 실리콘 박막을 광조사에 의해 형성할 수 있다.

Description

박막 처리 방법 및 박막 처리 장치{METHOD FOR PROCESSING THIN FILM AND APPARATUS FOR PROCESSING THIN FILM}
본 발명은 결정성 실리콘 박막 트랜지스터에 사용되는 실리콘 박막 및 전계 효과형 트랜지스터에 적용하기 위한 양질의 반도체-절연막 계면을 형성하는 장치에 관한 것이다. 또 본 발명은 펄스 레이저광을 사용한 반도체 박막의 제조 장치에 관한 것이다. 또한 본 발명은 상기 반도체 박막 혹은 전계 효과형 박막 트랜지스터에 의해 구성되는 디스플레이, 센서 등의 구동 소자 또는 구동 회로를 제조하기 위한 장치에 관한 것이다.
유리기판 상에 박막 트랜지스터(TFT)를 형성하는 대표적인 기술로서, 수소화 아몰퍼스 실리콘 TFT기술 및 다결정 실리콘 TFT기술을 들 수 있다. 전자는 제작 프로세스 최고 온도 300 ℃정도이고, 이동도 1 cm2/Vsec정도의 캐리어 이동도를 실현하고 있다. 이 기술은 액티브 메트릭스형(AM) 액정디스플레이(LCD)에 있어서의 각 화소의 스위칭 트랜지스터로서 사용되고, 화면 주변에 배치된 드라이버 집적 회로(IC, 단결정 실리콘 기판 상에 형성된 LSI)에 의해 구동된다. 각 화소마다 스위칭 소자 TFT가 붙어있기 때문에, 주변 드라이버 회로에서 액정 구동용의 전기 신호를 보내는 패시브 매트릭스형 LCD에 비해서, 크로스토크 등이 저감되어 양호한 화상 품질을 얻을 수 있는 특징을 갖는다. 한편 후자는, 예를 들면, 석영기판을 사용하여 1000 ℃정도의 LSI와 유사한 고온 프로세스를 사용함으로써, 캐리어 이동도 30 내지 100 cm2/Vsec의 성능을 얻을 수 있다. 이와 같은 높은 캐리어 이동도의 실현은, 예를 들면 액정 디스플레이에 적용한 경우, 각 화소를 구동하는 화소 TFT와 동시에, 주변 구동 회로부까지도 동일 유리기판 상에 동시에 형성할 수 있다고 하는 제조 프로세스 비용의 저감, 소형화에 관한 이점이 있다. 소형화, 고해상도화에 의해 AM-LCD기판과 주변 드라이버의 집적 회로의 접속 피치가 협소화하여, 탭접속이나 와이어 본딩법으로는 처리를 완전하게 할 수 없기 때문이다. 그런데, 다결정 실리콘 TFT기술에 있어서, 상기한 바와 같은 고온 프로세스를 사용하는 경우, 전자의 프로세스가 사용할 수 있는 값싼 저연화점 유리를 사용할 수가 없다. 그래서 다결정 실리콘 TFT 프로세스의 온도 저감이 필요해져서, 레이저 결정화 기술을 적용한 다결정 실리콘막의 저온 형성 기술이 연구 개발되고 있다.
일반적으로 이들 레이저 결정화는 도15에 나타낸 바와 같은 구성의 펄스레이저 조사 장치에 의해 실현된다. 펄스레이저 광원(1101)에서 공급되는 레이저광은 미러(1102, 1103, 1105) 및 공간적인 강도의 균일화를 행하기 위해 설치되는 빔호모지나이저(1104) 등의 광학소자군에 의해 규정되는 광로(1106)를 통해, 피조사체인 유리기판(1108)상의 실리콘 박막(1107)에 도달한다. 일반적으로 유리기판(1108)에 비해 1 조사 범위가 작기 때문에, xy스테이지(1109)상의 유리기판(1108)을 이동시킴으로써 기판 상의 임의의 위치로의 레이저 조사가 행해진다. xy스테이지(1109) 대신에, 상기 광학소자군을 이동시키는 것이나, 광학소자군과 스테이지를 조합시키는 방법도 가능하다. 레이저 조사가 진공 챔버 내에서 진공 중 혹은 고순도 가스분위기 하에서 행해지는 일도 있다. 또, 필요에 따라서는 실리콘 박막이 부착된 유리기판이 든 카세트(1110)와 기판 반송 기구(1111)를 갖추고, 기계적으로 카세트와 스테이지간 기판의 취출 수납을 행할 수도 있다.
또, 단파장 펄스 레이저광을 조사하고 비정질 기판 상의 비정질 실리콘 박막을 결정화하고, 박막 트랜지스터에 적용하는 기술이 특공평7-118443호 공보에 개시되어 있다. 본 수법에 의하면 기판 전체를 고온으로 하는 일 없이 비정질 실리콘의 결정화가 가능하기 때문에, 액정 디스플레이 등의 대면적 또한 유리 등의 값싼 기판상으로의 반도체 소자, 반도체 집적회로를 제작할 수 있는 이점이 있다. 그런데, 상기 공보에 있어서도 개시된 바와 같이, 단파장 레이저에 의한 비정질 실리콘 박막의 결정화에는 50-500 mJ/cm2정도의 조사 강도가 필요하다. 한편, 현재 일반적으로 입수할 수 있는 펄스레이저 장치의 발광 출력은 최대 1 J/pulse정도이고, 단순 환산에 의해서도 한 번에 조사할 수 있는 면적은 2-20cm2정도에 지나지 않는다. 따라서, 예를 들면 기판사이즈 47×37 cm 기판 전면을 레이저 결정화하기 위해서는, 적어도 87 내지 870개소에 레이저 조사가 필요하게 된다. 1m각이 되도록, 기판 사이즈가 확대되면, 마찬가지로 조사 개소수가 증가한다. 일반적으로, 이들 레이저 결정화는 상기한 바와 같이 도15에 나타낸 바와 같은 구성의 펄스레이저 조사 장치에 의해 실현된다.
상기 방법으로 대면적 기판 상에 박막 반도체 소자군을 균일하게 형성하기 위해서는, 특개평5-211167호 공보(특원평3-315863호)에 개시된 바와 같은, 소자군을 레이저의 빔사이즈보다도 작게 분할하고, 스텝 앤드 리피트에 의해 수펄스 조사 + 조사 영역의 이동 + 수펄스 조사 + 조사 영역의 이동 + ... 을 반복하는 방법이 유효한 것이 알려져 있다. 도16의 (2)에 나타낸 바와 같이, 레이저의 발진과 스테이지(즉 기판 혹은 빔)의 이동이 상호교대로 행해지는 방법이다. 그런데, 본 수법에 의해서도 현재 입수할 수 있는 발진 강도 균일성 ±5 내지 10 %(연속 발진시)정도의 펄스레이저 장치를 사용하여, 예를 들면 1펄스/장소 내지 20펄스/장소 정도의 조사를 반복할 경우, 발진 강도 편차가 ±5 내지 10 %를 넘어, 결과적으로 얻어지는 다결정 실리콘 박막 및 다결정 실리콘 박막 트랜지스터 특성이 충분한 균일성을 갖지 않는다는 문제가 있었다. 특히 스파이킹이라 불리는, 레이저 발진 초기의 방전의 불안정에 기인한, 강광 혹은 약광의 발생이 불균일화의 문제가 되고 있다. 이 보정을 행하기 위하여, 적산 강도 결과에 의해 다음 발진시의 인가 전압을 제어하기 위한 방법으로는, 스파이킹의 발생은 억제할 수는 있으나 오히려 약광을 발진하고 마는 문제가 있었다. 즉, 도17에 나타낸 바와 같이, 조사 시간과 비발진 시간이 상호교대로 연속되는 경우, 각 조사 시간에 발진되는 제1 펄스강도가 가장 불안정하고 편차가 생기기 쉬워지고, 또 조사 개소에 따라 조사 강도 이력이 달라지기 때문에, 기판면 내에서의 트랜지스터 소자 및 박막 집적 회로의 충분한 균일성을 얻을 수 없는 문제가 있었다. 이와 같은 스파이킹의 회피 방법으로서는, 도16의 (1)에 나타낸 바와 같이, 레이저 발진을 소자 형성 영역으로의 조사 개시 이전부터 개시함으로써 회피하는 방법이 알려져 있으나, 도16의 (2)에 나타낸 바와 같은 레이저의 발진과 스테이지의 이동이 단속적으로 반복되는 경우에는 응용할 수 없다고 하는 문제가 있었다.
또한, 이들 문제를 회피하기 위하여, 특개평5-90191호 공보에서는 펄스레이저 광원을 연속 발진시킴과 동시에 스테이지의 이동 기간에는 광차폐 장치를 사용하여 기판으로의 조사를 방지하는 방법이 제안되고 있다. 즉, 도16(3)에 나타낸 바와 같이 레이저를 어느 주파수로 연속 발진시켜 원하는 조사 위치로의 스테이지의 이동과 광로의 차폐를 동기시킴으로써, 강도가 안정된 레이저광을 원하는 조사위치에 조사할 수 있게 했다. 그런데, 본 방법에 의하면 레이저빔의 안정된 기판으로의 조사가 가능해지지만, 다결정 실리콘 박막 형성에 기여하지 않는 쓸데없는 레이저 발진이 늘어나, 고가의 레이저 광원이나 여기 가스의 수명에 대한 다결정 실리콘 박막의 생산성 및 레이저 발진에 요구되는 전력 등에 대한 다결정 실리콘 박막의 생산 효율이 저하하기 때문에, 생산 비용의 상승을 초래하는 문제가 있었다. 또, 레이저가 노광되는 기판도, 조사 강도 편차에 의해서 원하는 값에 비해 과도한 강광이 조사되면 기판 손상이 발생한다. LCD 등의 이미징 디바이스에서는 기판을 투과하는 광이 기판 상의 손상을 받은 영역에 있어서 산란 등을 일으켜 화상 품질의 저하가 생기는 문제가 있었다.
그런데, 상기한 바와 같은 레이저 조사를 행할 때에, 다수의 펄스를 어느 지연 시간을 두고 조사하는 방법이 공지 자료인 료이치 이시하라(Ryoichi Ishihara) 등의 실리콘 박막의 엑시머레이저 결정화 특성에서 광 펄스 기간의 효과(Effects of light pulse duration on excimer laser crystallization characteristics of silicon thin films)가 응용 물리학 일본 져널, vol. 34, No.4A, (1995)pp1759에 개시되어 있다. 상기 공지 자료에 의하면, 레이저 재결정화 프로세스에 있어서의 용융실리콘의 결정화 고화 속도는 1 m/sec 이상이고, 양호한 결정 성장을 얻기 위해서는, 고화 속도의 저감이 필요하다. 고화가 완료한 직후에 제2 레이저 펄스를 조사함으로써 제2 조사에 의해서 보다 고화 속도가 작은 재결정화 과정을 얻을 수 있다고 하는 것이다. 그리고, 도18에 나타낸 바와 같은 실리콘의 온도 변화(시간 이력 곡선)에 의하면, 레이저 에너지(예를 들면 도19에 나타낸 강도펄스)의 조사와 함께 실리콘의 온도가 상승하고, 출발재료가 a-Si의 경우, a-Si의 융점을 거친 후 더욱 온도가 상승, 에너지의 공급이 온도 상승에 필요한 값을 하회하면 냉각이 시작된다. 결정Si의 응고점에 있어서, 응고 시간을 거쳐 고화가 완료한 후, 분위기 온도까지 냉각된다. 여기서, 실리콘의 고화가 실리콘-기판 계면을 기점으로 막두께 방향으로 진행한다면, 상기 고화 속도의 평균치는 이하와 같은 식으로 나타내어진다.
고화 속도의 평균치 = 실리콘의 막두께/응고시간
즉, 실리콘의 막두께가 일정하면, 고화 속도를 작게하기 위해서는 응고 시간의 장시간화가 유효하다. 따라서, 열평형학적으로 이상적인 상태를 유지한 프로세스이면, 이상적인 투입하는 에너지 즉 레이저 조사 에너지를 크게 함으로써, 응고시간의 확대가 가능하다. 그런데 상기 공지 문서에 있어서도 지적되고 있는 바와 같이, 조사 에너지의 증대는 막의 비정질화, 미결정화를 일으키는 문제가 있었다. 현실적인 용융 다결정화 공정에 있어서는 도18과 같은 이상적인 온도 변화를 나타내지 않고, 가열시에는 온도의 과상승, 냉각시에는 과냉각 과정을 거처 안정상태에 도달한다. 특히 냉각시의 냉각 속도가 커서 과도한 과냉각을 거치는 경우, 응고점 근방에서의 결정화가 생기는 일 없이, 급속 냉각 고화에 의해 아몰퍼스(비정질) 고화가 형성되기 때문이다. 박막에 있어서는 상기 공지 문헌 중에도 개시된 바와 같이, 조건에 따라 아몰퍼스가 아니라 미결정체를 형성하는 일도 있다. 미결정체는 다결정 박막 혹은 단결정 박막에 비해 그 입경이 극단적으로 작기 때문에, 입계 포텐셜이 큰 결정입계가 다수 존재하고, 예를 들면 박막 트랜지스터로의 응용에서는 온 전류의 저하, 혹은 오프 리크 전류의 증대를 초래하는 문제를 갖춘다.
본 발명의 목적은, 상기한 문제를 극복하기 위하여, 트랩 준위 밀도가 작은 실리콘 박막을 광조사에 의해 높은 스루풋으로, 대면적에 형성하는 기술을 제공함과 동시에, 대면적 기판 상에 재현성 좋게 그 기술을 응용하기 위한 기술/장치를 제공하는 데 있다.
본 발명의 또 하나의 목적은, 그들 양질의 실리콘막을 사용한, 즉 뛰어난 특성을 갖춘 전계 효과형 트랜지스터를 제조하는 장치를 제공하는 데 있다.
도1은 본 발명의 실시예를 설명하기 위한 광펄스 파형도이다.
도2는 본 발명의 장치의 실시예(전체)를 설명하기 위한 도면이다.
도3은 본 발명의 장치의 실시예(얼라이먼트 방법)를 설명하기 위한 도면이다.
도4는 본 발명의 장치의 실시예(마스크 투영법)를 설명하기 위한 도면이다.
도5는 본 발명의 장치의 실시예(제어예)를 설명하기 위한 타이밍챠트이다.
도6은 본 발명의 장치, 반송실, 플라즈마 CVD실의 측면 단면도이다.
도7은 본 발명의 장치, 반송실, 플라즈마 CVD실 등 복합 장치의 평면도이다.
도8은 본 발명의 TFT 제조 프로세스를 설명하기 위한 단면도이다.
도9는 본 발명의 얼라이먼트 마크를 사용한 TFT 제조 프로세스를 설명하기 위한 단면도이다.
도10은 본 발명의 얼라이먼트 마크 형성을 포함하는 TFT 제조 프로세스를 설명하기 위한 단면도이다.
도11은 조사 강도와 냉각속도, 비정질화가 생기는 냉각 속도를 나타낸 도면이다.
도12는 실리콘 박막 온도 변화의 계산 결과예를 나타낸 도면이다.
도13은 각 조사 강도에 대한 실리콘 박막의 결정형태를 나타낸 도면이다.
도14는 제2 펄스 투입 후의 최대 냉각 속도와 응고점 근방의 냉각 속도를 나타낸 도면이다.
도15는 종래의 엑시머레이저 어닐장치의 개념도이다.
도16은 종래의 레이저 운전 방법을 설명하기 위한 타이밍챠트이다.
도17은 레이저 펄스 강도의 펄스간 분포의 예를 나타낸 도면이다.
도18은 실리콘막 온도 변화의 예를 나타낸 도면이다.
도19는 레이저 펄스 파형의 일예를 나타낸 도면이다.
(1) 본 발명에 의하면, 박막에 광빔을 조사함으로써 상기 박막을 처리하는 박막 처리 방법이고,
상기 광빔의 일조사 단위가, 제1 광펄스의 상기 박막으로의 조사와, 상기 제1 광펄스의 상기 박막으로의 조사의 개시로부터 시간적으로 지연시켜서 개시되는, 제2 광펄스의 상기 박막으로의 조사로 구성되고, 상기 일조사 단위의 조사를 반복해서 행함으로써 상기 박막을 처리하는 것이고,
상기 제1 및 제2 광펄스는,
(상기 제1 광펄스의 펄스 폭) ＞(상기 제2 광펄스의 펄스 폭)
을 만족하는 것을 특징으로 하는 박막 처리 방법이 얻어진다.
(2) 제1항에 기재된 박막 처리 방법이고,
상기 제1 및 상기 제2 광펄스는,
(상기 제1 광펄스의 조사 강도) ≥(상기 제2 광펄스의 조사 강도)
를 또한 만족하는 것을 특징으로 하는 박막 처리 방법이 얻어진다.
(3) 제1항에 기재된 박막 처리 방법이고,
상기 제1 및 상기 제2 광펄스는,
(상기 제1 광펄스의 조사 강도) ≤(상기 제2 광펄스의 조사 강도)
를 또한 만족하는 것을 특징으로 하는 박막 처리 방법이 얻어진다.
(4) 제3항에 기재된 박막 처리 방법이고,
상기 박막이 a-Si:H막이고,
상기 제1 광펄스의 조사는 상기 a-Si:H막에서 수소를 미리 이탈시키기 위한 것이고,
상기 제2 광펄스의 조사는 상기 a-Si:H막의 용융 재결정화를 행하기 위한 것인 것을 특징으로 하는 박막 처리 방법이 얻어진다.
(5) 박막에 광빔을 조사함으로써 상기 박막을 처리하는 박막 처리 장치이고,
제1 광펄스를 발생하는 제1 펄스 광원과,
제2 광펄스를 발생하는 제2 펄스 광원과,
상기 광빔의 일조사 단위가, 상기 제1 광펄스의 상기 박막으로의 조사와, 상기 제1 광펄스의 상기 박막으로의 조사의 개시로부터 시간적으로 지연시켜서 개시되는, 제2 광펄스의 상기 박막으로의 조사로 구성되고, 상기 일조사 단위의 조사를 반복해서 행함으로써 상기 박막을 처리하는 수단을 갖추고,
상기 제1 및 제2 광펄스는,
(상기 제1 광펄스의 펄스 폭) ＞ (상기 제2 광펄스의 펄스 폭)
을 만족하는 것을 특징으로 하는 박막 처리 장치이 얻어진다.
(6) 제5항에 기재된 박막 처리 장치이고,
상기 제1 및 상기 제2 광펄스는,
(상기 제1 광펄스의 조사 강도) ≥(상기 제2 광펄스의 조사 강도)
를 만족하는 것을 특징으로 하는 박막 처리 방법이 얻어진다.
(7) 제5항에 기재된 박막 처리 장치이고,
상기 제1 및 상기 제2 광펄스는,
(상기 제1 광펄스의 조사 강도) ≤(상기 제2 광펄스의 조사 강도)
를 만족하는 것을 특징으로 하는 박막 처리 방법이 얻어진다.
(8) 제7항에 기재된 박막 처리 장치이고,
상기 박막이 a-Si:H막이고,
상기 제1 광펄스의 조사는 상기 a-Si:H막에서 수소를 미리 이탈시키기 위한 것이고,
상기 제2 광펄스의 조사는 상기 a-Si:H막의 용융 재결정화를 행하기 위한 것인 것을 특징으로 하는 박막 처리 장치가 얻어진다.
원하는 단위면적당의 조사 강도를 유지한 채 처리면적을 확대하기 위해서는, 펄스당 발광 에너지를 크게 하는 것이 유효하다. 엑시머레이저와 같은 가스레이저에서는, 발광 공간을 크게하는 등에 의해 광원의 펄스 폭이 커진다. 또한, 제1 펄스에 지연시켜서 적어도 하나의 펄스(제2 펄스)의 조사를 행함으로써, 냉각 속도의 제어가 가능하지만, 여기서 사용되는 제2 펄스 강도는 용융 재결정화에 필요한 강도(제1 펄스강도)에 비해 작고, 제1 펄스 강도에 비해서 출력이 작은 펄스 광원을 이용할 수 있다. 그래서 제1 펄스 광원에 출력이 큰 광원을 사용하여 처리 면적을 확대하고, 제2 펄스 이후의 빔에는 출력(펄스 조사 강도)이 작고, 펄스 폭이 보다 작은 레이저를 사용함으로써 냉각 속도 제어를 행한다. 이상으로부터 비용 효율성이 높은 장치의 제공이 가능해진다.
한편으로, 용융 재결정화 과정을 사용한 결정 성장을 재촉하기 위해서는, 충분한 온도 상승(용융)과 냉각 속도의 억제(결정 성장)가 유효하다. 그런데, 용융을 위한 제1 펄스에 있어서 에너지의 투입이 단시간으로 행해지므로, 피용융 재결정화 재료로서 a-Si:H를 사용한 경우, 가열에 따라 수소가 급격히 이탈 방출되어, 박막 표면이 거칠어진다. a-Si:H막은 플라즈마 CVD법으로 형성이 가능하고, 스루풋 향상에 적절한 피용융 재결정화 재료이다. 수소의 급격한 이탈을 방지하기 위해서는, 용융 온도 이하로 가열하여 미리 수소를 제거할 필요가 있다. 그래서, 용융 재결정화에 사용되는 레이저펄스(제2 펄스)보다도 피크 강도(혹은 펄스 조사 강도)가 낮고 펄스 폭이 긴 광(제1 펄스)을 조사함으로써 수소를 서서히 이탈시킨 후, 용융 재결정화에 필요한 제2 펄스의 조사를 행한다. 제2 펄스의 조사는, 제1 펄스의 발광 완료 후, 혹은 제1 펄스의 발광 중 어느 한 타이밍에서 조사된다. 제2 펄스의 발광 후에도 제1 펄스의 발광이 계속되도록 하는 조건에서는, 재결정화시의 냉각 속도 저감 효과도 얻어진다.
도11에 막두께 75 nm의 실리콘 박막에 파장 308 nm의 엑시머레이저를 조사한 경우의, 수치 계산에서 구한 최대 냉각 속도(Cooling rate, K/sec)와, 레이저 조사 후의 막의 SEM 관찰에서 얻어진 결정화-미결정화의 조사 강도의 스레솔드값을 나타낸다. 도19는 실험에 사용한 레이저의 발광 펄스 파형이다. 3개의 주피크를 갖추고 발광 시간은 약 120 nsec에 이른다. 이와 같은 펄스 파형은 상기 공지 자료에 기재되어 있는 펄스 폭 21.4 nsec의 직사각형 펄스에 비해 5배 이상의 발광 시간을 갖추므로, 단일 펄스 조사이어도 상기 공지 자료 중에서 개시된 바와 같은 고화 속도의 저감이라는 효과를 기대할 수 있다. 그런데, 이와 같은 펄스파형을 사용한 레이저 재결정화시의 수치계산으로 구한 실리콘의 온도-시간 곡선은 도12에 나타낸 바와 같이 된다. 도12는 실리콘 막두께 75 nm, 기판에 SiO2, XeCl레이저(파장 308 nm) 조사 강도 450 mJ/cm2일 때의 실리콘 박막의 온도변화를 나타낸다. 제2 발광 피크가 거의 완료하는 약 60 nsec 후에 최고 온도에 달하여 냉각으로 전환된다.(또, 본 수치 계산에서는 용융 응고점으로서 비정질 실리콘의 값을 사용하고 있고, 응고점 부근의 진동은 실제의 것과는 다르다. 특히 결정화막이 얻어지는 경우는, 결정 실리콘의 응고점에서 결정화가 완료한다.) 일단 큰 기울기를 갖고 냉각이 개시되지만, 제3 피크가 존재하는 100 nsec정도의 기울기는 매우 작아지는 것을 알 수 있다. 완전히 발광이 완료하는 120 nsec 이후에는, 다시 급속한 냉각 과정을 거쳐 응고한다. 일반적으로, 열평형 과정을 크게 벗어나는 "급냉"을 거친 액체로부터의 고화 과정의 경우, 결정 구조의 형성에 필요한 충분한 응고 시간을 얻을 수 없고, 아몰퍼스(비정질)고체를 형성한다. 앞서 설명한 도11은 도12에 나타낸 실리콘의 온도-시간 곡선으로부터 각 조사 강도에 대하여 발광 완료 후의 최대 냉각 속도를 어림잡은 결과이다. 조사 강도의 증대와 함께 냉각 속도가 증가하는 것을 알 수 있다. 한편, 레이저 조사 후의 실리콘 박막의 구조를 주사형 전자 현미경을 사용하여 관찰한 바, 도13에 나타낸 바와 같이 조사 강도의 증대와 함께 일단 입경은 증대하지만, 470 mJ/cm2정도의 설정 조사 강도 조건에 있어서 미결정화가 관측된다. 마찬가지로 조사 펄스수를 3펄스로 한 경우, 470 mJ/cm2정도의 설정 조사 강도 조건에 있어서도 부분적으로 미결정화 영역에 남지만 1펄스일 때와는 달라서 입경의 비약적인 증대가 관측된다(도13). 또한, 실조사 강도는 엑시머레이저의 특히 최초의 수펄스에 있어서, 설정치에 비해서 5 내지 10 % 정도 높아지기 때문에 미결정화가 생기는 스레솔드강도는 500 mJ/cm2정도로 어림잡을 수 있다. 이상과 같은 결과로부터, 도11의 500 mJ/cm2조건에서 냉각 속도를 어림함으로써, 미결정화는 1.6 ×1010 ℃/sec이상의 냉각 속도 조건으로 생기는 것을 알았다. 피조사막이 a-Si인 경우, 약 500 mJ/cm2 이상의 조사 강도로 미결정화가, 마찬가지로 피조사막이 poly-Si인 경우에 이 냉각 속도를 적용시키면, a-Si에 비해 약 30 mJ/cm2 큰 조사 강도가 시사된다. 따라서, 냉각 속도를 1.6 ×1010 ℃/sec이하로 제어함으로써 미결정화, 아몰퍼스화를 막을 수 있어 양호한 결정 성장 과정을 얻을 수 있게 된다.
제2 레이저광을 제1 레이저광에 지연시켜 도입한 경우에 대해서 설명한다. 이미 설명한 바와 같이, 발광 후기의 레이저광이 냉각 속도의 증대를 완화함과 동시에 발광 완료 후의 냉각 속도가 결정화를 지배한다. 즉, 최종적으로 투입된 에너지에 의해 그 이전의 냉각 과정은 초기화된다고 생각되어진다. 또한 부가적인 에너지를 투입함으로써, 그 이전의 고화 과정에 있어서 급냉에 의한 비정질화, 미결정화가 생겼어도 에너지는 보존되어 있기(나노초 단위로 단시간이기 때문에, 기판으로의 열전도, 분위기로의 방사는 작다고 생각되어진다. 물론 충분한 열의 방출이 가능한 시간은 고려하지 않는다)때문에 일단 초기화되어 다시 고화 과정을 반복하는 것으로 생각되어진다. 따라서, 다시 투입된 에너지에 의한 2차 가열 완료 후의 냉각 속도에 주입함으로써, 양호한 결정 성장을 기대할 수 있다. 도14에 나타낸 바와 같이, 지연 시간을 제어함으로써 냉각 속도를 원하는 값으로 조절한다.
본 발명을 보다 상세히 설명하기 위해서, 첨부의 도면에 따라서 이것을 설명한다.
도1은 본 발명의 실시예를 나타낸 예이다. 각각의 발진 개시 타이밍은 도면 가로축에 나타내어지고, 각 펄스의 조사에너지(즉, 펄스 조사 강도)는 펄스가 나타내는 면적으로 나타내어진다. 도1의 (a)는 제1 펄스 레이저에 비해서 제2 펄스 레이저가 지연되어 발진한 형태를 나타낸 도면이다. 또, 도1의 (b)는 제1 펄스의 발진이 완료한 후에 제2 펄스를 공급하는 형태를 나타낸다. 발진 제어용 트리거 신호의 공급부터 실제 광이 발진하기까지의 시간은 각 레이저 장치의 형태에 의해 달라지는 일이 있기 때문에, 각각의 "트리거 발진"시간을 미리 구하고, 동시에 조사 가능해지도록 제어한다. 제2 펄스에 비해 제1 펄스의 발광 강도가 크고(도면 중 펄스 파형의 면적에 상당), 발광 시간이 길기(펄스 폭에 상당)때문에 용융 고화 과정 중, 특히 용융 과정은 제1 펄스에, 보다 지배된다. 즉, 동시에 보다 큰 면적의 결정화가 가능해진다. 그러나, 제1 펄스만으로 용융 재결정화를 행하는 경우, 조사 강도의 증가와 함께 투입되는 열량이 늘어나기 때문에 매크로적으로는 서냉된다. 그러나 도17에 나타낸 바와 같이 레이저 조사 프로세스 중의 매우 짧은 시간에 있어서의 최대 냉각 속도가 증가하고, 어느 임계적인 냉각 속도를 넘으면 고화 과정이 이상적인 열평형 상태에서 일탈하고, 결과적으로 얻어진 막에 있어서 미결정화 혹은 비정질화가 관측된다. 조사 펄스의 피크 부분이 조사된 직후에 상기 최대 냉각 속도에 도달하기 때문에, 냉각이 충분히 완료하기 이전에 부가적인 에너지를 공급함으로써 다시 용융 상태로 되돌릴 수 있다. 상기 부가적인 에너지의 공급 수단으로서 보다 펄스 폭이 길고 피크 강도가 작은 펄스를 조사하는 것이 보다 바람직하나, 제2 펄스는 제1 펄스에 비해 높은 조사 강도를 필요로 하지 않기 때문에, 장치 비용상 컴팩트한 광원이면 충분하다. 펄스 폭이 긴 광원은 비교적 크고, 고가의 설비가 되어버리기 때문에, 제조 비용 억제를 위해서는 펄스 폭이 작은 소형의 광원이 바람직하다. 이상과 같은 방법을 취함으로써 비평형 과정으로의 일탈을 방지하고, 재용융을 거쳐 서냉 고화 과정을 실현할 수 있다. 제2 펄스의 지연 시간은, 제1 펄스의 강도, 펄스 파형에 의존하기 때문에 미리 실험으로 구해둘 필요가 있는데, 본 실시예에 있어서는 50 내지 200 nsec정도가 적절하였다. 제1 펄스로서 사용한 펄스 폭이 120 nsec정도이었기 때문에, 지연 시간이 120 nsec를 넘는 조건에서는, 도1의 (b)에 나타낸 바와 같이, 제1 펄스의 발광 완료 후에 제2 펄스가 조사되도록 제어된다.
한편, 제1 펄스 강도를 제2 펄스 강도보다도 작게 한 경우의 실시예를 도1의 (c)에 나타낸다. 피용융 재결정화 재료로서 a-Si:H를 사용한 경우, 용융을 위한 제2 펄스에 있어서 에너지의 투입이 단시간에 행해지기 때문에, 가열에 따라 수소가 급격히 이탈·방출되어 박막 표면이 거칠어진다. 그에 앞서서, 제1 펄스에 의해 서서히 가열하여 막중의 수소원자를 방출시켜 어느 정도 수소 농도가 저하한 시점에서 용융을 위한 제2 펄스를 조사한다. 제2 펄스의 조사는, 제1 펄스의 발광 완료 후, 혹은 제1 펄스의 발광 중, 어느 한 타이밍에서 조사된다. 제2 펄스의 발광 후에도 제1 펄스의 발광이 계속되도록 하는 조건에서는, 재결정화시의 냉각 속도 저감 효과도 얻어진다. a-Si:H막은 플라즈마 CVD법으로 형성이 가능하기 때문에, LPCVD법 등에 비해 높은 스루풋으로 피용융 재결정화 재료를 공급할 수 있다고 하는 이점도 있다.
도2는 본 발명의 실시예를 나타낸 예이다. 제1 엑시머레이저(EL1) 및 제2 엑시머레이저(EL2)에서 공급되는 펄스 UV광은, 미러류(opt3, opt3'), 렌즈류(opt4)를 통해서 호모지나이저(opt20')로 인도된다. 여기서 빔의 강도 프로파일이 광학 마스크(opt21)에서 원하는 균일도, 예를 들면 면내 분포 ±5 %가 되도록 정형한다.(엑시머레이저에서 공급되는 오리지날 빔은 그 강도 프로파일이나 총에너지량이, 펄스간마다 변화하는 경우가 있기 때문에, 광학 마스크 상에서의 강도가, 공간적 분포, 펄스간 편차에 대해서, 보다 균일화되기 위한 기구가 설치되는 것이 바람직하다. 호모지나이저로서는, 플라이아이 렌즈(fly-eye lens)나 실린드리컬 렌즈(cylindrical lens)를 사용한 것이 일반적으로 사용된다.) 상기 광학 마스크에 의해 형성된 광패턴은 축소 투영 광로 장치(opt23'), 레이저 도입창(W0)을 통해서, 진공 챔버(C0)내에 설치된 sub0기판에 조사된다. 상기 기판은 기판스테이지(S0)상에 장치되어 있고, 기판 스테이지의 동작에 의해 원하는 영역, 예를 들면 패턴 전사 영역(ex0)에 광패턴을 노광할 수 있다. 도2에서는 축소 투영 광학계를 나타냈지만, 경우에 따라서는 등배, 확대 투영을 행해도 상관없다. 기판 스테이지의 이동(도면 내 X-Y)에 의해 기판 상의 임의의 영역에 조사가 행해진다. 또, 상기 광학 마스크는 마스크 스테이지(도시하지 않음)상에 설치되고, 노광 가능 영역 내이면 상기 광학 마스크를 이동하여 기판 상에 조사되는 빔을 조작하는 것도 가능하다.
다음으로 원하는 광패턴을 원하는 조건으로 기판 상에 조사하기 위해서 필요한 기구에 대해서 예시한다. 광축의 조정에는 미묘한 조정이 필요해지기 때문에, 일단 조정을 끝낸 광축을 고정해서 기판의 위치를 조정하는 방법을 나타낸다. 광축에 대한 기판 조사면의 위치는 초점(Z)방향 위치 및 광축에 대한 수직도를 보정할 필요가 있다. 따라서, 도면 중 θxy기울기 보정 방향, θxz기울기 보정 방향, θyz기울기 보정 방향, X노광 영역 이동 방향, Y노광 영역 이동 방향, Z초점 맞춤 방향으로 나타낸 것 중, θxy기울기 보정 방향, θxz기울기 보정 방향, θyz기울기 보정 방향의 조정에 의해 광축에 대한 수직도를 보정한다. 또, Z초점 맞춤 방향을 조정함으로써 광학계의 초점 심도에 맞는 위치에 기판 조사면을 배치 제어한다.
도3은 상기 조정이나 기판의 얼라이먼트 기구의 측면도에 대해서 예시했다. 노광축(L0)에 대해서, 광학 마스크(opt21), 축소 투영 노광 장치(opt23'), 레이저 도입창(W0)이 도면과 같이 배치된다. 진공 챔버(C0)내에 배치된 기판(sub0)은 기판 흡착 기구가 부착한 히터(H0), 기판(XYZθxyθxzθyz) 스테이지(S0')상에 배치된다. 진공 챔버를 사용하고 있으나 실제 광조사는 진공 배기 후 치환된 불활성 가스, 수소, 산소, 질소 등의 분위기 중에서 행해지는 것이 바람직하고, 분위기압도 대기압 전후의 압력이어도 된다. 기판 흡착 기구가 부착된 히터를 사용함으로써 광조사시에, 실온 내지 400 ℃ 정도의 기판 가열 조건을 선택할 수 있다. 상기한 바와 같이 분위기압을 대기 압력 정도로 함으로써, 진공척 기능에 의한 기판의 흡착을 할 수 있기 때문에, 챔버 내에서의 기판 스테이지의 이동 등이 있어도 어긋남을 방지할 수 있고, 투입된 기판에 다소 쏠림, 휨이 있어도 기판 스테이지에 고정할 수 있다. 또한 가열에 의한 기판의 쏠림, 휨에 의한 초점 심도 어긋남을 최소한으로 억제할 수가 있다.
레이저 간섭계(i1, i2)는 측장용 창(W-i), 측장용 미러(opt-i)를 통해서, 기판의 얼라이먼트 및 기판의 Z방향 위치의 측정을 행한다. 얼라이먼트에는 기판 상의 얼라이먼트 마크를 오프 액시스 현미경(m0), 현미경용 광원(Lm), 현미경용 소자(opt-m)를 사용하여 계측하고, 레이저 간섭계에 의한 기판 위치 정보를 사용하여 원하는 노광 위치를 계측할 수 있다. 도3에서는 오프 액시스법을 예시했으나, 렌즈 관통(Through The Lens) 방식이나 마스크(레티클) 관통(Through The Mask(Reticle))방식을 응용하는 것도 가능하다. 또, 다수의 계측 지점에서 선형 좌표를, 최소 2승법을 사용하여 결정하는 것에 의해 계측시에 생기는 계측 오차를 평균화하는 수단을 취하는 것도 가능하다.
도4의 (a) 내지 (c)에 마스크 패턴과 얼라이먼트 마크의 관계에 대해서 나타냈다. 마스크는 마스크(비노광부, mask1)와 마스크(노광부, mask2)로 구성된다. 예를 들면 엑시머레이저를 광원으로 하는 경우, 자외광이 투과하는 석영 기판 상에 알루미늄, 크롬, 텅스텐 등의 금속이나, 유전체 다층막과 같은 자외광을 흡수, 반사하는 막을 형성하고, 포토리소그래피와 에칭 기술을 사용하여 패턴을 형성한다. 마스크 상의 원하는 패턴(도4의 (a)에 있어서 백색부로 나타내어진다)에 따라서, 실리콘막이 노광되고 도4의 (b)에 나타낸 바와 같이 비노광 Si(Si1)내에 노광 Si부(Si2)가 형성된다. 이때, 필요에 따라서 마스크 상 마크(mark1)가 기판 상 마크(mark2)에 일치하도록 얼라이먼트 조정 후 노광함으로써 실리콘 박막 상의 미리 설정된 위치를 노광하는 것이 가능해진다. 또, 상기 실리콘 박막을 사용한 박막 트랜지스터 형성 공정에 있어서, 노광 프로세스가 위치 결정을 필요로 하는 제1 공정인 경우(즉, 얼라이먼트 마크가 미리 형성되어 있지 않은 경우), 실리콘 박막으로의 노광 공정시에 노광 형성 마크(mark3)를 동시에 노광함으로써, a-Si과 결정 Si의 광학적 색차를 이용한 얼라이먼트 마크를 형성할 수 있다. 따라서, 이 마크를 기준으로 후공정에 있어서의 포토리소그래피 등을 행함으로써, 노광 개질된 원하는 영역에 트랜지스터나 원하는 기구, 기능을 만들어 넣을 수 있다. 노광 공정 후 실리콘 박막 상에 Si산화막을 형성하고, 실리콘층의 원하는 영역이 에칭 제거된 상태를 도4의 (c)에 나타낸다. Si제거부(Si3)는 적층된 실리콘막과 Si산화막이 에칭 제거된 영역이고, 비노광 Si(Si1)과 노광 Si부(Si2) 상에 Si산화막(Si4, Si5)이 적층된 형상이 나타나 있다. 이와 같이 산화막으로 덮인 실리콘막으로 이루어지는 섬상 구조를 만들어 넣으므로써 소자간 분리된 박막 트랜지스터의 채널/소스·드레인 영역이나 후공정의 얼라이먼트에 필요한 마크를 형성할 수가 있다.
도5의 (1) 및 (2)에 주요 동작의 타이밍챠트를 나타낸다. 제어예(1)에서는 기판스테이지의 동작에 의해 원하는 노광 위치에 기판을 이동시킨다. 다음으로 초점 맞춤이나 얼라이먼트 동작을 행하여 정밀하게 노광 위치를 조정한다. 이때, 예를 들면 0.1 ㎛ 내지 100 ㎛ 정도와 같이, 원하는 설정 오차 정밀도에 들어가도록 조정한다. 그 동작이 완료한 시점에서 기판으로의 광조사가 실행된다. 이들 일련의 동작을 완료한 시점에서 다음 노광 영역으로 기판이 이동하고, 기판 상의 필요한 개소를 조사 완료한 후, 기판이 교환되어 제2 처리기판 상에서 소정의 일련의 처리를 행한다. 제어예(2)에서는 기판스테이지의 동작에 의해 원하는 노광 위치에 기판을 이동시킨다. 다음으로 초점 맞춤이나 얼라이먼트 동작을 행하여 정밀하게 노광 위치를 조정한다. 이때, 예를 들면 0.1 ㎛ 내지 100 ㎛정도와 같이, 원하는 설정 오차 정밀도에 들어가도록 조정한다. 그 동작이 완료한 시점에서, 마스크 스테이지의 동작을 시동한다. 시동시의 이동 스텝량의 편차를 피하기 위하여, 기판으로의 광조사는 마스크 스테이지 동작의 개시보다도 뒤에 개시되는 챠트이다. 물론 스테이지의 이동에 의해 얼라이먼트 위치에서 떨어진 지점에 노광되므로, 그 만큼의 오프세트량은 미리 고려할 필요가 있음은 말할 필요도 없다. 기판으로의 광조사보다도 빨리 광원의 운전을 개시하고, 광원의 출력 강도의 안정성이 높아진 시점에서, 셔터 등을 열고 기판으로의 광조사를 행하는 것도 가능하다. 특히 엑시머레이저를 광원으로 사용하고, 발진 기간과 정지 기간이 반복되도록 하는 사용법을 취한 경우, 초기의 수10펄스가 특히 불안정한 것이 알려져 있어, 이들의 불안정한 레이저 펄스를 조사하고 싶지 않은 경우에는, 마스크 스테이지의 작동에 맞춰 빔을 차단하는 방식을 취할 수 있다. 이들 일련의 동작을 완료한 시점에서 다음 노광 영역으로 기판이 이동하고, 기판 상의 필요한 개소를 조사 완료한 후, 기판이 교환되어 제2 처리기판 상에 소정의 일련의 처리를 행한다.
막두께 75 nm의 a-Si박막에 대해서 1 mm ×50 ㎛의 빔을 단축 방향으로 0.5 ㎛피치로 주사했다. 하나의 광원을 사용하여 레이저 조사 강도는 조사면에서 470 mJ/cm2로 했을 경우, 주사 방향으로 연속하는 단결정 실리콘 박막이 얻어진다. 또한, 제2 광원을 조사면에서 150 mJ/cm2가 되도록 100 msec 지연시켜서 조사한 조건에서는 1.0 ㎛의 주사 피치 조건이어도 주사 방향으로 연속하는 단결정 실리콘 박막이 얻어졌다. 상기 결정화 실리콘막 중의 트랩 준위 밀도는 1012 cm-2보다 낮은 값을 나타냈다.
도6은, 본 발명의 실시형태를 나타낸 반도체 박막 형성 장치의 측면도이다. 플라즈마 CVD실(C2), 레이저 조사실(C5), 기판 반송실(C7)로 구성되고, 게이트밸브(GV2, GV5)를 통해서 기판의 반송이 장치 외부의 분위기에 접촉하는 일 없이 진공 중, 불활성가스, 질소, 수소, 산소 등의 분위기 또한 고진공, 저압, 가압상태에서 가능하다. 레이저 조사실에 있어서는 400 ℃정도까지 가열가능한 S5기판 스테이지 상에 척기구를 사용하여 기판이 설치된다. 플라즈마 CVD실에서는, 400 ℃정도까지 가열가능한 기판홀더(S2)상에 기판이 설치된다. 이 예에서는 유리기판(Sub0)상에 실리콘 박막(Si1)이 형성된 상태에서 레이저 조사실에 도입되고, 표면의 실리콘 박막이 레이저 조사에 의해 결정성 실리콘 박막(Si2)으로 개질되어, 플라즈마 CVD실에 반송된 상태를 나타내고 있다.
레이저 조사실에 도입되는 레이저광은 엑시머레이저(1)(EL 1), 엑시머레이저(2)(EL 2)에서 공급되는 빔이 제1 빔라인(L 1), 제2 빔라인(L 2)을 지나, 레이저 합성 광학 장치(opt1), 미러(opt11), 투과미러(opt12), 레이저 조사 광학 장치(opt2), 호모지나이저(opt20), 광학 마스크 스테이지(opt22)에 고정된 광학 마스크(opt21), 투영 광학 장치(opt23), 레이저 도입창(W1)을 통해서 기판 표면에 도달한다. 여기서는 2대의 엑시머레이저를 도시했으나, 광원으로서는 1대 이상 원하는 대수를 설치하는 것도 가능하다. 또 엑시머레이저에 한정되지 않고, 탄산가스레이저, YAG레이저 등의 펄스레이저나 아르곤레이저 등의 CW광원과 고속 셔터를 사용하여 펄스상에 공급해도 된다.
한편, 플라즈마 CVD실은 RF전극(D1)과 플라즈마 밀폐 전극(D3)에 의해 플라즈마 형성 영역(D2)이 기판이 배치되는 영역과는 떨어진 위치에 형성된다. 플라즈마 형성 영역에는 예를 들면 산소를, 원료 가스 도입 장치(D4)를 사용하여 시란가스나 헬륨을 공급함으로써, 기판 상에 산화 실리콘막을 형성하는 것이 가능하다.
도7에 본 발명의 실시예를 나타낸 반도체 박막 형성 장치의 평면도를 나타낸다. 로드/언로드실(C1), 플라즈마 CVD실(C2), 기판 가열실(C3), 수소 플라즈마 처리실(C4), 레이저 조사실(C5), 기판 반송실(C7)이 각각 게이트 밸브(GV1 내지 GV6)를 통해서 접속되어 있다. 제1 빔라인(L1), 제2 빔라인(L2)에서 공급되는 레이저광이 레이저 합성 광학 장치(opt1), 레이저 조사 광학 장치(opt2), 레이저 도입창(W1)을 통해서 기판 표면에 조사된다. 또, 각각의 프로세스실, 반송실은 가스 도입 장치(gas1 내지 gas7), 배기장치(vent1 내지 vent7)가 접속되어 있고, 원하는 가스 종류의 공급, 프로세스압의 설정, 배기, 진공이 조정된다. 도면에 점선으로 나타낸 바와 같이 처리기판(sub2, sub6)이 평면 상에 배치된다.
도8은 본 발명의 반도체 박막 형성 장치를 박막 트랜지스터의 제조 공정에 응용한 경우의 공정 플로우 도면이다.
(a) 세정에 의해 유기물이나 금속, 미립자 등을 제거한 유리기판(sub0)상에 기판 커버막(T1), 실리콘 박막(T2)을 순차적으로 형성한다. 기판 커버막으로서 LPCVD(감압 화학적 기상 성장)법으로 시란과 산소가스를 원료로 하여, 450 ℃에서 산화 실리콘막을 1㎛형성한다. LPCVD법을 사용함으로써 기판 유지 영역을 제거하고 기판 외표면 전체를 커버하는 것도 가능하다(도시하지 않음). 혹은 테트라에톡시시란(TEOS)과 산소를 원료로 한 플라즈마 CVD, TEOS와 오존을 원료로 한 상압 CVD, 도8에 나타낸 바와 같은 플라즈마 CVD 등을 이용하는 것도 가능하고, 기판 재료(알칼리 금속 농도를 극력 저감한 유리, 표면을 연마 가공한 석영·유리 등)가 포함하는 반도체 디바이스에 유해한 불순물의 확산 방지가 가능한 재료가 기판 커버막으로서 유효하다. 실리콘 박막은 LPCVD로 디시란가스를 원료로 하여 500℃에서 두께 75 nm 형성한다. 이 경우 막 중에 포함되는 수소 원자 농도가 1원자% 이하가 되기 때문에, 레이저 조사 공정에서의 수소 방출에 의해 막이 거칠어지는 것 등을 막을 수 있다. 혹은 도7에 나타낸 바와 같은 플라즈마 CVD실(C2)에 있어서 행해지는 플라즈마 CVD법이나 널리 보급되어 있는 플라즈마 CVD법을 사용해도, 기판 온도나 수소/시란 유량비, 수소/4불화시란 유량비 등을 조정함으로써 수소 원자 농도가 낮은 실리콘 박막을 형성할 수 있다.
(b) 상기 (a)공정에서 준비한 기판을, 유기물이나 금속, 미립자, 표면 산화막 등을 제거하기 위한 세정 공정을 거친 후, 본 발명의 박막 형성 장치에 도입한다. 레이저광(L0)을 조사하고, 실리콘 박막을 결정화 실리콘 박막(T2')으로 개질한다. 레이저 결정화는 99.9999 %이상의 고순도 질소 700 torr이상의 분위기에서 행해진다.
(c) 상기 공정을 거친 기판은 가스가 배기된 후 기판 반송실을 통해서 플라즈마 CVD실로 반송된다. 제1 게이트 절연막(T3)으로서, 시란, 헬륨, 산소를 원료가스로서 기판 온도 350도에서 산화 실리콘막을 10 nm 퇴적한다. 그런 후 필요에 따라서 수소 플라즈마 처리나 가열 어닐을 실시한다. 여기까지가 본 발명의 박막 형성 장치에 있어서 처리된다.
(d) 다음으로, 포토리소그래피와 에칭 기술을 사용하여 실리콘 박막과 산화실리콘막 박막층의 섬을 형성한다. 이때, 실리콘 박막에 비해 산화실리콘막의 에칭레이트가 높은 에칭 조건을 선택하는 것이 바람직하다. 도면에 나타낸 바와 같이 패턴 단면이 계단형(혹은 테이퍼형)으로 형성함으로써, 게이트 리크를 방지하고 신뢰성이 높은 박막 트랜지스터를 제공할 수 있다.
(e) 다음으로, 유기물이나 금속, 미립자 등을 제거하기 위한 세정을 행한 후, 상기 섬을 피복하듯이 제2 게이트 절연막(T4)을 형성한다. 여기서는, LPCVD법으로 시란과 산소 가스를 원료로 하여, 450 ℃로 산화실리콘막을 30 nm형성했다. 혹은 테트라에톡시시란(TEOS)과 산소를 원료로 한 플라즈마 CVD, TEOS와 오존을 원료로 한 상압 CVD, 도8에 나타낸 바와 같은 플라즈마 CVD 등을 이용하는 것도 가능하다. 다음으로 게이트 전극으로서 n+실리콘막을 80 nm, 텅스텐 실리사이드막을 110 nm 형성한다. n+실리콘막은 플라즈마 CVD나 LPCVD법으로 형성된 결정성의 인이 도핑된 실리콘막이 바람직하다. 그런 후, 포토리소그래피와 에칭 공정을 거쳐, T5패턴화된 게이트 전극을 형성한다.
(f1, f2)다음으로, 게이트를 마스크로서 불순물 주입 영역(T6, T6')을 형성한다. CMOS형 회로를 형성할 경우는, 포토리소그래피를 병용해서 n+영역이 필요한 n-channel TFT 및 p+영역을 필요로 하는 p-channel TFT를 따로 만든다. 주입되는 불순물 이온의 질량 분리를 행하지 않는 이온도핑이나, 이온 주입, 플라즈마도핑, 레이저도핑 등의 방법을 채용할 수 있다. 그때 용도나 불순물 도입 방법에 따라 (f1)(f2)와 같이 표면의 산화실리콘막을 남긴채, 혹은 제거한 후에 불순물의 도입을 행한다.
(g1)(g2) 층간 분리 절연막(T7, T7')을 퇴적, 콘택트홀을 개구 후, 금속을 퇴적, 포토리소그래피와 에칭에 의해 금속 배선(T8)을 형성한다. 층간 분리 절연막으로서는, 막의 평탄화를 도모할 수 있는 TEOS계 산화막이나 실리카계 도포막, 유기 도포막을 사용할 수 있다. 콘택트홀 개구는 포토리소그래피와 에칭에 의해, 금속 배선은 저항이 낮은 알루미늄, 동 혹은 그들을 기초로 한 합금, 텅스텐이나 몰리브덴과 같은 고융점 금속을 응용할 수 있다. 이상과 같은 공정을 행함으로써, 성능, 신뢰성이 높은 박막트랜지스터를 형성할 수 있다.
도9는 미리 얼라이먼트 마크를 설치하고, 얼라이먼트 마크에 따른 레이저 조사를 행한 경우의 실시예, 도10은 레이저 조사와 동시에 얼라이먼트 마크를 형성하는 경우의 실시예에 대해서, TFT 제조 공정 플로우에 의거하여 설명한다. 기본적으로는 도8의 설명과 유사하기 때문에, 특히 다른 점을 중심으로 설명한다.
도9의 (a)에서는 세정에 의해 유기물이나 금속, 미립자 등을 제거한 유리기판(sub0) 상에 기판 커버막(T1), 텅스텐 실리사이드막을 순차 형성한다. 얼라이먼트 마크의 형성을 위하여, 포토리소그래피와 에칭에 의해 패턴화하여 얼라이먼트 마크(T9)를 기판 상에 형성한다. 다음으로 얼라이먼트 마크를 보호하기 위하여 마크 보호막(T10)을 형성하고, 실리콘 박막을 형성한다.
도9의 (b)에서는 레이저광 노광시에 얼라이먼트 마크를 기준으로 원하는 영역이 노광된다. 그런 후에는, 미리 설정된 얼라이먼트 마크나, 결정화 실리콘 박막 패터닝에 의해 형성되는 얼라이먼트 마크(도시하지 않음)를 기준으로, 다음 공정의 얼라이먼트를 행할 수 있다.
도10의 (b)에서는 실리콘 박막으로의 노광과 동시에 노광/비노광에 의한 개질의 상위를 이용한 결정화 얼라이먼트 마크(T9')를 실리콘 박막에 형성한다.
도10의 (d)에서는 결정화 얼라이먼트 마크(T9')를 이용하여, 포토리소그래피시의 눈금 맞춤을 행하여 에칭 공정을 거처 실리콘 박막과 산화 실리콘막 적층막의 섬을 형성한다.
이상, XeCl, KrF, XeF, ArF 등의 엑시머레이저를 광원으로서 실시예를 설명했으나, 엑시머레이저 이외에도 YAG레이저나 탄산가스레이저, 펄스발광의 반도체레이저 등을 사용하는 것이 가능하다. 또, 실리콘으로 대표되는 반도체 박막에 한정되지 않고, 결정성의 박막의 형성 및 그 형성 장치에 응용 가능하다.
본 발명에 의하면, 트랩 준위 밀도가 작은 실리콘 박막을 광조사에 의해 형성하는 기술을 제공할 수 있고, 또한 이하와 같은 효과를 얻을 수 있었다.
1) 종래는 1대의 대형 광원에서 발진된 빔을 제1 및 제2 빔으로 분기하고, 제1 및 제2 빔에 광로장차를 갖게 하여 제1 및 제2 빔으로 지연을 부여했다. 본 발명에서는, 제1 광펄스를 발생하는 제1 펄스 광원(소형 광원)에, 제2 광펄스를 발생하는 제2 펄스 광원(소형 광원)을 부가하는 것에 의해, 한번에 처리할 수 있는 면적을 확대했다. 종래의 1대의 대형 광원에서 발진된 빔을 제1 및 제2 빔으로 분기하고, 제1 및 제2 빔에 광로장차를 갖게 하여 제1 및 제2 빔에 지연을 부여하는 광학계의 제조에 필요한 비용보다도, 본 발명에 의한 광원 부가에 필요한 비용쪽이 작았다.
2) 본 발명은 수소화 아몰퍼스 실리콘 박막(a-Si:H)의 효과적인 개질 방법을 제공하고, 종래 LPCVD(low pressure chemical vapor deposition)법에 의해 형성되어 있던 a-Si와 동등한 레이저 결정화를 예비가열 등을 행하는 일 없이 실시하는 것이 가능해졌다.

Claims (8)

  1. 기판 상의 박막에 광빔을 조사함으로써 상기 기판 상의 박막을 처리하는 박막 처리 방법이고,
    상기 광빔의 1조사 단위는, 용융 재결정화를 행하기 위한 제1 광펄스의 상기 박막으로의 조사와, 상기 제1 광펄스의 상기 박막으로의 조사의 개시로부터 시간적으로 지연시켜서 개시되는, 냉각 속도의 제어를 행하기 위한 제2 광펄스의 상기 박막으로의 조사로 구성되고,
    상기 1조사 단위의 조사를 반복함으로써 상기 박막을 처리하는 것이고,
    상기 제1 및 제2 광펄스는,
    (상기 제1 광펄스의 펄스 폭) > (상기 제2 광펄스의 펄스 폭)
    을 만족하는 것을 특징으로 하는 박막 처리 방법.
  2. 제1항에 있어서, 상기 제1 및 상기 제2 광펄스는,
    (상기 제1 광펄스의 조사 강도) ≥(상기 제2 광펄스의 조사 강도)
    를 또한 만족하는 것을 특징으로 하는 박막 처리 방법.
  3. 제1항에 있어서, 상기 제1 및 상기 제2 광펄스는,
    (상기 제1 광펄스의 조사 강도) ≤(상기 제2 광펄스의 조사 강도)
    를 또한 만족하는 것을 특징으로 하는 박막 처리 방법.
  4. 제3항에 있어서, 상기 박막이 a-Si:H막이고, 상기 제1 광펄스의 조사는 상기 a-Si:H막에서 수소를 미리 이탈시키기 위한 것이고, 상기 제2 광펄스의 조사는 상기 a-Si:H막의 용융 재결정화를 행하기 위한 것인 것을 특징으로 하는 박막 처리 방법.
  5. 기판 상의 박막에 광빔을 조사함으로써 상기 기판 상의 박막을 처리하는 박막 처리 장치이고,
    제1 광펄스를 발생하는 제1 펄스 광원과,
    제2 광펄스를 발생하는 제2 펄스 광원과,
    상기 광빔의 1조사 단위는, 용융 재결정화를 행하기 위한 상기 제1 광펄스의 상기 박막으로의 조사와, 상기 제1 광펄스의 상기 박막으로의 조사의 개시로부터 시간적으로 지연시켜서 개시되는, 냉각 속도의 제어를 행하기 위한 상기 제2 광펄스의 상기 박막으로의 조사로 구성되고,
    상기 1조사 단위의 조사를 반복함으로써 상기 박막을 처리하는 수단을 갖추고,
    상기 제1 및 제2 광펄스는,
    (상기 제1 광펄스의 펄스 폭) > (상기 제2 광펄스의 펄스 폭)
    을 만족하는 것을 특징으로 하는 박막 처리 장치.
  6. 제5항에 있어서, 상기 제1 및 상기 제2 광펄스는,
    (상기 제1 광펄스의 조사 강도) ≥(상기 제2 광펄스의 조사 강도)
    를 만족하는 것을 특징으로 하는 박막 처리 장치.
  7. 제5항에 있어서, 상기 제1 및 상기 제2 광펄스는,
    (상기 제1 광펄스의 조사 강도) ≤(상기 제2 광펄스의 조사 강도)
    를 만족하는 것을 특징으로 하는 박막 처리 장치.
  8. 제7항에 있어서, 상기 박막이 a-Si:H막이고, 상기 제1 광펄스의 조사는 상기 a-Si:H막에서 수소를 미리 이탈시키기 위한 것이고, 상기 제2 광펄스의 조사는 상기 a-Si:H막의 용융 재결정화를 행하기 위한 것인 것을 특징으로 하는 박막 처리 장치.
KR10-2002-7015468A 2000-05-17 2001-05-17 박막 처리 방법 및 박막 처리 장치 KR100534501B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2000-00144363 2000-05-17
JP2000144363A JP2001326190A (ja) 2000-05-17 2000-05-17 薄膜処理方法及び薄膜処理装置

Publications (2)

Publication Number Publication Date
KR20020094062A KR20020094062A (ko) 2002-12-16
KR100534501B1 true KR100534501B1 (ko) 2005-12-08

Family

ID=18651031

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-7015468A KR100534501B1 (ko) 2000-05-17 2001-05-17 박막 처리 방법 및 박막 처리 장치

Country Status (5)

Country Link
US (2) US20040053480A1 (ko)
JP (1) JP2001326190A (ko)
KR (1) KR100534501B1 (ko)
TW (1) TW504845B (ko)
WO (1) WO2001088968A1 (ko)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI291729B (en) * 2001-11-22 2007-12-21 Semiconductor Energy Lab A semiconductor fabricating apparatus
US7133737B2 (en) * 2001-11-30 2006-11-07 Semiconductor Energy Laboratory Co., Ltd. Program for controlling laser apparatus and recording medium for recording program for controlling laser apparatus and capable of being read out by computer
KR100967824B1 (ko) * 2001-11-30 2010-07-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치의 제작방법
US7214573B2 (en) * 2001-12-11 2007-05-08 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device that includes patterning sub-islands
DE10301482A1 (de) * 2003-01-16 2004-07-29 Microlas Lasersystem Gmbh Vorrichtung und Verfahren zur Kristallisation amorpher Siliziumschichten
EP1596427A4 (en) 2003-02-19 2009-06-10 Panasonic Corp PROCESS FOR INTRODUCING CONTAMINATION
US7973313B2 (en) 2003-02-24 2011-07-05 Semiconductor Energy Laboratory Co., Ltd. Thin film integrated circuit device, IC label, container comprising the thin film integrated circuit, manufacturing method of the thin film integrated circuit device, manufacturing method of the container, and management method of product having the container
KR100992120B1 (ko) * 2003-03-13 2010-11-04 삼성전자주식회사 규소 결정화 시스템 및 규소 결정화 방법
JP2005026354A (ja) * 2003-06-30 2005-01-27 Toshiba Corp 熱処理装置，熱処理方法，半導体装置の製造方法
US7981779B2 (en) 2003-10-09 2011-07-19 Panasonic Corporation Method for making junction and processed material formed using the same
KR101188356B1 (ko) * 2003-12-02 2012-10-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 레이저 조사장치, 레이저 조사방법 및 반도체장치의제조방법
EP1553643A3 (en) * 2003-12-26 2009-01-21 Sel Semiconductor Energy Laboratory Co., Ltd. Laser irradiation method and method for manufacturing crystalline semiconductor film
US7486705B2 (en) 2004-03-31 2009-02-03 Imra America, Inc. Femtosecond laser processing system with process parameters, controls and feedback
US7491909B2 (en) * 2004-03-31 2009-02-17 Imra America, Inc. Pulsed laser processing with controlled thermal and physical alterations
US20080194086A1 (en) * 2004-06-04 2008-08-14 Yuichiro Sasaki Method of Introducing Impurity
US7885311B2 (en) 2007-03-27 2011-02-08 Imra America, Inc. Beam stabilized fiber laser
JP2006041082A (ja) * 2004-07-26 2006-02-09 Sharp Corp 半導体薄膜の結晶化装置および半導体薄膜の結晶化方法
KR100712115B1 (ko) 2004-09-21 2007-04-27 삼성에스디아이 주식회사 레이저 조사 장치 및 그를 이용한 유기 전계 발광 소자의제조 방법
JP2006210413A (ja) * 2005-01-25 2006-08-10 Sharp Corp 投影マスクならびに半導体デバイスの製造方法および製造装置
WO2007148476A1 (ja) * 2006-06-21 2007-12-27 Hightec Systems Corporation 半導体の熱処理方法
US7514305B1 (en) * 2006-06-28 2009-04-07 Ultratech, Inc. Apparatus and methods for improving the intensity profile of a beam image used to process a substrate
US20090250700A1 (en) * 2008-04-08 2009-10-08 Themistokles Afentakis Crystalline Semiconductor Stripe Transistor
JP5678333B2 (ja) * 2010-05-27 2015-03-04 株式会社ブイ・テクノロジー レーザアニール方法及び装置
EP2899749A1 (en) * 2014-01-24 2015-07-29 Excico France Method for forming polycrystalline silicon by laser irradiation
US11871995B2 (en) 2017-12-18 2024-01-16 Hemolens Diagnostics Sp. Z O.O. Patient-specific modeling of hemodynamic parameters in coronary arteries
RS64846B1 (sr) 2019-01-11 2023-12-29 Hemolens Diagnostics Spolka Z Ograniczona Odpowiedzialnoscia Modelovanje hemodinamskih parametara u koronarnim arterijama specifično za pacijenta

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3065825B2 (ja) * 1992-10-21 2000-07-17 株式会社半導体エネルギー研究所 レーザー処理方法
US5643801A (en) * 1992-11-06 1997-07-01 Semiconductor Energy Laboratory Co., Ltd. Laser processing method and alignment
KR960001706B1 (ko) * 1993-05-27 1996-02-03 삼성전자주식회사 다결정 실리콘의 제조방법 및 장치
JPH0883765A (ja) * 1994-07-14 1996-03-26 Sanyo Electric Co Ltd 多結晶半導体膜の製造方法
JP3388042B2 (ja) * 1994-11-18 2003-03-17 三菱電機株式会社 レーザアニーリング方法
JP3669384B2 (ja) * 1995-08-22 2005-07-06 独立行政法人理化学研究所 半導体基板中へのドーピング層の形成方法
JP3586558B2 (ja) * 1998-04-17 2004-11-10 日本電気株式会社 薄膜の改質方法及びその実施に使用する装置
JP3289681B2 (ja) * 1998-07-01 2002-06-10 日本電気株式会社 半導体薄膜の形成方法、パルスレーザ照射装置、および半導体装置

Also Published As

Publication number Publication date
JP2001326190A (ja) 2001-11-22
TW504845B (en) 2002-10-01
WO2001088968A1 (fr) 2001-11-22
KR20020094062A (ko) 2002-12-16
US20040053480A1 (en) 2004-03-18
US20100006776A1 (en) 2010-01-14

Similar Documents

Publication Publication Date Title
KR100534501B1 (ko) 박막 처리 방법 및 박막 처리 장치
KR100738295B1 (ko) 박막 처리 방법 및 박막 처리 장치
KR100383419B1 (ko) 기판상의 소망하는 위치에 반도체막을 형성하는 방법
US8710507B2 (en) Semiconductor thin film, thin film transistor, method for manufacturing same, and manufacturing equipment of semiconductor thin film
JP3586558B2 (ja) 薄膜の改質方法及びその実施に使用する装置
US7943936B2 (en) Crystallizing method, thin-film transistor manufacturing method, thin-film transistor, and display device
KR100382868B1 (ko) 반도체박막 가열장치
JP3393469B2 (ja) 薄膜半導体素子の製造方法及び薄膜半導体形成装置
JP4322373B2 (ja) 膜体部改質装置及び膜体部改質方法
JP4769491B2 (ja) 結晶化方法、薄膜トランジスタの製造方法、薄膜トランジスタおよび表示装置
JP4900128B2 (ja) 半導体薄膜改質方法
JP3496678B1 (ja) 半導体薄膜
JP2008098310A (ja) 結晶化方法、被結晶化基板、薄膜トランジスタの製造方法、薄膜トランジスタ及び表示装置
JP2005039259A (ja) 結晶化方法、結晶化装置、薄膜トランジスタおよび表示装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121121

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20131118

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee