JPH0574704A - 半導体層の形成方法 - Google Patents
半導体層の形成方法Info
- Publication number
- JPH0574704A JPH0574704A JP3235099A JP23509991A JPH0574704A JP H0574704 A JPH0574704 A JP H0574704A JP 3235099 A JP3235099 A JP 3235099A JP 23509991 A JP23509991 A JP 23509991A JP H0574704 A JPH0574704 A JP H0574704A
- Authority
- JP
- Japan
- Prior art keywords
- silicon layer
- thin film
- layer
- substrate
- semiconductor layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】
【目的】 レーザービームをシリコン層に照射する方法
を工夫することによって基板全体に均一な多結晶シリコ
ン層を形成することを目的とする。 【構成】 絶縁基板上に形成されたシリコン層に絶縁薄
膜とレーザ吸収・昇華層を順次被着形成して、台形上の
空間的なエネルギー分布を持つパルスレーザビームをレ
ーザ吸収・昇華層を昇華しながら照射することにより、
レーザビームエッジ周辺部に微結晶シリコンを発生する
ことなく、基板全体に渡って均一な大粒径の電気的特性
の優れた多結晶シリコン層を形成する。
を工夫することによって基板全体に均一な多結晶シリコ
ン層を形成することを目的とする。 【構成】 絶縁基板上に形成されたシリコン層に絶縁薄
膜とレーザ吸収・昇華層を順次被着形成して、台形上の
空間的なエネルギー分布を持つパルスレーザビームをレ
ーザ吸収・昇華層を昇華しながら照射することにより、
レーザビームエッジ周辺部に微結晶シリコンを発生する
ことなく、基板全体に渡って均一な大粒径の電気的特性
の優れた多結晶シリコン層を形成する。
Description
【０００１】
【産業上の利用分野】本発明は、半導体集積回路、ＳＯ
Ｉ、アクティブマトリックス型方式の薄膜トランジス
タ、３次元素子の半導体層の形成に関する。
Ｉ、アクティブマトリックス型方式の薄膜トランジス
タ、３次元素子の半導体層の形成に関する。
【０００２】
【従来の技術】従来、単結晶絶縁基板上の半導体薄膜
は、ＳＯＳ（サファイア上のシリコン）にみられるよう
にバルク半導体に比べ、次のような利点を有することが
知られている。
は、ＳＯＳ（サファイア上のシリコン）にみられるよう
にバルク半導体に比べ、次のような利点を有することが
知られている。
【０００３】島状に切断あるいは誘電体分離をすると
き、素子間の分離を容易かつ確実にできる。Ｐ−Ｎ接
合面積を小さくすることにより、浮遊容量を小さくでき
る。
き、素子間の分離を容易かつ確実にできる。Ｐ−Ｎ接
合面積を小さくすることにより、浮遊容量を小さくでき
る。
【０００４】また、サファイア等の単結晶絶縁基板が高
価であることから、これに代わるものとして、溶融水晶
板や、Ｓｉ基板を１０００℃以上温度で酸化して形成し
た非晶質ＳｉＯ2膜やＳｉ基板上に堆積した非晶質Ｓｉ
Ｏ2膜あるいは非晶質ＳｉＮ膜を用い、これらの上に半
導体薄体を形成する方法が提案されている。ところが、
これらＳｉＯ2膜やＳｉＮ膜は単結晶でないため、その
上シリコン層を被着形成し１０００℃以上の温度のプロ
セスで結晶化すると基板上には多結晶が成長する。この
多結晶の粒径は数１０ｎｍであり、このうえにＭＯＳト
ランジスタを形成しても、そのキャリア移動度はバルク
シリコン上のＭＯＳトランジスタの数分の１程度であ
る。
価であることから、これに代わるものとして、溶融水晶
板や、Ｓｉ基板を１０００℃以上温度で酸化して形成し
た非晶質ＳｉＯ2膜やＳｉ基板上に堆積した非晶質Ｓｉ
Ｏ2膜あるいは非晶質ＳｉＮ膜を用い、これらの上に半
導体薄体を形成する方法が提案されている。ところが、
これらＳｉＯ2膜やＳｉＮ膜は単結晶でないため、その
上シリコン層を被着形成し１０００℃以上の温度のプロ
セスで結晶化すると基板上には多結晶が成長する。この
多結晶の粒径は数１０ｎｍであり、このうえにＭＯＳト
ランジスタを形成しても、そのキャリア移動度はバルク
シリコン上のＭＯＳトランジスタの数分の１程度であ
る。
【０００５】また、液晶表示体のアクティブマトリック
ス基板用に、歪点が８５０℃以下の安価なガラス基板上
のＭＯＳトランジスタでは、１０００℃以上のプロセス
を利用することが出来ないので、減圧化学気相成長法で
シリコン層を堆積しても、多結晶の粒径は高々数ｎｍで
あるため、この上にＭＯＳトランジスタを形成しても、
そのキャリア移動度は、バルクシリコン上のＭＯＳトラ
ンジスタの数十分の１程度である。
ス基板用に、歪点が８５０℃以下の安価なガラス基板上
のＭＯＳトランジスタでは、１０００℃以上のプロセス
を利用することが出来ないので、減圧化学気相成長法で
シリコン層を堆積しても、多結晶の粒径は高々数ｎｍで
あるため、この上にＭＯＳトランジスタを形成しても、
そのキャリア移動度は、バルクシリコン上のＭＯＳトラ
ンジスタの数十分の１程度である。
【０００６】そこで最近、レーザービームや電子ビーム
等をシリコン薄膜上を走査し、該薄膜の溶融再固化を行
うことにより、結晶粒径を増大させ単結晶化あるいは多
結晶化する方法が検討されている。この方法によれば、
絶縁基板上に高品質シリコン単結晶相を、または高品質
多結晶を形成でき、それを用いて作成した素子の特性も
向上し、バルクシリコンに作成した素子の特性と同程度
まで改善される。さらにこの方法では、素子を積層化す
ることが可能となりいわゆる３次元ＩＣの実現が可能と
なる。そして高密度、高速、多機能などの特徴を持つ回
路が得られるようになる。
等をシリコン薄膜上を走査し、該薄膜の溶融再固化を行
うことにより、結晶粒径を増大させ単結晶化あるいは多
結晶化する方法が検討されている。この方法によれば、
絶縁基板上に高品質シリコン単結晶相を、または高品質
多結晶を形成でき、それを用いて作成した素子の特性も
向上し、バルクシリコンに作成した素子の特性と同程度
まで改善される。さらにこの方法では、素子を積層化す
ることが可能となりいわゆる３次元ＩＣの実現が可能と
なる。そして高密度、高速、多機能などの特徴を持つ回
路が得られるようになる。
【０００７】
【発明が解決しようとする課題】しかしながら、レーザ
ービームの照射によってシリコン層を基板全体にわたっ
て均一に結晶化することは困難である。ＰＥＣＶＤ法あ
るいは減圧化学気層成長法などにより形成したシリコン
層をレーザービームにより高品質なシリコン層を得るた
めには、ある適当なエネルギーが必要である。モノシラ
ンをグロー放電により分解して形成した水素を含有する
非晶質なシリコン層の場合には、ある適度なビームエネ
ルギーであると、大粒径の多結晶シリコン膜を形成する
ことができるが、最適値よりある程度小さいエネルギー
であると、微結晶シリコン層となってしまう。
ービームの照射によってシリコン層を基板全体にわたっ
て均一に結晶化することは困難である。ＰＥＣＶＤ法あ
るいは減圧化学気層成長法などにより形成したシリコン
層をレーザービームにより高品質なシリコン層を得るた
めには、ある適当なエネルギーが必要である。モノシラ
ンをグロー放電により分解して形成した水素を含有する
非晶質なシリコン層の場合には、ある適度なビームエネ
ルギーであると、大粒径の多結晶シリコン膜を形成する
ことができるが、最適値よりある程度小さいエネルギー
であると、微結晶シリコン層となってしまう。
【０００８】フライレンズなどの特殊な光学系を利用し
た、レーザビームは図４の様なエネルギー強度分布を持
ち、疑似的なガウス分布をしており、Ｌ１からＬ２およ
びＬ５からＬ６の間でエネルギー強度が０からＥｍａｘ
まで遷移する。レーザビームのＬ３からＬ４の間ではシ
リコン層を効果的に結晶化することができるエネルギー
強度Ｅｅｆｆであるが、Ｌ２からＬ３の間およびＬ４か
らＬ５の間では、微結晶のシリコン層を生じるエネルギ
ー強度Ｅｅｆｆである。
た、レーザビームは図４の様なエネルギー強度分布を持
ち、疑似的なガウス分布をしており、Ｌ１からＬ２およ
びＬ５からＬ６の間でエネルギー強度が０からＥｍａｘ
まで遷移する。レーザビームのＬ３からＬ４の間ではシ
リコン層を効果的に結晶化することができるエネルギー
強度Ｅｅｆｆであるが、Ｌ２からＬ３の間およびＬ４か
らＬ５の間では、微結晶のシリコン層を生じるエネルギ
ー強度Ｅｅｆｆである。
【０００９】従来、図５の構造で形成されているシリコ
ン層をパルスレーザにより結晶化が試みられてきた。図
５は絶縁基板上に形成されているシリコン層の断面図で
あり、ＧＬは歪点が６００℃程度のガラス基板、ＡＳは
非晶質あるいは多結晶のシリコン層、ＮＫはレーザビー
ムが透過できる絶縁薄膜である。図４の様なエネルギー
分布のパルスレーザービームを重ねながら走査してシリ
コン層をアニールすると、図５（ａ）に示すようにビー
ムのエネルギー強度に応じた性質のシリコン層が形成さ
れる。エネルギー強度がＥｅｆｆである範囲では大粒径
の結晶である多結晶シリコン層ＣＰＳが形成され、エネ
ルギー強度がＥｉｎｆ１とＥｉｎｆ２である範囲では微
結晶シリコン層ＭＰＳが形成される。減圧ＣＶＤ法で温
度５５０℃で形成された厚みが５０ｎｍの非晶質シリコ
ン層ＡＳの場合、図４のパルスレーザのＥｉｎｆの照射
により形成された微結晶シリコン層は、つぎのＥｅｆｆ
のエネルギー強度のレーザで大粒径化することがない。
図５（ａ）のシリコン層に位置をずらして２度目のパル
スレーザを照射すると図５（ｂ）に示すように、１度目
のパルスレーザの照射によって形成された微結晶シリコ
ンＭＰＳの領域Ｔは依然微結晶シリコンＭＰＳのままで
ある。なお、一度目のパルスレーザの照射によって形成
された大粒径の多結晶シリコン層ＣＰＳの領域（Ｑ、
Ｒ、Ｓ）は２度目のパルスレーザの照射によって変化し
ない。このように、減圧ＣＶＤ法で温度５５０℃で形成
された厚みが５０ｎｍの非晶質シリコン層の場合、従来
の方法では、ビームより広い範囲にわたってパルスレー
ザでアニールすると、図６の断面図に示すように微結晶
な部分と大粒径の結晶が混在し、基板全面に渡って均一
な結晶化シリコン層が得られない欠点があった。
ン層をパルスレーザにより結晶化が試みられてきた。図
５は絶縁基板上に形成されているシリコン層の断面図で
あり、ＧＬは歪点が６００℃程度のガラス基板、ＡＳは
非晶質あるいは多結晶のシリコン層、ＮＫはレーザビー
ムが透過できる絶縁薄膜である。図４の様なエネルギー
分布のパルスレーザービームを重ねながら走査してシリ
コン層をアニールすると、図５（ａ）に示すようにビー
ムのエネルギー強度に応じた性質のシリコン層が形成さ
れる。エネルギー強度がＥｅｆｆである範囲では大粒径
の結晶である多結晶シリコン層ＣＰＳが形成され、エネ
ルギー強度がＥｉｎｆ１とＥｉｎｆ２である範囲では微
結晶シリコン層ＭＰＳが形成される。減圧ＣＶＤ法で温
度５５０℃で形成された厚みが５０ｎｍの非晶質シリコ
ン層ＡＳの場合、図４のパルスレーザのＥｉｎｆの照射
により形成された微結晶シリコン層は、つぎのＥｅｆｆ
のエネルギー強度のレーザで大粒径化することがない。
図５（ａ）のシリコン層に位置をずらして２度目のパル
スレーザを照射すると図５（ｂ）に示すように、１度目
のパルスレーザの照射によって形成された微結晶シリコ
ンＭＰＳの領域Ｔは依然微結晶シリコンＭＰＳのままで
ある。なお、一度目のパルスレーザの照射によって形成
された大粒径の多結晶シリコン層ＣＰＳの領域（Ｑ、
Ｒ、Ｓ）は２度目のパルスレーザの照射によって変化し
ない。このように、減圧ＣＶＤ法で温度５５０℃で形成
された厚みが５０ｎｍの非晶質シリコン層の場合、従来
の方法では、ビームより広い範囲にわたってパルスレー
ザでアニールすると、図６の断面図に示すように微結晶
な部分と大粒径の結晶が混在し、基板全面に渡って均一
な結晶化シリコン層が得られない欠点があった。
【００１０】
【課題を解決するための手段】本発明は、上記の問題を
鑑み、パルスレーザーの照射のよって、パルスレーザー
のビームよりも広い面積のシリコン層を均一に高品質化
するシリコン半導体層の形成方法を提供するものであ
る。
鑑み、パルスレーザーの照射のよって、パルスレーザー
のビームよりも広い面積のシリコン層を均一に高品質化
するシリコン半導体層の形成方法を提供するものであ
る。
【００１１】
【実施例】以下に本発明の実施例を図１と図２、図３の
断面図を参照しながら詳細に説明する。
断面図を参照しながら詳細に説明する。
【００１２】まず、図１に示したように絶縁基板ＧＬ
に、減圧ＣＶＤ法により温度５５０℃で厚み５０ｎｍの
非晶質シリコン層ＡＳを被着形成する。このシリコン層
の形成方法はこれに限られることなく、プラズマＣＶ
Ｄ、スパッタ法、蒸着法、あるいは電子サイクロトロン
共鳴スパッタ法によっても形成してもよい。次に、絶縁
薄膜ＮＫとして電子サイクロトロン共鳴スパッタ法で酸
化シリコン薄膜を１５０ｎｍ被着形成する。この酸化シ
リコン薄膜の酸素原子と珪素原子の構成比は２：１が好
ましい。次に、この絶縁薄膜上にレーザ吸収・昇華層Ｂ
Ｓを被着形成する。このレーザ吸収・昇華層ＢＳとして
は、減圧ＣＶＤ法により５５０℃の温度で形成された１
０ｎｍの厚みの非晶質シリコン層ＢＳを使用することが
できる。
に、減圧ＣＶＤ法により温度５５０℃で厚み５０ｎｍの
非晶質シリコン層ＡＳを被着形成する。このシリコン層
の形成方法はこれに限られることなく、プラズマＣＶ
Ｄ、スパッタ法、蒸着法、あるいは電子サイクロトロン
共鳴スパッタ法によっても形成してもよい。次に、絶縁
薄膜ＮＫとして電子サイクロトロン共鳴スパッタ法で酸
化シリコン薄膜を１５０ｎｍ被着形成する。この酸化シ
リコン薄膜の酸素原子と珪素原子の構成比は２：１が好
ましい。次に、この絶縁薄膜上にレーザ吸収・昇華層Ｂ
Ｓを被着形成する。このレーザ吸収・昇華層ＢＳとして
は、減圧ＣＶＤ法により５５０℃の温度で形成された１
０ｎｍの厚みの非晶質シリコン層ＢＳを使用することが
できる。
【００１３】次に、上記レーザ吸収・昇華層ＢＳの表面
にパルスレーザービームＬＡを照射する。このレーザー
ビームＬＡは例えばＸｅＣｌエキシマレーザーであり、
波長が３０８ｎｍであるので、レーザ吸収・昇華層であ
る非晶質シリコン層は３０８ｎｍの吸収係数が１０6ｃ
ｍ-1と大きいため、該レーザービームのエネルギーの約
８５％が上記非晶質シリコン層に吸収され、絶縁基板Ｇ
Ｌに被着形成されている非晶質シリコン層ＡＳには、１
５％以下のレーザビームが到達する。レーザビームＬＡ
の照射強度は図４に示すＥｍａｘで、例えば３００〜７
００ｍＪ／ｃｍ2であり、より好ましい条件は４００〜
６００ｍＪ／ｃｍ2である。図２（ａ）に示すように、
エネルギー強度がＥｅｆｆの領域ではレーザ吸収・昇華
層ＢＳは昇華するが、Ｅｉｎｆ１とＥｉｎｆ２の領域で
はレーザ吸収・昇華層ＢＳは昇華せずに残る。この時、
レーザ吸収・昇華層ＢＳが昇華した領域Ａと領域Ｂにあ
る非晶質シリコン層ＡＳは、到達したレーザビームのエ
ネルギーが不十分なために変化しない。次に、図２
（ｂ）に示すようにＡＲＲ方向に走査して位置をずらし
て一回目のパルスレーザビームＬＡ１の照射領域に部分
的に重なるように、２回目のパルスレーザビームを照射
する。領域Ｂでは、レーザビームは絶縁薄膜ＮＫを透過
して非晶質シリコン層ＡＳに到達するため、多結晶シリ
コン層ＣＰＳが形成される。一方、領域Ｃでは、レーザ
吸収・昇華層ＢＳが昇華し、非晶質シリコン層ＡＳは変
化しない。さらに、位置をずらして３回目のパルスレー
ザビームを照射すると図２（Ｃ）に示すように、領域Ｃ
が結晶化する。上記のように、レーザビームのエネルギ
ーによって適度に吸収し、昇華するレーザ吸収・昇華層
を利用することにより、ビームのエッジ領域で微結晶シ
リコンを発生することなく、図３に示すように基板全面
に渡ってパルスレーザの照射により均一な特性の多結晶
シリコン層ＣＰＳを形成することができる。
にパルスレーザービームＬＡを照射する。このレーザー
ビームＬＡは例えばＸｅＣｌエキシマレーザーであり、
波長が３０８ｎｍであるので、レーザ吸収・昇華層であ
る非晶質シリコン層は３０８ｎｍの吸収係数が１０6ｃ
ｍ-1と大きいため、該レーザービームのエネルギーの約
８５％が上記非晶質シリコン層に吸収され、絶縁基板Ｇ
Ｌに被着形成されている非晶質シリコン層ＡＳには、１
５％以下のレーザビームが到達する。レーザビームＬＡ
の照射強度は図４に示すＥｍａｘで、例えば３００〜７
００ｍＪ／ｃｍ2であり、より好ましい条件は４００〜
６００ｍＪ／ｃｍ2である。図２（ａ）に示すように、
エネルギー強度がＥｅｆｆの領域ではレーザ吸収・昇華
層ＢＳは昇華するが、Ｅｉｎｆ１とＥｉｎｆ２の領域で
はレーザ吸収・昇華層ＢＳは昇華せずに残る。この時、
レーザ吸収・昇華層ＢＳが昇華した領域Ａと領域Ｂにあ
る非晶質シリコン層ＡＳは、到達したレーザビームのエ
ネルギーが不十分なために変化しない。次に、図２
（ｂ）に示すようにＡＲＲ方向に走査して位置をずらし
て一回目のパルスレーザビームＬＡ１の照射領域に部分
的に重なるように、２回目のパルスレーザビームを照射
する。領域Ｂでは、レーザビームは絶縁薄膜ＮＫを透過
して非晶質シリコン層ＡＳに到達するため、多結晶シリ
コン層ＣＰＳが形成される。一方、領域Ｃでは、レーザ
吸収・昇華層ＢＳが昇華し、非晶質シリコン層ＡＳは変
化しない。さらに、位置をずらして３回目のパルスレー
ザビームを照射すると図２（Ｃ）に示すように、領域Ｃ
が結晶化する。上記のように、レーザビームのエネルギ
ーによって適度に吸収し、昇華するレーザ吸収・昇華層
を利用することにより、ビームのエッジ領域で微結晶シ
リコンを発生することなく、図３に示すように基板全面
に渡ってパルスレーザの照射により均一な特性の多結晶
シリコン層ＣＰＳを形成することができる。
【００１４】本実施例では非晶質シリコン層ＡＳについ
ての説明したが、レーザ結晶化する薄膜は非晶質シリコ
ン層に限らず、多結晶シリコン層の再結晶化、金属薄膜
の結晶化に応用することができる。さらに、本実施例で
は、薄膜の結晶化について説明したが、パルスレーザの
照射による薄膜の非晶質化や平坦化などにも本発明を適
用することができる。
ての説明したが、レーザ結晶化する薄膜は非晶質シリコ
ン層に限らず、多結晶シリコン層の再結晶化、金属薄膜
の結晶化に応用することができる。さらに、本実施例で
は、薄膜の結晶化について説明したが、パルスレーザの
照射による薄膜の非晶質化や平坦化などにも本発明を適
用することができる。
【００１５】絶縁薄膜ＮＫに被着形成するレーザ吸収・
昇華層ＢＳは非晶質シリコン層に限らず、多結晶シリコ
ンあるいは、酸化クロム薄膜、硫化亜鉛、ヨウ化銀など
の薄膜でも本発明を実施することが可能である。非晶質
シリコン層とレーザ吸収・昇華層ＢＳの間には絶縁薄膜
ＮＫがあるので、レーザ吸収・昇華層ＢＳの不純物によ
り多結晶シリコン層ＣＰＳが汚染されることはない。
昇華層ＢＳは非晶質シリコン層に限らず、多結晶シリコ
ンあるいは、酸化クロム薄膜、硫化亜鉛、ヨウ化銀など
の薄膜でも本発明を実施することが可能である。非晶質
シリコン層とレーザ吸収・昇華層ＢＳの間には絶縁薄膜
ＮＫがあるので、レーザ吸収・昇華層ＢＳの不純物によ
り多結晶シリコン層ＣＰＳが汚染されることはない。
【００１６】
【発明の効果】以上説明したように本発明によれば、レ
ーザービームの幾何学的形状よりも広い面積のシリコン
層を均一に結晶化することができるので、大面積の基板
上にレーザービームの照射によって結晶粒径の大きな電
気的特性の優れた良質なシリコン層を均一に形成するこ
とができる。したがって、基板全面に移動度の高い高性
能の薄膜トランジスタを室温のレーザーアニールにより
基板全面に形成することができるので、駆動回路を内蔵
したアクティブマトリックス方式の平面表示体を、歪温
度の低い安価なガラス基板に製造することができる。こ
の結果、平面表示体のコストは、基板に効果な石英基板
でなく安価なガラス基板に形成することができるので、
平面表示体のコストが安価になる。
ーザービームの幾何学的形状よりも広い面積のシリコン
層を均一に結晶化することができるので、大面積の基板
上にレーザービームの照射によって結晶粒径の大きな電
気的特性の優れた良質なシリコン層を均一に形成するこ
とができる。したがって、基板全面に移動度の高い高性
能の薄膜トランジスタを室温のレーザーアニールにより
基板全面に形成することができるので、駆動回路を内蔵
したアクティブマトリックス方式の平面表示体を、歪温
度の低い安価なガラス基板に製造することができる。こ
の結果、平面表示体のコストは、基板に効果な石英基板
でなく安価なガラス基板に形成することができるので、
平面表示体のコストが安価になる。
【００１７】また、エキシマレーザを利用すればシリコ
ン層の吸収係数が大きいので３次元半導体集積回路の構
成するための均一な多結晶シリコン薄膜を形成すること
もできる。
ン層の吸収係数が大きいので３次元半導体集積回路の構
成するための均一な多結晶シリコン薄膜を形成すること
もできる。
【図面の簡単な説明】
【図１】 本発明の半導体層を形成する実施例の工程
図。
図。
【図２】 本発明の半導体層を形成する実施例の具体的
説明図。
説明図。
【図３】 本発明の半導体層を形成する実施例の工程
図。
図。
【図４】 パルスレーザビームのエネルギー強度分布を
示す図。
示す図。
【図５】 パルスレーザビームによる半導体層の結晶化
の従来例の図。
の従来例の図。
【図６】 従来の方法により結晶化された半導体層層の
状態を示す図。
状態を示す図。
ＧＬ 絶縁基板 ＡＳ 非晶質シリコン層 ＮＫ 絶縁薄膜 ＢＳ レーザ吸収・昇華層 ＬＡ レーザパルスビーム ＬＡ１ １回目のレーザパルスビーム ＬＡ２ ２回目のレーザパルスビーム ＬＡ３ ３回目のレーザパルスビーム ＡＲＲ レーザビームの走査方向 ＣＰＳ 多結晶シリコン層 ＭＰＳ 微結晶シリコン層
Claims (3)
- 【請求項１】 絶縁基板上に非晶質または多結晶の半導
体層を形成する工程と、上記半導体層上に絶縁薄膜を被
着形成する工程と、上記絶縁薄膜上にパルスレーザのエ
ネルギーを吸収する薄膜を形成する工程と、上記薄膜に
パルスレーザを照射することを特徴とする半導体層の形
成方法。 - 【請求項２】 前記請求項１においてパルスレーザの最
大エネルギー強度が、前記パルスレーザのエネルギーを
吸収する薄膜を昇華できるエネルギー強度であることを
特徴とする半導体層の形成方法。 - 【請求項３】 前記請求項１において上記半導体層上に
被着形成した絶縁薄膜がパルスレーザ光を透過すること
を特徴とする半導体層の形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3235099A JPH0574704A (ja) | 1991-09-13 | 1991-09-13 | 半導体層の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3235099A JPH0574704A (ja) | 1991-09-13 | 1991-09-13 | 半導体層の形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0574704A true JPH0574704A (ja) | 1993-03-26 |
Family
ID=16981045
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3235099A Pending JPH0574704A (ja) | 1991-09-13 | 1991-09-13 | 半導体層の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0574704A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0655774A3 (en) * | 1993-11-02 | 1996-07-17 | Sony Corp | Method for manufacturing a polycrystalline silicon layer and surface treatment apparatus used. |
| EP1295327A1 (en) * | 2000-06-12 | 2003-03-26 | Ultratech Stepper Inc. | Thermally induced reflectivity switch for laser thermal processing |
| KR100674763B1 (ko) * | 2004-12-03 | 2007-01-25 | 세이코 엡슨 가부시키가이샤 | 패턴 형성 기판, 전기 광학 장치, 패턴 형성 기판의 제조방법 및 전기 광학 장치의 제조 방법 |
| US7172912B2 (en) | 2003-08-12 | 2007-02-06 | Seiko Epson Corporation | Pattern forming method and wiring pattern forming method, and electro-optic device and electronic equipment |
| KR100684702B1 (ko) * | 2003-08-08 | 2007-02-20 | 세이코 엡슨 가부시키가이샤 | 뱅크의 형성 방법 및 배선 패턴의 형성 방법, 전기 광학장치 및 전자 기기 |
-
1991
- 1991-09-13 JP JP3235099A patent/JPH0574704A/ja active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0655774A3 (en) * | 1993-11-02 | 1996-07-17 | Sony Corp | Method for manufacturing a polycrystalline silicon layer and surface treatment apparatus used. |
| EP1179381A3 (en) * | 1993-11-02 | 2002-02-20 | Sony Corporation | Surface treatment apparatus |
| EP1295327A1 (en) * | 2000-06-12 | 2003-03-26 | Ultratech Stepper Inc. | Thermally induced reflectivity switch for laser thermal processing |
| JP2004503938A (ja) * | 2000-06-12 | 2004-02-05 | ウルトラテック インク | レーザ熱処理用熱誘導式反射率スイッチ |
| EP1295327A4 (en) * | 2000-06-12 | 2009-07-08 | Ultratech Inc | THERMALLY CONTROLLED REFLEXIVITY MODIFIER FOR LASER THERMAL PROCESSING |
| KR100684702B1 (ko) * | 2003-08-08 | 2007-02-20 | 세이코 엡슨 가부시키가이샤 | 뱅크의 형성 방법 및 배선 패턴의 형성 방법, 전기 광학장치 및 전자 기기 |
| US7732003B2 (en) | 2003-08-08 | 2010-06-08 | Seiko Epson Corporation | Bank forming method, wiring pattern forming method, electro-optical device, and electronic apparatus |
| US7172912B2 (en) | 2003-08-12 | 2007-02-06 | Seiko Epson Corporation | Pattern forming method and wiring pattern forming method, and electro-optic device and electronic equipment |
| KR100674763B1 (ko) * | 2004-12-03 | 2007-01-25 | 세이코 엡슨 가부시키가이샤 | 패턴 형성 기판, 전기 광학 장치, 패턴 형성 기판의 제조방법 및 전기 광학 장치의 제조 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5312771A (en) | Optical annealing method for semiconductor layer and method for producing semiconductor device employing the same semiconductor layer | |
| EP0886319B1 (en) | Method for making a thin film transistor | |
| JP3586558B2 (ja) | 薄膜の改質方法及びその実施に使用する装置 | |
| JP4026182B2 (ja) | 半導体装置の製造方法、および電子機器の製造方法 | |
| US7144793B2 (en) | Method of producing crystalline semiconductor material and method of fabricating semiconductor device | |
| KR100333153B1 (ko) | 반도체장치제작방법 | |
| US5705413A (en) | Method of manufacturing an electronic device using thermally stable mask | |
| JP3254072B2 (ja) | 半導体装置の作製方法 | |
| JPS62104117A (ja) | 半導体薄膜の製造方法 | |
| JP3149450B2 (ja) | 薄膜トランジスタの製造方法及び製造装置 | |
| JP2002151410A (ja) | 結晶質半導体材料の製造方法および半導体装置の製造方法 | |
| JPH0574704A (ja) | 半導体層の形成方法 | |
| JPH07326769A (ja) | 平面ディスプレイ用薄膜トランジスタ | |
| EP0641018A1 (en) | Manufacturing method of semiconductor device and thin film transistor with a recrystallized thin semiconductor film | |
| JP3203706B2 (ja) | 半導体層のアニール処理方法および薄膜トランジスタの製造方法 | |
| JPH04305940A (ja) | 薄膜トランジスタの製造方法 | |
| JP4357006B2 (ja) | 多結晶半導体薄膜の形成方法及び薄膜トランジスタの製造方法 | |
| JP2707654B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH04340724A (ja) | 薄膜トランジスタの製造方法 | |
| JPH0851218A (ja) | 薄膜トランジスタの形成方法 | |
| JPH09139502A (ja) | 半導体装置およびその製造方法 | |
| JP2706770B2 (ja) | 半導体基板の製造方法 | |
| JP2550998B2 (ja) | 単結晶シリコン膜の形成方法 | |
| JPH0572556A (ja) | アクテイブマトリクス基板およびアクテイブマトリクス基板の製造方法 | |
| JPH0982639A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Effective date: 20051219 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
| A871 | Explanation of circumstances concerning accelerated examination |
Effective date: 20071101 Free format text: JAPANESE INTERMEDIATE CODE: A871 |
|
| A975 | Report on accelerated examination |
Effective date: 20071119 Free format text: JAPANESE INTERMEDIATE CODE: A971005 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071127 |
|
| A521 | Written amendment |
Effective date: 20080123 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Effective date: 20080226 Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| R155 | Notification before disposition of declining of application |
Free format text: JAPANESE INTERMEDIATE CODE: R155 |
|
| A61 | First payment of annual fees (during grant procedure) |
Effective date: 20080425 Free format text: JAPANESE INTERMEDIATE CODE: A61 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 3 Free format text: PAYMENT UNTIL: 20110523 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120523 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 4 Free format text: PAYMENT UNTIL: 20120523 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130523 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130523 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |