JPH0534725A - 液晶表示装置の製造方法 - Google Patents
液晶表示装置の製造方法Info
- Publication number
- JPH0534725A JPH0534725A JP3193046A JP19304691A JPH0534725A JP H0534725 A JPH0534725 A JP H0534725A JP 3193046 A JP3193046 A JP 3193046A JP 19304691 A JP19304691 A JP 19304691A JP H0534725 A JPH0534725 A JP H0534725A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- short ring
- active matrix
- source electrode
- electrode wirings
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Liquid Crystal (AREA)
Abstract
(57)【要約】
【目的】 ゲート電極配線及びソース電極配線の信号入
力端子の外側に、スイッチング素子を駆動するドライバ
ーＩＣへの入力端子が設けられた構成のアクティブマト
リクス基板に対して、ノイズの発生を防止した状態でシ
ョートリングを形成、除去できるようにする。 【構成】 アクティブマトリクス基板２０上に炭素薄膜
からなるショートリング１１を形成し、このショートリ
ング１１でゲート電極配線２及びソース電極配線７の総
てを短絡させ、液晶を封入して組立てた後にショートリ
ング１１を、ドライエッチング法やアッシング法等によ
り除去する。このため、製造された液晶表示装置を実際
に使用しても、ショートリング１１との間で形成される
容量が存在せず、よって容量で電気的に接続されないた
めノイズの発生がない。また、当然のことながら、ラビ
ング処理の際にショートリング１１でゲート電極配線２
及びソース電極配線７の総てが短絡されているので、液
晶パネルの組立て工程中におけるゲート絶縁膜の静電破
壊やスイッチング素子の破壊を防止できる。
力端子の外側に、スイッチング素子を駆動するドライバ
ーＩＣへの入力端子が設けられた構成のアクティブマト
リクス基板に対して、ノイズの発生を防止した状態でシ
ョートリングを形成、除去できるようにする。 【構成】 アクティブマトリクス基板２０上に炭素薄膜
からなるショートリング１１を形成し、このショートリ
ング１１でゲート電極配線２及びソース電極配線７の総
てを短絡させ、液晶を封入して組立てた後にショートリ
ング１１を、ドライエッチング法やアッシング法等によ
り除去する。このため、製造された液晶表示装置を実際
に使用しても、ショートリング１１との間で形成される
容量が存在せず、よって容量で電気的に接続されないた
めノイズの発生がない。また、当然のことながら、ラビ
ング処理の際にショートリング１１でゲート電極配線２
及びソース電極配線７の総てが短絡されているので、液
晶パネルの組立て工程中におけるゲート絶縁膜の静電破
壊やスイッチング素子の破壊を防止できる。
Description
【０００１】
【産業上の利用分野】本発明は、アクティブマトリクス
基板を用いた液晶表示装置の製造方法に関する。
基板を用いた液晶表示装置の製造方法に関する。
【０００２】
【従来の技術】上記液晶表示装置は、アクティブマトリ
クス基板と対向基板とを対向配置し、両基板間に液晶を
封入することにより製造される。
クス基板と対向基板とを対向配置し、両基板間に液晶を
封入することにより製造される。
【０００３】ところで、アクティブマトリクス基板につ
いては、その作製途中に、具体的には図７に示すように
ゲート電極配線５２を形成する際に、既に形成されたソ
ース電極配線５３と共に接続できるようなパターン５１
（以後ショートリングという）を形成して、ゲート電極
配線５２とソース電極配線５３との総てを短絡させてい
る。
いては、その作製途中に、具体的には図７に示すように
ゲート電極配線５２を形成する際に、既に形成されたソ
ース電極配線５３と共に接続できるようなパターン５１
（以後ショートリングという）を形成して、ゲート電極
配線５２とソース電極配線５３との総てを短絡させてい
る。
【０００４】このショートリング５１は次のような理由
で形成している。液晶を封入する前にアクティブマトリ
クス基板上に配向膜を形成し、この配向膜に液晶を配向
させるべくラビング処理を行うが、その処理により生じ
る静電気が信号入力端子等へ入るとゲート絶縁膜等が破
壊され、これによりゲート電極配線とソース電極配線と
の短絡不良や、両電極配線の交差する部分に形成された
スイッチング素子の破壊が生じ、液晶表示装置の表示品
位が悪化して不良となるのを防止すべく形成している。
で形成している。液晶を封入する前にアクティブマトリ
クス基板上に配向膜を形成し、この配向膜に液晶を配向
させるべくラビング処理を行うが、その処理により生じ
る静電気が信号入力端子等へ入るとゲート絶縁膜等が破
壊され、これによりゲート電極配線とソース電極配線と
の短絡不良や、両電極配線の交差する部分に形成された
スイッチング素子の破壊が生じ、液晶表示装置の表示品
位が悪化して不良となるのを防止すべく形成している。
【０００５】上記ショートリング５１が形成されたアク
ティブマトリクス基板を、その後、この状態のまま、即
ちゲート絶縁膜に電位がかからないようにしてゲート絶
縁膜の静電破壊の発生を防止した状態のまま、液晶パネ
ルを組み立てていた。液晶パネル組立て後、アクティブ
マトリクス基板をその端縁に沿って切断することによ
り、実使用に不要であるショートリングをアクティブマ
トリクス基板から分離し、ゲート電極配線及びソース電
極配線の短絡を解いている。
ティブマトリクス基板を、その後、この状態のまま、即
ちゲート絶縁膜に電位がかからないようにしてゲート絶
縁膜の静電破壊の発生を防止した状態のまま、液晶パネ
ルを組み立てていた。液晶パネル組立て後、アクティブ
マトリクス基板をその端縁に沿って切断することによ
り、実使用に不要であるショートリングをアクティブマ
トリクス基板から分離し、ゲート電極配線及びソース電
極配線の短絡を解いている。
【０００６】
【発明が解決しようとする課題】しかしながら、上述し
た従来方法による場合には、図８及び図９（図８のＡ部
分の拡大図）に示す構成のアクティブマトリクス基板に
対しては適用できないという問題点があった。即ち、こ
のアクティブマトリクス基板は、ゲート電極配線６１及
びソース電極配線６２の信号入力端子６３の外側に、更
に前記スイッチング素子を駆動するドライバーＩＣへの
入力端子６４が設けられた構成となっている。このた
め、入力端子６４の外側にショートリングを形成する
と、信号入力端子６３、つまりゲート電極配線６１及び
ソース電極配線６２をショートリングで短絡できないで
いた。また、入力端子６４と信号入力端子６３との間に
ショートリングを形成した場合には、ゲート電極配線６
１及びソース電極配線６２を短絡できる反面、基板を切
断した際にアクティブマトリクス基板から入力端子６４
が分離されてしまうという問題点があった。
た従来方法による場合には、図８及び図９（図８のＡ部
分の拡大図）に示す構成のアクティブマトリクス基板に
対しては適用できないという問題点があった。即ち、こ
のアクティブマトリクス基板は、ゲート電極配線６１及
びソース電極配線６２の信号入力端子６３の外側に、更
に前記スイッチング素子を駆動するドライバーＩＣへの
入力端子６４が設けられた構成となっている。このた
め、入力端子６４の外側にショートリングを形成する
と、信号入力端子６３、つまりゲート電極配線６１及び
ソース電極配線６２をショートリングで短絡できないで
いた。また、入力端子６４と信号入力端子６３との間に
ショートリングを形成した場合には、ゲート電極配線６
１及びソース電極配線６２を短絡できる反面、基板を切
断した際にアクティブマトリクス基板から入力端子６４
が分離されてしまうという問題点があった。
【０００７】ところで、本願出願人は上記問題点を解決
すべく図１０及び図１１に示すようにショートリングを
形成したアクティブマトリクス基板を考えた。この基板
は、先にショートリング７１を形成しておき、そのショ
ートリング引出し線７５に対し、間に絶縁膜７３を介し
てゲート電極配線やソース電極配線７４の信号入力端子
７６を接続し、かつ、ショートリング７１の上に前記絶
縁膜７３を介装してドライバーＩＣへの入力端子７２を
形成した構成をとる。この構成のアクティブマトリクス
基板においては、ドライバーＩＣへの入力信号や、ゲー
ト電極配線及びソース電極配線７４への入力信号に交流
が使用されるため、ショートリング７１とドライバーＩ
Ｃへの入力端子７２とは、絶縁膜７３を間に挟んだ容量
を介して電気的に接続される。
すべく図１０及び図１１に示すようにショートリングを
形成したアクティブマトリクス基板を考えた。この基板
は、先にショートリング７１を形成しておき、そのショ
ートリング引出し線７５に対し、間に絶縁膜７３を介し
てゲート電極配線やソース電極配線７４の信号入力端子
７６を接続し、かつ、ショートリング７１の上に前記絶
縁膜７３を介装してドライバーＩＣへの入力端子７２を
形成した構成をとる。この構成のアクティブマトリクス
基板においては、ドライバーＩＣへの入力信号や、ゲー
ト電極配線及びソース電極配線７４への入力信号に交流
が使用されるため、ショートリング７１とドライバーＩ
Ｃへの入力端子７２とは、絶縁膜７３を間に挟んだ容量
を介して電気的に接続される。
【０００８】しかしながら、容量を介して接続されてい
るので、ドライバーＩＣへの信号が、ゲート電極配線や
ソース電極配線７４にノイズとして伝わり、液晶表示装
置の表示品位が著しく低下し、実質的に使用不可能であ
った。
るので、ドライバーＩＣへの信号が、ゲート電極配線や
ソース電極配線７４にノイズとして伝わり、液晶表示装
置の表示品位が著しく低下し、実質的に使用不可能であ
った。
【０００９】本発明はこのような従来技術の課題を解決
するためのものであり、ゲート電極配線及びソース電極
配線の信号入力端子の外側に、スイッチング素子を駆動
するドライバーＩＣへの入力端子が設けられた構成のア
クティブマトリクス基板に対して、ノイズの発生を防止
した状態でショートリングを形成、除去できる液晶表示
装置の製造方法を提供することを目的とする。
するためのものであり、ゲート電極配線及びソース電極
配線の信号入力端子の外側に、スイッチング素子を駆動
するドライバーＩＣへの入力端子が設けられた構成のア
クティブマトリクス基板に対して、ノイズの発生を防止
した状態でショートリングを形成、除去できる液晶表示
装置の製造方法を提供することを目的とする。
【００１０】
【課題を解決するための手段】本発明の液晶表示装置の
製造方法は、液晶を挟持する２枚の基板の一方が、複数
のゲート電極配線、複数のソース電極配線、液晶を駆動
するためのスイッチング素子及び画素電極をマトリクス
状に配設したアクティブマトリクス基板であり、この基
板に対して他方の基板を対向配設し、両基板間に液晶を
封入して組み立てることにより液晶表示装置を製造する
方法において、該アクティブマトリクス基板上に炭素薄
膜からなるショートリングを形成し、このショートリン
グで該ゲート電極配線及び該ソース電極配線の総てを短
絡させる工程と、液晶を封入して組立てた後に該ショー
トリングを除去する工程とを含んでおり、そのことによ
って上記目的が達成される。
製造方法は、液晶を挟持する２枚の基板の一方が、複数
のゲート電極配線、複数のソース電極配線、液晶を駆動
するためのスイッチング素子及び画素電極をマトリクス
状に配設したアクティブマトリクス基板であり、この基
板に対して他方の基板を対向配設し、両基板間に液晶を
封入して組み立てることにより液晶表示装置を製造する
方法において、該アクティブマトリクス基板上に炭素薄
膜からなるショートリングを形成し、このショートリン
グで該ゲート電極配線及び該ソース電極配線の総てを短
絡させる工程と、液晶を封入して組立てた後に該ショー
トリングを除去する工程とを含んでおり、そのことによ
って上記目的が達成される。
【００１１】また、前記ショートリングの除去は、Ｏ2
またはＯ2を主成分とするガスを用いたドライエッチン
グ法により行ってもよい。
またはＯ2を主成分とするガスを用いたドライエッチン
グ法により行ってもよい。
【００１２】また、前記ショートリングの除去は、Ｏ2
またはＯ2を主成分とするガスを用いたアッシング法に
より行ってもよい。
またはＯ2を主成分とするガスを用いたアッシング法に
より行ってもよい。
【００１３】また、前記ショートリングを構成する炭素
薄膜で、前記スイッチング素子の上に遮光膜を形成して
もよい。
薄膜で、前記スイッチング素子の上に遮光膜を形成して
もよい。
【００１４】
【作用】本発明にあっては、アクティブマトリクス基板
上に炭素薄膜からなるショートリングを形成し、このシ
ョートリングでゲート電極配線及びソース電極配線の総
てを短絡させ、液晶を封入して組立てた後にショートリ
ングを、ドライエッチング法やアッシング法等により除
去する。このため、製造された液晶表示装置を実際に使
用しても、容量で電気的に接続される箇所が存在しない
ため、ノイズの発生がない。また、当然のことながら、
ラビング処理の際にショートリングでゲート電極配線及
びソース電極配線の総てが短絡されているので、液晶パ
ネルの組立て工程中におけるゲート絶縁膜の静電破壊や
スイッチング素子の破壊が防止される。
上に炭素薄膜からなるショートリングを形成し、このシ
ョートリングでゲート電極配線及びソース電極配線の総
てを短絡させ、液晶を封入して組立てた後にショートリ
ングを、ドライエッチング法やアッシング法等により除
去する。このため、製造された液晶表示装置を実際に使
用しても、容量で電気的に接続される箇所が存在しない
ため、ノイズの発生がない。また、当然のことながら、
ラビング処理の際にショートリングでゲート電極配線及
びソース電極配線の総てが短絡されているので、液晶パ
ネルの組立て工程中におけるゲート絶縁膜の静電破壊や
スイッチング素子の破壊が防止される。
【００１５】
【実施例】以下、本発明の実施例を説明する。
【００１６】図１乃至図６に本発明の一実施例を示す。
本実施例においては、図１に示すアクティブマトリクス
基板２０を作製し、次いで図５に示すようにアクティブ
マトリクス基板２０に対し対向基板１３を対向配設し、
両基板２０、１３間に液晶２１を封入することにより製
造している。
本実施例においては、図１に示すアクティブマトリクス
基板２０を作製し、次いで図５に示すようにアクティブ
マトリクス基板２０に対し対向基板１３を対向配設し、
両基板２０、１３間に液晶２１を封入することにより製
造している。
【００１７】先ず、アクティブマトリクス基板２０まで
の作製を、図１〜図４に基づいて説明する。図２に示す
ように、絶縁性基板１上にゲート電極配線２を形成し、
その後ゲート絶縁膜３、半導体層（エッチング後に一部
が４となる）及び半導体保護層（エッチング後に一部が
５となる）を基板１全面が被覆されるように堆積させ
る。なお、図２は１画素毎に設けられたスイッチング素
子の近傍部分を示す。
の作製を、図１〜図４に基づいて説明する。図２に示す
ように、絶縁性基板１上にゲート電極配線２を形成し、
その後ゲート絶縁膜３、半導体層（エッチング後に一部
が４となる）及び半導体保護層（エッチング後に一部が
５となる）を基板１全面が被覆されるように堆積させ
る。なお、図２は１画素毎に設けられたスイッチング素
子の近傍部分を示す。
【００１８】次いで、最上層の半導体保護層を所定の形
状にエッチングして、半導体保護層５を得る。その後、
ｎ＋半導体層を基板１全面が被覆されるように堆積さ
せ、続いてそのｎ＋半導体層と前記半導体層を所定の形
状にエッチングする。これにより、ゲート絶縁膜３の上
に半導体層４が形成され、この半導体層４の上に、半導
体保護層５の端部に一部を重畳させてｎ＋半導体層６、
６´が形成される。
状にエッチングして、半導体保護層５を得る。その後、
ｎ＋半導体層を基板１全面が被覆されるように堆積さ
せ、続いてそのｎ＋半導体層と前記半導体層を所定の形
状にエッチングする。これにより、ゲート絶縁膜３の上
に半導体層４が形成され、この半導体層４の上に、半導
体保護層５の端部に一部を重畳させてｎ＋半導体層６、
６´が形成される。
【００１９】次いで、基板１の上にソース電極配線７及
びドレイン電極８を形成する。ソース電極配線７は、ｎ
＋半導体層６の上からその左側のゲート絶縁膜３部分の
上にわたって存在し、一方のドレイン電極８はｎ＋半導
体層６´の上からその右側のゲート絶縁膜３部分の上に
わたって存在する。
びドレイン電極８を形成する。ソース電極配線７は、ｎ
＋半導体層６の上からその左側のゲート絶縁膜３部分の
上にわたって存在し、一方のドレイン電極８はｎ＋半導
体層６´の上からその右側のゲート絶縁膜３部分の上に
わたって存在する。
【００２０】次いで、基板１の上に画素電極９を形成す
る。このとき、画素電極９とドレイン電極８とは電気的
に接続するようになしておく。これに続いて、保護絶縁
膜１０を基板１全面が被覆されるように形成する。
る。このとき、画素電極９とドレイン電極８とは電気的
に接続するようになしておく。これに続いて、保護絶縁
膜１０を基板１全面が被覆されるように形成する。
【００２１】次いで、図３及び図４（図３のＢ−Ｂ線に
よる断面図）に示すように、ゲート絶縁膜３及び保護絶
縁膜１０の所定の箇所にコンタクトホールを開口し、ゲ
ート電極配線２及びソース電極配線７の端子部分を表面
上に露出させる。露出部分は図３の白丸にて示す部分で
ある。
よる断面図）に示すように、ゲート絶縁膜３及び保護絶
縁膜１０の所定の箇所にコンタクトホールを開口し、ゲ
ート電極配線２及びソース電極配線７の端子部分を表面
上に露出させる。露出部分は図３の白丸にて示す部分で
ある。
【００２２】次いで、炭素薄膜を基板１全面が被覆され
るように堆積させた後、その炭素薄膜を所定の形状にエ
ッチングし、図１に示すようにゲート電極配線２及びソ
ース電極配線７の総てと前記コンタクトホールを介して
接続した状態のショートリング１１を形成する。このた
め、ショートリング１１をアースに落とすことにより、
ゲート電極配線２及びソース電極配線７の総てを短絡で
きる。
るように堆積させた後、その炭素薄膜を所定の形状にエ
ッチングし、図１に示すようにゲート電極配線２及びソ
ース電極配線７の総てと前記コンタクトホールを介して
接続した状態のショートリング１１を形成する。このた
め、ショートリング１１をアースに落とすことにより、
ゲート電極配線２及びソース電極配線７の総てを短絡で
きる。
【００２３】次いで、図２に示すように基板１上に配向
膜１２を形成し、その後上記短絡状態になし、配向膜１
２にラビング処理を行う。ラビング処理の際、ゲート電
極配線２及びソース電極配線７の総てが短絡しているた
め、静電気の発生がなく、ゲート絶縁膜３に静電破壊が
起こらない。
膜１２を形成し、その後上記短絡状態になし、配向膜１
２にラビング処理を行う。ラビング処理の際、ゲート電
極配線２及びソース電極配線７の総てが短絡しているた
め、静電気の発生がなく、ゲート絶縁膜３に静電破壊が
起こらない。
【００２４】このようにして作製されたアクティブマト
リクス基板２０に対し、図５及び図６（図５のＣ部分の
拡大図）に示すように、異なるプロセスを経て作製され
た対向基板１３を対向させて貼り合わせ、両基板２０、
１３の間に液晶２１を注入して封止、つまり封入する。
リクス基板２０に対し、図５及び図６（図５のＣ部分の
拡大図）に示すように、異なるプロセスを経て作製され
た対向基板１３を対向させて貼り合わせ、両基板２０、
１３の間に液晶２１を注入して封止、つまり封入する。
【００２５】その後、液晶表示装置の使用の際に不要な
炭素薄膜からなるショートリング１１を、例えばＯ2ガ
スを用いたドライエッチング法により除去した。なお、
Ｏ2ガスの代わりにＯ2を主成分とするガスを用いてもよ
い。
炭素薄膜からなるショートリング１１を、例えばＯ2ガ
スを用いたドライエッチング法により除去した。なお、
Ｏ2ガスの代わりにＯ2を主成分とするガスを用いてもよ
い。
【００２６】したがって、この実施例では、ラビング処
理の際にゲート電極配線２とソース電極配線７とをショ
ートリング１１にて短絡しているので、ゲート絶縁膜３
に電位が印加されず、ゲート絶縁膜３の静電破壊を防止
できる。また、液晶パネルに組み立てた後に、ショート
リング１１がエッチングにより除去されて、アクティブ
マトリクス基板２０上に存在しなくなるので、従来のよ
うにショートリング１１とドライバーＩＣへの入力端
子、或は他の部分とが容量で接続されることがなくな
る。よって、ノイズの発生を防止することが可能とな
る。
理の際にゲート電極配線２とソース電極配線７とをショ
ートリング１１にて短絡しているので、ゲート絶縁膜３
に電位が印加されず、ゲート絶縁膜３の静電破壊を防止
できる。また、液晶パネルに組み立てた後に、ショート
リング１１がエッチングにより除去されて、アクティブ
マトリクス基板２０上に存在しなくなるので、従来のよ
うにショートリング１１とドライバーＩＣへの入力端
子、或は他の部分とが容量で接続されることがなくな
る。よって、ノイズの発生を防止することが可能とな
る。
【００２７】なお、上述の実施例１においてはショート
リング１１の除去に、Ｏ2あるいはＯ2を主成分としたガ
スを用いたドライエッチング法を使用しているが、本発
明はこれに限らず、Ｏ2あるいはＯ2を主成分としたガス
を用いたアッシング法により行ってもよい。このような
ドライエッチング法やアッシング法を用いる場合は、ホ
トリソグラフィを行うことなく、炭素薄膜により形成さ
れたショートリング１１を選択性良く取り除くことがで
き、よってショートリング１１以外の部分をレジスト等
にて保護する必要がなく、またレジスト等を印刷する工
程を不要にできる。また、ウエットエッチングを使用す
る場合のようにエッチング液がアクティブマトリクス基
板１と対向基板１３の隙間に残るようなことがなくな
る。更に、ショートリング１１を取り除いた後の洗浄工
程も不要にできるという利点がある。
リング１１の除去に、Ｏ2あるいはＯ2を主成分としたガ
スを用いたドライエッチング法を使用しているが、本発
明はこれに限らず、Ｏ2あるいはＯ2を主成分としたガス
を用いたアッシング法により行ってもよい。このような
ドライエッチング法やアッシング法を用いる場合は、ホ
トリソグラフィを行うことなく、炭素薄膜により形成さ
れたショートリング１１を選択性良く取り除くことがで
き、よってショートリング１１以外の部分をレジスト等
にて保護する必要がなく、またレジスト等を印刷する工
程を不要にできる。また、ウエットエッチングを使用す
る場合のようにエッチング液がアクティブマトリクス基
板１と対向基板１３の隙間に残るようなことがなくな
る。更に、ショートリング１１を取り除いた後の洗浄工
程も不要にできるという利点がある。
【００２８】また、上記実施例においてショートリング
１１の形成の際に炭素薄膜をパターンしているが、この
ときに同時に図２に示すようにスイッチング素子の上部
にも炭素薄膜３１を残し、この炭素薄膜３１部分でスイ
ッチング素子への光の入射を遮断する遮光膜３１を形成
してもよい。このようにした場合は、ショートリング１
１と遮光膜３１を同時に形成でき、プロセスを短縮する
ことができる。
１１の形成の際に炭素薄膜をパターンしているが、この
ときに同時に図２に示すようにスイッチング素子の上部
にも炭素薄膜３１を残し、この炭素薄膜３１部分でスイ
ッチング素子への光の入射を遮断する遮光膜３１を形成
してもよい。このようにした場合は、ショートリング１
１と遮光膜３１を同時に形成でき、プロセスを短縮する
ことができる。
【００２９】なお、上述の説明ではゲート電極配線及び
ソース電極配線の信号入力端子の外側に、スイッチング
素子を駆動するドライバーＩＣへの入力端子が設けられ
た構成のアクティブマトリクス基板に対して本発明を適
用しているが、本発明はこれに限らず、スイッチング素
子を駆動するドライバーＩＣへの入力端子を備えていな
い、即ち図７に示すアクティブマトリクス基板に対して
も適用できることはもちろんである。
ソース電極配線の信号入力端子の外側に、スイッチング
素子を駆動するドライバーＩＣへの入力端子が設けられ
た構成のアクティブマトリクス基板に対して本発明を適
用しているが、本発明はこれに限らず、スイッチング素
子を駆動するドライバーＩＣへの入力端子を備えていな
い、即ち図７に示すアクティブマトリクス基板に対して
も適用できることはもちろんである。
【００３０】
【発明の効果】本発明は、複数のゲート電極配線と複数
のソース電極配線とを炭素薄膜からなるショートリング
により接続することで、ラビング処理等で発生する静電
気からアクティブマトリクス基板を守り、液晶パネルの
静電破壊による歩留り低下を防止することができる。ま
た、Ｏ2あるいはＯ2を主成分としたガスを用いてショー
トリングを取り除くことにより、液晶パネルのショート
リング以外の部分を保護することなくショートリングを
取り除くことができ、レジストを印刷する工程が不要と
なり、かつ、２枚の基板の隙間にエッチング液が残るこ
とや後で洗浄をする必要がなく、液晶パネルの信頼性を
高めのことができる。
のソース電極配線とを炭素薄膜からなるショートリング
により接続することで、ラビング処理等で発生する静電
気からアクティブマトリクス基板を守り、液晶パネルの
静電破壊による歩留り低下を防止することができる。ま
た、Ｏ2あるいはＯ2を主成分としたガスを用いてショー
トリングを取り除くことにより、液晶パネルのショート
リング以外の部分を保護することなくショートリングを
取り除くことができ、レジストを印刷する工程が不要と
なり、かつ、２枚の基板の隙間にエッチング液が残るこ
とや後で洗浄をする必要がなく、液晶パネルの信頼性を
高めのことができる。
【図１】本発明をアクティブマトリクス基板にショート
リングを形成した状態を示す平面図。
リングを形成した状態を示す平面図。
【図２】図１のアクティブマトリクス基板上に形成され
たスイッチング素子を示す断面図。
たスイッチング素子を示す断面図。
【図３】図１のショートリングの近傍を示す平面図。
【図４】図３のＢ−Ｂ線による断面図。
【図５】図１のアクティブマトリクス基板を用いて組み
立てた液晶表示装置を示す正面図。
立てた液晶表示装置を示す正面図。
【図６】図５のＣ部分を示す拡大図。
【図７】従来のショートリングを形成したアクティブマ
トリクス基板を示す平面図。
トリクス基板を示す平面図。
【図８】従来の他の構成のアクティブマトリクス基板を
示す平面図。
示す平面図。
【図９】図８のＡ部分を示す拡大図。
【図１０】図８のアクティブマトリクス基板に対して本
願出願人が考えたショートリングの形成した状態を示す
正面図。
願出願人が考えたショートリングの形成した状態を示す
正面図。
【図１１】図１０の断面図。
１ アクティブマトリクス基板
２ ゲート電極配線
３ ゲート絶縁膜
４ 半導体層
５ 半導体保護膜
６、６´ ｎ＋半導体層
７ ソース電極配線
８ ドレイン電極
９ 画素電極
１０ 保護膜
１１ ショートリング
１２ 配向膜
１３ 対向基板
２１ 液晶
３１ 遮光膜
Claims (4)
- 【請求項１】液晶を挟持する２枚の基板の一方が、複数
のゲート電極配線、複数のソース電極配線、液晶を駆動
するためのスイッチング素子及び画素電極をマトリクス
状に配設したアクティブマトリクス基板であり、この基
板に対して他方の基板を対向配設し、両基板間に液晶を
封入して組み立てることにより液晶表示装置を製造する
方法において、 該アクティブマトリクス基板上に炭素薄膜からなるショ
ートリングを形成し、 このショートリングで該ゲート電極配線及び該ソース電
極配線の総てを短絡させる工程と、液晶を封入して組立
てた後に該ショートリングを除去する工程とを含む液晶
表示装置の製造方法。 - 【請求項２】前記ショートリングの除去を、Ｏ2または
Ｏ2を主成分とするガスを用いたドライエッチング法に
より行う請求項１記載の液晶表示装置の製造方法。 - 【請求項３】前記ショートリングの除去を、Ｏ2または
Ｏ2を主成分とするガスを用いたアッシング法により行
う請求項１記載の液晶表示装置の製造方法。 - 【請求項４】前記ショートリングを構成する炭素薄膜
で、前記スイッチング素子の上に遮光膜を形成する請求
項１記載の液晶表示装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3193046A JPH0534725A (ja) | 1991-08-01 | 1991-08-01 | 液晶表示装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3193046A JPH0534725A (ja) | 1991-08-01 | 1991-08-01 | 液晶表示装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0534725A true JPH0534725A (ja) | 1993-02-12 |
Family
ID=16301279
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3193046A Withdrawn JPH0534725A (ja) | 1991-08-01 | 1991-08-01 | 液晶表示装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0534725A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09311348A (ja) * | 1996-05-22 | 1997-12-02 | Seiko Epson Corp | アクティブマトリックス型液晶表示装置及びその製造方法 |
| KR100495799B1 (ko) * | 1997-08-25 | 2005-09-20 | 삼성전자주식회사 | 박막 트랜지스터 액정 표시 장치용 쇼팅 바 제거 방법 |
-
1991
- 1991-08-01 JP JP3193046A patent/JPH0534725A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09311348A (ja) * | 1996-05-22 | 1997-12-02 | Seiko Epson Corp | アクティブマトリックス型液晶表示装置及びその製造方法 |
| KR100495799B1 (ko) * | 1997-08-25 | 2005-09-20 | 삼성전자주식회사 | 박막 트랜지스터 액정 표시 장치용 쇼팅 바 제거 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3463006B2 (ja) | 液晶表示装置の製造方法および液晶表示装置 | |
| US6310669B1 (en) | TFT substrate having connecting line connect to bus lines through different contact holes | |
| JP3269787B2 (ja) | 液晶表示装置 | |
| KR100583311B1 (ko) | 액정표시패널 및 그 제조 방법 | |
| KR100285126B1 (ko) | 액정표시장치및그제조방법 | |
| JPH0990421A (ja) | 液晶表示装置およびその製造方法 | |
| JPH09325330A (ja) | アクティブマトリクス基板およびその製造方法 | |
| US6388720B1 (en) | Liquid crystal display including signal electrodes connected to each other by first anode oxide electrode and auxiliary electrode connected to second anode oxide electrode | |
| JPH05158015A (ja) | 誘電性表示素子およびその製造方法 | |
| KR100610994B1 (ko) | 액정 표시 장치 | |
| KR0151296B1 (ko) | 정전기방지구조를 갖춘 액정표시장치 및 그 제조방법 | |
| JP4054102B2 (ja) | 液晶表示装置及びその製造方法 | |
| JPH06258660A (ja) | 液晶表示装置 | |
| JP2001272698A (ja) | 液晶表示装置の製造方法 | |
| JPH0534725A (ja) | 液晶表示装置の製造方法 | |
| JP5279574B2 (ja) | 液晶表示装置 | |
| JP2624687B2 (ja) | 薄膜能動素子アレイの製造方法 | |
| JPH05341311A (ja) | アクティブマトリクス型液晶表示装置 | |
| JP2003107526A (ja) | 液晶表示パネル | |
| KR100628681B1 (ko) | 액정표시장치 및 그 제조방법 | |
| JPH11282386A (ja) | アクティブマトリクス基板装置の製造方法及び該アクティブマトリクス基板装置並びにこれを備えた電気光学パネル | |
| JPS6265455A (ja) | 表示装置 | |
| JP2002072232A (ja) | 液晶表示装置、及び、当該液晶表示装置の製造方法 | |
| JPH06301058A (ja) | アクティブマトリックス型液晶表示素子 | |
| JP2943220B2 (ja) | 自己整合型薄膜トランジスタマトリクスの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19981112 |