JPH11258634A - 表示装置用アレイ基板の製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 表示装置用アレイ基板の製造方法におい
て、酸化シリコン膜と窒化シリコン膜とからなる多層絶
縁膜におけるコンタクトホールの形成を、単一のエッチ
ング処理により効率的に行うことができるものを提供す
る。 【解決手段】コンタクトホール(163,164,165,166)(153,
154,155,156)(129a)を形成するためのエッチングをフッ
化水素系のエッチング薬剤により行う。特に、層間絶縁
膜(127)及び第２ゲート絶縁膜(117)を構成する窒化シリ
コン膜について、密度が密度が２．６ｇ／ｃｍ²以下、
窒素／ケイ素の重量組成比が１．３以上となるように成
膜する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、液晶表示装置等の
平面表示装置に用いられるアレイ基板の製造方法に関す
る。

【０００２】

【従来の技術】近年、ＣＲＴディスプレイに代わる平面
型の表示装置が盛んに開発されており、中でも液晶表示
装置は軽量、薄型、低消費電力等の利点から特に注目を
集めている。

【０００３】例えば、各表示画素毎にスイッチ素子が配
置された光透過型のアクティブマトリクス型の液晶表示
装置を例にとり説明する。アクティブマトリクス型液晶
表示装置は、アレイ基板と対向基板との間に配向膜を介
して液晶層が保持されて成っている。アレイ基板は、ガ
ラスや石英等の透明絶縁基板上に複数本の信号線と走査
線とが格子状に配置され、各交点部分にアモルファスシ
リコン（以下、ａ−Ｓｉ：Ｈと略称する。）等の半導体
薄膜を用いた薄膜トランジスタ（以下、ＴＦＴと略称す
る。）が接続されている。そしてＴＦＴのゲート電極は
走査線に、ドレイン電極は信号線にそれぞれ電気的に接
続され、さらにソース電極は画素電極を構成する透明導
電材料、例えばＩＴＯ(Indium-Tin-Oxide)に電気的に接
続されている。

【０００４】対向基板は、ガラス等の透明絶縁基板上に
ＩＴＯから成る対向電極が配置され、またカラー表示を
実現するのであればカラーフィルタ層が配置されて構成
されている。

【０００５】ここで、通常、上記ゲート電極及び走査線
の上には、その上方の半導体層等とを絶縁するために、
酸化シリコンからなる第１ゲート絶縁膜が配されてお
り、多くの場合さらに窒化シリコンからなる第２ゲート
絶縁膜が配されている。また、上記透明導電材料の層と
信号線等の金属配線層との間には、窒化シリコンからな
る層間絶縁膜が配されている。

【０００６】このようなアクティブマトリクス液晶表示
装置の製造コストを低減する上で、アレイ基板製造のた
めの工程数が多く、そのためアレイ基板のコスト比率が
高いという問題があった。

【０００７】そこで、特願平８−２６０５７２号におい
ては、画素電極を最上層に配置し、これに伴い信号線、
ソース、ドレイン電極と共に、半導体被膜等を同一のマ
スクパターンに基づいて一括してパターニングを行った
後、ソース電極と画素電極との接続用のコンタクトホー
ルの作製と共に、信号線や走査線の接続端を露出するた
めのコンタクトホールの作製を同時に行うことが提案さ
れている。これにより、少ないマスク数で生産性を向上
でき、しかも製造歩留まりを低下させることもない。

【０００８】

【発明が解決しようとする課題】上記のようなアレイ基
板の製造方法を採用するならば、信号線及び走査線の接
続端を露出させるよう、酸化シリコンからなる第１ゲー
ト絶縁膜と窒化シリコンからなる第２ゲート絶縁膜及び
層間絶縁膜とより構成される多層膜にコンタクトホール
を開ける必要が生じる。

【０００９】ところが、エッチング特性が異なる酸化シ
リコン膜と窒化シリコン膜とをそれぞれ別のエッチング
試薬による２段階のエッチング処理工程にてコンタクト
ホールを形成するとするならば、アレイ基板の製造工程
を簡略化する上で望ましくない。

【００１０】ドライエッチング（プラズマエッチング又
はＲＩＥエッチング）により上記多層膜におけるコンタ
クトホール形成を試みた場合、エッチング速度が著しく
遅いためにコンタクトホール形成に要する工程時間が極
端に長くなる。したがって、実用的でない。

【００１１】一方、ウェットエッチング（湿式化学エッ
チング）について、液晶表示装置や半導体の製造の分野
で工業的に一般に用いられているエッチング液により上
記多層膜におけるコンタクトホール形成を試みた場合に
も、酸化シリコンと窒化シリコンとのエッチング速度の
バランスが取れないといった原因で所望のコンタクトホ
ールを実用的な効率で得ることはできなかった。

【００１２】そこで、本発明は、上記問題点に鑑み、酸
化シリコン膜と窒化シリコン膜とからなる多層絶縁膜に
おけるコンタクトホールの形成を、単一のエッチング処
理により効率的に行うことができるアレイ基板の製造方
法を提供する。

【００１３】

【課題を解決するための手段】請求項１記載の表示装置
用アレイ基板の製造方法においては、基板上に配置され
る走査線と、この上に配置される第１及び第２絶縁膜、
この上に配置される半導体膜、前記半導体膜に電気的に
接続されるソース電極及びドレイン電極とを含む薄膜ト
ランジスタと、前記ドレイン電極から導出されて前記走
査線と略直交する信号線と、前記ソース電極と電気的に
接続される画素電極とを備えた表示装置用アレイ基板の
製造方法において、フッ化水素又はその塩を含有してな
る溶液をエッチング剤として用いることにより、窒化シ
リコン膜及び酸化シリコン膜をそれぞれ一層以上含んで
なる多層膜を貫通するコンタクトホールの形成を、フッ
化水素又はその塩を含有してなる単一のエッチング液に
よって単一のエッチング処理工程で同時に行うことを特
徴とする。

【００１４】このような構成により、酸化シリコン膜及
び窒化シリコン膜からなる多層膜におけるコンタクトホ
ールの形成を、一つのエッチング液を用いる単一のエッ
チング処理により一括して行うことができる。

【００１５】請求項２記載の表示装置用アレイ基板の製
造方法においては、請求項１記載のアレイ基板の製造方
法において、前記エッチング剤がフッ酸−フッ化アンモ
ニウム緩衝液（ＢＨＦ）であることを特徴とする。

【００１６】請求項３記載の表示装置用アレイ基板の製
造方法においては、請求項１記載のアレイ基板の製造方
法において、前記窒化シリコン膜は、密度が２．６ｇ／
ｃｍ²以下であり、窒素／ケイ素の重量組成比が１．３
以上であることを特徴とする。

【００１７】このような構成により、酸化シリコン膜及
び窒化シリコン膜のそれぞれのエッチング速度の差を充
分に小さくすることができ、酸化シリコン膜及び窒化シ
リコン膜からなる多層膜に対して良好なコンタクトホー
ルを効率良く形成することが出来る。

【００１８】請求項４記載の表示装置用アレイ基板の製
造方法においては、請求項３記載のアレイ基板の製造方
法において、前記密度が１．８〜２．４ｇ／ｃｍ²であ
ることを特徴とする。

【００１９】請求項５記載の表示装置用アレイ基板の製
造方法においては、請求項３記載のアレイ基板の製造方
法において、前記多層膜を構成する各層のエッチング速
度についての最大値／最小値の比が１．２以下であるこ
とを特徴とする。

【００２０】

【発明の実施の形態】＜表示装置用アレイ基板の構成＞
以下、本発明の表示装置用アレイ基板の構成について図
１から図４に基づいて説明する。

【００２１】図１は、アレイ基板(100)の概略平面図を
示すものであり、図中の下側が液晶表示装置の画面上側
に位置するものであって、図中下側から上側に向かって
走査線が順次選択されるものである。

【００２２】（表示領域の構造）図２は、アレイ基板の
ＴＦＴ(112)形成領域の積層構造を模式的に示す縦断面
図である。

【００２３】アレイ基板(100)は、ガラス基板(101)上に
配置される４８０本の走査線(111)を含み、各走査線(11
1)の一端は、ガラス基板(101)の一端辺(101a)側に引き
出され、斜め配線部(150)を経て走査線パッド(152)に電
気的に接続される。

【００２４】アレイ基板(100)は、ガラス基板(101)上に
走査線(111)と略直交する１９２０本のＭｏ−Ｗ合金か
ら成る信号線(110)を含み、各信号線(110)はガラス基板
(101)の他の一端辺(101b)側に引き出され、斜め配線部
(160)を経て信号線パッド(162)に電気的に接続される。
なお、信号線(110)は、Ｍｏ−Ｗ合金以外にも、例え
ば、Ｍｏを主成分とする第１金属膜と、Ａｌを主成分と
する第２金属膜と、Ｍｏを主成分とする第３金属膜の三
層構造等で構成することができる。

【００２５】走査線(111)と信号線(110)との交点部分近
傍には、ＴＦＴ(112)が配置されている。また、このＴ
ＦＴ(112)に接続されるＩＴＯから成る画素電極(131)
が、走査線(111)及び信号線(110)上に層間絶縁膜(127)
を介して配置されている。

【００２６】この層間絶縁膜(127)としては窒化シリコ
ン膜が配される。窒化シリコン膜は、半導体素子に悪影
響を及ぼす水分やナトリウムイオンを阻止する効果が高
い。また、酸化シリコン膜に比べ、下層の信号線等に使
用されているアルミニウムの融点に比べて低い温度で成
膜が可能である。尚、層間絶縁膜(127)としては、窒化
シリコン膜と共に有機樹脂等との組合せによっても構成
することができる。

【００２７】一方、走査線(111)及びゲート電極の上方
には、第ゲート絶縁膜(115)(117)が配される。これらゲ
ート絶縁膜(115)(117)は、ＴＦＴの上層に配される層間
絶縁膜(127)とは違って、高温で成膜をすることができ
るので、緻密な酸化シリコン膜を形成することができ
る。しかし、半導体被膜との相性、ゲート絶縁膜の保護
膜としての性能向上を考慮して、この実施例では、下方
の第１ゲート絶縁膜(115)を酸化シリコン膜とし、その
上方の第２ゲート絶縁膜(117)を窒化シリコン膜とす
る。

【００２８】図２に示すように、アレイ基板の積層構造
において、画素電極(131)を構成するＩＴＯ層の上に
は、ポリイミド樹脂から成り、互いに直交する方向に配
向処理が成された配向膜(141)が配される。また、アレ
イ基板(100)の外表面には、それぞれ偏光板(311)が貼り
付けられている。

【００２９】この液晶表示装置用アレイ基板(100)によ
れば、信号線(110)及び走査線(111)と画素電極(131)と
の間には、層間絶縁膜(127)、あるいは第１及び第２ゲ
ート絶縁膜(115),(117)及び層間絶縁膜(127)がそれぞれ
配置されているので、画素電極(131)を各配線(110),(11
1)に対して充分に近接、もしくは重畳して配置すること
ができ、これにより液晶表示装置の高開口率化を実現す
ることができる。

【００３０】（走査線の外周部付近の構造）走査線(11
1)の外周部付近の構造について、図１及び図３に基づい
て説明する。

【００３１】走査線(111)は、ガラス基板(101)の一端辺
(101a)側に引出され、斜め配線部(150)及び走査線パッ
ド(152)に導かれる下層配線部(111a)を形成している。

【００３２】斜め配線部(150)においては、走査線(111)
から延在される下層配線部(111a)上には２層の絶縁膜(1
15),(117)が積層配置されている。また、この２層の絶
縁膜(115),(117)の上には、半導体被膜(119)、低抵抗半
導体被膜(123)及び信号線(110)と同一工程で同一材料で
ある上層配線部(125a)が積層され、この上層配線部(125
a)の上には層間絶縁膜(127)が配置されている。

【００３３】そして、この斜め配線部(150)の基部にお
いては、一対を成す第１コンタクトホール(153)と第２
コンタクトホール(154)とがそれぞれ配線方向に沿って
近接して配置され、画素電極(131)と同一工程で同一材
料であるＩＴＯからなる走査線接続層(131)によって走
査線(111)から延在される下層配線部(111a)と上層配線
部(125a)とが第１コンタクトホール(153)及び第２コン
タクトホール(154)を介して電気的に接続されている。
なお、第２コンタクトホール(154)は、下層配線部(111
a)の主表面の一部を露出するように２層の絶縁膜(115),
(117)、半導体被膜(119)、低抵抗半導体被膜(123)及び
上層配線部(125a)を貫通する開口であって、第１コンタ
クトホール(153)は上層配線部(125a)の主表面の一部を
露出するように層間絶縁膜(127)を貫通する開口であ
る。

【００３４】また、走査線パッド(152)においては、や
はり一対を成す第１コンタクトホール(155)と第２コン
タクトホール(156)とがそれぞれ配線方向に沿って近接
して配置され、画素電極(131)と同一工程で同一材料で
あるＩＴＯからなる走査線接続層(131)によって走査線
(111)の下層配線部(111a)と上層配線部(125a)とが第１
コンタクトホール(155)及び第２コンタクトホール(156)
を介して電気的に接続されている。なお、第２コンタク
トホール(156)は、上述した第２コンタクトホール(154)
と同様に、下層配線部(111a)の主表面の一部を露出する
ように２層の絶縁膜(115),(117)、半導体被膜(119)、低
抵抗半導体被膜(123)及び上層配線部(125a)を貫通する
開口であって、第１コンタクトホール(155)は上述の第
１コンタクトホール(153)と同様に上層配線部(125a)の
主表面の一部を露出するように層間絶縁膜(127)を貫通
する開口である。

【００３５】これにより、走査線(111)の斜め配線部(15
0)は、互いに別工程でパターニングされる信号線(110)
と同一材料で同一工程で作製される上層配線部(125a)と
走査線(111)から延在される下層配線部(111a)との積層
構造で構成され、この２層によって斜め配線部(150)の
基部と走査線パッド(152)とが電気的に接続される。

【００３６】このため、斜め配線部(150)において、上
層配線部(125a)または下層配線部(111a)の一方が断線し
ても、他方が接続されているため、斜め配線部(150)で
の断線不良が極めて軽減される。

【００３７】なお、第２コンタクトホール(156)の領
域、即ち下層配線部(111a)と走査線接続層(131)との積
層領域が主として走査線パッド(152)の接続領域として
機能する。

【００３８】（信号線の外周部付近の構造）信号線(11
0)の外周部付近の構造について、図１及び図４に基づい
て説明する。

【００３９】走査線(111)と同一工程で同一材料から成
る下層配線部(111b)が、各信号線(110)に対応してガラ
ス基板(101)の一端辺(101b)側の信号線(110)の斜め配線
部(160)及び信号線パッド(162)に配置されている。

【００４０】斜め配線部(160)においては、下層配線部
(111b)の上には、２層の絶縁膜(115),(117)が配置され
ている。また、この２層の絶縁膜(115),(117)の上に、
半導体被膜(119)、低抵抗半導体被膜(123)及び信号線(1
10)から延在される上層配線部(125b)（信号線(110)）が
積層され、この上層配線部(125b)上には層間絶縁膜(12
7)が配置されている。

【００４１】そして、この斜め配線部(160)の基部にお
いては、一対を成す第１コンタクトホール(163)と第２
コンタクトホール(164)とがそれぞれ配線方向に沿って
近接して配置され、画素電極(131)と同一工程で同一材
料であるＩＴＯからなる信号線接続層(131)によって信
号線(110)から延在される上層配線部(125b)と下層配線
部(111b)とが電気的に接続されている。なお、第２コン
タクトホール(164)は、下層配線部(111b)の主表面の一
部を露出するように２層の絶縁膜(115),(117)、半導体
被膜(119)、低抵抗半導体被膜(123)及び上層配線部(125
b)を貫通する開口であって、第１コンタクトホール(16
3)は上層配線部(125b)の主表面の一部を露出するように
層間絶縁膜(127)を貫通する開口である。

【００４２】また、信号線パッド(162)においては、や
はり一対を成す第１コンタクトホール(165)と第２コン
タクトホール(166)とがそれぞれ配線方向に近接して配
置され、画素電極(131)と同一工程で同一材料であるＩ
ＴＯからなる信号線接続層(131)によって信号線(110)か
ら延在される上層配線部(125b)と下層配線部(111b)とが
電気的に接続されている。なお、第２コンタクトホール
(166)は、上述した第２コンタクトホール(164)と同様
に、下層配線部(111b)の主表面の一部を露出するように
２層の絶縁膜(115),(117)、半導体被膜(119)、低抵抗半
導体被膜(123)及び上層配線部(125b)を貫通する開口で
あって、第１コンタクトホール(165)は上述の第２コン
タクトホール(163)と同様に上層配線部(125b)の主表面
の一部を露出するように層間絶縁膜(127)を貫通する開
口である。

【００４３】これにより、斜め配線部(160)において
は、信号線(110)から延在される上層配線部(125b)と走
査線(111)と同一工程で同一材料である下層配線部(111
b)とが積層配置され、この２層によって、斜め配線部(1
60)の基部と信号線パッド(162)とを電気的に接続してい
る。

【００４４】そのため、斜め配線部(160)において、上
層配線部(125b)または下層配線部(111b)の一方が断線し
ても、他方が接続されているため、斜め配線部(160)に
断線不良が生じることが軽減される。

【００４５】なお、この実施例では、第２コンタクトホ
ール(166)の領域、即ち下層配線部(111b)と走査線接続
層(131)との積層領域が主として信号線パッド(162)の接
続領域として機能する。

【００４６】以上のようなアレイ基板によれば、基本構
成を５枚のマスクにより、アレイ基板を作製することが
できる。即ち、画素電極を最上層に配置し、これに伴い
信号線、ソース、ドレイン電極と共に、半導体被膜等を
同一のマスクパターンに基づいて一括してパターニング
すると共に、ソース電極と画素電極との接続用のコンタ
クトホールの作製と共に、信号線や走査線の接続端を露
出するためのコンタクトホールの作製を同時に行うこと
で、少ないマスク数で生産性を向上でき、しかも製造歩
留まりを低下させることもない。

【００４７】また、信号線及び走査線の各斜め配線部に
おいては、信号線を成す上層配線部と走査線を成す下層
配線部との２層によって構成され、各斜め配線部の基部
と各パッドとを電気的に接続している。そのため、斜め
配線部において、上層配線部または下層配線部の一方が
断線しても、他方が接続されているため、斜め配線部が
断線することがない。

【００４８】＜アレイ基板の製造工程＞次に、このアレ
イ基板(100)の製造工程全般について、図５から図１０
を参照して詳細に説明する。

【００４９】（１）第１工程 ガラス基板(101)に、スパッタ法により、Ａｌ−Ｎｄ膜
（２モル％（原子％）Ｎｄ）を３００ｎｍの膜厚、Ｍｏ
膜を５０ｎｍの膜厚に堆積させる。

【００５０】Ａｌ合金膜は、例えば、Ａｌ−Ｙ（Ｙが２
モル％）、Ａｌ−Ｇｄ（Ｇｄが２モル％）、Ａｌ−Ｓｃ
（Ｓｃが２モル％）等でも可能である。

【００５１】この積層膜上に、フォトリソグラフィを用
いて走査線パターンと補助容量配線の一部を形成し、リ
ン酸、酢酸、硝酸の混酸を用いてテーパー形状にエッチ
ングし、走査線と補助容量配線パターンを完成させる
（第１のパターニング）。

【００５２】これにより、ガラス基板(101)上に４８０
本の走査線(111)を作製すると共に、その一端辺(101a)
側において走査線(111)の斜め配線部(150)及び走査線パ
ッド(152)を構成する下層配線部(111a)、一端辺(101b)
において信号線(110)の斜め配線部(160)及び信号線パッ
ド(162)を構成する下層配線部(111b)をそれぞれ同時に
作製する。

【００５３】さらに、ＴＦＴ領域では走査線(111)と一
体で走査線(111)と直交する方向に導出されるゲート電
極を作製する。また、走査線(111)のパターニングの際
に走査線(111)と直交する方向に導出され、補助容量
（Ｃｓ）を形成するための延在領域(113)も同時に作製
しておく（図１参照）。

【００５４】（２）第２工程 第１工程の後、図６に示すように、ガラス基板(101)を
３００℃以上に加熱した後、常圧プラズマＣＶＤ法によ
り１５０ｎｍ厚の酸化シリコン膜（ＳｉＯｘ膜）から成
る第１ゲート絶縁膜(115)を堆積した後、さらに減圧プ
ラズマＣＶＤ法により１５０ｎｍ厚の窒化シリコン膜か
ら成る第２ゲート絶縁膜(117)、５０ｎｍ厚のａ−Ｓ
ｉ：Ｈから成る半導体被膜(119)及び２００ｎｍ厚の窒
化シリコン膜から成るチャネル保護被膜(121)を連続的
に大気にさらすことなく成膜する。

【００５５】ここで、窒化シリコン膜である第２ゲート
絶縁膜(117)を成膜する際には、減圧プラズマＣＶＤの
条件を、密度が２．６ｇ／ｃｍ²以下、重量組成におけ
るケイ素（シリコン）元素に対する窒素元素の比（窒素
／ケイ素の重量組成比）が１．３以上となるように調整
する。

【００５６】ガラス基板(101)を３００℃以上に加熱し
た後に成膜することで、絶縁耐圧が５×１０⁶Ｖ／ｃｍ
の絶縁膜が得やすい。また、窒化膜であれば、上記耐圧
に加え、光学ギャップが５ｅＶ以上のものが得やすい。

【００５７】ＳｉＯｘ膜の代わりに、ガラス基板(101)
を３００℃以上に加熱した後、熱ＣＶＤ法によるＳｉＯ
₂膜を用いてもよい。このとき、熱処理が加わるため、
Ａｌ膜のヒロック発生が懸念されるが、Ａｌ合金とＭｏ
の効果で、ほとんどヒロックは抑制されている。

【００５８】（３）第３工程 第２工程の後、図７に示すように、走査線(111)をマス
クとした裏面露光技術により走査線(111)に自己整合的
にチャネル保護被膜(121)をパターニングし、さらにＴ
ＦＴ領域に対応するように第２のマスクパターンを用い
て露光し、現像、パターニング（第２のパターニング）
を経て、島状のチャネル保護膜(122)を作製する。

【００５９】（４）第４工程 第３工程の後、図８に示すように、良好なオーミックコ
ンタクトが得られるように露出する半導体被膜(119)表
面をフッ酸（ＨＦ）系溶液で処理し、プラズマＣＶＤ法
により不純物としてリンを含む３０ｎｍ厚のｎ⁺ａ−Ｓ
ｉ：Ｈから成る低抵抗半導体被膜(123)を堆積し、さら
にＭｏを主成分とする第１金属膜と、Ａｌを主成分とす
る第２金属膜と、Ｍｏを主成分とする第３金属膜との三
層構造からなる３００ｎｍ厚の三層構造膜(125)をスパ
ッターにより堆積する。

【００６０】（５）第５工程 第４工程の後、図９に示すように、第３のマスクパター
ンを用いて露光、現像し、三層構造膜(125)はウエット
エッチングにより、低抵抗半導体被膜(123)及び半導体
被膜(119)を窒化シリコン膜から成る第１ゲート絶縁膜
(115)あるいは第２ゲート絶縁膜(117)とチャネル保護膜
(122)とのエッチング選択比を制御することによりプラ
ズマエッチングによりパターニングする（第３のパター
ニング）。

【００６１】これにより、ＴＦＴ領域においては、低抵
抗半導体膜(124a)とソース電極(126b)とを一体に作製
し、低抵抗半導体膜(124b)及び信号線(110)と一体にド
レイン電極(126a)を作製する。

【００６２】走査線パッド(152)及び斜め配線部(150)の
基部においては、下層配線部(111a)上に沿って三層構造
膜(125)をパターニングして上層配線部（125a）を形成
すると共に、上層配線部(125a)に沿って低抵抗半導体被
膜(123)及び半導体被膜(119)を一括してパターニングす
る。これと同時に、上述した第２コンタクトホール(15
4),(156)に対応する上層配線部(125a)、低抵抗半導体被
膜(123)及び半導体被膜(119)を貫通する開口(154a),(15
6a)を作製する。

【００６３】同様に、信号線パッド(162)及び斜め配線
部(160)の基部においても、下層配線部(111b)上に沿っ
て三層構造膜(125)をパターニングして信号線(110)から
延在される上層配線部(125b)を形成すると共に、上層配
線部(125b)に沿って低抵抗半導体被膜(123)及び半導体
被膜(119)を一括してパターニングする。これと同時
に、上述した第２コンタクトホール(164),(166)に対応
する領域の上層配線部(125b)、低抵抗半導体被膜(123)
及び半導体被膜(119)を貫通する開口(164a),(166a)を作
製する。

【００６４】ここでは、三層積層金属膜(125)、低抵抗
半導体被膜(123)及び半導体被膜(119)のパターニング
は、ウエットエッチングとこれに続くドライエッチング
との連続工程により行ったが、ドライエッチングのみ、
又は、ウエットエッチングのみにより行うこともでき
る。

【００６５】（６）第６工程 第５工程の後、この上に２００ｎｍ厚の窒化シリコン膜
から成る層間絶縁膜(127)を堆積する。

【００６６】ここで、層間絶縁膜(127)を成膜する際に
は、第２ゲート絶縁膜(117)の場合と同様、減圧プラズ
マＣＶＤの条件を、密度が２．６ｇ／ｃｍ²以下、ケイ
素に対する窒素の元素比が１．３以上となるように調整
する。

【００６７】そして、図１０に示すように、第４のマス
クパターンを用いて露光、現像し、ソース電極(126b)に
対応する領域の一部の層間絶縁膜(127)を除去してコン
タクトホール(129a)を形成する。

【００６８】走査線パッド(152)及び斜め配線部(150)の
基部においては、開口(154a),(156a)に対応する第１及
び第２ゲート絶縁膜(117)と共に層間絶縁膜(127)を一括
して除去して第２コンタクトホール(154),(156)を形成
する（第４のパターニング）と同時に、第２コンタクト
ホール(154),(156)近傍の層間絶縁膜(127)を除去して第
２コンタクトホール(154),(156)と一対を成す第１コン
タクトホール(153),(155)を作製する。

【００６９】同時に、信号線パッド(162)及び斜め配線
部(160)の基部においては、開口(164a),(166a)に対応す
る第１及び第２ゲート絶縁膜(117)と共に層間絶縁膜(12
7)を一括して除去して第２コンタクトホール(164),(16
6)を形成すると同時に、第２コンタクトホール(164),(1
66)近傍の層間絶縁膜(127)を除去して第２コンタクトホ
ール(164),(166)とそれぞれ一対を成す第１コンタクト
ホール(163),(165)を作製する。

【００７０】コンタクトホールを形成するためのエッチ
ング処理薬剤としては、フッ化水素系薬剤を用いる。特
に好ましいものとしては、フッ化水素−フッ化アンモニ
ウム緩衝液（ＢＨＦ、バッファーＨＦ）が挙げられる。
ＢＨＦは、フッ化水素を６％、フッ化アンモニウムを２
８％含有する水溶液である。

【００７１】エッチング処理に用いるフッ化水素系薬剤
としては、ＢＨＦに限らず、フッ化水素−フッ化アンモ
ニウムの酢酸溶液、フッ化水素−フッ化アミン緩衝液そ
の他のものも使用可能である。

【００７２】コンタクトホールを形成するエッチング工
程において、第２ゲート絶縁膜(117)及び層間絶縁膜(12
7)を構成する窒化シリコン膜について、密度が２．６ｇ
／ｃｍ²を越える、又は、窒素／ケイ素の重量組成比が
１．３よりも小さいと、エッチング速度が著しく遅くな
る。そのため、生産性が悪くなるとともに、第１ゲート
絶縁膜(115)を構成する酸化シリコン膜のエッチング速
度との差が大きくなり、良好なコンタクトホールが得ら
れなくなる恐れがある。

【００７３】前記第２工程及び本第６工程にて成膜され
るこれら窒化シリコン膜(117)(127)は、好ましくは密度
が１．８〜２．４ｇ／ｃｍ²であり、窒素／ケイ素の重
量組成比が１．４〜１．８である。このような範囲内の
窒化シリコン膜(117)(127)であると、窒化シリコン膜の
エッチング速度に対する酸化シリコン膜のエッチング速
度の比が０．９〜１．２程度となり、良好なコンタクト
ホールが得られるとともに生産性を損なうことがない。

【００７４】（７）第７工程 第６工程の後、図１１に示すように、この上に１００ｎ
ｍ厚のＩＴＯ膜をスパッターにより堆積し、第５のマス
クパターンを用いて露光、現像、ドライエッチングによ
るパターニング（第５のパターニング）を経て、画素電
極(131)を作製する。ＩＴＯ膜のパターニングも、ドラ
イエッチングに代えてウエットエッチングであってもか
まわない。

【００７５】走査線パッド(152)及び斜め配線部(150)の
基部においては、第１コンタクトホール(153),(155)と
第２コンタクトホール(154),(156)とを、それぞれ電気
的に接続するための走査線接続層(131)を形成し、これ
により走査線(111)と走査線パッド(152)とは、下層配線
部(111a)と上層配線部(125a)の２層構造の斜め配線部(1
50)により電気的に接続される。

【００７６】信号線パッド(162)及び斜め配線部(160)の
基部においても、第１コンタクトホール(163),(165)と
第２コンタクトホール(164),(166)とを、それぞれ電気
的に接続するための信号線接続層(131)を同時に形成
し、これにより信号線(110)と信号線接続パッド(162)と
は、下層配線部(111b)と上層配線部(125b)の２層構造の
斜め配線部(160)により電気的に接続される。

【００７７】＜具体的な実施例及び比較例＞（具体的な
実施例１）前記第２工程における第２絶縁膜(117)の堆
積、及び、前記第６工程における層間絶縁膜(127)の堆
積は、減圧プラズマＣＶＤにより以下のようにして行っ
た。

【００７８】プラズマＣＶＤにおける反応ガス（原料ガ
ス）およびキャリアガスとしては、最も典型的な、シラ
ン（ＳｉＨ₄）、アンモニア、窒素を用いた。これらガ
スの流量は、それぞれ、１０００sccm、７０００sccm、
１００００sccmとした。また、基板温度２５０℃、圧力
２．５Torr、ＲＦ（高周波）電源の出力３０００Ｗの条
件を用いた。用いたプラズマＣＶＤ装置はアプライド・
マテリアル社製のものである。

【００７９】得られた窒化シリコン膜は、密度が２．１
ｇ／ｃｍ²、窒素／ケイ素の重量組成比が１．４であっ
た。

【００８０】前記第６工程におけるコンタクトホールを
形成するためのエッチング処理には、フッ化水素−フッ
化アンモニウム緩衝液（ＢＨＦ、バッファーＨＦ）を用
いた。

【００８１】２０〜２５℃における約５分のエッチング
処理により、所望の形状及び寸法のコンタクトホール(1
63,164,165,166)(153,154,155,156)(129a)が、設計個所
全てにおいて得られた。

【００８２】上記の層間絶縁膜(127)と全く同様にして
堆積した窒化シリコン膜、及び、第１ゲート絶縁膜(11
5)と全く同様に堆積した酸化シリコン膜についてエッチ
ング速度を求めた。その結果、窒化シリコン膜及び酸化
シリコン膜について、それぞれ８５ｎｍ／分、及び、１
００ｎｍ／分であった。即ち窒化シリコン膜のエッチン
グ速度に対する酸化シリコン膜のエッチング速度の比は
１．２未満であった。

【００８３】（具体的な実施例２）反応ガス（原料ガ
ス）およびキャリアガスの流量、基板温度、圧力のそれ
ぞれを変更して、密度が２．５ｇ／ｃｍ²、窒素／ケイ
素の重量組成比が１．３３の窒化シリコン膜を成膜し
た。

【００８４】ＢＨＦを用いて、具体的な実施例１と全く
同様にして約７分間エッチングを行ったところ、ほぼ良
好なコンタクトホールが得られた。また、窒化シリコン
膜のエッチング速度は７５ｎｍ／分と測定され、窒化シ
リコン膜のエッチング速度に対する酸化シリコン膜のエ
ッチング速度の比は約１．３であった。

【００８５】尚、反応ガス（原料ガス）およびキャリア
ガスの流量、基板温度、圧力のそれぞれを変更して成膜
された密度が３．０ｇ／ｃｍ²、窒素／ケイ素の重量組
成比が１．０の窒化シリコン膜について具体的な実施例
１と全く同様にエッチング処理を行ったところ、エッチ
ング速度は３０ｎｍ／分と測定された。

【００８６】（比較例１）エッチング処理を通常のドラ
イエッチング（平行電極プラズマエッチング装置、ＳＦ
₆＋Ｃｌ₂）により行った場合には、エッチング速度が１
０ｎｍ／分となり、合計５００ｎｍ（第１ゲート絶縁膜
(115)１５０ｎｍ＋第２ゲート絶縁膜(117)１５０ｎｍ＋
層間絶縁膜(127)２００ｎｍ）の三層膜を開口するのに
約５０分の時間を要し、極端に生産性が悪く実用的でな
かった。

【００８７】

【発明の効果】以上に述べたように本発明によれば、酸
化シリコン膜と窒化シリコン膜とからなる多層絶縁膜に
おけるコンタクトホールの形成を、単一のエッチング処
理により効率的に行うことができる。

【図面の簡単な説明】

【図１】本発明の一実施例のアレイ基板の一部概略平面
図である。

【図２】図１におけるＡ−Ａ’線に沿って切断した液晶
表示装置の概略断面図である。

【図３】図１におけるＢ−Ｂ’線に沿って切断した液晶
表示装置の概略断面図である。

【図４】図１におけるＣ−Ｃ’線に沿って切断した液晶
表示装置の概略断面図である。

【図５】図１におけるアレイ基板を製造する第１工程を
説明するための図である。

【図６】図１におけるアレイ基板を製造する第２工程を
説明するための図である。

【図７】図１におけるアレイ基板を製造する第３工程を
説明するための図である。

【図８】図１におけるアレイ基板を製造する第４工程を
説明するための図である。

【図９】図１におけるアレイ基板を製造する第５工程を
説明するための図である。

【図１０】図１におけるアレイ基板を製造する第６工程
を説明するための図である。

【図１１】図１におけるアレイ基板を製造する第７工程
を説明するための図である。

【符号の説明】 １１０ 信号線 １１１ 走査線 １１２ 薄膜トランジスタ（ＴＦＴ） １１３ 走査線の延在領域 １１５ 第１ゲート絶縁膜 １１７ 第２ゲート絶縁膜 １２０ 半導体膜 １２６ａ ドレイン電極 １２６ｂ ソース電極 １２７ 層間絶縁膜 １３１ 画素電極 １２９ａ ソース電極と画素電極との接続用のコンタ
クトホール １５３，１５５ 走査線パッド用第１コンタクトホール １５４，１５６ 走査線パッド用第２コンタクトホール １６３，１６５ 信号線パッド用第１コンタクトホール １６４，１６６ 信号線パッド用第２コンタクトホール

Claims (5)

【特許請求の範囲】
1. 【請求項１】基板上に配置される走査線と、 この上に配置される第１及び第２絶縁膜、この上に配置
   される半導体膜、前記半導体膜に電気的に接続されるソ
   ース電極及びドレイン電極とを含む薄膜トランジスタ
   と、 前記ドレイン電極から導出されて前記走査線と略直交す
   る信号線と、 前記ソース電極と電気的に接続される画素電極とを備え
   た表示装置用アレイ基板の製造方法において、 窒化シリコン膜及び酸化シリコン膜をそれぞれ一層以上
   含んでなる多層膜を貫通するコンタクトホールの形成
   を、フッ化水素又はその塩を含有してなる単一のエッチ
   ング液によって単一のエッチング処理工程で同時に行う
   ことを特徴とする表示装置用アレイ基板の製造方法。
2. 【請求項２】請求項１記載のアレイ基板の製造方法にお
   いて、 前記エッチング液がフッ酸−フッ化アンモニウム緩衝液
   （ＢＨＦ）であることを特徴とする表示装置用アレイ基
   板の製造方法。
3. 【請求項３】請求項１記載のアレイ基板の製造方法にお
   いて、 前記窒化シリコン膜は、密度が２．６ｇ／ｃｍ²以下で
   あり、窒素／ケイ素の重量組成比が１．３以上であるこ
   とを特徴とする表示装置用アレイ基板の製造方法。
4. 【請求項４】請求項３記載のアレイ基板の製造方法にお
   いて、 前記密度が１．８〜２．４ｇ／ｃｍ²であることを特徴
   とする表示装置用アレイ基板の製造方法。
5. 【請求項５】請求項３記載のアレイ基板の製造方法にお
   いて、 前記多層膜を構成する各層のエッチング速度について、
   最大値／最小値の比が１．２以下であることを特徴とす
   る表示装置用アレイ基板の製造方法。