TWI404212B - 薄膜電晶體陣列面板及其製造之方法 - Google Patents

薄膜電晶體陣列面板及其製造之方法 Download PDF

Info

Publication number
TWI404212B
TWI404212B TW094123767A TW94123767A TWI404212B TW I404212 B TWI404212 B TW I404212B TW 094123767 A TW094123767 A TW 094123767A TW 94123767 A TW94123767 A TW 94123767A TW I404212 B TWI404212 B TW I404212B
Authority
TW
Taiwan
Prior art keywords
layer
electrode
gate
data line
alloy
Prior art date
Application number
TW094123767A
Other languages
English (en)
Other versions
TW200614514A (en
Inventor
Beom-Seok Cho
Yang-Ho Bae
Je-Hun Lee
Chang-Oh Jeong
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of TW200614514A publication Critical patent/TW200614514A/zh
Application granted granted Critical
Publication of TWI404212B publication Critical patent/TWI404212B/zh

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/13629—Multilayer wirings
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/914—Doping
    • Y10S438/924—To facilitate selective etching

Description

薄膜電晶體陣列面板及其製造之方法 [相關申請案交叉參照]
本申請案主張優先於2004年9月8日於大韓民國韓國智慧財產局提出申請的一相應專利申請案10－2004－0071612，該申請案之全文以引用方式倂入本文中。
本發明係關於用於液晶顯示器(LCD)或有機發光顯示器(OLED)之薄膜電晶體(TFT)陣列面板及其製造方法。
液晶顯示器(LCD)係應用最廣泛的平板顯示器之一。一LCD包括一置於兩個具有若干場產生電極的面板之間的液晶(LC)層。該LCD藉由下述方式顯示圖像：將電壓施加於該等場產生電極，以在該LC層內產生一電場來決定該LC層內LC分子之定向，從而調節入射光之偏光。
有一種LCD統治著該LCD市場，該LCD包括兩個分別設置有若干場產生電極之面板，其中一個面板具有複數個呈一矩陣之像素電極，而另一面板具有一覆蓋該面板之整個表面的共用電極。
該LCD顯示器藉由向每一像素電極施加不同之電壓來顯示影像。為此目的，薄膜電晶體(TFT)(其具有三個終端以切換施加至該等像素電極之電壓)連接至該等像素電極，且於薄膜電晶體陣列面板上形成閘極線以傳輸用於控制薄膜電晶體之信號及資料線以傳輸施加至該等像素電極之電壓。
TFT係一用於因應來閘極線之掃描信號而將來自資料線之影像信號傳輸至像素電極之切換元件。
TFT係作為一種用於控制相應發光元件之切換元件應用於主動矩陣式有機發光顯示器中。
同時，鉻(Cr)傳統上係用於TFT陣列面板之閘極線及資料線之主要材料。然而，Cr包括高應力及電阻率之缺陷。
考慮到LCD大小增加之趨勢，則急需一種具有低電阻率之材料，此乃因閘極線及資料線之長度隨LCD大小而增加。因此，Cr不適用於大型LCD。鋁(Al)因其低電阻率而係一種替代Cr之習知材料。然而，Al亦具有包括可因高溫所致之突丘生長在內之數個缺陷，當Al接觸半導體時，Al會擴散至半導體內，且由於Al具有極差的與諸如氧化銦錫(ITO)等像素電極材料之接觸特性，因而在Al之汲電極及ITO之像素電極之間可發生極差之接觸。
本發明之一目的係解決上述問題並提供一種無上述問題的具有低電阻率及較佳接觸特性之信號線的薄膜電晶體陣列面板。
為達成此目的，本發明提供一種具有由鉬合金(Mo合金)製成之閘極線及資料線之薄膜電晶體陣列面板，鉬合金由鉬(Mo)與鈮(Nb)、釩(V)及鈦(Ti)中至少之一組成，且具有低電阻率及較佳之耐化學性。
下文將參照顯示本發明之較佳實施例之附圖更全面闡釋本發明之較佳實施例。然而，可採用不同形式實施本發明，且本發明不應視為僅限於本文所闡述之實施例。更確切說，提供此等實施例旨在使此揭示內容全面及完整，且將本發明之範圍傳達給彼等熟知此項技術者。
於圖式中，為清晰起見，層、膜及區域之厚度皆被放大。在所有附圖中，相同編號皆代表相同組件。應瞭解，當稱一諸如一層、薄膜、區域、或基板之元件係位於另一元件「上」時，其可直接位於另一元件之上，或其中間亦可存在介入元件。
現在，將參考附圖詳細闡述本發明實施例之TFT陣列面板及其製造方法，以使相關領域之技術人員可易於實施之。
[實施例1]
首先，參考圖1及圖2詳細闡述用於本發明一第一實施例之LCD之TFT陣列面板。
圖1係用於本發明一實施例之LCD之TFT陣列面板之佈置圖及圖2係沿線II－II截取的圖1所示TFT陣列面板之剖面圖；複數個用於傳輸閘信號之間極線121形成於絕緣基板110上。閘極線121主要沿水平方向形成且其一局部部分成為複數個閘電極124。而且，閘極線121沿一較低方向延伸之不同局部部分成為複數個擴展部分127。
閘極線121具有下層124p及127p及上層124q及127q。下層124p及127p由Al或諸如鋁－釹(Al－Nd)等鋁合金製成。上層124q及127q由鉬合金(Mo合金)製成，鉬合金由鉬(Mo)與鈮(Nb)、釩(V)及鈦(Ti)中至少之一組成。
由Mo合金製成之上層124q及127q形成於由Al或Al合金製成之下層124p及127p上，以防止在高溫製程期間可能會在下層124p及127p中發生的突丘生長。由Mo合金製成之上層124q及127q可包括原子百分數為0.1至10之添加劑Nb、V及Ti。上層124q及127q包括原子百分數為3至8之添加劑較佳。當添加劑之含量增加時，上層124q及127q對其他層之黏合性及耐化學性均得以改良，但上層124q及127q之電阻率增加。因此，添加劑之含量具有一較佳範圍。
圖38係一顯示電阻率隨所包括Nb量而變化之曲線圖。根據圖38，Mo合金之電阻率隨Nb量之增加而緩慢增加。因此，考量到電阻率、黏合性及耐化學性，將添加劑之較佳含量範圍確定為上述範圍。
含有預定量之Nb、V或Ti(其與Mo形成同晶固溶體)的Mo合金具有比Mo自身較佳之耐化學性(慢蝕刻速度)並與Al或Al合金之下層具有較小之耐化學性差。由於減小了上層124q及127q與下層124p及127p之間的耐化學性差，因而避免了可能於蝕刻製程中發生之底切、懸垂及缺口。
圖39係一顯示使用同一蝕刻劑Mo、Mo－Nb、Al及Al－Nd之蝕刻速度的表格。根據圖39，於相同蝕刻條件下，純Mo被蝕刻掉約170/s，而Mo－Nb層被蝕刻掉約44/s。換言之，Mo－Nb層之蝕刻速度約係Mo層蝕刻速度之1/4。因此，Mo－Nb層與Al－Nd層或Al層(其分別被蝕刻掉約77/s及60/s)之間的蝕刻速度差甚小於Mo層與Al－Nd層或Al層之間的蝕刻速度差。因此，明顯減小了可能因蝕刻速度差而引起的諸如底切、懸垂及缺口等問題。
該等結果由圖40及41加以證實。
圖40(a)及40(b)係顯示Mo/Al/Mo之薄膜之經蝕刻輪廓的掃描電子顯微鏡(SEM)圖片。圖40(a)係一顯示使用普通含有67%磷酸、6%硝酸、10%醋酸及17%去離子水之蝕刻劑蝕刻的Mo/Al/Mo膜之一蝕刻輪廓的SEM圖。圖40(b)係一顯示使用普通含有67%磷酸、13%硝酸、15%醋酸及5%去離子水之蝕刻劑蝕刻的Mo/Al/Mo薄膜之一蝕刻輪廓的SEM圖。
圖41(a)及41(b)顯示Mo－Nb/Al/Mo之薄膜之蝕刻輪廓。圖41(a)係一顯示使用普通含有67%磷酸、13%硝酸、15%醋酸及5%去離子水之蝕刻劑蝕刻的Mo－Nb/Al/Mo薄膜之一蝕刻輪廓的SEM圖。圖41(b)係一顯示使用普通含有67%磷酸、6%硝酸、10%醋酸及17%去離子水之蝕刻劑蝕刻的Mo－Nb/Al/Mo薄膜之一蝕刻輪廓的SEM圖。
當比較圖40(a)及40(b)與圖41(a)及41(b)時，顯示於圖40(a)及40(b)中之底切未顯示於圖41(a)及41(b)中。此結果係由Mo－Nb層與Al－Nd層之間的蝕刻速度差較Mo層與Al－Nd層之間的蝕刻速度差減小所致。
再返回圖1及圖2，上層124q及127q與下層124p及127q之橫向側面相對於基板110之一表面傾斜，且其傾斜角度介於約30度至約80度之範圍內。
較佳地由氮化矽(SiNx)製成之閘極絕緣層140形成於閘極線121上。
較佳由氫化非晶矽(縮寫為「a－Si」)製成之複數個半導體條帶151形成於閘極絕緣層140上。每一半導體條帶151大體上沿縱向延伸並週期性地彎曲。每一半導體條帶151皆具有複數個向外朝閘電極124分支之凸起物154。每一半導體條帶151之寬度皆接近於閘極線121之寬度，使得半導體條帶151覆蓋閘極線121之大的區域。
半導體條帶151上形成有複數個電阻接觸條帶161及島165，電阻接觸條帶161及島165較佳由矽化物或經n型雜質重摻雜之n＋氫化a－Si製成。每一電阻接觸條帶161皆具有複數個凸起物163，且凸起物163與電阻接觸島165成對地位於半導體條帶151之凸起物154上。
半導體條帶151與電阻接觸件161及165之邊緣表面皆呈錐形，且半導體條帶151與電阻接觸件161及165之邊緣表面的傾斜角度較佳地介於約30度至約80度之範圍內。
複數個資料線171、複數個汲電極175及複數個儲存電容器導體177形成於電阻接觸件161及165及閘極絕緣層140上。
用於傳輸資料電壓之資料線171沿一大致縱向方向延伸並與閘極線121相交以界定多個佈置成一矩陣之像素區域。朝向汲電極175突出之每一資料線171之複數個分支形成複數個源電極173。每一對源電極173及汲電極175皆於閘電極124處彼此分離且彼此相對置。
資料線171、汲電極175及儲存電容器導體177具有第一層171p、175p及177p；第二層171q、175q及177q及第三層171r、175r及177r。第一層171p、175p及177p和第三層171r、175r及177r分別處於第二層171q、175q及177q之上側及下側。第一層171p、175p及177p和第三層171r、175r及177r皆由鉬合金(Mo合金)製成，鉬合金由鉬(Mo)與鈮(Nb)、釩(V)及鈦(Ti)中至少之一組成。此處，由Mo合金製成之第一層171p、175p及177p和第三層171r、175r及177r可包括0.1%至10%之添加劑Nb、V及Ti。較佳之情形係，第一層171p、175p及177p及第三層171r、175r及177r包括3%至8%之添加劑。當添加劑之含量增加時，第一層171p、175p及177p和第三層171r、175r及177r對其他層之黏合性及耐化學性皆得以改良，但第一層171p、175p及177p和第三層171r、175r及177r之電阻率增加。因此，添加劑之含量具有上述較佳範圍。
含有預定量之Nb、V或Ti的Mo合金(與Mo形成同晶固溶體)具有較Mo自身更佳之耐化學性(慢蝕刻速度)並與Al或Al合金之下層具有較小之耐化學性差。由於減小了第一層171p、175p及177p及第三層171r、175r及177r與第二層171q、175q及177q之間的耐化學性差，因而避免了可能於蝕刻製程中發生的底切、懸垂及缺口。
圖39係一顯示使用同一蝕刻劑Mo、Mo－Nb、Al及Al－Nd之蝕刻速度的表格。根據圖39，於相同蝕刻條件下，純Mo被蝕刻掉約170/s，而Mo－Nb層被蝕刻掉約44/s。換言之，Mo－Nb層之蝕刻速度約係Mo層蝕刻速度之1/4。
因此，Mo－Nb層與Al－Nd層或Al層(其分別被蝕刻掉約77/s及60/s)之間的蝕刻速度差甚小於Mo層與Al－Nd層或Al層之間的蝕刻速度差。因此，明顯減小了可能因蝕刻速度差而引起諸如底切、懸垂及缺口等問題。
該等結果可由圖40及41加以證實。
圖40(a)及40(b)係顯示Mo/Al/Mo之薄膜之蝕刻輪廓的掃描電子顯微鏡(SEM)圖片。圖40(a)係一顯示使用普通含有67%磷酸、6%硝酸、10%醋酸及17%去離子水之蝕刻劑蝕刻的Mo/Al/Mo薄膜之一蝕刻輪廓的SEM圖。圖40(b)係一顯示使用普通含有67%磷酸、13%硝酸、15%醋酸及5%去離子水之蝕刻劑蝕刻的Mo/Al/Mo薄膜之一蝕刻輪廓的SEM圖。
圖41(a)及41(b)顯示Mo－Nb/Al/Mo之薄膜之蝕刻輪廓。圖41(a)係一顯示使用普通含有67%磷酸、13%硝酸、15%醋酸及5%去離子水之蝕刻劑蝕刻的Mo－Nb/Al/Mo薄膜之蝕刻輪廓的SEM圖。圖41(b)係一顯示使用普通含有67%磷酸、6%硝酸、10%醋酸及17%去離子水之蝕刻劑蝕刻的Mo－Nb/Al/Mo薄膜之蝕刻輪廓的SEM圖。
當比較圖40(a)及40(b)與圖41(a)及41(b)時，顯示於圖40(a)及40(b)中之底切未顯示於圖41(a)及41(b)中。此結果係由Mo－Nb層與Al－Nd層之間的蝕刻速度差較Mo層與Al－Nd層之間的蝕刻速度差減小所致。
由於具有低電阻率之Al或Al合金層被置於兩個Mo合金層之間，因而資料線171具有低電阻率且防止Al或Al合金層接觸可導致不良接觸之半導體或像素電極。因此，有效地避免了因不良接觸引起的TFT之降格。
一閘電極124、一源電極173及一汲電極175與一半導體條帶151之凸起物154一起形成一具有一溝道之TFT單元，該溝道形成於設置於源電極173與汲電極175之間的凸起物154中。儲存電容器導體177重疊於閘極線121之擴展部分127。
資料線171、汲電極175及儲存電容器導體177具有錐形邊緣表面，且該等邊緣表面之傾斜角度介於約30度至約80度之範圍內。
電阻接觸件161及165僅介入半導體條帶151與資料線171之間及半導體條帶151之汲電極175與凸起物154之間，以減少其之間的接觸電阻。半導體條帶151部分地暴露於源電極173與汲電極175之間的地方及其他未覆蓋有資料線171及汲電極175的地方。雖然半導體條帶151之大部分窄於資料線171，但半導體條帶151之寬度於接近半導體條帶151與閘極線121之匯合處變寬以防止資料線171斷開，如上文所述。
在資料線171、汲電極175、儲存電容器導體177及半導體條帶151之暴露區域皆設置一鈍化層180，鈍化層180由具有大體平坦化性質及光敏性之有機材料或一具有低介電常數之絕緣材料製成，例如a－Si：C：O、a－Si：O：F等。該鈍化層180係由電漿增強化學氣體沉積(PECVD)製程形成。為防止有機材料製鈍化層180接觸暴露於資料線171與汲電極175之間的半導體條帶151，可以一種在該有機材料層下面額外形成一由SiNx或SiO2 製成之絕緣層之方式構造鈍化層180。
在鈍化層180中，形成有複數個接觸孔185、187及182以分別暴露汲電極175、儲存電容器導體177及資料線171之端部。
在鈍化層180上形成有複數個由銦鋅氧化物(IZO)或氧化銦錫(ITO)製成之氧化像素電極190及接觸輔助件(或導向件)82。
由於像素電極190分別透過接觸孔185及187與汲電極175及儲存電容器導體177實體及電連接，因而像素電極190自汲電極175接收資料電壓並將其傳輸至儲存電容器導體177。
被施加資料電壓之像素電極190與對置面板上一被施加共用電壓之共用電極(未顯示)共同產生一電場，以重新排列液晶層中之液晶分子。
而且，如上文中所提及，像素電極190與共用電極形成一電容器，以儲存及保留在TFT斷開後所接收之電壓。該電容器將被稱作「液晶電容器」。為增強電壓儲存能力，設置另一電容器，其與該液晶電容器並聯並將被稱作「儲存電容器」。該儲存電容器形成於像素電極190與毗鄰閘極線121之重疊部分處，毗鄰閘極線121將被稱作「先前閘極線」。設置閘極線121之擴展部分127以確保盡可能大的重疊尺寸並因此增加儲存電容器之儲存能力。儲存電容器導體177連接至像素電極190並與擴展部分127重疊且設置於鈍化層180底部，以使像素電極190接近先前閘極線121。
像素電極190與毗鄰閘極線121及毗鄰資料線171重疊以增大孔徑比，但此並不需要。
接觸輔助件82補充資料線171之端部與外部裝置(諸例如驅動積體電路)之間的黏合性並對其實施保護。由於接觸輔助件82並非必需元件，因而接觸輔助件82係任選。
現在將參考圖3A至圖6B及圖1和圖2詳細闡述一製造TFT陣列面板之方法。
圖3A、4A、5A、及6A係順序顯示製造圖1及圖2實施例之LCD所用TFT陣列面板之方法的中間步驟之佈置圖。圖3B係沿IIIb－IIIb'線截取的圖3A所示TFT陣列面板之剖面圖。圖4B係於圖3B所示步驟之下一步驟中沿IVb－IVb'線截取的圖4A所示TFT陣列面板之剖面圖。圖5B係於圖4B所示步驟之下一步驟中沿Vb－Vb'線截取的圖5A所示TFT陣列面板之剖面圖。圖6B係於圖5B所示步驟之下一步驟中沿VIb－VIb'線截取的圖6A所示TFT陣列面板之剖面圖。
首先，如於圖3B中所示，在絕緣基板110上形成一金屬層。
藉由Co濺鍍沉積該金屬層。在用於Co濺鍍之同一濺鍍室中安裝兩個靶子。一個靶子由Al或Al－Nd製成。另一靶子由鉬合金(Mo合金)製成，該鉬合金由鉬Mo與鈮(Nb)、釩(V)及鈦(Ti)中至少之一組成。此處，Al－Nd靶子較佳地包含2%之Nd。Mo合金靶子可包括0.1%至10%之添加劑Nb、V及Ti，且較佳地包含3%至8%之添加劑。當添加劑之量增加時，對其他層之黏合性及耐化學性得以改良，但電阻率增加。因此，添加劑之含量具有上述較佳範圍。
以下述方式實施Co濺鍍製程。
首先，向Al(或Al－Nd)靶子施加電，同時不向Mo合金靶子施加電以沉積一由Al(或Al－Nd)製成之下層。下層之厚度較佳地係2,500。
然後，將電切換施加至Mo合金靶子而不施加至Al(或Al－Nd)靶子以沉積一上層。
同時蝕刻上層及下層，以形成具有複數個閘電極124及擴展部分127之閘極線121。此處，較佳地使用一種含有磷酸、硝酸、醋酸及去離子水之蝕刻劑蝕刻上層及下層。具體而言，該蝕刻劑可包括63%至70%之磷酸、4%至8%之硝酸、8%至11%之醋酸及剩餘量之去離子水。該蝕刻劑可多包含約4%至8%之醋酸。
參考圖4A至圖4B，在依序沉積閘極絕緣層140、本質a－Si層及非本質a－Si層之後，光蝕刻本質a－Si層及非本質a－Si層以形成分別具有凸起物164及154之複數個非本質半導體條帶161及複數個本質半導體條帶151。閘極絕緣層140較佳地由厚度為約2,000至約5,000之氮化矽構成，且沉積溫度較佳介於約250℃至約500℃之範圍內。
然後，藉由Co濺鍍在非本質半導體條帶161上依序沉積一第一Mo合金層、及一第二Al(或Al合金)層及一第三Mo合金層。該第一及第三層皆由鉬合金(Mo合金)製成，該鉬合金由鉬(Mo)與鈮(Nb)、釩(V)及鈦(Ti)中至少之一組成。此處，可由另一材料構成該第一層及第三層其中之一。第三層之厚度較佳地係約3,000。濺鍍溫度較佳地係約150℃。
然後，如圖5A及圖5B中所示，使用一蝕刻劑同時蝕刻三個層以形成資料線171、汲電極175及儲存導體177。此處，較佳使用一種含有磷酸、硝酸、醋酸及去離子水之蝕刻劑蝕刻該三個層。具體而言，該蝕刻劑可包括63%至70%之磷酸、4%至8%之硝酸、8%至11%之醋酸及剩餘量之去離子水。該蝕刻劑可多包含約4%至8%之醋酸。
然後，藉由蝕刻去除半導體條帶161之未覆蓋有資料線171及汲電極175之多個部分以完成複數個電阻接觸件163及165並暴露出本質半導體條帶151之多個部分。隨後可實施一氧電漿處理以穩定半導體條帶151之暴露表面。
參考圖6A及6B，沉積一鈍化層180並隨閘極絕緣層140幹蝕刻鈍化層180，以形成複數個接觸孔185、187及182。較佳地在對於閘極絕緣層140及鈍化層180兩者具有大體相同之蝕刻比率之一蝕刻條件下蝕刻閘極絕緣層140及鈍化層180。
最後，如圖1及圖2中所示，藉由濺鍍及光蝕刻IZO層及ITO層來形成複數個像素電極190反複數個接觸輔助件82。
該實施例揭示皆具有含Mo層及含Al層之閘極線121及資料線171。然而，亦可僅閘極線121與資料線171其中之一具有多個層。
[實施例2]
藉由使用不同於第一實施例之光罩之不同光蝕刻製程形成該等資料線及半導體。然而，可藉由使用一相同光罩之光蝕刻製程同時形成該等資料線及半導體以降低生產成本。將參考圖式詳細闡述此一實施例。
圖7係本發明另一實施例之LCD所用TFT陣列面板之佈置圖。圖8係沿VIII－VIII'線截取的圖7所示TFT陣列面板之剖面圖。
參考圖7及圖8，於基板110上形成有包括複數個閘電極124之複數個閘極線121及與該等閘極線121電分離之複數個儲存電極線131。
閘極線121及儲存電極線131具有下層121p及131p與上層121q及131q。下層121p及131p由Al或諸如鋁－釹(Al－Nd)之鋁合金製成。上層121q及131q由鉬合金(Mo合金)製成，該鉬合金由鉬(Mo)與鈮(Nb)、釩(V)及鈦(Ti)中至少之一組成。Mo合金之上層124q可包括0.1%至10%之添加劑Nb、V及Ti。較佳之情形係，上層124q包括3%至8%之添加劑。
此外，下層薄膜121p及131p與上層薄膜121q及131q之橫向側面相對於基板110之一表面傾斜，且其傾斜角度在約30度至約80度之範圍內。
一較佳由氮化矽(SiNx)製成之閘極絕緣層140形成於閘極線121及儲存電極線131上。
較佳由氫化非晶矽(縮寫為「a－Si」)製成之複數個半導體條帶151形成於閘極絕緣層140上。每一半導體條帶151皆大體上沿縱向延伸且具有複數個向外朝閘電極124分支之凸起物154。凸起物154具有多個與儲存電極線131重疊之部分。
半導體條帶151上形成有複數個電阻接觸條帶161及島165，該等電阻接觸條帶161及島165較佳由矽化物或經n型雜質重摻雜之n＋氫化a－Si製成。每一電阻接觸條帶161皆具有複數個凸起物163，且凸起物163與電阻接觸島165成對地位於半導體條帶151之凸起物154上。
半導體條帶151及電阻接觸件161及165之橫向側面均相對於基板110之一表面傾斜，且其傾斜角度較佳介於約30至80度之間的範圍內。
複數個資料線171與複數個汲電極175形成於電阻接觸件161與165及閘極絕緣層140上。
用於傳輸資料電壓之資料線171基本上沿縱向方向延伸並與閘極線121相交以界定多個佈置成一矩陣之像素區域。朝向汲電極175突出之每一資料線171之複數個分支形成複數個源電極173。每一對源電極173及汲電極175均被閘電極124互相分離開且彼此相對置。
資料線171及汲電極175具有第一層171p及175p、第二層171q及175q和第三層171r及175r。第一層171p及175p和第三層171r及175r分別設置於第二層171q及175q之下側及上側。第一層171p及175p與第三層171r及175r皆由鉬合金(Mo合金)製成，該鉬合金係由鉬(Mo)與鈮(Nb)、釩(V)及鈦(Ti)中至少之一組成。此處，由Mo合金製成之第一層171p及175p與第三層171r及175r可包括0.1%至10%之添加劑Nb、V及Ti。較佳之情形係，第一層171p及175p與第三層171r及175r包括3%至8%之添加劑。
電阻接觸161與165僅被夾於下伏半導體條帶151與上覆資料線171及汲電極175之間，並降低其中間之接觸電阻。半導體條帶151包括複數個未覆蓋有資料線171及汲電極175之外露部分，例如位於源電極173與汲電極175之間的部分。
鈍化層180形成於資料線171、汲電極175及半導體條帶151未覆蓋有資料線171及汲電極175之外露部分上。鈍化層180較佳由以下材料製成：具有良好平坦性之光敏有機材料；介電常數低於4.0之介電絕緣材料，例如藉由電漿增強化學氣體沉積(PECVD)形成之a－Si：C：O及a－Si：O：F；或無機材料，例如氮化矽及氧化矽。
鈍化層180具有複數個接觸孔182及185。
複數個像素電極190及複數個接觸輔助件82皆形成於鈍化層180上。
像素電極190透過接觸孔185實體及電連接至汲電極175，以使像素電極190自汲電極175接收資料電壓。被供應資料電壓之像素電極190與另一面板(未顯示)上之共用電極(未顯示)協作產生電場，該等電場重新定向置於其中間的液晶層(未顯示)中之液晶分子。
一像素電極190及共用電極270形成一液晶電容器，該電容器儲存在TFT關斷後所施加之電壓。稱作「儲存電容器」之額外電容器並聯至該液晶電容器。藉由使像素電極190與儲存線131重疊來構建該等儲存電容器。向儲存電極線131供應一預定電壓，例如共用電壓。若藉由重疊閘極線121與像素電極190形成之儲存電容係足夠，則可省卻儲存電極線131。可沿該等像素之邊界形成儲存電極線131以增加孔徑比。
下文將參考圖9A至13C及圖7與圖8詳細闡述圖7及圖8中所示製造TFT陣列面板之方法。
依序在諸如透明玻璃的絕緣基板110上濺鍍兩個層：一下層及一上層。下層較佳由諸如Al－Nd等鋁合金製成。上層較佳地由鉬合金(Mo合金)製成，該鉬合金由鉬(Mo)與鈮(Nb)、釩(V)及鈦(Ti)中至少之一組成。
參考圖9A及9B，藉助一光阻劑圖案藉由光蝕刻依序圖案化上層及下層，以形成複數個包括複數個閘電極124之閘極線121及複數個儲存電極線131。
參考圖10，依序沉積一由SiNx製成之閘極絕緣層140、一本質半導體層150及一非本質半導體層160。本質半導體層150較佳地由氫化非晶矽(縮寫為「a－Si」)製成且非本質半導體層160較佳地由矽化物或經n型雜質重摻雜之n＋氫化a－Si製成。
然後，在非本質半導體層160上依序沉積Mo合金之一第一層170p、Al(或Al合金)之第二層170q及Mo合金之第三層170r。第一層170p及第三層170r皆由鉬合金(Mo合金)製成，該鉬合金係由鉬(Mo)與鈮(Nb)、釩(V)及鈦(Ti)中至少之一組成。此處，第一層170p及第三層170q其中之一可由純Mo或另一材料製成。
將一光阻劑膜塗覆於第三層170r上。將光阻劑膜曝光至透過光罩(未顯示)之光並顯影，以使經顯影之光阻劑具有一如圖10中所示之相依於位置之厚度。經顯影之光阻劑包括複數個第一至第三部分54及52。第一部分54位於溝道區域B上，而第二部分52位於資料線區域A上。未給位於剩餘區域C上之第三部分指派任何參考編號，此乃因該些區域實質上具有零厚度。此處，依據後續製程步驟中之製程條件調整第一部分54與第二部分52之厚度比。第一部分54之厚度較佳地等於或小於第二部分52之厚度的一半。
光阻劑之相依於位置之厚度係藉由數種技術達成，舉例而言，藉由在曝光光罩上設置半透明區域以及透明區域及阻擋光的不透明區域。該等半透明區域可具有一狹縫圖案、一格子圖案及一具有中間透明度或厚度之薄膜。當使用一狹縫圖案時，較佳使該等狹縫之寬度或該等狹縫之間的距離小於該微影蝕刻所用曝光器之解析度。另一實例係使用可回流光阻劑。詳言之，一旦藉由使用僅具有透明區域及不透明區域之正常曝光光罩形成一由可回流材料製成之光阻劑圖案，即可使該光阻劑圖案經受回流製程以流動至沒有光阻劑之區域上，藉此形成多個薄的部分。
然後，蝕刻光阻劑膜52及54及下伏層，以將資料線171、汲電極175及下伏層留在資料區域A上，僅將本質半導體層留在溝道區域B上，且閘極絕緣層140暴露於剩餘區域C上。
現在將闡述形成此一結構之方法。
參考圖11，去除其他區域C上之第一至第三層170p、170q及170r之暴露部分，以暴露出非本質半導體層160之下伏部分。
然後，參考圖11，藉由幹蝕刻去除區域C上非本質半導體層160之暴露部分及本質半導體層150上之下伏部分及光阻劑圖案54及52以暴露出區域B之S(源極)/D(汲極)金屬174。
可藉由用於去除非本質半導體160及本質半導體150之蝕刻或藉由一單獨蝕刻去除溝道區域B之光阻劑圖案54。藉由灰化去除溝道區域B中光阻劑圖案54之殘餘光阻劑。於該步驟中，完全形成半導體條帶151。
然後，如圖12A及12B中所示，蝕刻去除溝道區域B上之S/D金屬174之部分及非本質半導體層164之下伏部分。此時，可蝕刻半導體154之暴露部分以具有一減小之厚度，且亦可部分去除光阻劑圖案之第二部分52。
因此，源電極173與汲電極175彼此分離，且同時完成其下面之資料線及電阻接觸163及165。
最後，去除留在資料區域A上之光阻劑圖案之殘餘第二部分52。
於上述說明中，較佳地使用一種含有磷酸、硝酸、醋酸及去離子水之蝕刻劑蝕刻第一至第三層170p、170q及170r。具體而言，該蝕刻劑可包括63%至70%之磷酸、4%至8%之硝酸、8%至11%之醋酸及剩餘量之去離子水。該蝕刻劑可多包含約4%至8%之醋酸。
然後，如圖13A及13B中所示，形成鈍化層180以覆蓋資料線171、汲電極175及半導體條帶151之未覆蓋有資料線171及汲電極175之暴露部分。鈍化層180較佳由以下材料製成：具有良好平坦性之光敏有機材料；介電常數低於4.0之介電絕緣材料，例如藉由電漿增強化學氣體沉積(PECVD)形成之a－Si：C：O及a－Si：O：F；或無機材料，例如氮化矽或氧化矽。
然後，光蝕刻鈍化層180以形成複數個接觸孔185及182。當鈍化層180由光敏材料構成時，可僅藉由微影蝕刻形成接觸孔185及182。
最後，如圖7及圖8中所示，藉由濺鍍及光蝕刻一IZO層或ITO層來形成複數個像素電極190及複數個接觸輔助件82。像素電極190及接觸輔助件82分別透過接觸孔185及182連接至汲電極175及資料線171之末端。
該實施例顯示皆具有一含Mo層及一含Al層的閘極線121及資料線171。然而，亦可僅閘極線121與資料線171其中之一具有多個層。
[實施例3]
本實施例顯示具有濾色器之薄膜電晶體(TFT)陣列面板。
圖14A係本發明另一實施例之LCD所用TFT陣列面板之佈置圖。圖14B係沿XIVB－XIVB'線截取的圖14A中所示TFT陣列面板之剖面圖。
用於傳輸閘信號之複數個閘極線121形成於絕緣基板110上。閘極線121沿大致水平方向形成且其局部部分形成複數個閘電極124。而且，其沿較低方向延伸之不同局部部分變成複數個擴展部分127。
閘極線121具有下層124p及127p與上層124q及127q。下層124p及127p由鋁(Al)或諸如鋁－釹(Al－Nd)等鋁合金製成。上層124q及127q由鉬合金(Mo合金：Mo－Nb、Mo－V、Mo－Ti)製成，該鉬合金由鉬(Mo)與鈮(Nb)、釩(V)及鈦(Ti)中至少之一組成。
Mo合金之上層124q及127q形成於Al或Al合金之下層124p及127p上，以防止可能會於蝕刻製程中發生之突丘生長、底切、懸垂及缺口。
Mo合金之上層124q及127q可包括0.1%至10%之添加劑Nb、V及Ti。較佳之情形係，上層124q及127q包括3%至8%之添加劑。當添加劑之含量增加時，上層124q及127q對其他層及之黏合性及耐化學性均得以改良，但上層124q及127q之電阻率增加。因此，添加劑之含量具有上述較佳範圍。
圖38係一顯示電阻率隨所包含之Nb量而變化之曲線圖。根據圖38，Mo合金之電阻率與Nb之含量幾乎成線性比例。因此，考量到電阻率、黏合性及耐化學性，將添加劑之較佳含量範圍確定為上述範圍。
上層124q及127q及下層124p及127q之橫向側面相對於基板110之一表面傾斜，且其傾斜角度介於約30度至約80度之範圍內。
較佳地，由氮化矽(SiNx)構成之閘極絕緣層140形成於閘極線121上。
較佳由氫化非晶矽(縮寫為「a－Si」)製成之複數個半導體條帶151形成於閘極絕緣層140上。每一半導體條帶151大體上沿縱向延伸並週期性地彎曲。每一半導體條帶151皆具有複數個向外朝閘電極124分支之凸起於154。半導體條帶151之寬度皆接近於閘極線121之寬度，使得半導體條帶151覆蓋閘極線121之多個大的區域。
半導體條帶151上形成有複數個電阻接觸條帶161及島165，該等電阻接觸條帶161及島165較佳由矽化物或經n型雜質重摻雜之n＋氫化a－Si製成。每一電阻接觸條帶161皆具有複數個凸起物163，且凸起物163與電阻接觸島165成對地位於半導體條帶151之凸起物154上。
半導體條帶151與電阻接觸件161及165之邊緣表面皆係錐形，且半導體條帶151與電阻接觸件161及165之邊緣表面的傾斜角較佳地介於約30度至約80度之範圍內。
複數個資料線171、複數個汲電極175及複數個儲存電容器導體177形成於電阻接觸件161及165及閘極絕緣層140上。
用於傳輸資料電壓之資料線171基本上沿縱向方向延伸並與閘極線121相交以界定佈置成一矩陣之多個像素區域。朝向汲電極175突出之每一資料線171之複數個分支形成複數個源電極173。每一對源電極173及汲電極175皆於閘電極124處彼此分離且彼此相對置。
一閘電極124、一源電極173及一汲電極175與一半導體條帶151之凸起物154一起形成一具有一溝道之TFT，該溝道形成於設置於源電極173與汲電極175之間的凸起物154中。儲存電容器導體177重疊於閘極線121之擴展部分127。
資料線171、汲電極175及儲存電容器導體177可由諸如Cr、Ti、Ag、Mo、Ta或含Al金屬(Al或Al合金)等金屬製成。當資料線171、汲電極175及儲存電容器導體177包括一含Al金屬層時，資料線171、汲電極175及儲存電容器導體177進一步包括另一個層，該另一個層由與諸如氧化銦錫(ITO)和銦鋅氧化物(IZO)等其他材料具有良好物理、化學及電接觸特性的Cr、Ti、Ta、Mo或其合金製成。然而，資料線171、汲電極175及儲存電容器導體177較佳地具有第一層171p、175p及177p；第二層171q、175q及177q及第三層171r、175r及177r。第一層171p、175p及177p和第三層171r、175r及177r分別位於第二層171q、175q及177q之上側及下側。第一層171p、175p及177p和第三層171r、175r及177r皆由鉬合金(Mo合金)製成，鉬合金係由鉬(Mo)與鈮(Nb)、釩(V)及鈦(Ti)中至少之一組成。此處，由Mo合金製成之第一層171p、175p及177p和第三層171r、175r及177r可包括0.1%至10%之添加劑Nb、V及Ti。較佳之情形係，第一層171p、175p及177p及第三層171r、175r及177r包括3%至8%之添加劑。當添加劑之含量增加時，第一層171p、175p及177p和第三層171r、175r及177r對其他層之黏和性及耐化學性皆得以改良，但第一層171p、175p及177p和第三層171r、175r及177r之電阻率增加。因此，添加劑之含量具有上述較佳範圍。
含有預定量之Nb、V或Ti(其與Mo形成同晶固溶體)的Mo合金具有較Mo自身更佳之耐化學性(慢蝕刻速度)並與Al或Al合金之下層具有較小之耐化學性差。由於減小了第一層171p、175p及177p和第三層171r、175r及177r與第二層171q、175q及177q之間的耐化學性差，因而避免了可能於蝕刻製程中發生的底切、懸垂及缺口。
資料線171、汲電極175及儲存電容器導體177具有錐形邊緣表面，且該等邊緣表面之傾斜角度介於約30度至約80度之範圍內。
電阻接觸161及165僅介入半導體條帶151與資料線171之間及半導體條帶151之汲電極175與凸起物154之間，以減少其中間的接觸電阻。半導體條帶151部分地暴露於源電極173與汲電極175之間的地方及其他未覆蓋有資料線171及汲電極175的地方。雖然半導體條帶151之大部分窄於資料線171，但半導體條帶151之寬度於接近半導體條帶151與閘極線121之相交處變寬，以防止資料線171斷開，如上文所述。
濾色器230R、230G及230B形成於資料線171、汲電極175及儲存電容器導體177上係該實施例之一顯著特徵。濾色器230R、230G及230B係沿由資料線171分隔之像素行形成。紅色、綠色、藍色濾色器230R、230G及230B依序被照亮或激勵。
濾色器230R、230G及230B不形成於連接至外部電路之閘極線121及資料線171之端部上。兩個毗鄰之濾色器230R、230G及230B彼此重疊於資料線171上。因此，重疊之濾色器230R、230G及230B可避免會於像素區域周圍發生之光洩漏。所有紅色、綠色、藍色濾色器230R、230G及230B皆可以彼此重疊之形式設置於資料線171上。
第一中間層絕緣層801形成於濾色器230R、230G及230B下方以防止濾色器230R、230G及230B之色素滲入半導體凸起物154內。第二中間層絕緣層802形成於濾色器230R、230G及230B上以防止濾色器230R、230G及230B之色素滲入一液晶層(未顯示)中。
中間層絕緣層801及802可由具有低介電常數之絕緣材料(例如a－Si：C：O、a－Si：O：F或SiNx)製成。
如上所述，當濾色器230R、230G及230B形成於薄膜電晶體陣列面板上且互相重疊於資料線171上時，對置之面板可僅具有一共用電極。因此TFT面板與相對置面板之裝配容易，且孔徑比增大。
於第二中間層絕緣層802中，形成複數個分別暴露出汲電極175、儲存電容器導體177及資料線171之端部的接觸孔185、187及182。
由IZO或ITO製成之複數個像素電極190及複數個接觸輔助件82形成於鈍化層180上。
由於像素電極190係透過接觸孔185及187分別與汲電極175及儲存電容器導體177實體連接及電連接，因而像素電極190自汲電極175接收資料電壓並將其傳輸至儲存電容器導體177。
被施加資料電壓之像素電極190與對置面板之被施加共用電壓之一共用電極(未顯示)共同產生一電場，以重新排列液晶層中之液晶分子。
接觸輔助件82補充資料線171之端部與外部裝置(例如驅動積體電路)之間的黏合性並對其加以保護。由於接觸輔助件82並非必需元件，因而接觸輔助件82係任選。
現在將參考圖15A至圖16B及圖14A及圖14B詳細闡述一製造TFT陣列面板之方法。
參考圖15A及15B，在玻璃絕緣基板110上形成複數個閘極線121，其中複數個閘極線121具有Al或Al合金之下層124p及127p及鉬合金(Mo合金)之上層124q及127q，該鉬合金由鉬(Mo)與鈮(Nb)、釩(V)及鈦(Ti)中至少之一組成。
在閘極線121上依序形成閘極絕緣層140、複數個半導體條帶151、複數個電阻接觸輔助件161及165及複數個資料線171及汲電極175。
然後，塗覆分別含有紅、綠及藍色素之有機光阻劑材料，並藉由光蝕刻製程將其圖案化，以依序形成複數個濾色器230R、230G及230B。此處，在形成濾色器230R、230G及230B之前，先在資料線171及汲電極175上形成一由諸如SiNx或SiO2 等無機絕緣材料製成之第一中間層絕緣層801。第一中間層絕緣層801防止濾色器230R、230G及230B之色素滲入半導體凸起物154內。此時，同時形成暴露汲電極175及儲存電容器導體177之開孔235及237。
參考圖16A至16B，藉由如下方法形成一第二中間層絕緣層802：塗覆具有低介電常數及優良平坦性之有機絕緣膜；或PECVD介電常數低於4.0之低介電絕緣材料，例如a－Si：C：O及a－Si：O：F。
然後，光蝕刻第一及第二中間層絕緣層801及802以形成複數個接觸孔182、185及187。此處，在濾色器230R、230G及230B之開孔235及237中形成暴露汲電極175及儲存電容器導體177之接觸孔185及187。
最後，如圖14B中所示，藉由濺鍍及光蝕刻一IZO層或ITO層形成複數個像素電極190及複數個接觸輔助件82。像素電極190透過接觸孔185及187連接至汲電極175及儲存電容器導體177中。
該實施例顯示皆具有一含Mo層及含Al層之閘極線121及資料線171。然而，亦可僅閘極線121與資料線171其中之一具有多個層。
[實施例4]
現將闡述本發明另一實施例之主動矩陣式有機發光顯示器(AM－OLED)所用TFT面板。
圖17係本發明另一實施例之LCD所用TFT陣列面板之佈置圖。圖18及19分別係沿XVIII－XVIII'線及XIX－XIX'線截取的圖17所示TFT陣列面板之剖面圖。圖20及21分別係沿XX－XX'線及XXI－XXI'線截取的圖17所示TFT陣列面板之剖面圖。
複數個閘極導體形成於諸如透明玻璃之絕緣基板110上，該複數個閘極導體包括複數個閘極線121，該複數個閘極線121又包括複數個第一閘電極124a及複數個第二閘電極124b。
用於傳輸閘極信號之閘極線121大體上沿橫向延伸且彼此間隔開。第一閘電極124a向上凸出。閘極線121可延伸連接至整合於基板110上之驅動電路(未顯示)，或可具有一具有大區域之端部，以用於連接安裝於基板110上或可附裝至基板110之裝置(諸如撓性印刷電路薄膜(未顯示))上的另一層或外部驅動電路。
第二閘電極124b之每一個皆與閘極線121分離開，並包括一在兩個毗鄰閘極線121之間大體上沿橫向方向延伸的儲存電極133。
閘極線121，第一閘電極124a和第二閘電極124b及儲存電極133具有下層124ap及124bp與上層124aq及124bq。下層124ap及124bp皆由鋁或諸如鋁－釹(Al－Nd)等鋁合金製成。上層124aq及124bq由鉬合金(Mo合金：Mo－Nb、Mo－V、Mo－Ti)製成，該鉬合金係由鉬(Mo)與鈮(Nb)、釩(V)及鈦(Ti)中至少之一組成。
Mo合金之上層124aq及124bq可包括0.1%至10%之添加劑Nb、V及Ti。較佳之情形係，上層124aq及124bq包括3%至8%之添加劑。當添加劑之含量增加時，上層124aq及124bq對其他層之黏合性及耐化學性皆得以改良，但上層124aq及124bq之電阻率增加。因此，添加劑之含量具有上述較佳範圍。
此外，閘極導體121及124b之橫向側面相對於基板110之一表面傾斜，且其傾斜角度度介於約30度至80度之範圍內。
較佳由氮化矽(SiNx)構成之閘極絕緣層140形成於閘極導體121及124b上。
較佳由氫化非晶矽(縮寫為「a－Si」)製成之複數個半導體條帶151及島154b形成於閘極絕緣層140上。每一半導體條帶151皆大體上沿縱向延伸且具有複數個向外朝第一閘電極124a分支之凸起物154a。每一半導體島154b皆與一第二閘電極124b相交，並包括一與第二閘電極124b之儲存電極133重疊之部分157。
複數個電阻接觸條帶161及島163b、165a及165b形成於半導體條帶151及島154b上，電阻接觸條帶161及島163b、165a及165b較佳由矽化物或諸如磷等經n型雜質重摻雜之n＋氫化a－Si製成。每一電阻接觸條帶161皆具有複數個凸起物163a，且凸起物163a與電阻接觸島165a成對地位於半導體條帶151之凸起物154a上。電阻接觸島163b及165b成對地位於半導體島154b上。
半導體條帶151及島154b及電阻接觸件161、163b、165a及165b之橫向側面均相對於該基板之一表面傾斜，且其傾斜角度較佳介於約30至80度之間的範圍內。
複數個資料導體形成於電阻接觸件161、163b、165a和165b及閘極絕緣層140上，其中該複數個資料導體包括複數個資料線171、複數個電壓傳輸線172、及複數個第一及第二汲電極175a及175b。
用於傳輸資料信號之資料線171大體上沿縱向延伸並與閘線121相交。每一資料線171皆包括複數個第一源電極173a及一端部，該端部具有用於接觸另一個層或一外部裝置之大區域。資料線171可直接連接至一可整合至基板110上之用於產生閘信號的資料驅動電路。
用於傳輸驅動電壓之電壓傳輸線172大體上沿縱向延伸並與閘線121相交。每一電壓傳輸線172包括複數個第二源電極173b。電壓傳輸線172可互相連接。電壓傳輸線172重疊半導體島154b之儲存區域157。
第一及第二汲電極175a及175b與資料線171及電壓傳輸線172分離開並彼此分離開。每一對第一源電極173a及第一汲電極175a皆相對於一第一閘電極124a彼此相對置，且每一對第二源電極173b及第二汲電極175b皆相對於一第二閘電極124b彼此相對置。
一第一閘電極124a、一第一源電極173a及一汲電極175a與一半導體條帶151之凸起物154a一起形成一具有一溝道之切換TFT，該溝道形成於設置於第一源電極173a與第一汲電極175a之間的凸起物154a中。同時，一第二閘電極124b、一第二源電極173b及一第二汲電極175b與一半導體島154b一起形成一驅動TFT，該驅動TFT具有一形成於半導體島154b內且設置於第二源電極173b與第二汲電極175b之間的溝道。
資料導體171、172、175a及175b較佳地具有：第一層171p、172p、175ap及175bp；第二層171q、172q、175aq及175bq；及第三層171r、172r、175ar及175br。第一層171p、172p、175ap及175bp與第三層171r、172r、175ar及175br分別設置於第二層171q、172q、175aq及175bq之下側及上側。第一層171p、172p、175ap及175bp與第三層171r、172r、175ar及175b皆由鉬合金(Mo合金)製成，該鉬合金係由鉬(Mo)與鈮(Nb)、釩(V)及鈦(Ti)中至少之一組成。此處，由Mo合金製成之第一層171p、172p、175ap和175bp及第三層171r、172r、175ar和175br可包括0.1%至10%之添加劑Nb、V及Ti。較佳之情形係，第一層171p、172p、175ap及175bp與第三層171r、172r、175ar及175br包括3%至8%之添加劑。當添加劑之含量增加時，第一層171p、172p、175ap及175bp與第三層171r、172r、175ar及175br對其他層之黏合性及耐化學性均得到改良，但第一層171p、172p、175ap及175bp與第三層171r、172r、175ar及175br之電阻率增加。因此，添加劑之含量具有上述較佳範圍。
含有預定量之Nb、V或Ti(其與Mo形成同晶固溶體)的Mo合金具有較Mo自身更佳之耐化學性(慢蝕刻速度)並與Al或Al合金之下層具有較小之耐化學性差。由於減小了第一層171p、172p、175ap及175bp和第三層171r、172r、175ar及175br與第二層171q、172q、175aq及175bq之間的耐化學性差，因而避免了可能於蝕刻製程中發生的底切、懸垂及缺口。
如同閘極導體121及124b，資料導體171、172、175a及175b皆具有相對於基板110之表面橫向傾斜的側面，且其傾斜角度介於約30度至約80度之範圍內。
電阻接觸件161、163b、165b及165b僅介於下伏半導體條帶151及島154b與其上的資料半導體171、172、175a及175b之間，並減小兩者之間的接觸電阻。半導體條帶151包括複數個未覆蓋有資料導體171、172、175a及175b之暴露部分。
雖然半導體條帶151之大部分窄於資料線171，但半導體條帶151之寬度於接近半導體條帶151與閘極線121之相交處變寬以防資料線171斷開，如上文所述。
鈍化層180形成於資料導體171、172、175a和175b及半導體條帶151和島154b之暴露部分上。鈍化層180較佳由以下材料製成：無機材料，例如氮化矽或氧化矽；具有良好平坦性之光敏有機材料；介電常數低於4.0之低介電絕緣材料，例如藉由電漿增強化學氣體沉積(PECVD)形成之a－Si：C：O及a－Si：O：F。鈍化層180可包括一下無機絕緣體薄膜及一上有機絕緣體薄膜。
鈍化層180具有複數個分別暴露一第一汲電極175a、一第二閘電極124b、第二汲電極175b及閘極線121和資料線171之端部125和179之接觸孔185、183、181、182和189。
接觸孔182及189暴露閘極線121與資料線171之端部125及179以將其與外部驅動電路連接。各向異性導體體薄膜設置於外部驅動電路之輸出端子與端部125及175之間以幫助電連接及實體黏合。然而，當驅動電路直接製造於基板110上時，不形成接觸孔。當閘驅動電路直接製造於模板110上且資料驅動電路作為單獨之晶片形成時，僅形成暴露資料線171之端部179的接觸孔189。
複數個像素電極901、複數個連接構件902及複數個接觸輔助件906及908形成於鈍化層180上。
像素電極901透過接觸孔185連接至第二汲電極175b。連接構件902透過接觸孔181及183連接第一汲電極175a與第二閘電極124b。接觸輔助件906及908分別透過接觸孔182及189連接至閘極線121與資料線171之端部906及908。
像素電極901、連接構件902及接觸輔助件906及908由諸如ITO或IZO等透明導體製成。
隔離物803、輔助電極272、複數個發光構件70及共用電極270形成於鈍化層180及像素電極901上。
隔離物803由有機或無機絕緣材料製成並形成數個有機發光單元框。隔離物803沿像素電極901之邊界形成並界定一用於填充有機發光材料之空間。
發光構件70設置於像素電極901上並被隔離物803所圍繞。發光構件70由發射紅色、綠色或藍色光的發光材料製成。紅色、綠色及藍色發光構件70係依序並重複放置。
輔助電極272具有大體上與隔離物803相同之平面圖案。輔助電極272具有與共用電極270接觸以減小共用電極270之電阻率。
共用電極270形成於隔離物803、輔助電極272及發光構件70上。共用電極270由具有低電阻率之金屬(例如鋁)製成。該實施例顯示一背部發光OLED。然而，當考量前面發光OLED或雙面發光OLED時，共用電極270係由諸如ITO或IZO等透明導體製成。
現在將參考圖22至33B及圖17－21詳細闡述圖17－21中所示本發明一實施例之TFT陣列面板之製造方法。
圖22、24、26、28、30、32及34係圖17至圖21所示TFT陣列面板於本發明一實施例之製造方法之中間步驟中的佈置圖；圖23A、23B及23C係沿XXIIIa－XXIIIa'、XXIIIb－XXIIIb'及XXIIIc－XXIIIc'線截取的圖22中所示TFT陣列面板之剖面圖。圖25A、25B及25C係沿XXVa－XXVa'、XXVb－XXVb'及XXVc－XXVc'線截取的圖24中所示TFT陣列面板之剖面圖。圖27A、27B、27C及27D係沿XXVIIa－XXVIIa'、XXVIIb－XXVIIb'及XXVIIc－XXVIIc'及XXVIId－XXVIId'線截取的圖26中所示TFT陣列面板之剖面圖。圖29A、29B、29C及29D係沿XXIXa－XXIXa'、XXIXb－XXIXb'、XXIXc－XXIXc'及XXIXd－XXIXd'線截取的圖28中所示TFT陣列面板之剖面圖。圖31A、31B、31C及31D係沿XXXIa－XXXIa',XXXIb－XXXIb',XXXIc－XXXIc'及XXXId－XXXId'線截取的圖30中所示TFT陣列面板之剖面圖。圖33A及33B係沿XXXIIIa－XXXIIIa'及XXXIIIb－XXXIIIb'線截取的圖32中所示TFT陣列面板之剖面圖。
首先，如圖22至23C中所示，在一基板上沉積一閘極金屬層。藉由Co濺鍍沉積該金屬層。在用於Co濺鍍之同一濺鍍室中安裝兩個靶子。一個靶子由Al或Al－Nd製成。另一靶子由鉬合金(Mo合金)製成，該鉬合金由鉬(Mo)與鈮(Nb)、釩(V)及鈦(Ti)中至少之一組成。此處，Al－Nd靶子較佳地包含有2%之Nd。Mo合金靶子可包括0.1%至10%之添加劑Nb、V及Ti，且較佳地包括3%至8%之添加劑。當添加劑之量增加時，對其他層之黏合性及耐化學性得以改良，但電阻率增加。因此，添加劑之含量具有上述較佳範圍。
以如下方式實施Co濺鍍製程。
首先，向Al(或Al－Nd)靶子施加電，同時不向Mo合金靶子施加電以沉積一Al(或Al－Nd)之下層。該下層之厚度較佳地係2,500。
然後，將電切換施加至Mo合金靶子而不施加至Al(或Al－Nd)靶子以沉積一上層。
同時蝕刻上層及下層以形成複數個閘極線121，該等閘極線121具有複數個第一閘電極124a、複數個第二電極124b及儲存電極133。此處，較佳地使用一種含有磷酸、硝酸、醋酸及去離子水之蝕刻劑蝕刻上層及下層。具體而言，該蝕刻劑可包括63%至70%之磷酸、4%至8%之硝酸、8%至11%之醋酸及剩餘量之去離子水。該蝕刻劑可多包含約4%至8%之醋酸。
參考圖24－25B，在依序沉積閘極絕緣層140、本質a－Si層及非本質a－Si層之後，光蝕刻非本質a－Si層及本質a－Si層以在閘極絕緣層140上形成複數個非本質半導體條帶164及複數個本質半導體條帶151及包括凸起物154a的島154b。閘極絕緣層140較佳地由厚度為約2,000至約5,000之氮化矽構成，且沉積溫度較佳地介於約250℃至約500℃之範圍內。
參考圖26－27D，藉由Co濺鍍在非本質半導體條帶164上依序沉積一第一Mo合金層、一第二Al(或Al合金)層及一第三Mo合金層。該第一及第三層皆由鉬(Mo)合金(Mo合金)製成，該鉬合金由鉬與鈮(Nb)、釩(V)及鈦(Ti)中至少之一組成。使用一光阻劑(未顯示)蝕刻該三個層以形成複數個資料導體，該複數個資料導體包括：複數個包括第一源電極173a之資料線171、複數個包括第二源電極173b之電壓傳輸線172、及複數個第一汲電極175a及第二汲電極175b。
在去除光阻劑之前或之後，藉由蝕刻去除非本質半導體條帶164之未覆蓋有資料導體171、172、175a及175b之部分以完成複數個電阻接觸條帶161(該等電阻接觸條帶161包括凸起物163a及複數個電阻接觸島163b、165a及165b)，並暴露出本質半導體條帶151及島154b之部分。
隨後可實施一氧電漿處理，以穩定半導體條帶151之暴露表面。
參考圖28－29D，沉積一鈍化層180並將其圖案化，以形成複數個暴露第一汲電極175a及第二汲電極175b、第二閘電極124b及資料線171之端部179的接觸孔189、185、183、181及182。
參考圖31A－32D，藉助ITO或IZO在鈍化層180上製成複數個像素電極901、複數個連接構件902及接觸輔助件906及908。
參考圖32－36，藉由使用一單一微影蝕刻步驟形成隔離物803及輔助電極272。
最後，於遮蔽之後，藉由沉積或噴墨印刷在該等開孔中形成複數個較佳包括多個層之有機發光構件70，隨後如圖22－24中所示形成共用電極270。
該實施例顯示皆具有一含Mo層及一含Al層之閘極線121及資料線171。然而，亦可僅閘極線121與資料線171其中之一具有多個層。
根據本發明實施例之TFT陣列面板具有多個包括一含AL金屬下層及一鉬合金(Mo合金)上層的信號線，該鉬合金係由鉬(Mo)與鈮(Nb)、釩(V)及鈦(Ti)中至少之一組成。因此，避免了可能於蝕刻製程中發生的底切、懸垂及缺口，並提供具有具有低電阻率及優良接觸特性之信號線的TFT陣列面板。
雖然上文已詳細描述本發明之較佳實施例，但應清楚地瞭解，熟習此項技術者易知可對本文教示的基本發明概念進行多種改變及/或更改，此等變化及/或更改皆仍屬於隨附申請專利範圍所界定的本發明之精神及範疇。
52．．．第三部分
54．．．第一部分
70．．．發光構件
82．．．接觸輔助件(或導向件)
110．．．絕緣基板
121．．．閘極線
124．．．閘電極
121p．．．下層
121q．．．上層
124．．．閘電極
124p．．．下層
124q．．．上層
124a．．．第一閘電極
124b．．．第二閘電極
124ap．．．下層
124aq．．．上層
124bp．．．下層
124bq．．．上層
125．．．資料線之端部
127．．．擴展部分
127p．．．下層
127q．．．上層
131p．．．下層
131q．．．上層
131．．．儲存電極線
133．．．儲存電極
140．．．閘極絕緣層
150．．．本質半導體層
151．．．半導體條帶
154．．．凸起物
154a．．．凸起物
154b．．．島
157．．．儲存電極之部分
160．．．非本質半導體層
161．．．電阻接觸條帶
163．．．凸起物
163a．．．凸起物
163b．．．電阻接觸島
164．．．凸起物
165．．．電阻接觸島
165a．．．電阻接觸島
165b．．．電阻接觸島
171．．．資料線
171r．．．第三層
171q．．．第二層
171p．．．第一層
172．．．電壓傳輸線
172p．．．第一層
172q．．．第二層
172r．．．第三層
173．．．源電極
173a．．．第一源電極
173b．．．第二源電極
174．．．S(源極)/D(汲極)金屬
175．．．汲電極
175a．．．第一汲電極
175ap．．．第一層
175aq．．．第二層
175ar．．．第三層
175b．．．第二汲電極
175bp．．．第一層
175bq．．．第二層
175br．．．第三層
175p．．．第一層
175q．．．第二層
175r．．．第三層
175a．．．第一汲電極
175ap．．．第一層
175aq．．．第二層
175ar．．．第三層
175b．．．第二汲電極
175bp．．．第一層
175bq．．．第二層
175br．．．第三層
177．．．儲存電容器導體
177p．．．第一層
177q．．．第二層
177r．．．第三層
179．．．端部
180．．．鈍化層
181．．．接觸孔
182．．．接觸孔
183．．．接觸孔
185．．．接觸孔
187．．．接觸孔
189．．．接觸孔
190．．．像素電極
230B．．．濾色器
230G．．．濾色器
230R．．．濾色器
235．．．開孔
237．．．開孔
270．．．共用電極
272．．．輔助電極
801．．．第一中間層絕緣層
802．．．第二中間層絕緣層
803．．．隔離物
901．．．像素電極
902．．．連接構件
906．．．接觸輔助件
908．．．接觸輔助件
圖1係用於本發明一實施例之LCD之TFT陣列面板之佈置圖；圖2係沿線II－II截取的圖1所示TFT陣列面板之剖面圖；圖3A、4A、5A及6A係佈置圖，其順序顯示製造用於圖1及圖2實施例所示LCD之TFT陣列面板之一方法之中間步驟；圖3B係沿IIIb－IIIb'線截取的圖3A所示TFT陣列面板之剖面圖；圖4B係於圖3B所示步驟之下一步驟中沿IVb－IVb'線截取的圖4A所示TFT陣列面板之剖面圖；圖5B係於圖4B所示步驟之下一步驟中沿Vb－Vb'線截取的圖5A所示TFT陣列面板之剖面圖；圖6B係於圖5B所示步驟之下一步驟中沿VIb－VIb'線截取的圖6A所示TFT陣列面板之剖面圖；圖7係用於本發明另一實施例之LCD之TFT陣列面板之佈置圖；圖8係沿VIII－VIII'線截取的圖7所示TFT陣列面板之剖面圖；圖9A至13B係圖7及圖8所示TFT陣列面板於本發明一實施例之製造方法之中間步驟中的剖面圖；圖14A係用於本發明另一實施例之LCD之TFT陣列面板之佈置圖；圖14B係沿XIVB－XIVB'線截取的圖14A中所示TFT陣列面板之剖面圖；圖15A至16B係圖14A及圖14B中所示TFT陣列面板於本發明一實施例之製造方法之中間步驟中的剖面圖；圖17係用於本發明另一實施例之LCD之TFT陣列面板之佈置圖；圖18及19分別係沿XVIII－XVIII'線及XIX－XIX'線截取的圖17所示TFT陣列面板之剖面圖；圖20及21分別係沿XX－XX'線及XXI－XXI'線截取的圖17所示TFT陣列面板之剖面圖；圖22、24、26、28、30、32及34係圖17至圖21所示TFT陣列面板於本發明一實施例之製造方法之中間步驟中的佈置圖；圖23A、23B及23C係沿XXIIIa－XXIIIa'、XXIIIb－XXIIIb'及XXIIIc－XXIIIc'線截取的圖22中所示之TFT陣列面板之剖面圖；圖25A、25B及25C係沿XXVa－XXVa'、XXVb－XXVb'及XXVc－XXVc'線截取的圖24中所示TFT陣列面板之剖面圖；圖27A、27B、27C及27D係沿XXVIIa－XXVIIa'、XXVIIb－XXVIIb'及XXVIIc－XXVIIc'及XXVIId－XXVIId'線截取的圖26中所示TFT陣列面板之剖面圖；圖29A、29B、29C及29D係沿XXIXa－XXIXa'、XXIXb－XXIXb'、XXIXc－XXIXc'及XXIXd－XXIXd'線截取的圖28中所示TFT陣列面板之剖面圖；圖31A、31B、31C及31D係沿XXXIa－XXXIa'、XXXIb－XXXIb'、XXXIc－XXXIc'及XXXId－XXXId'線截取的圖30中所示TFT陣列面板之剖面圖；圖33A及33B係沿XXXIIIa－XXXIIIa'及XXXIIIb－XXXIIIb'線截取的圖32中所示TFT陣列面板之剖面圖；圖35及36係沿XXXV－XXXV'及XXXVI－XXXVI'線截取的圖34中所示TFT陣列面板之剖面圖；圖37係一顯示電阻率隨Mo－Nb之沉積壓力之變化曲線圖；圖38係一顯示電阻率隨所包含Nb量之變化曲線圖；圖39係一顯示Mo、Mo－Nb、Al及Al－Nd之蝕刻速度的表格；圖40(a)及40(b)係顯示Mo/Al/Mo之薄膜之蝕刻輪廓的掃描電子顯微鏡(SEM)圖片；圖41(a)及41(b)顯示Mo－Nb/Al/Mo之薄膜之蝕刻輪廓。
82．．．接觸輔助件(或導向件)
110．．．絕緣基板
124．．．閘電極
124p．．．下層
124q．．．上層
127．．．擴展部分
127p．．．下層
127q．．．上層
140．．．閘極絕緣層
154．．．凸起物
163．．．凸起物
165．．．電阻接觸島
171．．．資料線
171r．．．第三層
171q．．．第二層
171p．．．第一層
173．．．源電極
175．．．汲電極
175p．．．第一層
175q．．．第二層
175r．．．第三層
177．．．儲存電容器導體
177p．．．第一層
177q．．．第二層
177r．．．第三層
180．．．鈍化層
182．．．接觸孔
185．．．接觸孔
187．．．接觸孔
190．．．像素電極

Claims (31)

  1. 一種薄膜電晶體陣列面板，其包括：一絕緣基板；一形成於該絕緣基板上並具有一含鋁(Al)金屬之第一層及一Mo合金之第二層之一閘極線，該Mo合金包括個(Mo)與鈮(Nb)、釩(V)及鈦(Ti)中至少之一，該閘極線具有一閘電極；一形成於該閘極線上之閘極絕緣層；一形成於該閘極絕緣層上之半導體；一形成於該閘極絕緣層及該半導體上之資料線，該資料線具有一源電極；一形成於該閘極絕緣層及該半導體上之汲電極，該汲電極以一預定間隙面向該源電極；一形成於該資料線及該汲電極上之鈍化層，該鈍化層具有一接觸孔；及一形成於該鈍化層上並透過該接觸孔連接至該汲電極之像素電極，其中該資料線及該汲電極具有一含Mo金屬之第三層、一含Al金屬之第四層、及一含Mo金屬之第五層，且該第三層及該第五層之至少一者包含一Mo合金，該Mo合金包括鉬(Mo)與鈮(Nb)、釩(V)及鈦(Ti)中至少之一。
  2. 如請求項1之薄膜電晶體陣列面板，其中該第一層包括Al-Nd。
  3. 如請求項1之薄膜電晶體陣列面板，其中該Mo合金包括 0.1%至10%之添加劑Nb、V及Ti。
  4. 如請求項3之薄膜電晶體陣列面板，其中該鉬合金包括3%至8%之添加劑Nb、V及Ti。
  5. 一種薄膜晶體管陣列面板，其包括：一絕緣基板；一形成於該閘極絕緣基板上並具有一閘電極之閘極線；一形成於該閘極線上之閘極絕緣層；一形成於該閘極絕緣層上之半導體；一形成於該閘極絕緣層及該半導體上之資料線，該資料線具有一源電極；一形成於該閘極絕緣層及該半導體上之汲電極，該汲電極以一預定間隙面向該源電極；一形成於該資料線及該汲電極上之鈍化層，該鈍化層具有一接觸孔；及一形成於該鈍化層上並透過該接觸孔連接至該汲電極之像素電極，其中該資料線及該汲電極具有一含Mo金屬之第一層、一含Al金屬之第二層及一含Mo金屬之第三層，且該第一層及該第三層中至少之一包括一Mo合金，該Mo合金包括鉬(Mo)與鈮(Nb)、釩(V)及鈦(Ti)中至少之一。
  6. 如請求項5之薄膜電晶體陣列面板，其中該閘極線包括一含Al金屬。
  7. 如請求項6之薄膜電晶體陣列面板，其中該閘極線包括 Al-Nd。
  8. 如請求項5之薄膜電晶體陣列面板，其中該Mo合金包括0.1%至10%之添加劑Nb、V及Ti。
  9. 如請求項8之薄膜電晶體陣列面板，其中該Mo合金包括3%至8%之添加劑Nb、V及Ti。
  10. 如請求項6之薄膜電晶體陣列面板，其中該像素電極包括氧化銦錫(ITO)及銦鋅氧化物(IZO)其中之一。
  11. 如請求項5之薄膜電晶體陣列面板，其進一步包括一形成於該像素電極下方之濾色器。
  12. 一種製造一薄膜電晶體陣列面板之方法，其包括：在一絕緣基板上形成一閘極線，該閘極線具有一含鋁(Al)金屬之第一層及一Mo合金之第二層，該Mo合金包括鉬(Mo)，與鈮(Nb)、釩(V)及鈦(Ti)中至少之一，該閘極線具有一閘電極；依序在該閘極線上沉積一閘極絕緣層、一半導體層及一電阻接觸層；圖案化該半導體層及該電阻接觸層；在該閘極絕緣層及該電阻接觸層上形成一汲電極及一具有一源電極之資料線，該汲電極以一預定間隙面向該源電極；形成一鈍化層，其具有一暴露該資料線上之該源電極及該汲電極之接觸孔；及形成一透穿過該鈍化層上之該接觸孔連接至該汲電極的像素電極， 其中該資料線及該汲電極具有一含Mo金屬之第三層、一含Al金屬之第四層、及一含Mo金屬之第五層，且該第三層及該第五層之至少一者包含一Mo合金，該Mo合金包括鉬(Mo)與鈮(Nb)、釩(V)及鈦(Ti)中至少之一。
  13. 如請求項12之方法，藉由使用一包括磷酸、硝酸及醋酸之蝕刻劑圖案化該閘極線及該資料線中至少之一。
  14. 如請求項12之方法，其中藉由一使用一光阻劑圖案之光蝕刻製程形成該資料線及該半導體層，該光阻劑圖案具有一第一部分、一厚於該第一部分之第二部分及一薄於該第一部分之第三部分。
  15. 如請求項14之方法，其中該第一部分被置於該源電極與該汲電極之間，且該第二部分被置於該資料線及該汲電極上。
  16. 如請求項12之方法，其進一步包括：在形成該鈍化層之前形成至少一個濾色器。
  17. 一種製造一薄膜電晶體陣列面板之方法，其包括：在一絕緣基板上形成一閘極線；依序在該閘極線上沉積一閘極絕緣層、一半導體層及一電阻接觸層；圖案化該半導體層及該電阻接觸層；在該閘極絕緣層及該電阻接觸層上形成一汲電極及一具有一源電極之資料線，該資料線及該汲電極具有一含Mo金屬之第一層、一含Al合金之第二層及一含鉬金屬之第三層，該第一層及該第三層中至少之一包括一Mo合 金，該Mo合金包括鉬(Mo)與鈮(Nb)、釩(V)及鈦(Ti)中至少之一；形成一鈍化層，其具有一暴露該資料線上該源電極及該汲電極之接觸孔；及形成一透穿過該鈍化層上之該接觸孔連接至該汲電極的像素電極。
  18. 如請求項17之方法，藉由使用一包括磷酸、硝酸及醋酸之蝕刻劑圖案化該閘極線及該資料線中至少之一。
  19. 如請求項17之方法，其中藉由一使用一光阻劑圖案之光蝕刻製程形成該資料線及該半導體層，該光阻劑圖案具有一第一部分、一厚於該第一部分之第二部分及一薄於該第一部分之第三部分。
  20. 如請求項19之方法，其中該第一部分被置於該源電極與該汲電極之間，且該第二部分被置於該資料線及該汲電極上。
  21. 如請求項17之方法，在形成該鈍化層之前形成至少一個濾色器。
  22. 一種液晶顯示器，其包括：一薄膜電晶體陣列面板，其包括：一閘極絕緣基板；一形成於該閘極絕緣基板上並具有一閘電極之閘極線；一形成於該閘極線上之閘極絕緣層；一形成於該閘極絕緣層上之半導體； 一形成於該閘極絕緣層及該半導體上之資料線，該資料線具有一源電極；一形成於該閘極絕緣層及該半導體上之汲電極，該汲電極以一預定間隙面向該源電極；一形成於該資料線及該汲電極上之鈍化層，該鈍化層具有一接觸孔；及一形成於該鈍化層上並透過該接觸孔連接至該汲電極之像素電極，其中該資料線及該汲電極具有一含Mo金屬之第一層、一含Al金屬之第二層及一含Mo金屬之第三層，及其中該第一層及該第三層中至少之一包括一Mo合金，該Mo合金包括鉬(Mo)與鈮(Nb)、釩(V)及鈦(Ti)中至少之一；一面向該薄膜電晶體陣列面板並具有一共用電極之濾色器面板；及一位於該薄膜電晶體陣列面板與該濾色器面板之間的液晶層。
  23. 如請求項22之液晶顯示器，其中該閘極線包括鋁。
  24. 如請求項23之液晶顯示器，其中該閘極線包括Al-Nd。
  25. 如請求項22之液晶顯示器，其中該Mo合金包括0.1%至10%之添加劑Nb、V及Ti。
  26. 如請求項25之液晶顯示器，其中該Mo合金包括3%至8%之添加劑Nb、V及Ti。
  27. 一種有機發光顯示器，其包括： 分別包括第一及第二本質部分並包括非晶矽及多晶矽中至少之一的第一及第二半導體構件；複數個閘極導體，其包括一包括一重疊該第一本質部分的第一閘電極及一重疊該第二本質部分的第二閘電極；一位於該第一及該第二半導體構件與該等閘極導體之間的閘極絕緣層；複數個資料導體，其包括：一具有一連接至該第一半導體構件之第一源電極之資料線；一相對於該第一本質部分對置於該第一源電極並連接至該第一半導體構件的第一汲電極；一包括一連接至該第二半導體構件之第二源電極的電壓傳輸線；及一相對於該第二本質部分對置於該第二源電極並連接至該第二半導體構件的第二汲電極；一連接至該第二汲電極之像素電極；一具有一暴露該像素電極之一預定部分之開孔的隔離物；一形成於該隔離物上並具有一大體相似於該隔離物之平面形狀的輔助電極；一形成於該像素電極上並大體沉積於該隔離物開孔內的有機發光構件；及一形成於該有機發光構件及該輔助電極上之共用電極，其中該等資料導體具有一含Mo金屬之第一層、一含Al 合金之第二層及一含鉬金屬之第三層，且該第一層及第三層中至少之一包括一Mo合金，該Mo合金包括鉬(Mo)與鈮(Nb)、釩(V)及鈦(Ti)中至少之一。
  28. 如請求項27之有機發光顯示器，其中該等閘極導體包括一含Al金屬。
  29. 如請求項28之有機發光顯示器，其中該等閘極導體包括Al-Nd。
  30. 如請求項27之有機發光顯示器，其中該Mo合金包括0.1%至10%之添加劑Nb、V及Ti。
  31. 如請求項30之有機發光顯示器，其中該Mo合金包括3%至8%之添加劑Nb、V及Ti。
TW094123767A 2004-09-08 2005-07-13 薄膜電晶體陣列面板及其製造之方法 TWI404212B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040071612A KR101061850B1 (ko) 2004-09-08 2004-09-08 박막 트랜지스터 표시판 및 그 제조방법

Publications (2)

Publication Number Publication Date
TW200614514A TW200614514A (en) 2006-05-01
TWI404212B true TWI404212B (zh) 2013-08-01

Family

ID=36159673

Family Applications (1)

Application Number Title Priority Date Filing Date
TW094123767A TWI404212B (zh) 2004-09-08 2005-07-13 薄膜電晶體陣列面板及其製造之方法

Country Status (5)

Country Link
US (3) US7301170B2 (zh)
JP (1) JP5240964B2 (zh)
KR (1) KR101061850B1 (zh)
CN (2) CN1761049B (zh)
TW (1) TWI404212B (zh)

Families Citing this family (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100935670B1 (ko) * 2003-04-04 2010-01-07 삼성전자주식회사 액정표시장치, 박막 트랜지스터 표시판 및 그의 제조 방법
KR20060042425A (ko) * 2004-11-09 2006-05-15 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
TWI326379B (en) * 2005-09-20 2010-06-21 Au Optronics Corp A double-sided liquid crystal display
US7837929B2 (en) * 2005-10-20 2010-11-23 H.C. Starck Inc. Methods of making molybdenum titanium sputtering plates and targets
KR20070075808A (ko) * 2006-01-16 2007-07-24 삼성전자주식회사 표시 기판의 제조 방법 및 이를 이용하여 제조한 표시 기판
TWI282467B (en) * 2006-04-07 2007-06-11 Innolux Display Corp Liquid crystal panel
KR101240652B1 (ko) * 2006-04-24 2013-03-08 삼성디스플레이 주식회사 표시 장치용 박막 트랜지스터 표시판 및 그 제조 방법
JP5000650B2 (ja) * 2006-06-30 2012-08-15 シャープ株式会社 Ｔｆｔ基板およびそれを備える表示パネルならびに表示装置、ｔｆｔ基板の製造方法
US20080032431A1 (en) * 2006-08-03 2008-02-07 Tpo Displays Corp. Method for fabricating a system for displaying images
JP2008098611A (ja) * 2006-09-15 2008-04-24 Kobe Steel Ltd 表示装置
TWI319610B (en) * 2006-12-29 2010-01-11 Winbond Electronics Corp Method of manufacturing openings and via openings
KR101373735B1 (ko) 2007-02-22 2014-03-14 삼성디스플레이 주식회사 신호선의 제조 방법, 박막 트랜지스터 표시판 및 그의 제조방법
KR101319334B1 (ko) * 2007-03-20 2013-10-16 엘지디스플레이 주식회사 액정표시패널 및 그의 제조방법
US8786793B2 (en) * 2007-07-27 2014-07-22 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
JP4506810B2 (ja) * 2007-10-19 2010-07-21 ソニー株式会社 表示装置
KR101490480B1 (ko) * 2008-07-07 2015-02-06 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조 방법
KR101570347B1 (ko) * 2008-11-25 2015-11-20 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
WO2011027701A1 (en) * 2009-09-04 2011-03-10 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and method for manufacturing the same
WO2011027676A1 (en) 2009-09-04 2011-03-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR101623956B1 (ko) * 2010-01-15 2016-05-24 삼성전자주식회사 트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자
KR101702106B1 (ko) * 2010-03-17 2017-02-03 삼성디스플레이 주식회사 전기 습윤 표시 장치
US8890187B2 (en) * 2010-04-16 2014-11-18 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device with an insulating partition
US8449817B2 (en) 2010-06-30 2013-05-28 H.C. Stark, Inc. Molybdenum-containing targets comprising three metal elements
US8449818B2 (en) 2010-06-30 2013-05-28 H. C. Starck, Inc. Molybdenum containing targets
KR101764902B1 (ko) * 2010-12-06 2017-08-14 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조방법
CN103562432B (zh) 2011-05-10 2015-08-26 H·C·施塔克公司 多段溅射靶及其相关的方法和物品
CN102636927B (zh) * 2011-12-23 2015-07-29 京东方科技集团股份有限公司 阵列基板及其制造方法
JP6033071B2 (ja) 2011-12-23 2016-11-30 株式会社半導体エネルギー研究所 半導体装置
US20130240995A1 (en) * 2012-03-19 2013-09-19 Shenzhen China Star Optoelectronics Technology Co., Ltd Thin-film transistor array substrate and manufacturing method thereof
US9334565B2 (en) 2012-05-09 2016-05-10 H.C. Starck Inc. Multi-block sputtering target with interface portions and associated methods and articles
KR101444777B1 (ko) * 2012-08-10 2014-09-26 엘지디스플레이 주식회사 유기발광다이오드 표시소자 및 그 제조방법
WO2014038482A1 (ja) * 2012-09-05 2014-03-13 シャープ株式会社 半導体装置およびその製造方法
KR102094841B1 (ko) * 2013-05-16 2020-03-31 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
CN103745980B (zh) * 2014-01-28 2017-02-15 昆山龙腾光电有限公司 薄膜晶体管阵列基板及其制作方法及液晶显示装置
US10175518B2 (en) * 2014-07-30 2019-01-08 Sharp Kabushiki Kaisha Method for manufacturing display device including a wiring layer of a molybdenum-based material
KR20160017795A (ko) 2014-08-05 2016-02-17 삼성디스플레이 주식회사 박막 트랜지스터 기판, 이의 제조 방법, 및 박막 트랜지스터 기판을 포함하는 표시 장치
KR102193886B1 (ko) * 2014-11-12 2020-12-23 엘지디스플레이 주식회사 고 개구율 유기발광 다이오드 표시장치 및 그 제조 방법
KR102352182B1 (ko) * 2015-01-23 2022-01-17 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
CN105655391B (zh) * 2016-01-28 2018-10-26 武汉华星光电技术有限公司 Tft阵列基板及其制作方法
KR102503705B1 (ko) * 2016-05-19 2023-02-24 삼성디스플레이 주식회사 표시 기판
TWI662327B (zh) * 2018-02-09 2019-06-11 友達光電股份有限公司 顯示面板
KR102502646B1 (ko) * 2018-06-27 2023-02-24 삼성디스플레이 주식회사 표시패널 및 그 제조방법
KR20200042971A (ko) * 2018-10-16 2020-04-27 삼성디스플레이 주식회사 표시패널 및 그 제조방법
CN109545689B (zh) * 2018-12-03 2021-05-25 惠科股份有限公司 主动开关及其制作方法、显示装置
CN109616510B (zh) 2018-12-03 2020-04-14 惠科股份有限公司 薄膜晶体管结构及其制作方法、显示装置
CN112259558B (zh) * 2020-10-15 2022-12-06 Tcl华星光电技术有限公司 阵列基板及其制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020048861A1 (en) * 1997-08-26 2002-04-25 Lg Electronics Inc. Thin-film transistor and method of making same
US20040061816A1 (en) * 2002-03-26 2004-04-01 Hitoshi Tsuchiya Liquid crystal display and electronic apparatus

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA1327358C (en) 1987-11-17 1994-03-01 Morio Fujiu Fluoro cytidine derivatives
JP2673460B2 (ja) 1990-02-26 1997-11-05 キヤノン株式会社 液晶表示素子
MX9301943A (es) 1992-04-02 1994-08-31 Smithkline Beecham Corp Compuestos.
JPH0926598A (ja) 1995-07-10 1997-01-28 Hitachi Ltd アクティブマトリクス型液晶ディスプレイ装置
US5831694A (en) 1995-06-14 1998-11-03 Hitachi, Ltd. TFT panel for high resolution- and large size- liquid crystal display
EP0775931B1 (en) * 1995-11-21 2005-10-05 Samsung Electronics Co., Ltd. Method of manufacturing a liquid crystal display
TW409194B (en) * 1995-11-28 2000-10-21 Sharp Kk Active matrix substrate and liquid crystal display apparatus and method for producing the same
KR100248123B1 (ko) * 1997-03-04 2000-03-15 구본준 박막트랜지스터및그의제조방법
ATE254778T1 (de) * 1997-09-05 2003-12-15 Sun Microsystems Inc Nachschlagtabelle und verfahren zur datenspeicherung darin
JP4493741B2 (ja) * 1998-09-04 2010-06-30 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR100318369B1 (ko) 1998-12-17 2002-08-28 엘지.필립스 엘시디 주식회사 전극형성방법
US6287899B1 (en) * 1998-12-31 2001-09-11 Samsung Electronics Co., Ltd. Thin film transistor array panels for a liquid crystal display and a method for manufacturing the same
JP2000284326A (ja) 1999-03-30 2000-10-13 Hitachi Ltd 液晶表示装置とその製造方法
JP2000314897A (ja) 1999-05-06 2000-11-14 Hitachi Ltd 液晶表示装置
US6380559B1 (en) * 1999-06-03 2002-04-30 Samsung Electronics Co., Ltd. Thin film transistor array substrate for a liquid crystal display
KR100733876B1 (ko) 2000-01-04 2007-07-02 엘지.필립스 엘시디 주식회사 액정표시장치 및 그의 제조방법
JP3785900B2 (ja) * 2000-04-28 2006-06-14 株式会社日立製作所 液晶表示装置とその製造方法
KR20020039736A (ko) 2000-11-22 2002-05-30 박종섭 액정 표시소자 및 그 제조 방법
JP3859119B2 (ja) 2000-12-22 2006-12-20 日立金属株式会社 電子部品用薄膜配線
JP2002324808A (ja) * 2001-01-19 2002-11-08 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2002322528A (ja) * 2001-04-24 2002-11-08 Mitsubishi Chemicals Corp 電極配線材料およびその製造方法
JP4920140B2 (ja) * 2001-05-18 2012-04-18 ゲットナー・ファンデーション・エルエルシー 液晶表示装置及びその製造方法
JP2003172946A (ja) * 2001-09-28 2003-06-20 Fujitsu Display Technologies Corp 液晶表示装置用基板及びそれを用いた液晶表示装置
US7102168B2 (en) 2001-12-24 2006-09-05 Samsung Electronics Co., Ltd. Thin film transistor array panel for display and manufacturing method thereof
US20030203627A1 (en) * 2002-04-30 2003-10-30 Jia-Pang Pang Method for fabricating thin film transistor
TWI273637B (en) * 2002-05-17 2007-02-11 Semiconductor Energy Lab Manufacturing method of semiconductor device
KR20040001689A (ko) 2002-06-28 2004-01-07 삼성전자주식회사 배선, 이를 포함하는 박막 트랜지스터 어레이 기판 및 그제조 방법
JP2004035647A (ja) * 2002-07-01 2004-02-05 Sumitomo Rubber Ind Ltd 糸ゴム組成物、糸ゴムおよび糸巻きゴルフボール
JP2004054069A (ja) * 2002-07-23 2004-02-19 Advanced Display Inc 表示装置及び表示装置の断線修復方法
JP4496518B2 (ja) 2002-08-19 2010-07-07 日立金属株式会社 薄膜配線
KR100883769B1 (ko) 2002-11-08 2009-02-18 엘지디스플레이 주식회사 액정표시장치용 어레이기판 제조방법
KR100895313B1 (ko) * 2002-12-11 2009-05-07 삼성전자주식회사 유기 발광 표시판
KR100511353B1 (ko) 2002-12-27 2005-08-31 엘지.필립스 엘시디 주식회사 액정표시소자의 제조방법 및 이 방법에 의한 액정표시소자
JP2005057260A (ja) * 2003-07-22 2005-03-03 Nec Lcd Technologies Ltd 薄膜トランジスタ回路装置およびその製造方法および薄膜トランジスタ回路装置を用いた液晶表示装置
JP2005163901A (ja) 2003-12-02 2005-06-23 Taisei Corp 水底管の敷設方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020048861A1 (en) * 1997-08-26 2002-04-25 Lg Electronics Inc. Thin-film transistor and method of making same
US20040061816A1 (en) * 2002-03-26 2004-04-01 Hitoshi Tsuchiya Liquid crystal display and electronic apparatus

Also Published As

Publication number Publication date
CN1761049B (zh) 2010-09-01
KR20060022839A (ko) 2006-03-13
TW200614514A (en) 2006-05-01
CN101552242A (zh) 2009-10-07
US20060050192A1 (en) 2006-03-09
US7301170B2 (en) 2007-11-27
JP5240964B2 (ja) 2013-07-17
US20080073674A1 (en) 2008-03-27
US7550768B2 (en) 2009-06-23
US20080166827A1 (en) 2008-07-10
CN101552242B (zh) 2012-02-01
CN1761049A (zh) 2006-04-19
US7662715B2 (en) 2010-02-16
JP2006080505A (ja) 2006-03-23
KR101061850B1 (ko) 2011-09-02

Similar Documents

Publication Publication Date Title
TWI404212B (zh) 薄膜電晶體陣列面板及其製造之方法
US7767478B2 (en) Thin film transistor array panel and method for manufacturing the same
US6927105B2 (en) Thin film transistor array substrate and manufacturing method thereof
US7205570B2 (en) Thin film transistor array panel
TWI393970B (zh) 薄膜電晶體陣列面板及其製造方法
US8164097B2 (en) Thin film transistor array panel and manufacturing method thereof
US20070295967A1 (en) Active matrix tft array substrate and method of manufacturing the same
US7507594B2 (en) Contact portion and manufacturing method thereof, thin film transistor array panel and manufacturing method thereof
EP1394597A2 (en) Contact structure of semiconductor device, manufacturing method thereof, thin film transistor array panel including contact structure, and manufacturing method thereof
JP5214858B2 (ja) Ｔｆｔアレイ基板及びその製造方法
US7425476B2 (en) Manufacturing method of a thin film transistor array panel
US7811868B2 (en) Method for manufacturing a signal line, thin film transistor panel, and method for manufacturing the thin film transistor panel
US20080093600A1 (en) Thin film transistor array panel and manufacturing method thereof
US20070040954A1 (en) Wire structure, a method for fabricating a wire, a thin film transistor substrate, and a method for fabricating the thin film transistor substrate
US8093595B2 (en) Thin film array panel and manufacturing method thereof
CN101087004A (zh) Tft阵列衬底、其制造方法以及显示装置
US20050024550A1 (en) Thin film transistor array panel and manufacturing method thereof
US7253035B2 (en) Thin film transistor array panel and manufacturing method thereof
US20060054889A1 (en) Thin film transistor array panel
KR20050075520A (ko) Ｔｆｔ ｌｃｄ 기판의 다중층 배선 형성방법과 이에 의한ｔｆｔ ｌｃｄ 기판