KR20060022839A - 박막 트랜지스터 표시판 및 그 제조방법 - Google Patents

박막 트랜지스터 표시판 및 그 제조방법 Download PDF

Info

Publication number
KR20060022839A
KR20060022839A KR1020040071612A KR20040071612A KR20060022839A KR 20060022839 A KR20060022839 A KR 20060022839A KR 1020040071612 A KR1020040071612 A KR 1020040071612A KR 20040071612 A KR20040071612 A KR 20040071612A KR 20060022839 A KR20060022839 A KR 20060022839A
Authority
KR
South Korea
Prior art keywords
electrode
molybdenum
gate
layer
aluminum
Prior art date
Application number
KR1020040071612A
Other languages
English (en)
Other versions
KR101061850B1 (ko
Inventor
조범석
배양호
이제훈
정창오
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020040071612A priority Critical patent/KR101061850B1/ko
Priority to US11/180,989 priority patent/US7301170B2/en
Priority to TW094123767A priority patent/TWI404212B/zh
Priority to JP2005233289A priority patent/JP5240964B2/ja
Priority to CN2009101377593A priority patent/CN101552242B/zh
Priority to CN2005100981501A priority patent/CN1761049B/zh
Publication of KR20060022839A publication Critical patent/KR20060022839A/ko
Priority to US11/944,083 priority patent/US7662715B2/en
Priority to US11/944,130 priority patent/US7550768B2/en
Application granted granted Critical
Publication of KR101061850B1 publication Critical patent/KR101061850B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/13629—Multilayer wirings
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/914—Doping
    • Y10S438/924—To facilitate selective etching

Abstract

본 발명은, 액정 표시 장치 또는 유기 발광 표시 장치용 박막 트랜지스터 표시판의 배선으로서, 몰리브덴(Mo)에 니오븀(Nb), 바나듐(V) 또는 티타늄(Ti)을 소정량 첨가한 몰리브덴 합금층과 알루미늄층의 적층구조를 형성함으로써, 기존의 순수 몰리브덴(Mo)을 이용한 경우보다 몰리브덴 합금층과 알루미늄층의 상대적인 식각속도 차이의 감소로 인하여 식각시 언더컷, 오버행 및 마우스 바이트 등이 형성되지 않는 동시에, 반도체층 또는 화소 전극과의 접촉특성도 개선되는 것을 특징으로 하는 저저항성 및 내화학성을 동시에 갖춘 박막 트랜지스터 표시판 및 그 제조 방법에 관한 것이다.
몰리브덴 합금, 니오븀, 바나듐, 티타늄, 비저항, 식각속도, 언더컷

Description

박막 트랜지스터 표시판 및 그 제조방법{Thin film transistor array panel and method for manufacturing the same}
도 1은 본 발명의 제1 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판의 구조를 도시한 배치도이고,
도 2는 도 1의 박막 트랜지스터 표시판을 II-II' 선을 따라 잘라 도시한 단면도이고,
도 3a, 도 4a, 도 5a 및 도 6a는 도 1 및 도 2에 도시한 박막 트랜지스터 표시판을 본 발명의 제1 실시예에 따라 제조하는 방법의 중간 단계에서의 박막 트랜지스터 표시판의 배치도로서 그 순서에 따라 나열한 것이고,
도 3b는 도 3a의 IIIb-IIIb'선을 따라 자른 단면도이고,
도 4b는 도 4a의 IVb-IVb'선을 따라 자른 단면도이고,
도 5b는 도 5a의 Vb-Vb'선을 따라 자른 단면도이고,
도 6b는 도 6a의 VIb-VIb'선을 따라 자른 단면도이고,
도 7은 본 발명의 제2 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판의 배치도이고,
도 8은 도 7의 VIII-VIII'선을 따라 자른 단면도이고,
도 9 내지 13b는 본 발명의 제2 실시예에 따른 박막 트랜지스터 표시판의 제 조방법을 설명하기 위한 단면도이고,
도 14a는 본 발명의 제3 실시예에 따른 박막 트랜지스터 표시판의 배치도이고,
도 14b는 도 14a의 XIVb-XIVb'선을 따라 자른 단면도이고,
도 15a 내지 도 16은 제3 실시예에 따른 박막 트랜지스터 표시판의 제조방법을 설명하기 위한 단면도이고,
도 17은 제4 실시예에 따른 유기 발광 표시 장치용 박막 트랜지스터 표시판의 배치도이고,
도 18 및 도 19는 각각 도 17의 XVIII-XVIII' 선 및 XIX-XIX' 선을 따라 잘라 도시한 단면도이고,
도 20 및 도 21은 도 17의 XX-XX' 선 및 XXI-XXI' 선을 따라 잘라 도시한 단면도이고,
도 22, 도 24, 도 26, 도 28, 도 30, 도 32, 도 34는 도 17 내지 도 21의 박막 트랜지스터 표시판의 제조 방법에서 중간 단계를 도시한 배치도이고,
도 23a, 도 23b 및 도 23c는 도 22에서 XXIIIa-XXIIIa'선, XXIIIb-XXIIIb'선 및 XXIIIc-XXIIIc'선을 따라 잘라 도시한 단면도이고,
도 25a, 도 25b 및 도 25c는 도 24에서 XXVa-XXVa'선, XXVb-XXVb'선 및 XXVc-XXVc'선을 따라 잘라 도시한 단면도이고,
도 27a, 도 27b, 도 27c 및 도 27d는 도 26에서 XXVIIa-XXVIIa'선, XXVIIb-XXVIIb'선, XXVIIc-XXVIIc'선 및 XXVIId-XXVIId'선을 따라 잘라 도시한 단면도이 고,
도 29a, 도 29b, 도 29c 및 도 29d는 도 28에서 XXIXa-XXIXa'선, XXIXb-XXIXb'선, XXIXc-XXIXc'선 및 XXIXd-XXIXd'선을 따라 잘라 도시한 단면도이고,
도 31a, 도 31b, 도 31c 및 도 31d는 도 30에서 XXXIa-XXXIa'선, XXXIb-XXXIb'선, XXXIc-XXXIc'선 및 XXXId-XXXId'선을 따라 잘라 도시한 단면도이고,
도 33a 및 도 33b는 도 32에서 XXXIIIa-XXXIIIa'선 및 XXXIIIb-XXXIIIb'선을 따라 잘라 도시한 단면도이고,
도 35 및 도 36은 도 34의 박막 트랜지스터 표시판을 XXXV-XXXV' 선 및 XXXVI-XXXVI' 선을 따라 잘라 도시한 단면도이고,
도 37은 몰리브덴 합금(MoNb)의 증착압력에 따른 비저항의 변화를 보여주는 그래프이고,
도 38은 니오븀(Nb) 첨가량에 따른 비저항의 변화를 보여주는 그래프이고,
도 39는 순수 몰리브덴(Mo), 니오븀이 첨가된 몰리브덴 합금(MoNb), 알루미늄(Al) 및 네오디뮴이 첨가된 알루미늄 합금(AlNd)의 식각속도를 보여주는 데이터이고,
도 40은 몰리브덴(Mo)/알루미늄(Al)/몰리브덴(Mo) 적층막의 식각상태를 보여주는 사진이고,
도 41은 니오븀이 첨가된 몰리브덴 합금(MoNb)/알루미늄(Al)/몰리브덴(Mo) 적층막의 식각상태를 보여주는 사진이다.
<도면의 주요부분에 대한 부호설명>
110: 절연 기판 121: 게이트선
124: 게이트 전극 131: 유지전극선
140: 게이트 절연막 150: 진성 비정질 규소층
160: 불순물 비정질 규소층 171: 데이터선
173: 소스 전극 175: 드레인 전극
177: 유지 축전기용 도전체 180: 보호막
182, 185, 187, 189: 접촉구 901: 화소 전극
906, 908: 접촉 보조 부재
본 발명은 박막 트랜지스터 액정 표시 장치(TFT-LCD) 또는 유기 발광 표시 소자(OLED) 등에서 사용되는 박막 트랜지스터 표시판 및 그 제조 방법에 관한 것으로, 보다 상세하게는 박막 트랜지스터 표시판의 적층 구조 중 게이트 전극을 포함하는 게이트선 또는 소스 전극을 포함하는 데이터선의 재료로 저저항성 및 내화학성이 우수한 몰리브덴 합금(Mo-alloy)을 이용하는 박막 트랜지스터 표시판 및 그 제조방법에 관한 것이다.
액정 표시 장치(Liquid Crystal Display)는 현재 가장 널리 사용되고 있는 평판 표시 장치(Flat Panel Display) 중 하나로서, 전극이 형성되어 있는 두 장의 기판과 그 사이에 삽입되어 있는 액정층으로 이루어져, 전극에 전압을 인가하여 액 정층의 액정 분자들을 재배열시킴으로써 투과되는 빛의 양을 조절하는 표시 장치이다.
액정 표시 장치 중에서도 현재 주로 사용되는 것은 전계 생성 전극이 두 표시판에 각각 구비되어 있는 것이다. 이 중에서도, 한 표시판에는 복수의 화소 전극이 행렬의 형태로 배열되어 있고 다른 표시판에는 하나의 공통 전극이 표시판 전면을 덮고 있는 구조의 형태가 주류이다. 이러한 액정 표시 장치에서의 화상의 표시는 각 화소 전극에 별도의 전압을 인가함으로써 이루어진다. 이를 위해서 화소 전극에 인가되는 전압을 스위칭하기 위한 삼단자 소자인 박막 트랜지스터를 각 화소 전극에 연결하고 이 박막 트랜지스터를 제어하기 위한 신호를 전달하는 게이트선과 화소 전극에 인가될 전압을 전달하는 데이터선을 표시판에 형성한다. 상기 박막 트랜지스터는 게이트선을 통하여 전달되는 주사 신호에 따라 데이터선을 통하여 전달되는 화상 신호를 화소 전극에 전달 또는 차단하는 스위칭 소자로서의 역할을 한다. 이러한 박막 트랜지스터는, 자발광소자인 능동형 유기 발광 표시 소자(AM-OLED)에서도 각 발광 소자를 개별적으로 제어하는 스위칭 소자로서 역할을 한다.
이러한 박막 트랜지스터에서, 게이트 전극을 포함하는 게이트선, 소스 전극을 포함하는 데이터선 및 드레인 전극 등의 재료로서 종래에 크롬(Cr)이 주로 이용되었다.
그러나, 크롬(Cr)은 높은 스트레스를 가지며, 더구나 액정 표시 장치의 면적이 점점 대형화되는 추세에 따라 게이트선 및 데이터선의 길이가 점점 길어지게 되고 이에 따라 낮은 비저항을 가지는 재료로 상기 배선을 형성할 필요가 있는데, 크 롬은 높은 비저항을 가지기 때문에 대면적 액정 표시 장치에서 사용하기에는 부적합하다.
따라서 상기 문제점을 극복하기 위하여, 낮은 비저항을 가지는 알루미늄(Al)이 대면적 액정 표시 장치에 적용하기에 적합한 금속으로 알려져 있지만, 알루미늄으로 배선을 형성하는 경우 고온 공정에서 힐록(hillock) 현상이 발생하는 문제점이 있다. 또한, 알루미늄이 데이터선으로 이용되는 경우, 데이터선 하부에 위치한 반도체층과 접촉하여 알루미늄이 반도체층 내로 확산되거나 데이터선 상부에서 접촉하는 화소전극과의 접촉불량으로 박막트랜지스터의 특성을 저하시키는 문제점이 있다.
따라서, 본 발명은, 상기 문제점을 해결하기 위한 것으로써, 저항이 낮고 화소 전극 또는 반도체층과의 접촉시 문제가 없는 배선을 포함하는 박막 트랜지스터 표시판 및 그 제조방법을 제공하는 것을 목적으로 한다.
본 발명은 상기 과제를 해결하기 위하여, 박막 트랜지스터의 표시판의 적층구조 중 게이트선 또는 데이터선의 재료로 니오븀(Nb), 바나듐(V) 및 티타늄(Ti)에서 선택된 적어도 하나의 성분이 몰리브덴에 첨가된 몰리브덴 합금(Mo-alloy)을 이용하여 저저항성 및 내화학성을 현저하게 개선시키는 것을 특징으로 한다.
이하, 첨부한 도면을 참조하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한 다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우 뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
이제 본 발명의 실시예에 따른 액정 표시 장치 또는 유기 발광 표시 소자용 박막 트랜지스터 표시판의 제조방법에 대하여 도면을 참조하여 상세하게 설명한다.
[실시예 1]
먼저, 도 1 및 도 2를 참조하여 본 발명의 제1 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판의 구조에 대하여 상세히 설명한다.
도 1은 본 발명의 제1 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판의 구조를 도시한 배치도이고, 도 2는 도 1의 박막 트랜지스터 표시판을 II-II' 선을 따라 잘라 도시한 단면도이다.
절연기판(110) 위에 게이트 신호를 전달하는 복수의 게이트선(gate line)(121)이 형성되어 있다. 게이트선(121)은 가로 방향으로 뻗어 있으며, 각 게이트선(121)의 일부는 복수의 게이트 전극(gate electrode)(124)을 이룬다. 또한 각 게이트선(121)의 다른 일부는 아래 방향으로 돌출하여 복수의 확장부 (expansion)(127)를 이룬다.
게이트선(121)은 알루미늄(Al) 또는 알루미늄에 네오디뮴(Nd)이 첨가된 알루미늄 합금(AlNd)으로 이루어진 제1 금속층(124a)과, 상기 제1 금속층(124a) 상부에 형성된 것으로 몰리브덴(Mo)에 니오븀(Nb), 바나듐(V) 및 티타늄(Ti)에서 선택된 적어도 하나의 성분을 첨가한 몰리브덴 합금으로 이루어진 제2 금속층(124b)으로 구성된다. 상기 몰리브덴 합금으로 이루어진 제2 금속층(124b)은 알루미늄 또는 알루미늄 합금으로 이루어진 제1 금속층(124a) 상부에 적층되어 고온 공정시 알루미늄층에서 발생할 수 있는 힐록(hillock) 현상을 방지하는 역할을 한다. 여기서, 몰리브덴 합금 중 니오븀, 바나듐 또는 티타늄은 바람직하게는 약 0.1 내지 10at%, 더욱 바람직하게는 3 내지 8 at%의 함량으로 첨가된다. 상기 첨가성분들의 함량을 증가시키는 경우, 다른 층들과의 접착성 또는 내화학성을 향상시킬 수는 있지만 비저항이 증가하는 문제를 수반하기 때문에 상기 범위 내에서 적절하게 첨가하여 이용한다. 대표적으로, 도 38에서 니오븀(Nb) 첨가량에 따른 비저항의 변화를 보여준다. 이는 니오븀의 첨가량이 증가할수록 비저항이 완만하게 증가하는 것을 보여준다. 따라서, 비저항, 접착성 및 내화학성을 고려한 상기 범위의 몰리브덴 합금을 이용하는 것이 바람직하다.
이와 같이 몰리브덴에 전율 고용체를 이루는 니오븀, 바나듐 또는 티타늄을 소정량 첨가하는 경우, 기존의 몰리브덴(Mo)을 이용한 경우보다 내화학성(식각속도)이 현저하게 향상될 뿐만 아니라, 하부에 형성된 알루미늄 또는 알루미늄 합금과의 내화학성 차이가 감소하여 식각시 언더컷, 오버행 및 마우스 바이트 등이 형 성되지 않는 이점이 있다. 도 39은, 몰리브덴(Mo), 몰리브덴에 소정량의 니오븀(Nb)이 첨가된 몰리브덴 합금(MoNb), 알루미늄(Al), 알루미늄에 소량의 네오디뮴(Nd)이 첨가된 알루미늄 합금(AlNd)에 대하여 동일한 식각액을 사용하여 식각하는 경우의 식각 속도(내화학성)를 측정한 결과이다. 이를 살펴보면, 동일조건 하에서, 순수 몰리브덴 금속층(Mo)은 약 170Å/s의 식각 속도를 가지는 반면, 몰리브덴 합금층(MoNb)은 약 44Å/s의 식각속도를 가지므로, 약 식각 속도가 약 1/4로 감소됨을 알 수 있다. 이러한 몰리브덴 합금(MoNb)층의 식각 속도는 순수 몰리브덴(Mo)의 경우보다 알루미늄 금속층(Al)(77Å/s) 및 알루미늄 합금층(AlNd)(60Å/s)의 식각 속도와의 차이가 감소된 결과를 가져오기 때문에, 기존의 순수 몰리브덴 금속층을 사용한 경우보다 식각 차이에 의해 발생하는 언더컷, 오버행 등의 문제점을 현저하게 개선시킬 수 있다.
이러한 결과는 주사전자현미경(SEM)으로 관찰한 도 40 및 도 41에서 확인할 수 있다.
도 40은 몰리브덴(Mo)/알루미늄(Al)/몰리브덴(Mo) 적층막을 식각액으로 식각한 경우의 프로파일(profile)을 보여주는 것으로, (a)는 인산 67%, 질산 6%, 초산 10% 및 탈염수 17%를 포함한 통합식각액으로 식각한 경우이며, (b)는 인산 67%, 질산 13%, 초산 15% 및 탈염수 5%를 포함한 Al식각액으로 식각한 경우이다. 도 41은 몰리브덴 합금(MoNb)/알루미늄(Al)/몰리브덴 합금(MoNb) 적층막을 식각액으로 식각한 경우의 프로파일을 보여주는 것으로, (a)는 인산 67%, 질산 13%, 초산 15% 및 탈염수 5%를 포함한 Al식각액으로 식각한 경우이고 (b)는 인산 67%, 질산 6%, 초산 10% 및 탈염수 17%를 포함한 통합식각액으로 식각한 경우이다.
도 40 및 41을 비교해 보면, 도 40에서 보여지는 언더컷이 도 41에서는 나타나지 않는다는 것을 확인할 수 있다. 이러한 결과는, 도 39에서 보는 바와 같이, 니오븀이 첨가된 몰리브덴 합금(MoNb)과 알루미늄(Al, AlNd)의 식각속도 차이가 순수 몰리브덴(Mo)과 알루미늄(Al, AlNd)의 식각속도 차이보다 현저하게 감소된 것에 기인한 결과이다.
제1 금속층(124a)과 제2 금속층(124b)의 측면은 각각 경사져 있으며 그 경사각은 기판(110)의 표면에 대하여 약 30-80도를 이룬다.
게이트선(121) 위에는 질화규소(SiNx) 따위로 이루어진 게이트 절연막(gate insulating layer)(140)이 형성되어 있다.
게이트 절연막(140) 상부에는 수소화 비정질 규소(hydrogenated amorphous silicon) 등으로 이루어진 복수의 선형 반도체층(151)이 형성되어 있다. 선형 반도체층(151)은 세로 방향으로 뻗어 있으며 이로부터 복수의 돌출부(extension)(154)가 게이트 전극(124)을 향하여 뻗어 나와 있다. 또한, 선형 반도체층(151)은 게이트선(121)과 만나는 지점 부근에서 폭이 커져서 게이트선(121)의 넓은 면적을 덮고 있다.
반도체층(151)의 상부에는 실리사이드(silicide) 또는 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질규소 따위의 물질로 만들어진 복수의 섬형 저항성 접촉층(ohmic contact)(163, 165)이 형성되어 있다. 저항성 접촉층(163, 165)은 쌍을 이루어 반도체층(151)의 돌출부(154) 위에 위치한다. 반도체층(151)과 저항성 접촉층(163, 165)의 측면 역시 경사져 있으며 경사각은 기판(110)에 대해서 30-80°이다.
저항성 접촉층(163, 165) 및 게이트 절연막(140) 위에는 각각 복수의 데이터선(data line)(171)과 복수의 드레인 전극(drain electrode)(175) 및 복수의 유지 축전기용 도전체(storage capacitor conductor)(177)가 형성되어 있다.
데이터선(171)은 세로 방향으로 뻗어 게이트선(121)과 교차하며 데이터 전압(data voltage)을 전달한다. 각 데이터선(171)에서 드레인 전극(175)을 향하여 뻗은 복수의 가지가 소스 전극(source electrode)(173)을 이룬다. 한 쌍의 소스 전극(173)과 드레인 전극(175)은 서로 분리되어 있으며 게이트 전극(124)에 대하여 서로 반대쪽에 위치한다.
상기 소스 전극(173)을 포함하는 데이터선(171, 175) 및 드레인 전극(175)은 알루미늄을 포함하는 제1 금속층(171b, 175b) 및 상기 제1 금속층의 하부 및 상부에 형성된 몰리브덴을 포함하는 제2 금속층(171a, 175a) 및 제3금속층(171c, 175c)으로 이루어진 복수층으로 형성되며, 상기 제2 금속층(171a, 175a) 및 제3 금속층(171c, 175c)은 몰리브덴에 니오븀(Nb), 바나듐(V) 및 티타늄(Ti)에서 선택된 적어도 하나의 성분이 소정량 첨가되어 있는 몰리브덴 합금(Mo-Nd, Mo-V, Mo-Ti)으로 형성한다. 여기서, 몰리브덴 합금 중 니오븀, 바나듐 또는 티타늄은 바람직하게는 약 0.1 내지 10at%, 더욱 바람직하게는 3 내지 8at%의 함량으로 첨가된다. 상기 첨가 성분들의 함량을 증가시키는 경우 다른 층들과의 접착성 또는 내화학성이 향상될 수는 있으나, 비저항이 증가하는 문제를 수반하기 때문에 상기 범위 내에서 적 절하게 첨가된 것을 이용한다.
상기와 같이, 몰리브덴과 전율고용체를 이루는 니오븀(Nb), 바나듐(V) 및 티타늄(Ti) 중 적어도 하나를 몰리브덴에 첨가한 몰리브덴 합금을 이용하여 상기 알루미늄의 상부 및/또는 하부에 적층하는 구조를 형성함으로써, 기존의 몰리브덴(Mo)을 이용한 경우보다 내화학성(에칭속도)이 현저하게 향상될 뿐만 아니라, 알루미늄 또는 알루미늄 합금과의 내화학성 차이가 감소하여 식각시 언더컷, 오버행 및 마우스 바이트 등이 형성되지 않는 이점이 있다. 도 39는, 몰리브덴(Mo), 몰리브덴에 소정량의 니오븀(Nb)이 첨가된 몰리브덴 합금(MoNb), 알루미늄(Al), 알루미늄에 소량의 네오디뮴(Nd)이 첨가된 알루미늄 합금(AlNd)에 대하여 동일한 식각액을 이용하여 식각하는 경우에 식각속도(내화학성)를 측정한 결과이다. 이를 살펴보면, 동일조건 하에서, 순수 몰리브덴 금속층(Al)은 약 170Å/s의 식각속도를 가지는 반면, 몰리브덴 합금층(MoNd)은 약 44Å/s의 식각속도를 가지므로, 약 1/4 로 감소함을 알 수 있다. 이러한 몰리브덴 합금층은 순수 몰리브덴 금속층보다 알루미늄 금속층(Al)(77Å/s) 또는 알루미늄 합금층(AlNd)(60Å/s)과의 식각속도 차이를 감소시키는 결과를 가져오기 때문에, 기존의 순수 몰리브덴 금속층을 사용한 경우보다 식각 차이에 의해 발생하는 언더컷, 오버행 등의 문제점을 현저하게 개선시킬 수 있다. 이러한 결과는, 도 40 및 도 41에서 확인할 수 있으며, 이는 니오븀이 첨가된 몰리브덴 합금과 알루미늄의 식각속도 차이가 순수 몰리브덴 금속과 알루미늄의 식각속도 차이보다 현저하게 개선된 것에 기인하는 것이다.
또한, 비저항이 낮은 알루미늄 또는 알루미늄 합금층을 상기 몰리브덴 합금 층 사이에 개재하는 구조를 가짐으로써, 낮은 비저항의 특성을 그대로 유지하면서도 중간에 개재된 알루미늄층이 하부의 반도체층 및 상부의 화소전극과 직접 접촉하지 않음으로써 접촉 불량에 따른 박막트랜지스터의 특성 저하를 방지할 수 있는 이점도 있다.
상기 게이트 전극(124), 소스 전극(173) 및 드레인 전극(175)은 반도체(151)의 돌출부(154)와 함께 박막 트랜지스터(Thin Film Transistor, TFT)를 이루며, 박막 트랜지스터의 채널(channel)은 소스 전극(173)과 드레인 전극(175) 사이의 돌출부(154)에 형성된다. 유지 축전기용 도전체(177)는 게이트선(121)의 확장부(127)와 중첩되어 있다.
데이터선(171), 드레인 전극(175) 및 유지 축전기용 도전체(177)도 게이트선(121)과 마찬가지로 그 측면이 기판(110)에 대해서 약 30-80°의 각도로 각각 경사져 있다.
저항성 접촉층(163, 165)은 그 하부의 반도체층(154)과 그 상부의 소스 전극(173) 및 드레인 전극(175) 사이에만 존재하며 접촉 저항을 낮추어 주는 역할을 한다. 선형 반도체층(151)은 소스 전극(173)과 드레인 전극(175) 사이를 비롯하여 데이터선(171) 및 드레인 전극(175)에 가리지 않고 노출된 부분을 가지고 있으며, 대부분의 영역에서 선형 반도체층(151)의 폭이 데이터선(171)의 폭보다 작지만 앞서 설명했듯이 게이트선(121)과 만나는 부분에서 폭이 커져서 게이트선(121)과 데이터선(171) 사이의 절연을 강화한다.
데이터선(171), 드레인 전극(175) 및 유지 축전기용 도전체(177)와 노출된 반도체층(151) 부분의 위에는 평탄화 특성이 우수하며 감광성(photosensitivity)을 가지는 유기물질, 플라스마 화학 기상 증착(Plasma Enhanced Chemical Vapor Deposition, PECVD)으로 형성되는 a-Si:C:O, a-Si:O:F 등의 저유전율 절연물질, 또는 무기물질인 질화규소 따위로 이루어진 보호막(passivation layer)(180)이 단일층 또는 복수층으로 형성되어 있다. 예컨대, 유기물질로 형성하는 경우에는 소스 전극(173)과 드레인 전극(175) 사이의 반도체층(154)이 드러난 부분으로 보호막(180)의 유기물질이 접촉하는 것을 방지하기 위하여, 유기막의 하부에 질화규소(SiNx) 또는 산화규소(SiO2)로 이루어진 절연막(도시하지 않음)이 추가로 형성될 수도 있다.
보호막(180)에는 드레인 전극(175), 유지 축전기용 도전체(177) 및 데이터선(171)의 끝 부분을 각각 드러내는 복수의 접촉구(contact hole)(185, 187, 182)가 형성되어 있다.
보호막(180) 위에는 ITO 또는 IZO로 이루어진 복수의 화소 전극(pixel electrode)(190) 및 복수의 접촉 보조 부재(contact assistant)(82)가 형성되어 있다.
화소 전극(190)은 접촉구(185, 187)를 통하여 드레인 전극(175) 및 유지 축전기용 도전체(177)와 각각 물리적·전기적으로 연결되어 드레인 전극(175)으로부터 데이터 전압을 인가 받고 유지 축전기용 도전체(177)에 데이터 전압을 전달한다.
데이터 전압이 인가된 화소 전극(190)은 공통 전압(common voltage)을 인가 받는 다른 표시판(도시하지 않음)의 공통 전극(도시하지 않음)과 함께 전기장을 생성함으로써 액정층의 액정 분자들을 재배열시킨다.
또한 전술한 바와 같이, 화소 전극(190)과 공통 전극은 액정 축전기(liquid crystal capacitor)를 이루어 박막 트랜지스터가 턴오프(turn off)된 후에도 인가된 전압을 유지하는데, 전압 유지 능력을 강화하기 위하여 액정 축전기와 병렬로 연결된 다른 축전기를 두며, 이를 "유지 축전기(storage electrode)"라 한다. 유지 축전기는 화소 전극(190) 및 이와 이웃하는 게이트선(121)[이를 "전단 게이트선(previous gate line)"이라 함]의 중첩 등으로 형성되며, 유지 축전기의 정전 용량, 즉 유지 용량을 늘이기 위하여 게이트선(121)을 확장한 확장부(127)를 두어 중첩 면적을 크게 하는 한편, 화소 전극(190)과 연결되고 확장부(127)와 중첩되는 유지 축전기용 도전체(177)를 보호막(180) 아래에 두어 둘 사이의 거리를 가깝게 한다.
저유전율 유기물질로 보호막(180)을 형성하는 경우에는 화소 전극(190)을 이웃하는 게이트선(121) 및 데이터선(171)과 중첩하여 개구율(aperture ratio)을 높일 수 있다.
접촉 보조 부재(82)는 접촉구(182)를 통하여 데이터선(171)의 끝 부분과 각각 연결된다. 접촉 보조 부재(82)는 데이터선(171)의 끝 부분과 구동 집적 회로와 같은 외부 장치와의 접착성을 보완하고 이들을 보호한다.
그러면, 도 1 및 2에 도시한 상기 액정 표시 장치용 박막 트랜지스터 표시판 을 본 발명의 일실시예에 따라 제조하는 방법에 대하여 도 3a 내지 도 6b와 도 1 및 도 2를 참조하여 상세히 설명한다.
도 3a, 도 4a, 도 5a 및 도 6a는 도 1 및 도 2에 도시한 박막 트랜지스터 표시판을 본 발명의 제1 실시예에 따라 제조하는 방법의 중간 단계에서의 박막 트랜지스터 표시판의 배치도로서 그 순서에 따라 나열한 것이고, 도 3b는 도 3a의 IIIb-IIIb'선을 따라 자른 단면도이고, 도 4b는 도 4a의 IVb-IVb'선을 따라 자른 단면도이고, 도 5b는 도 5a의 Vb-Vb'선을 따라 자른 단면도이고, 도 6b는 도 6a의 VIb-VIb'선을 따라 자른 단면도이다.
먼저, 도 3a 및 도 3b에 도시한 바와 같이, 투명유리 등의 절연기판(110) 위에 금속층을 형성한다.
여기서 금속층은 공동 스퍼터링(Co-sputtering)으로 형성한다. 본 발명의 실시예에서는 공동 스퍼터링의 타겟으로, 알루미늄 또는 알루미늄에 네오디뮴(Nd)이 소정량 첨가된 알루미늄 합금과 몰리브덴에 니오븀, 바나듐 또는 티타늄이 소정량 첨가된 몰리브덴 합금을 사용한다. 여기서, 상기 알루미늄 합금은 Nd를 2at% 정도 함유한 Al-Nd 스퍼터링 표적을 이용하는 것이 바람직하고, 몰리브덴 합금은 니오븀, 바나듐 또는 티타늄이 바람직하게는 약 0.1 내지 10at%, 더욱 바람직하게는 3 내지 8at%의 함량으로 첨가된 Mo-Nd, Mo-V 또는 Mo-Ti 스퍼터링 표적을 이용한다. 상기 몰리브덴 합금 중 첨가성분들의 함량을 증가시키는 경우, 다른 층들과의 접착성 또는 내화학성이 향상될 수는 있으나 비저항이 증가하는 문제를 수반하기 때문에 상기 범위 내에서 적절하게 첨가된 것을 이용한다.
상기 공동 스퍼터링은 다음과 같은 방법으로 진행한다.
초기에 몰르리브덴 합금 타겟에는 파워를 인가하지 않으며 알루미늄 또는 알루미늄 합금 타겟에만 파워를 인가하여 기판 위에 알루미늄 또는 알루미늄 합금으로 이루어지는 제1 금속층(124a)을 형성한다. 이 경우, 약 2,500Å 정도의 두께를 가지는 것이 바람직하다. 그런 다음 알루미늄 타겟에 인가되는 파워를 오프한 후, 몰리브덴 합금에 인가되는 파워를 인가하여 제2 금속층(124b)을 형성한다.
이후 상기 제1 금속층(124a) 및 제2 금속층(124b)을 한번에 식각하여 복수의 게이트 전극(124)과 복수의 확장부(127)를 포함하는 게이트선(121)을 형성한다. 이 때 사용하는 식각액으로는, 인산, 질산, 초산 및 탈염수를 적정비율로 포함한 식각액이 적합하며, 구체적으로는 인산 63-70%, 질산 4-8%, 초산 8-11% 및 잔량의 탈염수를 포함하는 통합 식각액 또는 상기 식각액보다 초산함량이 4-8% 정도 증가한 Al식각액을 이용할 수 있다.
다음 도 4a 및 도 4b에 도시한 바와 같이, 게이트선(121) 및 게이트 전극(124)을 덮도록 질화규소(SiNx) 또는 산화규소(SiO2)를 증착하여 게이트 절연막(140)을 형성한다. 게이트 절연막(140)의 적층 온도는 약 250-500℃, 두께는 2,000-5,000Å 정도인 것이 바람직하다.
그리고 게이트 절연막(140) 위에 진성 비정질 규소층(intrinsic amorphous silicon), 불순물이 도핑된 비정질 규소층(extrinsic amorphous silicon)의 삼층막을 연속하여 적층하고, 불순물이 도핑된 비정질 규소층과 진성 비정질 규소층을 사 진 식각하여 복수의 돌출부(154)와 복수의 불순물 반도체 패턴(164)을 각각 포함하는 선형 진성 반도체층(151)을 형성한다.
다음, 도 5a 및 도 5b에 도시한 바와 같이, 불순물이 도핑된 비정질 규소층(161) 위에 스퍼터링 등의 방법으로 몰리브덴을 포함하는 제1 금속층(171a, 173a, 175a, 177a), 알루미늄을 포함하는 제2 금속층(171b, 173b, 175b, 177b) 및 몰리브덴을 포함하는 제3 금속층(171c, 173c, 175c, 177c)을 차례로 증착하며, 상기 제1 금속층(171a, 173a, 175a, 177a) 및 제3 금속층(171c, 173c, 175c, 177c)은 몰리브덴에 니오븀(Nb), 바나듐(V) 및 티타늄(Ti)에서 선택된 적어도 하나의 성분이 첨가되어 있는 몰리브덴 합금으로 형성한다. 여기서 제2 금속층과 제3 금속층 중의 하나는 다른 물질로 이루어질 수도 있다. 상기 금속층은 제1 금속층, 제2 금속층 및 제3 금속층을 모두 합하여 약 3000Å 정도의 두께로 형성하고, 스퍼터링 온도는 약 150℃ 정도가 바람직하다.
그 다음, 상기 적층막을 식각액으로 패터닝하여 소스 전극(173), 드레인 전극(175) 및 유지 축전기용 도전체(177)를 형성한다. 여기서, 바람직하게는 인산, 질산, 초산 및 탈염수를 적정비율로 포함한 식각액을 이용하며, 보다 바람직하게는 인산 63-70%, 질산 4-8%, 초산 8-11% 및 잔량의 탈염수를 포함하는 통합 식각액 또는 상기 식각액보다 초산함량이 4-8% 정도 증가한 Al식각액을 이용할 수 있다.
이어, 소스 전극(173), 드레인 전극(175) 및 유지 축전기용 도전체(177)로 덮이지 않고 노출된 불순물 반도체층(161163, 165) 부분을 제거함으로써 복수의 돌출부(163)를 각각 포함하는 복수의 선형 저항성 접촉층(161163)과 복수의 섬형 저 항성 접촉층(165)을 완성하는 한편, 그 아래의 진성 반도체(154) 부분을 노출시킨다. 이 경우, 노출된 진성 반도체(154) 부분의 표면을 안정화시키기 위하여 산소(O2) 플라스마를 실시하는 것이 바람직하다.
다음으로, 도 6a 및 도 6b에 도시한 바와 같이, 평탄화 특성이 우수하며 감광성을 가지는 유기물질, 플라스마 화학 기상 증착(plasma enhanced chemical vapor deposition, PECVD)으로 형성되는 a-Si:C:O, a-Si:O:F 등의 저유전율 절연물질, 또는 무기물질인 질화규소(SiNx) 따위를 단일층 또는 복수층으로 형성하여 보호막(passivation layer)을 형성한다.
그런 다음 보호막(180) 위에 감광막을 코팅한 후 광마스크를 통하여 감광막에 빛을 조사한 후 현상하여 복수의 접촉구(185, 187, 182)를 형성한다. 이 때 감광성을 가지는 유기막일 경우에는 사진 공정만으로 접촉구를 형성할 수 있으며, 게이트 절연막(140)과 보호막(180)에 대하여 실질적으로 동일한 식각비를 가지는 식각 조건으로 실시하는 것이 바람직하다.
다음, 마지막으로 도 1 및 도 2에 도시한 바와 같이, 기판 위에 ITO 또는 IZO를 스퍼터링으로 적층하고 사진 식각 공정으로 복수의 화소 전극(190)과 복수의 접촉 보조 부재(82)를 형성한다.
본 실시예에서는, 게이트선(121) 및 데이터선(171)을 알루미늄을 포함한 층과 몰리브덴을 포함하는 층으로 이루어진 복수층으로 형성한 경우에 대해서만 보였지만, 게이트선(121) 및 데이터선(171) 중 어느 한 층에 대해서만 복수층으로 형성 할 수도 있다.
[실시예 2]
상기 실시예 1은 반도체층과 데이터선을 서로 다른 마스크를 이용한 사진 식각 공정으로 형성하는 방법에 대하여 설명하였지만, 본 실시예에서는 제조 비용을 최소화하기 위하여 반도체층과 데이터선을 하나의 감광막 패턴을 이용한 사진 식각 공정으로 형성하는 액정 표시 장치용 박막 트랜지스터 표시판의 제조 방법에 대하여 적용한다. 이에 대하여 도면을 참조하여 상세하게 설명하기로 한다.
도 7은 본 발명의 다른 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판의 배치도이고, 도 8은 도 7의 VIII-VIII'선을 따라 자른 단면도이다.
도 7 및 도 8에 도시한 바와 같이, 본 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판의 층상 구조는 대개 도 1 및 도 2에 도시한 액정 표시 장치용 박막 트랜지스터 표시판의 층상 구조와 거의 동일하다. 즉, 절연기판(110) 위에 알루미늄을 포함하는 제1 금속층(121a, 124a) 및 몰리브덴에 니오븀(Nb), 바나듐(V) 또는 티타늄(Ti)이 소정량 첨가된 몰리브덴 합금으로 이루어진 제2 금속층(121b, 124b)을 포함하는 복수의 게이트선(121)이 형성되어 있고, 그 위에 게이트 절연막(140), 복수의 돌출부(154)를 포함하는 복수의 선형 반도체층(151), 복수의 돌출부(163)를 각각 포함하는 복수의 선형 저항성 접촉층(161163) 및 복수의 섬형 저항성 접촉층(165)이 차례로 형성되어 있다. 저항성 접촉층(161163, 165) 및 게이트 절연막(140) 위에는 알루미늄을 포함하는 제1 금속층(171b, 175b) 및 상기 제1 금속층의 하부 및 상부에 형성된 몰리브덴을 포함하는 제2 금속층(171a, 175a) 및 제3금 속층(171c, 175c)으로 이루어진 복수의 데이터선(171) 및 드레인 전극(175)이 형성되어 있고 그 위에 보호막(180)이 형성되어 있다. 보호막(180) 및/또는 게이트 절연막(140)에는 복수의 접촉구(182, 185)가 형성되어 있으며, 보호막(180) 위에는 복수의 화소 전극(190)과 복수의 접촉 보조 부재(82)가 형성되어 있다.
그러나, 도 1 및 도 2에 도시한 박막 트랜지스터 표시판과 달리, 본 실시예에 따른 박막 트랜지스터 표시판은 게이트선(121)에 확장부를 두는 대신 게이트선(121)과 동일한 층에 게이트선(121)과 전기적으로 분리된 복수의 유지 전극선(131)을 두어 드레인 전극(175)과 중첩시켜 유지 축전기를 만든다. 유지 전극선(131)은 공통 전압 따위의 미리 정해진 전압을 외부로부터 인가받으며, 화소 전극(190)과 게이트선(121)의 중첩으로 발생하는 유지 용량이 충분할 경우 유지 전극선(131)은 생략할 수도 있으며, 화소의 개구율을 극대화하기 위해 화소 영역의 가장자리에 배치할 수도 있다.
그리고 반도체층(151)은 박막트랜지스터가 위치하는 돌출부(154)를 제외하면 데이터선(171), 드레인 전극(175) 및 그 하부의 저항성 접촉층(161163, 165)과 실질적으로 동일한 평면 형태를 가지고 있다. 구체적으로는, 선형 반도체층(151)은 데이터선(171) 및 드레인 전극(175)과 그 하부의 저항성 접촉층(161163, 165)의 아래에 존재하는 부분 외에도 소스 전극(173)과 드레인 전극(175) 사이에 이들에 가리지 않고 노출된 부분을 가지고 있다.
그럼, 본 실시예에 따른 박막 트랜지스터 표시판의 제조 방법을 첨부된 도 9a 내지 도 13b 및 도 7 및 도 8을 참조하여 상세히 설명한다.
먼저, 투명 유리 따위로 만들어진 절연기판(110) 위에 알루미늄 또는 알루미늄 합금층(121a, 124a)과 몰리브덴 또는 몰리브덴에 니오븀, 바나듐 또는 티타늄이 소정량 첨가된 몰리브덴 합금층을 포함하는 금속층(121b, 124b)을 스퍼터링 방법으로 각각 형성한 후 패터닝하여 복수의 게이트 전극(124)을 포함하는 게이트선(121)을 형성하며, 게이트선(121)과 전기적으로 분리된 복수의 유지 전극선(131)을 형성한다.
그 다음, 도 10에 도시한 바와 같이, 게이트선(121)을 덮는 질화규소(SiNx) 등의 절연물질을 증착하여 게이트 절연막(140)을 형성한다. 그런 다음, 게이트 절연막(140) 위에 불순물이 도핑되지 않은 진성 비정질 규소(a-Si), 불순물이 도핑된 비정질 규소(n+ a-Si)를 증착하여 진성 비정질 규소층(151), 불순물이 도핑된 비정질 규소층(161)을 순차적으로 적층한다. 진성 비정질 규소층(151)은 수소화 비정질 규소(hydrogenated amorphous silicon) 등으로 형성하며 불순물이 도핑된 비정질 규소층(161)은 인(P) 등의 n형 불순물이 고농도로 도핑된 비정질 규소 또는 실리사이드로 형성한다.
그런 다음 불순물이 도핑된 비정질 규소층(161) 위에 스퍼터링 등의 방법으로 몰리브덴을 포함하는 제1 금속층(171a), 알루미늄을 포함하는 제2 금속층(171b) 및 몰리브덴을 포함하는 제3 금속층(171c)을 차례로 증착하며, 상기 제1금속층(171a) 및 제3 금속층(171c)은 몰리브덴에 니오븀(Nb), 바나듐(V) 및 티타늄(Ti)에서 선택된 적어도 하나의 성분이 첨가되어 있는 몰리브덴 합금으로 형성한다. 여기서 제1 금속층과 제3 금속층 중의 하나는 몰리브덴(Mo)만으로 또는 다른 물질로 이 루어질 수 있다. 그 다음, 상기 적층막을 식각액으로 패터닝하는데, 바람직하게는 인산, 질산, 초산 및 탈염수를 적정비율로 포함한 식각액을 이용하며, 보다 바람직하게는 인산 63-70%, 질산 4-8%, 초산 8-11% 및 잔량의 탈염수를 포함하는 통합 식각액 또는 상기 식각액보다 초산함량이 4-8% 정도 증가한 Al식각액을 이용할 수 있다.
그 다음, 상기 제3 금속층(171c) 위에 감광막을 형성한 후 노광 및 현상하여 서로 다른 두께를 가지는 감광막 패턴(52, 54)을 형성한다.
설명의 편의상, 배선이 형성될 부분의 금속층(171), 불순물이 도핑된 비정질 규소층(160), 불순물이 도핑되지 않은 진성 비정질 규소층(150)의 부분을 배선 부분(A)이라 하고, 채널이 형성되는 부분에 위치한 불순물 도핑된 비정질 규소층(161), 진성 비정질 규소층(151)의 부분을 채널 부분(B)이라 하고, 채널 및 배선 부분을 제외한 영역에 위치하는 불순물이 도핑된 비정질 규소층(161), 진성 비정질 규소층(151)의 부분을 기타 부분(C)이라 한다.
감광막 패턴(52, 54) 중에서 박막 트랜지스터의 채널부(B)에 위치한 제1 부분(54)은 데이터선이 형성될 부분(A)에 위치한 부분보다 두께가 작게 되도록 하며, 나머지 부분(C)의 감광막은 모두 제거한다. 이 때, 채널부(B)에 남아 있는 감광막(54)의 두께와 A 부분에 남아 있는 감광막(52)의 두께의 비는 후술할 식각 공정에서의 공정조건에 따라 다르게 하여야 하되, 제1 부분(54)의 두께를 제2 부분(52)의 두께의 1/2 이하로 하는 것이 바람직하다.
이와 같이, 위치에 따라 감광막의 두께를 달리하는 방법으로 여러 가지가 있 을 수 있는데, 노광 마스크에 투명 영역(transparent area)과 차광 영역(light blocking area) 뿐 아니라 반투광 영역(semi-transparent area)을 두는 것이 그 예이다. 반투광 영역에는 슬릿(slit) 패턴, 격자 패턴(lattice pattern) 또는 투과율이 중간이거나 두께가 중간인 박막이 구비된다. 슬릿 패턴을 사용할 때에는, 슬릿의 폭이나 슬릿 사이의 간격이 사진 공정에 사용하는 노광기의 분해능(resolution)보다 작은 것이 바람직하다. 다른 예로는 리플로우가 가능한 감광막을 사용하는 것이다. 즉, 투명 영역과 차광 영역만을 지닌 통상의 마스크로 리플로우 가능한 감광막 패턴을 형성한 다음 리플로우시켜 감광막이 잔류하지 않은 영역으로 흘러내리도록 함으로써 얇은 부분을 형성한다.
적절한 공정 조건을 주면 감광막 패턴(52, 54)의 두께 차 때문에 하부층들을 선택적으로 식각할 수 있다. 따라서 일련의 식각 단계를 통하여 도 12a 및 도 12b에 도시한 바와 같은 복수의 소스 전극(173)을 각각 포함하는 복수의 데이터선(171) 및 복수의 드레인 전극(175)을 형성하고 복수의 돌출부(163)를 각각 포함하는 복수의 선형 저항성 접촉층(161) 및 복수의 섬형 저항성 접촉층(165), 및 복수의 돌출부(154)를 포함하는 복수의 선형 반도체층(151)을 형성한다.
이러한 구조를 형성하는 순서의 일례는 다음과 같다.
도 11에 도시한 바와 같이, 기타 영역(C)에 노출되어 있는 금속층(171)을 습식 식각 또는 건식 식각으로 제거하여 그 하부의 불순물이 도핑된 비정질 규소층(161)의 기타 부분(C)을 노출시킨다.
다음으로 기타 부분(C)에 위치한 불순물이 도핑된 비정질 규소층(161) 및 그 하부의 진성 비정질 규소층(151)을 제거함과 함께, 채널 부분(B)의 감광막(54)을 제거하여 하부의 금속층(174)을 노출시킨다.
채널 부분(B)의 감광막의 제거는 기타 영역(C)의 불순물이 도핑된 비정질 규소층(161) 및 진성 비정질 규소층(151)의 제거와 동시에 수행하거나 또는 별도로 수행한다. 채널 영역(B)에 남아 있는 감광막(54) 잔류물은 애싱(ashing)으로 제거한다. 이 단계에서 반도체층(151, 154)이 완성된다.
여기서, 금속층(171)이 건식 식각이 가능한 물질인 경우에는 그 하부의 불순물이 도핑된 비정질 규소층(161)과 진성 비정질 규소층(151)을 연속하여 건식 식각함으로써 제조 공정을 단순화할 수 있으며, 이 경우에 동일한 식각 챔버에서 세 층(171, 161, 151)에 대한 건식 식각을 연속 수행하는 인 시튜(in-situ) 방법으로 수행할 수도 있으나, 반드시 연속 수행하여야 하는 것은 아니다.
그 다음 도 12a 및 도 12b에 도시한 바와 같이, 채널 부분(B)에 위치한 금속층(174) 및 불순물이 도핑된 비정질 규소층(164)을 식각하여 제거한다. 또한, 남아 있는 배선 부분(A)의 감광막(52)도 제거한다.
이때 채널 부분(B)에 위치한 진성 비정질 규소층(154)의 상부가 일부 제거되어 두께가 작아질 수도 있으며, 배선 부분(A)의 감광막(52)도 이 때 어느 정도 식각될 수 있다.
이렇게 하면, 금속층(174) 각각이 소스전극(173)을 포함한 하나의 데이터선(171)과 복수의 드레인 전극(175)으로 분리되면서 완성되고, 불순물이 도핑된 비정질 규소층(164)도 선형 저항성 접촉층(161)과 섬형 저항성 접촉층(165)으로 나뉘어 완성된다.
다음, 도 13a 및 도 13b에 도시한 바와 같이, 데이터선(171, 173) 및 드레인 전극(175)에 의해 가려지지 않는 반도체층(154)을 덮도록 보호막(180)을 형성한다. 이때 보호막(180)은 평탄화 특성이 우수하며 감광성(photosensitivity)을 가지는 유기 물질, 플라스마 화학 기상 증착(plasma enhanced chemical vapor deposition, PECVD)으로 형성되는 a-Si:C:O, a-Si:O:F 등의 저유전율 절연 물질, 또는 무기 물질인 질화 규소 따위를 단층 또는 복수층으로 형성하여 보호막(passivation layer)을 형성한다.
그런 다음 보호막(180)을 사진 식각 공정으로 복수의 접촉구(185, 182)를 형성한다. 이때 감광성을 가지는 유기막일 경우에는 사진 공정만으로 접촉구를 형성할 수 있다.
이어, 도 7 및 도 8에 도시한 바와 같이, 기판(110)에 ITO 또는 IZO 등의 투명한 도전 물질을 증착하고, 마스크를 이용한 사진 식각 공정으로 식각하여 접촉구(185, 182)를 통해 게이트선 및 데이터선의 한쪽 끝부분과 각각 연결되는 접촉 보조 부재(82), 접촉구(185)를 통해 드레인 전극(175)과 연결되는 화소 전극(190)을 형성한다.
본 실시예에서는, 게이트선(121) 및 데이터선(171)을 알루미늄을 포함한 층과 몰리브덴을 포함하는 층으로 이루어진 복수층으로 형성한 경우에 대해서만 보였지만, 게이트선(121) 및 데이터선(171) 중 어느 한 층에 대해서만 복수층으로 형성할 수도 있다.
[실시예 3]
본 실시예에서는 상술한 박막 트랜지스터 표시판의 실시예에 컬러 필터가 더 추가되는 구성을 보여준다.
도 14a는 본 실시예에 따른 박막 트랜지스터 표시판의 배치도이고, 도 14b는 도 14a의 XIVb-XIVb'선을 따라 자른 단면도이다.
절연기판(110) 위에 게이트 신호를 전달하는 복수의 게이트선(121)이 형성되어 있다. 게이트선(121)은 가로 방향으로 뻗어 있으며, 각 게이트선(121)의 일부는 복수의 게이트 전극(124)을 이룬다.
게이트선(121)은 알루미늄(Al) 또는 알루미늄에 네오디뮴(Nd)이 첨가된 알루미늄 합금(AlNd)으로 이루어진 제1 금속층(124a)과, 상기 제1 금속층(124a) 상부에 형성된 것으로 몰리브덴(Mo)에 니오븀(Nb), 바나듐(V) 및 티타늄(Ti)에서 선택된 적어도 하나의 성분을 첨가한 몰리브덴 합금(Mo-Nb, Mo-V, Mo-Ti)으로 이루어진 제2 금속층(124b)으로 구성된다. 상기와 같이 몰리브덴에 니오븀, 바나듐 또는 티타늄을 소정량 첨가한 몰리브덴 합금을 제1 금속층(124a) 위에 형성하는 경우, 순수 몰리브덴 금속층을 형성하는 경우에 비하여 몰리브덴 합금과 알루미늄과의 식각 속도 차이가 적기 때문에 언더컷 또는 오버행 등이 발생하지 않으며(도 40 및 도 41 참조), 고온 공정시 알루미늄층에서 발생할 수 있는 힐록(hillock) 현상을 방지할 수 있다. 여기서, 몰리브덴 합금 중 니오븀, 바나듐 또는 티타늄은 바람직하게는 약 0.1 내지 10at%, 더욱 바람직하게는 3 내지 8at%의 함량으로 첨가된다. 상기 첨가성분들의 함량을 증가시키는 경우, 다른 층들과의 접착성 또는 내화학성이 향상 될 수는 있으나 비저항이 증가하는 문제를 수반하기 때문에 상기 범위 내에서 적절하게 첨가된 것을 이용한다. 대표적으로, 도 38에서 니오븀(Nb) 첨가량과 비저항의 상관관계를 보여준다. 니오븀의 첨가량이 증가할수록 비저항이 거의 선형적으로 비례하는 것을 볼 수 있다. 따라서, 비저항, 접착성 및 내화학성을 고려한 상기 범위의 몰리브덴 합금을 이용하는 것이 바람직하다.
그 다음, 상기 제1 금속층(124a) 및 제2 금속층(124b)을 한번에 식각한다.
제 1 금속층(124a)과 제 2 금속층(124b)의 측면은 각각 경사져 있으며 그 경사각은 기판(110)의 표면에 대하여 약 30-80도를 이룬다.
게이트선(121) 위에는 질화규소(SiNx) 따위로 이루어진 게이트 절연막(gate insulating layer)(140)이 형성되어 있다.
게이트 절연막(140) 상부에는 수소화 비정질 규소(hydrogenated amorphous silicon) 등으로 이루어진 복수의 선형 반도체층(151)이 형성되어 있다. 선형 반도체층(151)은 세로 방향으로 뻗어 있으며 이로부터 복수의 돌출부(extension)(154)가 게이트 전극(124)을 향하여 뻗어 나와 있다. 또한 선형 반도체층(151)은 게이트선(121)과 만나는 지점 부근에서 폭이 커져서 게이트선(121)의 넓은 면적을 덮고 있다.
반도체층(151)의 상부에는 실리사이드(silicide) 또는 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질규소 따위의 물질로 만들어진 복수의 섬형 저항성 접촉층(163, 165)이 형성되어 있다. 저항성 접촉층(163, 165)은 쌍을 이루어 반도체층(151)의 돌출부(154) 위에 위치한다. 반도체층(151)과 저항성 접촉층(163, 165)의 측면 역시 경사져 있으며 경사각은 기판(110)에 대해서 30-80°이다.
저항성 접촉층(163, 165) 및 게이트 절연막(140) 위에는 각각 복수의 데이터선(171)과 복수의 드레인 전극(175) 및 복수의 유지 축전기용 도전체(177)가 형성되어 있다.
데이터선(171)은 주로 세로 방향으로 뻗어 게이트선(121)과 교차하며 데이터 전압을 전달한다. 각 데이터선(171)에서 드레인 전극(175)을 향하여 뻗은 복수의 가지가 소스 전극(173)을 이룬다. 한 쌍의 소스 전극(173)과 드레인 전극(175)은 서로 분리되어 있으며 게이트 전극(124)에 대하여 서로 반대쪽에 위치한다.
게이트 전극(124), 소스 전극(173) 및 드레인 전극(175)은 반도체(151)의 돌출부(154)와 함께 박막 트랜지스터(thin film transistor, TFT)를 이루며, 박막 트랜지스터의 채널(channel)은 소스 전극(173)과 드레인 전극(175) 사이의 돌출부(154)에 형성된다. 유지 축전기용 도전체(177)는 게이트선(121)의 확장부(127)와 중첩되어 있다.
데이터선(171), 드레인 전극(175) 및 유지 축전기용 도전체(177)는 크롬, 티타늄, 은, 몰리브덴 탄탈륨, 알루미늄(Al)이나 알루미늄 합금 등 알루미늄 계열 금속 따위의 금속층으로 형성될 수 있으며, 알루미늄이나 알루미늄 합금 등 알루미늄 계열 금속 따위의 금속층을 포함할 때는 이러한 금속층에 더하여 다른 물질 특히 ITO 또는 IZO와의 물리적, 화학적, 전기적 접촉 특성이 좋은 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta), 몰리브덴(Mo) 및 이들의 합금 따위로 이루어지는 다층막 구조로 게이트선과 같이 혼합층을 가지도록 형성할 수 있다. 그러나, 바람직하게는, 상기 실시예 1 및 2와 마찬가지로, 데이터선(171), 드레인 전극(175) 및 유지 축전기용 도전체(177)는 알루미늄을 포함하는 제1 금속층(171b, 175b, 177b) 및 상기 제1 금속층(171b, 175b, 177b)의 하부 및 상부에 형성된 몰리브덴을 포함하는 제2 금속층(171a, 175a, 177a) 및 제3금속층(171c, 175c, 177c)으로 이루어진 복수층으로 형성될 수 있으며, 이 경우 상기 제2 금속층(171a, 175a, 177a) 및 제3 금속층(171c, 175c, 177c)은 몰리브덴에 니오븀(Nb), 바나듐(V) 및 티타늄(Ti) 중 적어도 하나의 성분이 소정함량으로 첨가되어 있는 몰리브덴 합금(Mo-Nb, Mo-V, Mo-Ti)으로 형성할 수 있다. 여기서 제2 금속층과 제3 금속층 중의 하나는 몰리브덴만으로 형성되거나 다른 물질로 이루어질 수도 있다. 상기 몰리브덴 합금 중 니오븀, 바나듐 또는 티타늄은 바람직하게는 약 0.1 내지 10at%, 더욱 바람직하게는 3 내지 8at%의 함량으로 첨가된다. 상기 첨가성분들의 함량을 증가시키는 경우 다른 층들과의 접착성 또는 내화학성이 향상될 수는 있으나, 비저항이 증가하는 문제를 수반하기 때문에 상기 범위 내에서 적절하게 첨가된 것을 이용한다. 몰리브덴과 전율 고용체를 이루는 니오븀(Nb), 바나듐(V) 및 티타늄(Ti) 중 적어도 하나를 몰리브덴에 첨가한 몰리브덴 합금을 이용하여 상기 알루미늄의 상부 및 하부에 적층하는 구조를 형성함으로써, 기존의 몰리브덴(Mo)을 이용한 경우보다 내화학성(에칭속도)이 현저하게 향상될 뿐만 아니라, 알루미늄 또는 알루미늄 합금과의 내화학성 차이가 감소하여 식각시 언더컷, 오버행 및 마우스바이트 등이 형성되지 않는 이점이 있다.
데이터선(171), 드레인 전극(175) 및 유지 축전기용 도전체(177)도 게이트선(121)과 마찬가지로 그 측면이 기판(110)에 대해서 약 30-80°의 각도로 각각 경사 져 있다.
저항성 접촉층(163, 165)은 그 하부의 반도체층(154)과 그 상부의 소스 전극(173) 및 드레인 전극(175) 사이에만 존재하며 접촉 저항을 낮추어 주는 역할을 한다. 선형 반도체층(151)은 소스 전극(173)과 드레인 전극(175) 사이를 비롯하여 데이터선(171) 및 드레인 전극(175)에 가리지 않고 노출된 부분을 가지고 있으며, 대부분의 영역에서 선형 반도체층(151)의 폭이 데이터선(171)의 폭보다 작지만 앞서 설명했듯이 게이트선(121)과 만나는 부분에서 폭이 커져서 게이트선(121)과 데이터선(171) 사이의 절연을 강화한다.
본 실시예에서는 실시예 1 및 2와 달리 데이터선(171), 드레인 전극(175) 및 유지 축전기용 도전체(177) 상부에 컬러 필터(230R, 230G, 230B)가 형성되어 있다. 컬러 필터(230R, 230G, 230B)는 데이터선(171)에 의해 구획되는 화소 열을 따라 데이터선(171)과 나란한 방향으로 적, 녹, 청색 컬러 필터(230R, 230G, 230B)가 길게 뻗어 있으며, 화소 열에 교번하여 형성되어 있다.
여기서 적, 녹, 청색 컬러 필터(230R, 230G, 230B)는 외부 회로와 접합되는 게이트선(121) 또는 데이터선(171)의 끝부분에는 형성하지 않는다. 그리고, 이들 컬러 필터(230R, 230G, 230B)의 가장자리는 데이터선(171) 상부에서 중첩되어 있다. 이처럼 컬러 필터(230R, 230G, 230B)의 가장자리를 중첩하여 형성함으로써 화소 영역의 사이에서 누설되는 빛을 차단하는 기능을 가지며, 데이터선(171)의 상부에서는 적, 녹, 청색의 컬러 필터를 함께 중첩하여 배치할 수도 있다.
또한, 컬러 필터(230R, 230G, 230B)의 하부 또는 상부에는 층간 절연막(801, 802)이 더 형성되어 있다. 층간 절연막(801, 802)은 컬러 필터(230R, 230G, 230B)의 안료가 반도체층(154) 또는 화소 전극(190)으로 유입되는 것을 방지한다.
상기 층간 절연막(801, 802)은 플라스마 화학 기상 증착으로 형성되는 a-Si:C:O, a-Si:O:F 등의 저유전율 절연물질, 또는 무기물질인 질화규소 따위로 이루어질 수 있다.
이와 같이, 컬러 필터가 박막 트랜지스터 표시판에 형성되면 상부 표시판에 블랙 매트릭스를 박막 트랜지스터 표시판에만 형성할 수 있으므로, 화소의 개구율이 증가될 수 있다.
상부 층간 절연막(802)에는 드레인 전극(175), 유지 축전기용 도전체(177) 및 데이터선(171)의 끝 부분을 각각 드러내는 복수의 접촉구(185, 187, 182)가 형성되어 있다.
또한, 상부 층간 절연막(180) 위에는 ITO 또는 IZO로 이루어진 복수의 화소전극(190) 및 복수의 접촉 보조 부재(contact assistant)(82)가 형성되어 접촉구(185, 187, 182)를 통하여 드레인 전극(175), 유지 축전기용 도전체(177) 및 데이터선(171)과 접촉하고 있다.
화소 전극(190)은 접촉구(185, 187)를 통하여 드레인 전극(175) 및 유지 축전기용 도전체(177)와 각각 물리적·전기적으로 연결되어 드레인 전극(175)으로부터 데이터 전압을 인가 받고 유지 축전기용 도전체(177)에 데이터 전압을 전달한다.
데이터 전압이 인가된 화소 전극(190)은 공통 전압을 인가 받는 다른 표시판 (도시하지 않음)의 공통 전극(도시하지 않음)과 함께 전기장을 생성함으로써 액정층의 액정 분자들을 재배열시킨다.
접촉 보조 부재(82)는 접촉구(182)를 통하여 데이터선(171)의 끝 부분과 각각 연결된다. 접촉 보조 부재(82)는 데이터선(171)의 끝 부분과 구동 집적 회로와 같은 외부 장치와의 접착성을 보완하고 이들을 보호한다.
이하에서, 본 실시예에 따른 박막 트랜지스터 표시판의 제조방법에 대하여 설명한다.
먼저, 도 15a 및 도 15b에서 보는 바와 같이, 투명유리로 이루어진 절연기판(110) 위에 알루미늄 또는 알루미늄 합금층(124a), 니오븀, 바나듐 또는 티타늄이 소정량 첨가된 몰리브덴 합금층(124b)으로 이루어지는 게이트선(121)을 형성한다. 그리고 게이트선(121, 124) 위에 게이트 절연막(140), 반도체층(151, 154), 저항성 접촉층(161, 163, 165), 데이터선(171), 드레인 전극(175)을 형성한다.
그런 다음, 적, 녹, 청색 안료를 포함하는 감광성 유기물질을 각각 차례로 도포하고 각각의 사진 공정을 통하여 적, 녹, 청색 컬러 필터(230R, 230G, 230B)를 차례로 형성한다. 이 때, 질화규소(SiNx) 또는 산화규소(SiO2) 등의 무기 물질을 적층하여 층간 절연막(801)을 형성한 후 컬러 필터를 형성할 수 있다. 상기 층간 절연막(801)은 컬러 필터의 안료로부터 반도체층(151, 154)을 보호하는 역할을 한다.
마스크를 이용한 사진 공정으로 적, 녹, 청색 컬러 필터(230R, 230G, 230B)를 형성할 때 드레인 전극(175) 및 유지 축전기용 도전체(177)와 대응하는 부분에 개구부(235, 237)를 형성한다.
이후, 도 16a 및 도 16b에 도시한 바와 같이, 컬러 필터(230R, 230G, 230B)의 상부에 4.0 이하의 저유전율을 가지는 유기 물질을 도포하여 층간 절연막(802)을 형성한다.
그런 다음 층간 절연막(802)을 마스크를 이용한 사진 식각 공정으로 패터닝하여 개구부(235, 237)를 노출하는 접촉구(182, 185, 187)를 형성한다.
이후 도 14b에서 보는 바와 같이, 기판(110)에 ITO 또는 IZO 등의 투명한 도전 물질을 증착하고, 사진 식각 공정으로 개구부(235, 237) 및 접촉구(185, 187)를 통해 드레인 전극(175)과 연결되는 화소 전극(190)을 형성한다.
본 실시예에서는, 게이트선(121) 및 데이터선(171)을 알루미늄을 포함한 층과 몰리브덴을 포함하는 층으로 이루어진 복수층으로 형성한 경우에 대해서만 보였지만, 게이트선(121) 및 데이터선(171) 중 어느 한 층에 대해서만 복수층으로 형성할 수도 있다.
[실시예 4]
본 실시예에서는 능동형 유기 발광 표시 장치(AM-OLED)용 박막 트랜지스터 표시판에 대하여 설명한다.
도 17은 본 실시예에 따른 유기 발광 표시 장치용 박막 트랜지스터 표시판의 배치도이고, 도 18 및 도 19는 각각 도 17의 XVIII-XVIII' 선 및 XIX-XIX' 선을 따라 잘라 도시한 단면도이고, 도 20 및 도 21은 도 17의 XX-XX' 선 및 XXI-XXI' 선을 따라 잘라 도시한 단면도이다.
절연기판(110) 위에 게이트 신호를 전달하는 복수의 게이트선(121)이 형성되어 있다. 게이트선(121)은 가로 방향으로 뻗어 있으며, 각 게이트선(121)의 일부는 돌출되어 복수의 제1 게이트 전극(124a)을 이룬다. 또한 게이트선(121)과 동일한 층으로 제2 게이트 전극(124b)이 형성되어 있으며, 제2 게이트 전극(124b)에는 세로 방향으로 뻗은 유지 전극(133)이 연결되어 있다.
게이트선(121), 제1 및 제2 게이트 전극(124a, 124b) 및 유지 전극(133)은 물리적 성질이 다른 두 개의 막으로 형성될 수 있다. 하부 금속층(124a', 124b')은 게이트 신호의 지연이나 전압 강하를 감소시킬 수 있는 낮은 비저항을 가진 금속, 예컨대 알루미늄(Al) 또는 예컨대 네오디뮴(Nd)과 같은 금속이 첨가된 알루미늄 합금 등 알루미늄 계열의 금속으로 이루어지는 것이 바람직하다. 상부 금속층(124a", 124b")은 상기 하부 금속층(124a', 124b')과는 다른 물질, 특히 ITO 또는 IZO와 전기적 접촉 특성이 우수하면서도 하부 금속층(124a', 124b')인 알루미늄과 식각 속도가 크게 차이가 나지 않는 물질이 적합하며, 이러한 조건을 만족하는 금속으로 몰리브덴(Mo)에 니오븀(Nb), 바나듐(V) 또는 티타늄(Ti)이 소정량 함유된 몰리브덴 합금(Mo-Nb, MoV, MoTi)으로 이루어지는 것이 바람직하다. 여기서, 몰리브덴 합금 중 니오븀, 바나듐 또는 티타늄은 바람직하게는 약 0.1 내지 10at%, 더욱 바람직하게는 3 내지 8at%의 함량으로 첨가된다. 상기 첨가성분들의 함량을 더 증가시키는 경우 다른 층들과의 접착성 또는 내화학성이 향상될 수는 있으나, 비저항이 증가하는 문제를 수반하기 때문에 상기 범위 내에서 적절하게 첨가된 것을 이용한다.
게이트선(121)과 유지 전극(133)의 측면은 경사져 있으며 경사각은 기판 (110)에 대하여 30-80도를 이룬다.
게이트선(121) 위에는 질화규소(SiNx) 따위로 이루어진 게이트 절연막(140)이 형성되어 있다.
게이트 절연막(140) 상부에는 수소화 비정질 규소 등으로 이루어진 복수의 선형 반도체(151)와 섬형 반도체(154b)가 형성되어 있다. 선형 반도체(151)는 세로 방향으로 뻗어 있으며 이로부터 복수의 돌출부(extension)가 제1 게이트 전극(124a)을 향하여 뻗어 나와 제1 게이트 전극(124a)과 중첩하는 제1 채널부(154a)를 이루고 있다. 또한 선형 반도체(151)는 게이트선(121)과 만나는 지점 부근에서 폭이 확장되어 있다. 섬형 반도체(154b)는 제2 게이트 전극(124b)과 교차하는 제2 채널부를 포함하고, 유지 전극(133)과 중첩하는 유지 전극부(157)를 가진다.
선형 반도체(151) 및 섬형 반도체(154b)의 상부에는 실리사이드(silicide) 또는 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 규소 따위의 물질로 만들어진 복수의 선형 및 섬형 저항성 접촉층(161, 165a, 163b, 165b)이 형성되어 있다. 선형 접촉층(161)은 복수의 돌출부(163a)를 가지고 있으며, 이 돌출부(163a)와 섬형 접촉층(165a)은 쌍을 이루어 선형 반도체(151)의 돌출부(154a) 위에 위치한다. 또한, 섬형 접촉층(163b, 165b)은 제2 게이트 전극(124b)을 중심으로 마주하여 쌍을 이루며 섬형 반도체(154b) 상부에 위치한다.
반도체(151, 154b)와 저항성 접촉층(161, 165a, 163b, 165b)의 측면 역시 경사져 있으며 경사각은 30-80도이다.
저항성 접촉층(161, 165a, 163b, 165b) 및 게이트 절연막(140) 위에는 각각 복수의 데이터선(171)과 복수의 제1 드레인 전극(175a), 복수의 전원선(172) 및 제2 드레인 전극(175b)이 형성되어 있다.
데이터선(171) 및 전원선(172)은 세로 방향으로 뻗어 게이트선(121)과 교차하며 데이터 전압과 전원 전압을 각각 전달한다. 각 데이터선(171)에서 제1 드레인 전극(175a)을 향하여 뻗은 복수의 가지가 제1 소스 전극(173a)을 이루며 각 전원선(172)에서 제2 드레인 전극(175b)을 향하여 뻗은 복수의 가지가 제2 소스 전극(173b)을 이룬다. 한 쌍의 제1 및 제2 소스 전극(173a, 173b)과 제1 및 제2 드레인 전극(175a, 175b)은 서로 분리되어 있으며 각각 제1 및 제2 게이트 전극(124a, 124b)에 대하여 서로 반대쪽에 위치한다.
제1 게이트 전극(124a), 제1 소스 전극(173a) 및 제1 드레인 전극(175a)은 선형 반도체(151)의 돌출부(154a)와 함께 스위칭(switching)용 박막 트랜지스터를 이루며, 제2 게이트 전극(124b), 제2 소스 전극(173b) 및 제2 드레인 전극(175b)은 섬형 반도체(154b)와 함께 구동(driving)용 박막 트랜지스터를 이룬다. 이 때, 전원선(172)은 섬형 반도체(154b)의 유지 전극부(157)와 중첩한다.
데이터선(171), 제1 및 제2 드레인 전극(175a, 175b) 및 전원선(172)은 바람직하게는 3층의 적층 구조로 형성되며, 알루미늄을 포함한 제1 금속층(171b) 및 상기 금속층의 상부 및 하부에 형성된 몰리브덴(Mo)을 포함한 제2 금속층(171a) 및 제3 금속층(171c)으로 형성된다. 상기 몰리브덴을 포함한 제2 금속층(171a) 및 제3 금속층(171c)은 몰리브덴(Mo)에 니오븀(Nb), 바나듐(V) 중 티타늄(Ti) 적어도 어느 하나를 소정량 함유한 몰리브덴 합금으로 이루어진다. 여기서 제2 금속층과 제3 금 속층 중의 하나는 몰리브덴만으로 형성되거나 다른 물질로 이루어질 수도 있다. 상기 몰리브덴합금 중 니오븀, 바나듐 또는 티타늄은 바람직하게는 약 0.1 내지 10at%, 더욱 바람직하게는 3 내지 8at%의 함량으로 첨가된다. 상기 첨가성분들의 함량을 증가시키는 경우 다른 층들과의 접착성 또는 내화학성이 향상될 수는 있으나, 비저항이 증가하는 문제를 수반하기 때문에 상기 범위 내에서 적절하게 첨가된 것을 이용한다. 이와 같이, 몰리브덴과 전율 고용체를 이루는 니오븀(Nb), 바나듐(V) 및 티타늄(Ti) 중 적어도 하나를 몰리브덴에 첨가한 몰리브덴합금을 이용하여 상기 알루미늄의 상부 및 하부에 적층하는 구조를 형성함으로써, 기존의 몰리브덴(Mo)을 이용한 경우보다 내화학성(에칭속도)이 현저하게 향상될 뿐만 아니라, 알루미늄 또는 알루미늄 합금과의 내화학성 차이가 감소하여 식각시 언더컷, 오버행 및 마우스 바이트 등이 형성되지 않는 이점이 있다.
데이터선(171), 제1 및 제2 드레인 전극(175a, 175b) 및 전원선(172)도 게이트선(121)과 마찬가지로 그 측면이 약 30-80도의 각도로 각각 경사져 있다.
저항성 접촉층(161, 163b, 165a, 165b)은 그 하부의 선형 반도체(151) 및 섬형 반도체(154b)와 그 상부의 데이터선(171), 제1 드레인 전극(175a, 175b), 전원선(172) 사이에만 존재하며 접촉 저항을 낮추어 주는 역할을 한다. 선형 반도체(151)는 제1 소스 전극(173a)과 제1 드레인 전극(175a) 사이, 데이터선(171) 및 제1 드레인 전극(175a)에 가리지 않고 노출된 부분을 가지고 있으며, 대부분의 영역에서는 선형 반도체(151)의 폭이 데이터선(171)의 폭보다 작지만, 전술한 바와 같이 게이트선(121)과 만나는 부분에서 폭이 커져서 게이트선(121)으로 인한 단차 부 분에서 데이터선(171)이 단선되는 것을 방지한다.
데이터선(171), 제1 및 제2 드레인 전극(175a, 175b) 및 전원선(172)과 노출된 반도체(151, 154b) 부분의 위에는 평탄화 특성이 우수하며 감광성을 가지는 유기물질 또는 플라스마 화학 기상 증착(PECVD)으로 형성되는 a-Si:C:O, a-Si:O:F 등의 저유전율 절연 물질 등으로 이루어진 보호막(passivation layer)(180)이 형성되어 있다.
보호막(180)을 유기 물질로 형성하는 경우에는 선형 반도체(151) 및 섬형 반도체(154b)가 노출된 부분에 유기 물질이 직접 접촉하는 것을 방지하기 위하여 유기막의 하부에 질화규소(SiNx) 또는 산화규소(SiO2)로 이루어진 무기절연막을 추가로 형성할 수 있다.
보호막(180)에는 제1 드레인 전극(175a), 제2 게이트 전극(124b), 제2 드레인 전극(175b) 및 게이트선의 확장부(125)와 데이터선의 확장부(179)를 각각 드러내는 복수의 접촉구(185, 183, 181. 182, 189)가 형성되어 있다.
여기서 보호막(180)에 형성되어 있는 데이터선(171) 및 게이트선(121)의 확장부(125, 179)를 노출시키는 접촉구(182, 189)는 외부의 구동 회로 출력단과 데이터선(171) 및 게이트선(121)의 확장부(125, 179)를 연결하기 위한 것이다. 이 때, 구동회로 출력단과 게이트선(121) 및 데이터선(171)의 확장부(125, 179) 사이에는 이방성 도전필름이 놓여 물리적 접착과 전기적 연결을 도모한다. 그러나, 기판(110)의 상부에 구동회로를 직접 형성하는 경우에는 게이트선(121)과 데이터선 (171)은 구동회로의 출력단과 연결된 상태로 형성되므로 별도의 접촉구는 불필요하다. 경우에 따라서는, 게이트 구동회로는 기판(110)에 직접 형성하고 데이터 구동 회로는 별도 칩 형태로 실장할 수도 있는데, 이 경우에는 데이터선(171)의 확장부(179)를 노출하는 접촉구(189)만 형성한다.
접촉구(185, 183, 181. 182, 189)는 제1 및 제2 드레인 전극(175a, 175b), 제2 게이트 전극(124b) 및 게이트선의 확장부(125)와 데이터선의 확장부(179)를 드러내는데, 접촉구(185, 183, 181. 182, 189)에서는 이후에 형성되는 금속층과의 접촉 특성을 확보하기 위해 상술한 몰리브덴 합금과 알루미늄금속으로 이루어진 삼층적층 구조로 형성하는 것이 바람직하다.
보호막(180) 위에는 복수의 화소 전극(901), 복수의 연결부재(902) 및 복수의 접촉 보조 부재(906, 908)가 형성되어 있다.
화소 전극(901)은 접촉구(185)를 통하여 제2 드레인 전극(175b)과 각각 물리적·전기적으로 연결되어 있으며, 연결부재(902)는 접촉구(181, 183)를 통하여 제1 드레인 전극(175a)과 제2 게이트 전극(124b)을 연결한다. 접촉 보조 부재(906, 908)는 접촉 구멍(182, 189)을 통하여 게이트선의 확장부(125) 및 데이터선의 확장부(179)에 각각 연결되어 있다.
화소 전극(901), 연결 부재(902) 및 접촉 보조 부재(906, 908)는 ITO 또는 IZO로 이루어져 있다.
보호막(180) 상부에는, 유기 절연 물질 또는 무기 절연 물질로 이루어져 있으며 유기 발광 셀을 분리시키기 위한 격벽(803)이 형성되어 있다. 격벽(803)은 화 소 전극(901) 가장자리 주변을 둘러싸서 유기발광층(70)이 충진될 영역을 한정한다.
격벽(803)에 둘러싸인 화소 전극(901) 위의 영역에는 유기발광층(70)이 형성되어 있다. 유기발광층(70)은 적색(R), 녹색(G), 청색(B) 중 어느 하나의 빛을 내는 유기물질로 이루어지며, 적색, 녹색 및 청색의 유기발광층(70)이 순서대로 반복적으로 배치되어 있다.
격벽(803) 위에는, 격벽(803)과 동일한 모양의 패턴으로 이루어져 있으며 낮은 비저항을 가지는 도전 물질로 이루어진 보조 전극(272)이 형성되어 있다. 보조 전극(272)은 이후에 형성되는 공통 전극(270)과 접촉하여 공통 전극(270)의 저항을 감소시키는 역할을 한다.
격벽(803), 유기발광층(70) 및 보조 전극(272) 위에는 공통 전극(270)이 형성되어 있다. 공통 전극(270)은 알루미늄 등의 낮은 저항성을 가지는 금속으로 이루어져 있다. 여기서는 배면 발광형 유기 발광 표시 장치를 예시하고 있으나, 전면 발광형 유기 발광 표시 장치 또는 양면 발광형 유기 발광 표시 장치의 경우에는 공통 전극(270)을 ITO 또는 IZO 등의 투명한 도전 물질로 형성한다.
도 17 내지 도 21에 도시한 유기 발광 표시 장치용 박막 트랜지스터 표시판을 제조하는 방법에 대하여 도 22 내지 도 33b 및 도 17 내지 도 21를 참조하여 상세히 설명한다.
도 22, 도 24, 도 26, 도 28, 도 30, 도 32는 도 17 내지 도 21의 박막 트랜지스터 표시판의 제조 방법에서 중간 단계를 도시한 배치도이고, 도 23a, 도 23b 및 도 23c는 도 22에서 XXIIIa-XXIIIa'선, XXIIIb-XXIIIb'선 및 XXIIIc-XXIIIc'선을 따라 잘라 도시한 단면도이고, 도 25a, 도 25b 및 도 25c는 도 24에서 XXVa-XXVa'선, XXVb-XXVb'선 및 XXVc-XXVc'선을 따라 잘라 도시한 단면도이고, 도 27a, 도 27b, 도 27c 및 도 27d는 도 26에서 XXVIIa-XXVIIa'선, XXVIIb-XXVIIb'선, XXVIIc-XXVIIc'선 및 XXVIId-XXVIId'선을 따라 잘라 도시한 단면도이고, 도 29a, 도 29b, 도 29c 및 도 29d는 도 28에서 XXIXa-XXIXa'선, XXIXb-XXIXb'선, XXIXc-XXIXc'선 및 XXIXd-XXIXd'선을 따라 잘라 도시한 단면도이고, 도 31a, 도 31b, 도 31c 및 도 31d는 도 30에서 XXXIa-XXXIa'선, XXXIb-XXXIb'선, XXXIc-XXXIc'선 및 XXXId-XXXId'선을 따라 잘라 도시한 단면도이고, 도 33a 및 도 33b는 도 32에서 XXXIIIa-XXXIIIa'선 및 XXXIIIb-XXXIIIb'선을 따라 잘라 도시한 단면도이다.
먼저, 도 22 내지 도 23c에서 보는 바와 같이, 투명 유리 등으로 이루어진 절연 기판(110) 위에 게이트용 금속층을 적층한다. 금속층은 공동 스퍼터링(Co-sputtering)으로 형성하는데, 본 실시예에서 공동 스퍼터링의 타겟으로 알루미늄(Al) 또는 네오디뮴(Nd)이 첨가된 알루미늄합금(AlNd)과 니오븀(Nb), 바나듐(V) 또는 티타늄(Ti)이 첨가된 몰리브덴 합금(MoNb, MoV, MoTi)을 사용한다.
공동 스퍼터링은 다음과 같이 수행된다.
초기에 몰리브덴 합금 타겟에는 파워를 인가하지 않으며 알루미늄 또는 알루미늄 합금 타겟에만 파워를 인가하여 기판 위에 알루미늄으로 이루어지는 제1 금속층(124a', 124b')을 형성한다. 그런 다음 알루미늄 타겟에 인가되는 파워를 오프한 후, 몰리브덴 합금에 인가되는 파워를 인가하여 제2 금속층(124a", 124b")을 형성 한다. 이 경우, 상기 알루미늄 합금은 네오디뮴(Nd)을 2at% 정도 함유한 Al-Nd 스퍼터링 표적을 이용하는 것이 바람직하고, 약 2,500Å 정도의 두께를 가지는 것이 바람직하다. 또한, 몰리브덴 합금은 니오븀(Nb), 바나듐(V) 또는 티타늄(Ti)이 0.1at% 내지 10at% 함량으로 첨가되며, 바람직하게는 5at% 내지 8at%로 첨가된다.
이후 상기 제1 금속층(124a', 124b') 및 제2 금속층(124a", 124b")을 한번에 식각하여 복수의 게이트 전극(124a)을 포함하는 게이트선(121)과 제2 게이트 전극(124b) 및 유지 전극(133)을 형성한다. 이 때 사용하는 식각액으로는, 인산, 질산, 초산 및 탈염수를 적정비율로 포함한 식각액이 적합하며, 구체적으로는 인산 63-70%, 질산 4-8%, 초산 8-11% 및 잔량의 탈염수를 포함하는 통합 식각액 또는 상기 식각액보다 초산함량이 4-8% 정도 증가한 Al식각액을 이용할 수 있다. 감광막 패턴을 이용한 사진 식각 공정으로 패터닝하여 복수의 제1 게이트 전극(124a)을 포함하는 게이트선(121)과 제2 게이트 전극(124b) 및 유지 전극(133)을 형성한다.
다음, 도 25 내지 도 26c에 도시한 바와 같이, 게이트 절연막(140), 진성 비정질 규소층, 불순물 비정질 규소층의 삼층막을 연속하여 적층하고, 불순물 비정질 규소층과 진성 비정질 규소층을 사진 식각하여 복수의 선형 불순물 반도체(164)와 복수의 돌출부(154a)를 각각 포함하는 선형 반도체(151) 및 섬형 반도체(154b)를 형성한다. 게이트 절연막(140)의 재료로는 질화규소(SiNx)가 바람직하며, 적층온도는 약 250~500℃, 두께는 약 2,000∼5,000Å 정도가 바람직하다.
다음, 도 26 내지 도 27d에 도시한 바와 같이, 알루미늄 또는 알루미늄 합금으로 이루어진 금속층(171b', 173b', 175b')과 상기 금속층의 하부 및 상부에 형성 된 니오븀(Nb), 바나듐(V) 또는 티타늄(Ti)이 소정량 첨가된 몰리브덴 합금막을 포함한 금속층(171a', 173a', 175a', 171c', 173c', 175c')으로 적층하고 그 상부에 감광막을 형성하고 이를 식각 마스크로 도전막을 패터닝하여 복수의 제1 소스 전극(173a)을 가지는 복수의 데이터선(171), 복수의 제1 및 제2 드레인 전극(175a, 175b) 및 복수의 제2 소스 전극(173b)을 가지는 전원선(172)을 형성한다.
이어, 데이터선(171), 전원선(172) 및 제1 및 제2 드레인 전극(175a, 175b) 상부의 감광막을 제거하거나 그대로 둔 상태에서, 노출된 불순물 반도체(164) 부분을 제거함으로써 복수의 돌출부(163a)를 각각 포함하는 복수의 선형 저항성 접촉 부재(161)와 복수의 섬형 저항성 접촉층(165a, 165b, 163b)을 완성하는 한편, 그 아래의 선형 진성 반도체(151) 및 섬형 진성 반도체(154b) 일부분을 노출시킨다.
이어, 진성 반도체(151, 154b)의 노출된 표면을 안정화시키기 위하여 산소(O2) 플라스마를 뒤이어 실시하는 것이 바람직하다.
다음으로, 도 28 내지 도 29d에서 보는 바와 같이, 유기 절연 물질 또는 무기 절연 물질을 도포하여 보호막(180)을 형성하고, 사진 공정으로 건식 식각하여 복수의 접촉구(189, 185, 183, 181, 182)를 형성한다. 접촉구(181, 182, 185, 183, 189)는 제1 및 제2 드레인 전극(175a, 175b), 제2 게이트 전극(124b)의 일부, 게이트선의 확장부(125) 및 데이터선의 확장부(179)를 드러낸다.
다음, 도 31 내지 도 32d에 도시한 바와 같이, 화소 전극(901), 연결 부재(902) 및 접촉 보조 부재(906, 908)를 ITO 또는 IZO로 형성한다.
이어, 도 32 내지 36에서 보는 바와 같이, 하나의 마스크를 이용한 사진 식각 공정으로 격벽(803)과 보조 전극(272)을 형성하고, 도 22 내지 도 24에 도시한 바와 같이 유기 발광층(70)과 공통 전극(270)을 형성한다.
본 실시예에서는, 게이트선(121) 및 데이터선(171) 모두를, 알루미늄을 포함하는 층과 몰리브덴을 포함하는 층으로 이루어진 복수층으로 형성한 경우에 대해서만 보였지만, 게이트선(121) 및 데이터선(171) 중 어느 한 층에 대해서만 복수층으로 형성할 수도 있다.
이상에서 본 발명의 바람직한 실시예들에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
액정 표시 장치 또는 유기 발광 표시 소자용 박막 트랜지스터 표시판의 배선으로, 몰리브덴(Mo)에 니오븀(Nb), 바나듐(V) 또는 티타늄(Ti)을 소정량 첨가한 몰리브덴합금과 알루미늄 또는 알루미늄 합금층을 포함한 적층구조를 형성함으로써, 기존의 순수 몰리브덴(Mo)을 이용한 경우보다 몰리브덴 합금층과 알루미늄층의 상대적인 식각속도 차이가 감소하여 식각시 언더컷, 오버행 및 마우스 바이트 등이 형성되지 않으며 반도체층 또는 화소 전극과의 접촉특성도 개선되기 때문에 저저항성 및 내화학성을 동시에 갖춘 우수한 배선을 형성할 수 있는 효과를 발휘한다.

Claims (27)

  1. 절연 기판;
    상기 절연 기판 위에 형성되어 있으며, 알루미늄(Al)을 포함한 제1 금속층 및 몰리브덴(Mo)에 니오븀(Nb), 바나듐(V), 티타늄(Ti)에서 선택된 적어도 하나의 성분이 첨가된 몰리브덴 합금을 포함하는 제2 금속층으로 이루어지는 게이트 전극을 포함하는 게이트선;
    상기 게이트선 위에 형성되어 있는 게이트 절연막;
    상기 게이트 절연막 위의 소정 영역에 형성되어 있는 반도체층;
    상기 게이트 절연막 및 반도체층 위에 형성되어 있으며 소스 전극을 포함하는 데이터선;
    상기 소스 전극과 소정간격을 두고 마주하고 있는 드레인 전극;
    상기 데이터선 및 드레인 전극 위에 형성되어 있으며 접촉구를 가지는 보호막; 및
    상기 보호막 위의 소정 영역에 상기 접촉구를 통해 상기 드레인 전극과 연결되는 화소 전극을 포함하는 박막 트랜지스터 표시판.
  2. 제1항에 있어서, 상기 제1 금속층은 알루미늄에 네오디뮴(Nd)이 첨가된 알루미늄 합금으로 이루어진 박막 트랜지스터 표시판.
  3. 제1항에 있어서, 상기 데이터선은 몰리브덴을 포함하는 금속층으로 이루어진 박막 트랜지스터 표시판.
  4. 제3항에 있어서, 상기 데이터선은 몰리브덴에 니오븀(Nb), 바나듐(V) 및 티타늄(Ti)에서 선택된 적어도 하나의 성분이 첨가되어 있는 몰리브덴 합금으로 이루어지는 박막 트랜지스터 표시판.
  5. 절연기판;
    상기 절연기판 위에 형성되어 있으며, 게이트 전극을 포함하는 게이트선;
    상기 게이트선 위에 형성되어 있는 게이트 절연막;
    상기 게이트 절연막 위의 소정 영역에 형성되어 있는 반도체층;
    상기 게이트 절연막 및 반도체층 위에 형성되어 있으며, 몰리브덴을 포함하는 제1 금속층, 알루미늄을 포함하는 제2 금속층 및 몰리브덴을 포함하는 제3 금속층으로 이루어지며, 상기 제1 및 제3 금속층 중 적어도 하나는 몰리브덴에 니오븀(Nb), 바나듐(V) 및 티타늄(Ti)에서 선택된 적어도 하나의 성분이 첨가되어 있는 몰리브덴 합금으로 이루어지는 소스 전극을 포함하는 데이터선;
    상기 소스 전극과 소정 간격을 두고 마주하고 있는 드레인 전극;
    상기 데이터선 위에 형성되어 있으며 접촉구를 가지는 보호막; 및
    상기 보호막 위의 소정 영역에 상기 접촉구를 통해 상기 드레인 전극과 연결되는 화소 전극을 포함하는 박막 트랜지스터 표시판.
  6. 제5항에 있어서, 상기 게이트선은 알루미늄을 포함한 금속층으로 이루어진 박막 트랜지스터 표시판.
  7. 제6항에 있어서, 상기 게이트선은 알루미늄에 네오디뮴(Nd)이 첨가된 알루미늄 합금으로 이루어진 박막 트랜지스터 표시판.
  8. 제1항 또는 제5항에 있어서, 상기 몰리브덴 합금은 0.1at% 내지 20at%의 니오븀(Nb), 바나듐(V) 또는 티타늄(Ti)을 함유하는 박막 트랜지스터 표시판.
  9. 제8항에 있어서, 상기 몰리브덴 합금은 3at% 내지 8at%의 니오븀(Nb), 바나듐(V) 또는 티타늄(Ti)을 함유하는 박막 트랜지스터 표시판.
  10. 제1항 또는 제5항에 있어서, 상기 화소 전극은 ITO 또는 IZO로 이루어지는 박막 트랜지스터 표시판.
  11. 제1항 또는 제5항에 있어서, 상기 절연기판 위에 형성되며 상기 화소 전극 아래에 위치하는 컬러 필터를 더 포함하는 박막 트랜지스터 표시판.
  12. 절연기판 위에 알루미늄을 포함한 제1 금속층 및 몰리브덴(Mo)에 니오븀 (Nb), 바나듐(V), 티타늄(Ti)에서 선택된 적어도 하나의 성분이 혼합된 몰리브덴 합금을 포함하는 제2 금속층으로 이루어지는 게이트 전극을 포함하는 게이트선을 형성하여 패터닝하는 단계;
    상기 게이트선 위에 게이트 절연막, 반도체층 및 저항성 접촉층을 순차적으로 적층하는 단계;
    상기 반도체층 및 저항성 접촉층을 식각하여 패터닝하는 단계;
    상기 절연막 및 저항성 접촉층 위에 소스 전극을 포함하는 데이터선 및 상기 소스 전극과 소정간격을 두고 마주하고 있는 드레인 전극을 형성하여 패터닝하는 단계;
    상기 데이터선 위에 상기 드레인 전극을 노출하는 접촉구를 포함하는 보호막을 형성하는 단계; 및
    상기 보호막 위에 상기 접촉구를 통해 상기 드레인 전극과 연결되는 화소 전극을 형성하는 단계를 포함하는 박막 트랜지스터 표시판의 제조방법.
  13. 절연 기판 위에 게이트 전극을 포함하는 게이트선을 형성하여 패터닝하는 단계;
    상기 게이트선 위에 게이트 절연막, 반도체층 및 저항성 접촉층을 순차적으로 적층하는 단계;
    상기 반도체층 및 저항성 접촉층을 식각하여 패터닝하는 단계;
    상기 절연막 및 저항성 접촉층 위에 몰리브덴을 포함하는 제1 금속층, 알루 미늄을 포함하는 제2 금속층 및 몰리브덴을 포함하는 제3 금속층을 순차적으로 형성하며, 상기 제1 및 제3 금속층 중 적어도 하나는 몰리브덴에 니오븀(Nb), 바나듐(V), 티타늄(Ti)에서 선택된 적어도 하나의 성분이 첨가되어 있는 몰리브덴 합금으로 이루어지는 소스 전극을 포함하는 데이터선 및 드레인 전극을 형성하여 패터닝하는 단계;
    상기 데이터선 위에 상기 드레인 전극을 노출하는 접촉구를 포함하는 보호막을 형성하는 단계; 및
    상기 보호막 위에 상기 접촉구를 통해 상기 드레인 전극과 연결되는 화소 전극을 형성하는 단계를 포함하는 박막 트랜지스터 표시판의 제조방법.
  14. 제12항 또는 제13항에 있어서, 상기 게이트선 또는 데이터선은 인산, 질산 및 초산을 포함하는 식각액을 이용하여 패터닝하는 박막 트랜지스터 표시판의 제조방법.
  15. 제12항 또는 제13항에 있어서, 상기 데이터선 및 반도체층은 제1 부분과, 상기 제1 부분보다 두께가 두꺼운 제2 부분과, 상기 제1 부분의 두께보다 두께가 얇은 제3 부분을 가지는 감광막 패턴을 이용하여 패터닝하는 박막 트랜지스터 표시판의 제조방법.
  16. 제15항에 있어서, 상기 제1 부분은 상기 소스 전극과 상기 드레인 전극 사이 에 위치하도록 형성하고, 상기 제2 부분은 상기 데이터선 상부에 위치하도록 형성하는 박막 트랜지스터 표시판의 제조방법.
  17. 제12항 또는 제13항에 있어서, 상기 보호막 형성단계 전에 컬러 필터를 형성하는 단계를 더 포함하는 박막 트랜지스터 표시판의 제조방법.
  18. 절연기판 위에 형성되어 있으며 게이트 전극을 포함하는 게이트선, 상기 게이트선 위에 형성되어 있는 게이트 절연막, 상기 게이트 절연막 위의 소정 영역에 형성되어 있는 반도체층, 상기 게이트 절연막 및 반도체층 위에 형성되어 있으며 몰리브덴을 포함하는 제1 금속층, 알루미늄을 포함하는 제2 금속층 및 몰리브덴을 포함하는 제3 금속층으로 이루어지며 상기 제1 및 제3 금속층 중 적어도 하나는 몰리브덴에 니오븀(Nb), 바나듐(V) 및 티타늄(Ti)에서 선택된 적어도 하나의 성분이 첨가되어 있는 몰리브덴 합금으로 이루어지는 소스 전극을 포함하는 데이터선, 상기 소스 전극과 소정 간격을 두고 마주하고 있는 드레인 전극, 상기 데이터선 위에 형성되어 있으며 접촉구를 가지는 보호막 및 상기 보호막 위의 소정 영역에 상기 접촉구를 통해 상기 드레인 전극과 연결되는 화소 전극을 포함하는 박막 트랜지스터 표시판;
    상기 박막 트랜지스터 표시판과 대향하고 있으며 제2 절연기판 위에 형성되어 있는 공통 전극을 포함하는 컬러필터 기판; 및
    상기 박막 트랜지스터 표시판과 상기 컬러필터 기판 사이에 주입되어 있는 액정층을 포함하는 액정 표시 장치.
  19. 제18항에 있어서, 상기 게이트선은 알루미늄을 포함한 금속층으로 이루어진 액정 표시 장치.
  20. 제19항에 있어서, 상기 게이트선은 알루미늄에 네오디뮴(Nd)이 첨가된 알루미늄 합금으로 이루어진 액정 표시 장치.
  21. 제18항에 있어서, 상기 몰리브덴 합금은 0.1at% 내지 20at%의 니오븀(Nb), 바나듐(V) 또는 티타늄(Ti)을 함유하는 액정 표시 장치.
  22. 제21항에 있어서, 상기 몰리브덴 합금은 3at% 내지 8at%의 니오븀(Nb), 바나듐(V) 또는 티타늄(Ti)을 함유하는 액정 표시 장치.
  23. 절연기판 상부에 다결정 규소 또는 비정질 규소로 이루어져 있는 제1 및 제2 채널부를 각각 가지는 제1 및 제2 반도체;
    상기 제1 채널부와 중첩하는 제1 게이트 전극을 가지는 게이트선;
    상기 제2 채널부와 중첩하는 제2 게이트 전극;
    상기 제1 및 제2 반도체와 상기 제1 및 제2 게이트 전극 사이에 형성되어 있는 게이트 절연막;
    상기 제1 반도체 일부와 접하고 있는 제1 소스 전극을 가지는 데이터선;
    상기 제1 채널부를 중심으로 제1 소스 전극과 마주하며 상기 제1 채널부와 접하며 상기 제2 게이트 전극과 연결되어 있는 제1 드레인 전극;
    상기 제2 채널부의 일부와 접하는 제2 소스 전극을 가지는 전원 전압용 전극;
    상기 제2 채널부를 중심으로 상기 제2 소스 전극과 마주하는 제2 드레인 전극;
    상기 제2 드레인 전극과 연결되어 있으며, 상기 게이트선과 상기 데이터선으로 둘러싸인 화소 영역에 배치되어 있는 화소 전극;
    상기 화소 영역의 상기 화소 전극을 드러내는 개구부를 가지는 격벽;
    상기 격벽 상부에 형성되어 있으며, 상기 격벽과 동일한 모양으로 이루어진 보조 전극;
    상기 화소 전극 상부의 상기 개구부에 형성되어 있는 유기 발광층;
    상기 보조 전극 및 상기 유기 발광층을 덮고 있는 공통 전극; 및
    상기 게이트선의 확장부 및 데이터선의 확장부와 연결되어 있는 접촉 보조 부재를 포함하며,
    상기 드레인선 및 전원 전압용 전극은 몰리브덴을 포함하는 제1 금속층, 알루미늄을 포함하는 제2 금속층 및 몰리브덴을 포함하는 제3 금속층으로 이루어지며, 상기 제1 및 제3 금속층 중 적어도 하나는 몰리브덴에 니오븀(Nb), 바나듐(V) 및 티타늄(Ti)에서 선택된 적어도 하나의 성분이 첨가되어 있는 몰리브덴 합금으로 이루어지는 유기 발광 표시 소자.
  24. 제23항에 있어서, 상기 게이트선은 알루미늄을 포함한 금속층으로 이루어진 유기 발광 표시 소자.
  25. 제24항에 있어서, 상기 게이트선은 알루미늄에 네오디뮴(Nd)이 첨가된 알루미늄 합금으로 이루어진 유기 발광 표시 소자.
  26. 제23항에 있어서, 상기 몰리브덴 합금은 0.1at% 내지 20at%의 니오븀(Nb), 바나듐(V) 또는 티타늄(Ti)을 함유하는 유기 발광 표시 소자.
  27. 제26항에 있어서, 상기 몰리브덴 합금은 3at% 내지 8at%의 니오븀(Nb), 바나듐(V) 또는 티타늄(Ti)을 함유하는 유기 발광 표시 소자.
KR1020040071612A 2004-09-08 2004-09-08 박막 트랜지스터 표시판 및 그 제조방법 KR101061850B1 (ko)

Priority Applications (8)

Application Number Priority Date Filing Date Title
KR1020040071612A KR101061850B1 (ko) 2004-09-08 2004-09-08 박막 트랜지스터 표시판 및 그 제조방법
US11/180,989 US7301170B2 (en) 2004-09-08 2005-07-12 Thin film transistor array panel and method for manufacturing the same
TW094123767A TWI404212B (zh) 2004-09-08 2005-07-13 薄膜電晶體陣列面板及其製造之方法
JP2005233289A JP5240964B2 (ja) 2004-09-08 2005-08-11 薄膜トランジスタ表示板及びその製造方法
CN2009101377593A CN101552242B (zh) 2004-09-08 2005-09-08 薄膜晶体管阵列面板及其制造方法
CN2005100981501A CN1761049B (zh) 2004-09-08 2005-09-08 薄膜晶体管阵列面板及其制造方法
US11/944,083 US7662715B2 (en) 2004-09-08 2007-11-21 Thin film transistor array panel and method for manufacturing the same
US11/944,130 US7550768B2 (en) 2004-09-08 2007-11-21 Thin film transistor array panel and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040071612A KR101061850B1 (ko) 2004-09-08 2004-09-08 박막 트랜지스터 표시판 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20060022839A true KR20060022839A (ko) 2006-03-13
KR101061850B1 KR101061850B1 (ko) 2011-09-02

Family

ID=36159673

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040071612A KR101061850B1 (ko) 2004-09-08 2004-09-08 박막 트랜지스터 표시판 및 그 제조방법

Country Status (5)

Country Link
US (3) US7301170B2 (ko)
JP (1) JP5240964B2 (ko)
KR (1) KR101061850B1 (ko)
CN (2) CN1761049B (ko)
TW (1) TWI404212B (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110104863A (ko) * 2010-03-17 2011-09-23 삼성전자주식회사 평판 표시 장치
KR101319334B1 (ko) * 2007-03-20 2013-10-16 엘지디스플레이 주식회사 액정표시패널 및 그의 제조방법
WO2020004746A1 (ko) * 2018-06-27 2020-01-02 삼성디스플레이 주식회사 표시패널 및 그 제조방법

Families Citing this family (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100935670B1 (ko) * 2003-04-04 2010-01-07 삼성전자주식회사 액정표시장치, 박막 트랜지스터 표시판 및 그의 제조 방법
KR20060042425A (ko) * 2004-11-09 2006-05-15 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
TWI326379B (en) * 2005-09-20 2010-06-21 Au Optronics Corp A double-sided liquid crystal display
US7837929B2 (en) * 2005-10-20 2010-11-23 H.C. Starck Inc. Methods of making molybdenum titanium sputtering plates and targets
KR20070075808A (ko) * 2006-01-16 2007-07-24 삼성전자주식회사 표시 기판의 제조 방법 및 이를 이용하여 제조한 표시 기판
TWI282467B (en) * 2006-04-07 2007-06-11 Innolux Display Corp Liquid crystal panel
KR101240652B1 (ko) * 2006-04-24 2013-03-08 삼성디스플레이 주식회사 표시 장치용 박막 트랜지스터 표시판 및 그 제조 방법
JP5000650B2 (ja) * 2006-06-30 2012-08-15 シャープ株式会社 Ｔｆｔ基板およびそれを備える表示パネルならびに表示装置、ｔｆｔ基板の製造方法
US20080032431A1 (en) * 2006-08-03 2008-02-07 Tpo Displays Corp. Method for fabricating a system for displaying images
JP2008098611A (ja) * 2006-09-15 2008-04-24 Kobe Steel Ltd 表示装置
TWI319610B (en) * 2006-12-29 2010-01-11 Winbond Electronics Corp Method of manufacturing openings and via openings
KR101373735B1 (ko) 2007-02-22 2014-03-14 삼성디스플레이 주식회사 신호선의 제조 방법, 박막 트랜지스터 표시판 및 그의 제조방법
US8786793B2 (en) * 2007-07-27 2014-07-22 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
JP4506810B2 (ja) * 2007-10-19 2010-07-21 ソニー株式会社 表示装置
KR101490480B1 (ko) * 2008-07-07 2015-02-06 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조 방법
KR101570347B1 (ko) * 2008-11-25 2015-11-20 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
WO2011027701A1 (en) * 2009-09-04 2011-03-10 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and method for manufacturing the same
WO2011027676A1 (en) 2009-09-04 2011-03-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR101623956B1 (ko) * 2010-01-15 2016-05-24 삼성전자주식회사 트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자
US8890187B2 (en) * 2010-04-16 2014-11-18 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device with an insulating partition
US8449817B2 (en) 2010-06-30 2013-05-28 H.C. Stark, Inc. Molybdenum-containing targets comprising three metal elements
US8449818B2 (en) 2010-06-30 2013-05-28 H. C. Starck, Inc. Molybdenum containing targets
KR101764902B1 (ko) * 2010-12-06 2017-08-14 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조방법
CN103562432B (zh) 2011-05-10 2015-08-26 H·C·施塔克公司 多段溅射靶及其相关的方法和物品
CN102636927B (zh) * 2011-12-23 2015-07-29 京东方科技集团股份有限公司 阵列基板及其制造方法
JP6033071B2 (ja) 2011-12-23 2016-11-30 株式会社半導体エネルギー研究所 半導体装置
US20130240995A1 (en) * 2012-03-19 2013-09-19 Shenzhen China Star Optoelectronics Technology Co., Ltd Thin-film transistor array substrate and manufacturing method thereof
US9334565B2 (en) 2012-05-09 2016-05-10 H.C. Starck Inc. Multi-block sputtering target with interface portions and associated methods and articles
KR101444777B1 (ko) * 2012-08-10 2014-09-26 엘지디스플레이 주식회사 유기발광다이오드 표시소자 및 그 제조방법
WO2014038482A1 (ja) * 2012-09-05 2014-03-13 シャープ株式会社 半導体装置およびその製造方法
KR102094841B1 (ko) * 2013-05-16 2020-03-31 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
CN103745980B (zh) * 2014-01-28 2017-02-15 昆山龙腾光电有限公司 薄膜晶体管阵列基板及其制作方法及液晶显示装置
US10175518B2 (en) * 2014-07-30 2019-01-08 Sharp Kabushiki Kaisha Method for manufacturing display device including a wiring layer of a molybdenum-based material
KR20160017795A (ko) 2014-08-05 2016-02-17 삼성디스플레이 주식회사 박막 트랜지스터 기판, 이의 제조 방법, 및 박막 트랜지스터 기판을 포함하는 표시 장치
KR102193886B1 (ko) * 2014-11-12 2020-12-23 엘지디스플레이 주식회사 고 개구율 유기발광 다이오드 표시장치 및 그 제조 방법
KR102352182B1 (ko) * 2015-01-23 2022-01-17 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
CN105655391B (zh) * 2016-01-28 2018-10-26 武汉华星光电技术有限公司 Tft阵列基板及其制作方法
KR102503705B1 (ko) * 2016-05-19 2023-02-24 삼성디스플레이 주식회사 표시 기판
TWI662327B (zh) * 2018-02-09 2019-06-11 友達光電股份有限公司 顯示面板
KR20200042971A (ko) * 2018-10-16 2020-04-27 삼성디스플레이 주식회사 표시패널 및 그 제조방법
CN109545689B (zh) * 2018-12-03 2021-05-25 惠科股份有限公司 主动开关及其制作方法、显示装置
CN109616510B (zh) 2018-12-03 2020-04-14 惠科股份有限公司 薄膜晶体管结构及其制作方法、显示装置
CN112259558B (zh) * 2020-10-15 2022-12-06 Tcl华星光电技术有限公司 阵列基板及其制备方法

Family Cites Families (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA1327358C (en) 1987-11-17 1994-03-01 Morio Fujiu Fluoro cytidine derivatives
JP2673460B2 (ja) 1990-02-26 1997-11-05 キヤノン株式会社 液晶表示素子
MX9301943A (es) 1992-04-02 1994-08-31 Smithkline Beecham Corp Compuestos.
JPH0926598A (ja) 1995-07-10 1997-01-28 Hitachi Ltd アクティブマトリクス型液晶ディスプレイ装置
US5831694A (en) 1995-06-14 1998-11-03 Hitachi, Ltd. TFT panel for high resolution- and large size- liquid crystal display
EP0775931B1 (en) * 1995-11-21 2005-10-05 Samsung Electronics Co., Ltd. Method of manufacturing a liquid crystal display
TW409194B (en) * 1995-11-28 2000-10-21 Sharp Kk Active matrix substrate and liquid crystal display apparatus and method for producing the same
KR100248123B1 (ko) * 1997-03-04 2000-03-15 구본준 박막트랜지스터및그의제조방법
US6333518B1 (en) * 1997-08-26 2001-12-25 Lg Electronics Inc. Thin-film transistor and method of making same
ATE254778T1 (de) * 1997-09-05 2003-12-15 Sun Microsystems Inc Nachschlagtabelle und verfahren zur datenspeicherung darin
JP4493741B2 (ja) * 1998-09-04 2010-06-30 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR100318369B1 (ko) 1998-12-17 2002-08-28 엘지.필립스 엘시디 주식회사 전극형성방법
US6287899B1 (en) * 1998-12-31 2001-09-11 Samsung Electronics Co., Ltd. Thin film transistor array panels for a liquid crystal display and a method for manufacturing the same
JP2000284326A (ja) 1999-03-30 2000-10-13 Hitachi Ltd 液晶表示装置とその製造方法
JP2000314897A (ja) 1999-05-06 2000-11-14 Hitachi Ltd 液晶表示装置
US6380559B1 (en) * 1999-06-03 2002-04-30 Samsung Electronics Co., Ltd. Thin film transistor array substrate for a liquid crystal display
KR100733876B1 (ko) 2000-01-04 2007-07-02 엘지.필립스 엘시디 주식회사 액정표시장치 및 그의 제조방법
JP3785900B2 (ja) * 2000-04-28 2006-06-14 株式会社日立製作所 液晶表示装置とその製造方法
KR20020039736A (ko) 2000-11-22 2002-05-30 박종섭 액정 표시소자 및 그 제조 방법
JP3859119B2 (ja) 2000-12-22 2006-12-20 日立金属株式会社 電子部品用薄膜配線
JP2002324808A (ja) * 2001-01-19 2002-11-08 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2002322528A (ja) * 2001-04-24 2002-11-08 Mitsubishi Chemicals Corp 電極配線材料およびその製造方法
JP4920140B2 (ja) * 2001-05-18 2012-04-18 ゲットナー・ファンデーション・エルエルシー 液晶表示装置及びその製造方法
JP2003172946A (ja) * 2001-09-28 2003-06-20 Fujitsu Display Technologies Corp 液晶表示装置用基板及びそれを用いた液晶表示装置
US7102168B2 (en) 2001-12-24 2006-09-05 Samsung Electronics Co., Ltd. Thin film transistor array panel for display and manufacturing method thereof
JP3675420B2 (ja) * 2002-03-26 2005-07-27 セイコーエプソン株式会社 液晶表示装置及び電子機器
US20030203627A1 (en) * 2002-04-30 2003-10-30 Jia-Pang Pang Method for fabricating thin film transistor
TWI273637B (en) * 2002-05-17 2007-02-11 Semiconductor Energy Lab Manufacturing method of semiconductor device
KR20040001689A (ko) 2002-06-28 2004-01-07 삼성전자주식회사 배선, 이를 포함하는 박막 트랜지스터 어레이 기판 및 그제조 방법
JP2004035647A (ja) * 2002-07-01 2004-02-05 Sumitomo Rubber Ind Ltd 糸ゴム組成物、糸ゴムおよび糸巻きゴルフボール
JP2004054069A (ja) * 2002-07-23 2004-02-19 Advanced Display Inc 表示装置及び表示装置の断線修復方法
JP4496518B2 (ja) 2002-08-19 2010-07-07 日立金属株式会社 薄膜配線
KR100883769B1 (ko) 2002-11-08 2009-02-18 엘지디스플레이 주식회사 액정표시장치용 어레이기판 제조방법
KR100895313B1 (ko) * 2002-12-11 2009-05-07 삼성전자주식회사 유기 발광 표시판
KR100511353B1 (ko) 2002-12-27 2005-08-31 엘지.필립스 엘시디 주식회사 액정표시소자의 제조방법 및 이 방법에 의한 액정표시소자
JP2005057260A (ja) * 2003-07-22 2005-03-03 Nec Lcd Technologies Ltd 薄膜トランジスタ回路装置およびその製造方法および薄膜トランジスタ回路装置を用いた液晶表示装置
JP2005163901A (ja) 2003-12-02 2005-06-23 Taisei Corp 水底管の敷設方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101319334B1 (ko) * 2007-03-20 2013-10-16 엘지디스플레이 주식회사 액정표시패널 및 그의 제조방법
KR20110104863A (ko) * 2010-03-17 2011-09-23 삼성전자주식회사 평판 표시 장치
WO2020004746A1 (ko) * 2018-06-27 2020-01-02 삼성디스플레이 주식회사 표시패널 및 그 제조방법

Also Published As

Publication number Publication date
CN1761049B (zh) 2010-09-01
TWI404212B (zh) 2013-08-01
TW200614514A (en) 2006-05-01
CN101552242A (zh) 2009-10-07
US20060050192A1 (en) 2006-03-09
US7301170B2 (en) 2007-11-27
JP5240964B2 (ja) 2013-07-17
US20080073674A1 (en) 2008-03-27
US7550768B2 (en) 2009-06-23
US20080166827A1 (en) 2008-07-10
CN101552242B (zh) 2012-02-01
CN1761049A (zh) 2006-04-19
US7662715B2 (en) 2010-02-16
JP2006080505A (ja) 2006-03-23
KR101061850B1 (ko) 2011-09-02

Similar Documents

Publication Publication Date Title
KR101061850B1 (ko) 박막 트랜지스터 표시판 및 그 제조방법
US7767478B2 (en) Thin film transistor array panel and method for manufacturing the same
KR101112547B1 (ko) 박막 트랜지스터 표시판 및 박막 트랜지스터 표시판의제조 방법
KR101160829B1 (ko) 식각액 조성물 및 박막 트랜지스터 표시판의 제조 방법
US7507594B2 (en) Contact portion and manufacturing method thereof, thin film transistor array panel and manufacturing method thereof
US20050287692A1 (en) Method of manufacturing thin film transistor panel
US20050024550A1 (en) Thin film transistor array panel and manufacturing method thereof
KR100783702B1 (ko) 박막 트랜지스터 기판 및 그 제조 방법
KR101085450B1 (ko) 박막트랜지스터 기판과 그 제조방법
KR20060042425A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR100870009B1 (ko) 배선의 접촉부 및 그 제조 방법과 이를 포함하는 박막트랜지스터 어레이 기판 및 그 제조 방법
KR100848102B1 (ko) 박막 트랜지스터 기판 및 그의 제조 방법
KR20060114995A (ko) 박막 트랜지스터 기판의 제조 방법
KR20060028517A (ko) 박막 트랜지스터 표시판 및 그의 제조 방법
KR20060019070A (ko) 박막 트랜지스터 표시판의 제조 방법
KR20070020673A (ko) 박막 트랜지스터 기판의 제조 방법
KR20060053497A (ko) 박막 트랜지스터 기판의 제조방법
KR20060020223A (ko) 박막 트랜지스터 표시판 및 그의 제조 방법
KR20070039294A (ko) 박막 트랜지스터 기판의 제조 방법
KR20060036634A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20050106196A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20050075520A (ko) Ｔｆｔ ｌｃｄ 기판의 다중층 배선 형성방법과 이에 의한ｔｆｔ ｌｃｄ 기판

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160801

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180802

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20190801

Year of fee payment: 9