CN101552242A - 薄膜晶体管阵列面板及其制造方法 - Google Patents

薄膜晶体管阵列面板及其制造方法 Download PDF

Info

Publication number
CN101552242A
CN101552242A CNA2009101377593A CN200910137759A CN101552242A CN 101552242 A CN101552242 A CN 101552242A CN A2009101377593 A CNA2009101377593 A CN A2009101377593A CN 200910137759 A CN200910137759 A CN 200910137759A CN 101552242 A CN101552242 A CN 101552242A
Authority
CN
China
Prior art keywords
layer
drain electrode
data wire
electrode
gate line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2009101377593A
Other languages
English (en)
Other versions
CN101552242B (zh
Inventor
赵范锡
裵良浩
李制勋
郑敞午
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TCL Huaxing Photoelectric Technology Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN101552242A publication Critical patent/CN101552242A/zh
Application granted granted Critical
Publication of CN101552242B publication Critical patent/CN101552242B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/13629—Multilayer wirings
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/914—Doping
    • Y10S438/924—To facilitate selective etching

Abstract

本发明提供了一种TFT阵列面板和该TFT阵列面板的制造方法，所述TFT阵列面板具有信号线，该信号线包括由含Al金属制成的下层和由钼合金(Mo合金)制成的上层，所述钼合金包括钼(Mo)以及铌(Nb)、钒(V)和钛(Ti)中的至少一种。因此，防止了有可能在蚀刻工艺中出现的底切、悬垂和鼠咬现象，并且提供了具有电阻率低且接触特性良好的信号线的TFT阵列面板。

Description

薄膜晶体管阵列面板及其制造方法
本申请是2005年9月8日提交的申请号为200510098150.1，题为“薄膜晶体管阵列面板及其制造方法”的发明专利申请的分案申请。
技术领域
本发明涉及一种用于液晶显示器(LCD)或者有机发光显示器(OLED)的薄膜晶体管(TFT)阵列面板(array panel)，以及该阵列面板的制造方法。
背景技术
液晶显示器(LCDs)是最为常用的平板显示器之一。LCD包括液晶(LC)层，该液晶层置于设置有场发生电极(the field-generating electrodes)的两个面板之间。LCD通过向所述场发生电极施加电压来在所述LC层中产生电场以调整入射光的偏振而显示图像，其中所述电场决定着所述LC层中LC分子的取向。
这样一种包括分别设置有场发生电极的两个面板的LCD支配着LCD市场，其中一个面板具有呈矩阵状的多个象素电极，而另一个面板具有覆盖面板的整个表面的公共电极(common electrode)。
LCD通过向各个象素电极施加不同电压而显示图像。为此，具有三个端子以转换施加于象素电极上的电压的薄膜晶体管(TFTs)，被连接在象素电极上，并且在薄膜晶体管阵列面板上形成传送用于控制所述薄膜晶体管的信号的栅极线(gata lines)和传送施加于所述象素电极上的电压的数据线。
TFT是一种响应来自于栅极线的扫描信号将图像信号从数据线传送至象素电极的开关元件。
TFT应用在有源矩阵有机发光显示器上，以作为一种用于控制各个发光元件的开关元件。
与此同时，铬(Cr)通常是用于TFT阵列面板的栅极线和数据线的主要材料。但是Cr具有应力和电阻率高的缺点。
考虑到LCD尺寸不断增大的趋势，由于栅极线和数据线的长度随着LCD的尺寸一同增大，所以迫切需求一种具有低电阻率的材料。
由于其低的电阻率，铝(Al)是一种用于替代Cr的公知材料。但是，Al也具有缺点，包括会由于高温而诱发小丘生长(hillock growth)，当Al与半导体发生接触时，Al会扩散到该半导体内，并且由于Al具有与象素电极材料、比如氧化铟锡(ITO)的较差接触特性，所以会在由Al制成的漏电极与由ITO制成的象素电极之间出现不良接触。
发明内容
本发明的一个目的在于解决前述问题，并且提供一种没有前述问题的带有信号线的薄膜晶体管阵列面板，该信号线具有低电阻率和良好的接触特性。
为了实现该目的，本发明提供了一种薄膜晶体管阵列面板，其具有由钼合金(Mo-alloy)形成的数据线和栅极线，其中所述钼合金由Mo与铌(Nb)、钒(V)和钛(Ti)中的至少一种构成，并且具有低的电阻率和良好的耐化学性。
附图说明
图1是根据本发明一实施例的用于LCD的TFT阵列面板的布局图；
图2是图1中所示TFT阵列面板沿着线II-II′的截面图；
图3A、4A、5A和6A均为布局图，依次示出了根据图1和2中实施例的用于LCD的TFT阵列面板的制造方法的中间步骤；
图3B是图3A中所示TFT阵列面板沿着线IIIb-IIIb′的截面图；
图4B是在图3B所示步骤之后的步骤中，图4A中所示TFT阵列面板沿着线IVb-IVb′的截面图；
图5B是在图4B所示步骤之后的步骤中，图5A中所示TFT阵列面板沿着线Vb-Vb′的截面图；
图6B是在图5B所示步骤之后的步骤中，图6A中所示TFT阵列面板沿着线VIb-VIb′的截面图；
图7是根据本发明另一实施例的用于LCD的TFT阵列面板的布局图；
图8是图7中所示TFT阵列面板沿着线VIII-VIII′的截面图；
图9A至13B是在根据本发明一实施例的制造方法的中间步骤中，图7和8中所示TFT阵列面板的截面图；
图14A是根据本发明又一实施例的用于LCD的TFT阵列面板的布局图；
图14B是图14A中所示TFT阵列面板沿着线XIVB-XIVB′的截面图；
图15A至16B是在根据本发明一实施例的制造方法的中间步骤中，图14A和14B中所示TFT阵列面板的截面图；
图17是根据本发明又一实施例的用于LCD的TFT阵列面板的布局图；
图18和19分别是图17中所示TFT阵列面板沿着线XVIII-XVIII′和线XIX-XIX′的截面图；
图20和21分别是图17中所示TFT阵列面板沿着线XX-XX′和线XXI-XXI′的截面图；
图22、24、26、28、30、32和34是在根据本发明一实施例的制造方法的中间步骤中，图17至21中所示TFT阵列面板的布局图；
图23A、23B和23C是图22中所示TFT阵列面板沿着线XXIIIa-XXIIIa′、线XXIIIb-XXIIIb′和线XXIIIc-XXIIIc′的截面图；
图25A、25B和25C是图24中所示TFT阵列面板沿着线XXVa-XXVa′、线XXVb-XXVb′和线XXVc-XXVc′的截面图；
图27A、27B、27C和27D是图26中所示TFT阵列面板沿着线XXVIIa-XXVIIa′、线XXVIIb-XXVIIb′、线XXVIIc-XXVIIc′和线XXVIId-XXVIId′的截面图；
图29A、29B、29C和29D是图28中所示TFT阵列面板沿着线XXIXa-XXIXa′、线XXIXb-XXIXb′、线XXIXc-XXIXc′和线XXIXd-XXIXd′的截面图；
图31A、31B、31C和31D是图30中所示TFT阵列面板沿着线XXXIa-XXXIa′、线XXXIb-XXXIb′、线XXXIc-XXXIc′和线XXXId-XXXId′的截面图；
图33A和33B是图32中所示TFT阵列面板沿着线XXXIIIa-XXXIIIa′和线XXXIIIb-XXXIIIb′的截面图；
图35和36是图34中所示TFT阵列面板沿着线XXXV-XXXV′和线XXXVI-XXXVI′的截面图；
图37是曲线图，示出了根据Mo-Nb淀积压力的电阻率的变化；
图38是曲线图，示出了根据Nb含量的电阻率的变化；
图39是表格，示出了Mo、Mo-Nb、Al和Al-Nd的蚀刻速度；
图40是扫描电子显微镜(SEM)照片，示出了Mo/Al/Mo薄膜的蚀刻轮廓(etched profiles)；
图41示出了Mo-Nb/Al/Mo薄膜的蚀刻轮廓。
具体实施方式
下面将参照附图更为全面地对本发明的优选实施例进行描述，在这些附图中示出了本发明的优选实施例。但是，本发明也可以以不同的形式实施，并且不应解释为仅限于在此阐述的实施例。并且，提供这些实施例的目的在于使本公开详尽而完整，并将本发明的范围充分传达给本领域技术人员。
在附图中，为了清晰起见，层、膜和区域的厚度被夸大。贯穿这些附图，相同的附图标记指代相同的元件。还应理解的是，当诸如层、膜、区域或者基板的元件被称作在另一元件“上”时，其可以直接在另一元件上，或者可以存在有插入元件。
下面，将参照附图详细地对根据本发明实施例的TFT阵列面板及其制造方法进行描述，从而使得相关技术领域中的普通技术人员可以容易地实施。
实施例1
首先，将参照图1和2详细地对根据本发明第一实施例的用于LCD的TFT阵列面板进行描述。
图1是根据本发明一实施例的用于LCD的TFT阵列面板的布局图，图2是图1中所示TFT阵列面板沿着线II-II′的截面图。
在绝缘基板110上形成有多个用于传送栅极信号的栅极线121。栅极线121主要沿着水平方向形成，并且其局部(partial portion)变为多个栅电极124。此外，在向下方向上延伸的栅极线121的不同的局部变为多个延展部(expansions)127。
栅极线121具有下层124p和127p以及上层124q和127q。下层124p和127p由Al或者诸如铝-钕(Al-Nd)的铝合金制成。上层124q和127q由钼合金(Mo-alloy)制成，所述钼合金由钼(Mo)与铌(Nb)、钒(V)和钛(Ti)中的至少一种构成。
Mo合金的上层124q和127q形成在Al或者Al合金的下层124p和127p上，用以防止在高温处理过程中在下层124p和127p中出现小丘生长。由Mo合金制成的上层124q和127q可以包括0.1至10at％(原子百分比)的添加物Nb、V和Ti。更为优选的是，上层124q和127q包括3至8at％的添加物。当添加物的含量增大时，上层124q和127q对其它层的粘附性和耐化学性会提高，但是上层124q和127q的电阻率也会增大。因此，添加物的含量具有优选范围。
图38是曲线图，示出了电阻率根据Nb含量的变化情况。根据图38，随着Nb量的增加，Mo合金的电阻率会缓慢增大。因此，当同时考虑电阻率、粘附性和耐化学性时，添加物的优选含量范围被确定为前述范围。
与Mo本身相比，包含预定量的Nb、V或者Ti的Mo合金具有更好的耐化学性(蚀刻速度慢)以及与Al或Al合金制成的下层更小的耐化学性差异，其中Nb、V或Ti制成了与Mo的同晶固溶体(isomorphous solidsolution)。由于减小了上层124q和127q与下层124p和127p之间的耐化学性差异，所以可以防止有可能在蚀刻工艺中出现的底切(undercut)、悬垂(overhang)以及鼠咬(mouse bites)现象。
图39是表格，示出了在同一种蚀刻剂的作用下Mo、Mo-Nb、Al、Al-Nd的蚀刻速度。根据图39，在相同的蚀刻条件下，大约以170埃/秒的速度对纯Mo层进行蚀刻，大约以44埃/秒的速度对Mo-Nb层进行蚀刻。换句话说，Mo-Nb层的蚀刻速度约是Mo层蚀刻速度的1/4。
由此，Mo-Nb层与Al-Nd层或Al层之间的蚀刻速度差异远小于Mo层与Al-Nd层或Al层之间的蚀刻速度差异，其中Al-Nd层和Al层的蚀刻速度分别约为60埃/秒和77埃/秒。因此，显著地减轻了由于蚀刻速度差异而造成的底切、悬垂以及鼠咬现象。
这些结果可以通过图40和41得到验证。
图40(a)和图40(b)是扫描电子显微镜(SEM)照片，示出了由Mo/Al/Mo制成的薄膜的蚀刻轮廓。图40(a)是一张SEM照片，示出了利用普通蚀刻剂蚀刻出的Mo/Al/Mo膜的蚀刻轮廓，其中所述普通蚀刻剂包含有67％的磷酸、6％的硝酸、10％的醋酸以及17％的去离子水。图40(b)也是一张SEM照片，示出了利用普通蚀刻剂蚀刻出的Mo/Al/Mo膜的蚀刻轮廓，其中所述普通蚀刻剂包含有67％的磷酸、13％的硝酸、15％的醋酸以及5％的去离子水。
图41(a)和41(b)示出了由Mo-Nb/Al/Mo制成的薄膜的蚀刻轮廓。图41(a)是一张SEM照片，示出了利用普通蚀刻剂蚀刻出的Mo-Nb/Al/Mo膜的蚀刻轮廓，其中所述普通蚀刻剂包含有67％的磷酸、13％的硝酸、15％的醋酸以及5％的去离子水。图41(b)也是一张SEM照片，示出了利用普通蚀刻剂蚀刻出的Mo-Nb/Al/Mo膜的蚀刻轮廓，其中所述普通蚀刻剂包含有67％的磷酸、6％的硝酸、10％的醋酸以及17％的去离子水。
当将图40(a)和40(b)与图41(a)和41(b)进行比较时，在图40(a)和40(b)中示出的底切现象在图41(a)和41(b)中没有示出。这种结果是因为与Mo层和Al-Nd层的蚀刻速度差异相比，Mo-Nb层与Al-Nd层之间的蚀刻速度差异缩小而造成的。
再次返回到图1和图2，上层124q和127q以及下层124p和127p的侧面相对于基板110的表面发生倾斜，并且其倾斜角度的范围大约为30至80度。
优选由氮化硅(SiNx)制成的栅极绝缘层140形成在栅极线121上。
在栅极绝缘层140上形成多个半导体条151(或者带)，它们优选由氢化非晶硅(缩写为“a-Si”)制成。每个半导体条151基本上沿纵向延伸，并且周期性地发生弯曲。每个半导体条151具有多个朝向栅电极124分支出来的突出体(projection)154。每个半导体条151的宽度在栅极线121附近变大，使得这些半导体条151覆盖住栅极线121的大部分面积。
在半导体条151上形成多个欧姆接触条161和岛165，它们优选由硅化物或者用n型杂质重掺杂的n+氢化a-Si制成。每个欧姆接触条161具有多个突出体163，并且突出体163和欧姆接触岛165在半导体条151的突出体154上成对设置。
半导体条151以及欧姆接触161和165的边缘表面均呈锥形，并且半导体151以及欧姆接触161和165边缘表面的倾角优选处于约30至80度的范围内。
在欧姆接触161和165以及栅极绝缘层140上形成多个数据线171、多个漏电极175以及多个存储电容器导体(storage capacitor conductor)177。
用于传输数据电压的数据线171基本上沿着纵向延伸并且与栅极线121交叉，从而限定出呈矩阵排布的象素区域。每条数据线171的朝向漏电极175突出的多个分支形成了多个源电极173。每对源电极173和漏电极175均在栅电极124处相互分离，并且相互对置。
数据线171、漏电极175以及存储电容器导体177具有第一层171p、175p、177p，第二层171q、175q、177q，以及第三层171r、175r、177r。第一层171p、175p、177p和第三层171r、175r、177r分别被设置在第二层171q、175q、177q的上下两侧。第一层171p、175p、177p和第三层171r、175r、177r由钼合金(Mo合金)制成，其中所述钼合金由钼(Mo)与铌(Nb)、钒(V)和钛(Ti)中的至少一种构成。在这里，由Mo合金制成的第一层171p、175p、177p和第三层171r、175r、177r可以包括0.1至10at％的添加物Nb、V和Ti。更为优选的是，第一层171p、175p、177p和第三层171r、175r、177r包括3至8at％的添加物。当所述添加物的含量升高时，第一层171p、175p、177p和第三层171r、175r、177r对其它层的粘附性和耐化学性得以提高，但是第一层171p、175p、177p和第三层171r、175r、177r的电阻率也会升高。因此，所述添加物的含量具有前述优选范围。
与Mo本身相比，包含预定量的Nb、V或者Ti的Mo合金具有更好的耐化学性(蚀刻速度慢)以及与Al或Al合金制成的下层更小的耐化学性差异，其中Nb、V或Ti制成了与Mo的同晶固溶体。由于减小了第一层171p、175p、177p和第三层171r、175r、177r与第二层171q、175q、177q之间的耐化学性差异，所以可以防止有可能在蚀刻工艺中出现的底切、悬垂以及鼠咬现象。
图39是表格，示出了在同一种蚀刻剂的作用下Mo、Mo-Nb、Al、Al-Nd的蚀刻速度。根据图39，在相同的蚀刻条件下，大约以170埃/秒的速度对纯Mo层进行蚀刻，大约以44埃/秒的速度对Mo-Nb层进行蚀刻。换句话说，Mo-Nb层的蚀刻速度约是Mo层蚀刻速度的1/4。
由此，Mo-Nb层与Al-Nd层或Al层之间的蚀刻速度差异远小于Mo层与Al-Nd层或Al层之间的蚀刻速度差异，其中Al-Nd层和Al层的蚀刻速度分别约为60埃/秒和77埃/秒。因此，显著地减轻了由于蚀刻速度差异而造成的底切、悬垂以及鼠咬现象。
这些结果可以通过图40和41得到验证。
图40(a)和40(b)是扫描电子显微镜(SEM)照片，示出了由Mo/Al/Mo制成的薄膜的蚀刻轮廓。图40(a)是一张SEM照片，示出了利用普通蚀刻剂蚀刻出的Mo/Al/Mo膜的蚀刻轮廓，其中所述普通蚀刻剂包含有67％的磷酸、6％的硝酸、10％的醋酸以及17％的去离子水。图40(b)也是一张SEM照片，示出了利用普通蚀刻剂蚀刻出的Mo/Al/Mo膜的蚀刻轮廓，其中所述普通蚀刻剂包含有67％的磷酸、13％的硝酸、15％的醋酸以及5％的去离子水。
图41(a)和41(b)示出了由Mo-Nb/Al/Mo制成的薄膜的蚀刻轮廓。图41(a)是一张SEM照片，示出了利用普通蚀刻剂蚀刻出的Mo-Nb/Al/Mo膜的蚀刻轮廓，其中所述普通蚀刻剂包含有67％的磷酸、13％的硝酸、15％的醋酸以及5％的去离子水。图41(b)也是一张SEM照片，示出了利用普通蚀刻剂蚀刻出的Mo-Nb/Al/Mo膜的蚀刻轮廓，其中所述普通蚀刻剂包含有67％的磷酸、6％的硝酸、10％的醋酸以及17％的去离子水。
当将图40(a)和40(b)与图41(a)和41(b)进行比较时，在图40(a)和40(b)中示出的底切现象在图41(a)和41(b)中没有示出。这种结果是因为与Mo层和Al-Nd层的蚀刻速度差异相比，Mo-Nb层与Al-Nd层之间的蚀刻速度差异缩小而造成的。
由于具有低电阻率的Al或者Al合金层被设置在两个Mo合金层之间，所以数据线171具有低的电阻率，并且防止了Al或Al合金层与半导体和象素电极发生接触而导致不良接触。因此，有效地防止了由于不良接触而导致的TFT的劣化。
栅电极124、源电极173以及漏电极175与半导体条151的突出体154一起，形成了TFT单元，该TFT单元具有形成于设置在源电极173与漏电极175之间的突出体154中的沟道。存储电容器导体177与栅极线121的延展部127发生重叠。
数据线171、漏电极175以及存储电容器导体177具有锥形边缘表面，并且边缘表面的倾角处于约30至80度的范围内。
欧姆接触161和165仅插入在半导体条151与数据线171之间和漏电极175与半导体条151的突出体154之间，以便降低它们之间的接触电阻。半导体条151部分地暴露于源电极173与漏电极175之间的区域，以及没有被数据线171和漏电极175覆盖的其他区域。半导体条151的大部分均窄于数据线171，但是如前所述，在半导体条151与栅极线121彼此相遇的位置附近半导体条151的宽度变大，以便防止数据线171的断开。
在数据线171、漏电极175、存储电容器导体177以及半导体条151的暴露区域上，设置有钝化层180，该钝化层180由具有相当的平坦化特性和感光度的有机材料制成，或者由具有低介电常数的绝缘材料制成，比如a-Si:C:O，a-Si:O:F，等等。该钝化层180通过等离子体增强化学气相淀积(PECVD)工艺形成。为了防止钝化层180的有机材料与暴露于数据线171和漏电极175之间的半导体条151发生接触，该钝化层180可以以这样的方式构造而成，即在所述有机材料层下方额外地形成由SiNx或者SiO2制成的绝缘层。
在钝化层180中，形成有多个接触孔185、187和182，用以分别暴露出漏电极175、存储电容器导体177以及数据线171的端部。
在钝化层180上形成由氧化铟锌(IZO)或者氧化铟锡(ITO)制成的多个接触辅助物(contact assistants)(或者引导件(guides))82和多个象素电极190。
由于象素电极190分别通过接触孔185和187与漏电极175和存储电容器导体177物理地并且电气性地连接起来，所以象素电极190会从漏电极175接收数据电压，并且将其传送至存储电容器导体177。
其上施加有所述数据电压的象素电极190与其上施加有公共电压的对置板(未示出)的公共电极(未示出)一起产生电场，从而使得液晶层中的液晶分子重新排列。
还有，如前所述，象素电极190和所述公共电极一起形成电容器，以在TFT被关断之后存储并保持所接收的电压。该电容器将被称作“液晶电容器”。为了增强电压存储能力，设置有另一电容器，该电容器与所述液晶电容器并行连接，并且将被称作“存储电容器”。该存储电容器形成于象素电极190与相邻栅极线121的重叠部分处，其中所述栅极线121将被称作“在前栅极线(previous gate line)”。栅极线121的延展部127用于确保最大的可能重叠尺寸，并且由此提高所述存储电容器的存储容量。存储电容器导体177被连接在象素电极190上，并且与延展部127发生重叠，且被设置在钝化层180的底部，从而使得象素电极190靠近在前栅极线121。
象素电极190与相邻栅极线121和相邻数据线171发生重叠，以增大孔径比，但是并非必须如此。
接触辅助物82能够补充数据线171的端部与外围装置、比如驱动集成电路之间的粘附性，并且保护它们。应用接触辅助物82是可选的，因为其并非必要元件。
下面将参照图3A至6B以及图1和2详细地对TFT阵列面板的制造方法进行描述。
图3A、4A、5A和6A均是布局图，依次示出了根据图1和2的实施例的用于LCD的TFT阵列面板的制造方法的中间步骤；图3B是图3A中所示TFT阵列面板沿着线IIIb-IIIb′的截面图。图4B是在图3B中所示步骤之后的步骤中，图4A中所示TFT阵列面板沿着线IVb-IVb′的截面图。图5B是在图4B中所示步骤之后的步骤中，图5A中所示TFT阵列面板沿着线Vb-Vb′的截面图。图6B是在图5B中所示步骤之后的步骤中，图6A中所示TFT阵列面板沿着线VIb-VIb′的截面图。
首先，如图3B中所示，在绝缘基板110上形成金属层。
所述金属层利用共溅镀(Co-sputtering)淀积而成。两个靶被安置在用于共溅镀的同一溅镀室中。一个靶由Al或者Al-Nd制成。另一个靶由钼合金(Mo合金)制成，其中所述钼合金由钼(Mo)与铌(Nb)、钒(V)和钛(Ti)中的至少一种构成。在这里，所述Al-Nd靶优选包含有2at％的Nd。所述Mo合金靶可以包括0.1至10at％的添加物Nb、V和Ti，并且更为优选的是包括3至8at％的添加物。当所述添加物的含量增大时，对其它层的粘附性和耐化学性得以提高，但是电阻率也会增大。因此，所述添加物的含量具有前述优选范围。
所述共溅镀工艺如下进行。
首先，向Al(或者Al-Nd)靶施加功率同时不向Mo合金靶施加功率，从而淀积出Al(或者Al-Nd)的下层。该下层的厚度优选为2500埃。
接下来，切换所述功率使其施加到所述Mo合金靶而不施加到所述Al(或者Al-Nd)靶，从而淀积出上层。
同时对所述上层和下层进行蚀刻来形成多个栅极线121，栅极线121具有多个栅电极124和延展部127。在这里，优选利用包含有磷酸、硝酸、醋酸以及去离子水的蚀刻剂对所述上层和下层进行蚀刻。更确切地说，所述蚀刻剂可以包括63％至70％的磷酸，4％至8％的硝酸，8％至11％的醋酸，以及具有剩余量的去离子水。所述蚀刻剂还可以多包括4％至8％的醋酸。
参照图4A和4B，在栅极绝缘层140、本征a-Si层以及非本征a-Si层被依次淀积之后，对非本征a-Si层和本征a-Si层进行光蚀刻(photo-etched)，以形成多个非本征半导体条161和多个本征半导体条151，它们分别具有突出体164和154。栅极绝缘层140优选由氮化硅制成，其厚度为约2000埃至约5000埃，并且淀积温度优选处于约250℃至约500℃之间的范围内。
接下来，利用共溅镀在非本征半导体条161上依次淀积由Mo合金制成的第一层、由Al(或者Al合金)制成的第二层、以及由Mo合金制成的第三层。第一层和第三层由钼合金(Mo合金)制成，其中所述钼合金由钼(Mo)与铌(Nb)、钒(V)和钛(Ti)中的至少一种构成。在这里，第一层和第三层中之一可以利用另一材料形成。所述三个层的厚度优选约为3000埃。溅镀温度优选约为150℃。
接下来，如图5A和5B中所示，利用蚀刻剂同时蚀刻所述三个层，以形成数据线171、漏电极175和存储导体177。在这里，优选利用包含有磷酸、硝酸、醋酸以及去离子水的蚀刻剂对所述三个层进行蚀刻。更确切地说，所述蚀刻剂可以包括63％至70％的磷酸，4％至8％的硝酸，8％至11％的醋酸，以及具有剩余量的去离子水。所述蚀刻剂还可以多包括4％至8％的醋酸。
接下来，通过蚀刻去除没有被数据线171和漏电极175覆盖的非本征半导体条161部分，以完成多个欧姆接触163和165，并且暴露出部分本征半导体条151。可以随后进行氧等离子体处理，以便稳定半导体条151的暴露表面。
参照图6A和6B，钝化层180被淀积并且与栅极绝缘层140一起被干法蚀刻，以形成多个接触孔185、187和182。栅极绝缘层140和钝化层180优选在这样的蚀刻条件下被蚀刻，即对于栅极绝缘层140和钝化层180来说具有基本上相同的蚀刻比率。
最后，如图1和2中所示，通过溅镀和光蚀刻IZO层或者ITO层，来形成多个象素电极190和多个接触辅助物82。
本实施例公开了均具有含Mo层和含Al层的栅极线121和数据线171。但是，也可以仅栅极线121和数据线171之一具有多层。
实施例2
与在第一实施例中相比，数据线和半导体通过利用不同光掩模的不同的光蚀刻工艺形成。但是，数据线和半导体也可以通过利用同一光掩模的光蚀刻工艺同时制成，以降低制造成本。下面将参照附图详细地描述这样实施例。
图7是根据本发明另一实施例的用于LCD的TFT阵列面板的布局图。图8是图7中所示TFT阵列面板沿着线VIII-VIII′的截面图。
参照图7和8，在基板110上形成多个栅极线121，包括多个栅电极124，以及与栅极线121电分离的多个存储电极线131。
栅极线121和存储电极线131具有下层121p和131p以及上层121q和131q。下层121p和131p由Al或者诸如铝-钕(Al-Nd)的铝合金制成。上层121q和131q由钼合金(Mo合金)制成，其中所述钼合金由钼(Mo)与铌(Nb)、钒(V)和钛(Ti)中的至少一种构成。由Mo合金制成的上层124q可以包括0.1至10at％的添加物Nb、V和Ti。更为优选的是，上层124q包括3至8at％的添加物。
此外，下层膜121p和131p以及上层膜121q和131q的侧面相对于基板110的表面发生倾斜，并且其倾角的范围约为30至80度。
在栅极线121和存储电极线131上形成优选由氮化硅(SiNx)制成的栅极绝缘层140。
在栅极绝缘层140上形成优选由氢化非晶硅(缩写为“a-Si”)制成的多个半导体条151。每个半导体条151基本上沿纵向延伸并具有多个朝向栅电极124分支出来的突出体154。突出体154具有与存储电极线131重叠的部分。
在半导体条151上形成多个欧姆接触条161和岛165，它们优选由硅化物或者用n型杂质重掺杂的n+氢化a-Si制成。每个欧姆接触条161具有多个突出体163，并且突出体163和欧姆接触岛165在半导体条151的突出体154上成对设置。
半导体条151以及欧姆接触161和165的侧面相对于基板110的表面倾斜，并且其倾角优选处于约30至80度之间的范围。
在欧姆接触161和165以及栅极绝缘层140上形成多个数据线171和多个漏电极175。
用于传输数据电压的数据线171基本上沿着纵向延伸并且与栅极线121交叉，从而限定出呈矩阵排布的象素区域。每条数据线171的朝向漏电极175突出的多个分支形成了多个源电极173。每对源电极173和漏电极175通过栅电极124相互分离，并且相互对置。
数据线171和漏电极175具有第一层171p、175p，第二层171q、175q，以及第三层171r、175r。第一层171p、175p和第三层171r、175r分别设置在第二层171q、175q的上下两侧。第一层171p、175p和第三层171r、175r由钼合金(Mo合金)制成，其中所述钼合金由钼(Mo)与铌(Nb)、钒(V)和钛(Ti)中的至少一种构成。在这里，由Mo合金制成的第一层171p、175p和第三层171r、175r可以包括0.1至10at％的添加物Nb、V和Ti。更为优选的是，第一层171p、175p和第三层171r、175r包括3至8at％的添加物。
欧姆接触161和165仅被插入在下层半导体151与上层数据线171和漏电极175之间，以便降低它们之间的接触电阻。半导体条151包括多个暴露部分，这些暴露部分没有被数据线171和漏电极175覆盖，比如那些位于源电极173与漏电极175之间的部分。
在数据线171、漏电极175以及半导体条151的暴露部分上，形成钝化层180，其中所述暴露部分没有被数据线171和漏电极175覆盖。钝化层180优选由具有良好平面性的光敏有机材料制成，或者由介电常数低于4.0的电介质绝缘材料制成，比如通过等离子体增强化学气相淀积(PECVD)形成的a-Si:C:O和a-Si:O:F，或者由诸如氮化硅和氧化硅的无机材料制成。
钝化层180具有多个接触孔182和185。
在钝化层180上形成有多个象素电极190和多个接触辅助物82。
象素电极190通过接触孔185与漏电极175物理性且电气性地连接起来，使得象素电极190从漏电极175接收数据电压。被供以数据电压的象素电极190与另一面板(未示出)上的公共电极(未示出)协同工作而产生电场，从而使设置在其间的液晶层(未示出)中的液晶分子重新取向。
象素电极190和公共电极形成了液晶电容器，该电容器在TFT被关断之后存储所施加的电压。被称作“存储电容器”的附加电容器与所述液晶电容器并行连接。该存储电容器通过将象素电极190与存储线131重叠而实现。存储电极线131被供以诸如公共电压的预定电压。如果通过栅极线121和象素电极190的重叠所产生的存储电容已足够，那么可以省除存储电极线131。存储电极线131可以沿着象素的边界形成，以提高孔径比。
下面将参照图9A至13C以及图7和8详细地描述在图7和8中示出的TFT阵列面板的制造方法。
在诸如透明玻璃的绝缘基板110上依次溅镀两个层，即下层和上层。下层优选由诸如Al-Nd的铝合金制成。上层优选由钼合金(Mo合金)制成，其中所述钼合金由钼(Mo)与铌(Nb)、钒(V)和钛(Ti)中的至少一种构成。
参照图9A和9B，通过利用光致抗蚀剂图案的光蚀刻依次构图所述上层和下层，来形成多个栅极线121，包括多个栅电极124，以及多个存储电极线131。
参照图10，依次淀积由SiNx制成的栅极绝缘层140、本征半导体层150以及非本征半导体层160。本征半导体层150优选由氢化非晶硅(缩写为“a-Si”)制成，而非本征半导体层160优选由硅化物或者利用n型杂质重度掺杂的n+氢化a-Si制成。
接下来，在非本征半导体层160上依次淀积由Mo合金制成的第一层170p、由Al(或者Al合金)制成的第二层170q、以及由Mo合金制成的第三层170r。第一层170p和第三层170r均由钼合金制成，其中所述钼合金由钼(Mo)与铌(Nb)、钒(V)和钛(Ti)中的至少一种构成。在这里，第一层170p和第三层170q之一可以由纯Mo或者另一材料制成。
在第三层170r上涂敷光致抗蚀剂膜。该光致抗蚀剂膜通过曝光掩模(未示出)被曝光，并且被显影，使得显影后的光致抗蚀剂如图10中所示那样具有取决于位置的厚度。显影后的光致抗蚀剂包括多个第一至第三部分54和52。第一部分54位于沟道区域B上，而第二部分52位于数据线区域A上。对于位于其余区域C上的第三部分没有赋予附图标记，因为它们的厚度基本上为零。在这里，第一部分54与第二部分52的厚度比率根据后续工艺步骤中的工艺条件而被调节。优选的是，第一部分54的厚度等于或者小于第二部分52厚度的一半。
光致抗蚀剂的取决于位置的厚度利用若干技术来实现，例如，通过在曝光掩模上设置半透明区域以及透明区域和光阻挡不透明区域。半透明区域可以具有狭缝图案、网格图案，以及具有中间透射率或者中间厚度的薄膜。当利用狭缝图案时，优选的是狭缝的宽度或者狭缝之间的距离小于用于光刻的曝光机的分辨率。另一实例是使用可回流的光致抗蚀剂。具体来说，一旦通过利用仅带有透明区域和不透明区域的普通曝光掩模来形成由可回流的材料制成光致抗蚀剂图案，那么其将经受回流工艺以流动到没有光致抗蚀剂的区域上，由此形成薄的部分。
接下来，对光致抗蚀剂膜52和54以及底层(underlying layers)进行蚀刻，使得在数据区域A上遗留下数据线171、漏电极175以及底层，在沟道区域B上仅遗留下本征半导体层，而在其余区域C上暴露出栅极绝缘层140。
下面将对形成这种结构的方法进行描述。
参照图11，位于其它区域C上的第一层170p、第二层170q以及第三层170r的暴露部分被去除，以暴露出非本征半导体层160的底部(underlyingportion)。
接下来，参照图11，通过干法蚀刻去除区域C上的非本征半导体层160的暴露部分和本征半导体层150的底部以及光致抗蚀图案54和52从而暴露区域B的S(源极)/D(漏极)金属174。
沟道区域B的光致抗蚀剂图案54可以通过用于去除非本征半导体160和本征半导体150的蚀刻而被同时去除或者利用单独的蚀刻而被去除。通过灰化去除沟道区域B中的光致抗蚀剂图案54的残余光致抗蚀剂。在该步骤中，半导体条151得以最终形成。
接下来，如在图12A和12B中所示，沟道区域B上的S/D金属174部分和非本征半导体层164的底部被蚀刻从而被去除。与此同时，半导体154的暴露部分被蚀刻从而具有减小的厚度，并且也可以部分地去除光致抗蚀剂图案上的第二部分52。
因此，源电极173和漏电极175相互分离，并且与此同时，完成了位于其下的数据线以及欧姆接触163和165。
最终，将数据区域A上留下的光致抗蚀剂图案的残余的第二部分52去除。
在前面的描述中，优选利用包含有磷酸、硝酸、醋酸以及去离子水的蚀刻剂对第一至第三层170p、170q和170r进行蚀刻。更确切地说，所述蚀刻剂可以包括63％至70％的磷酸，4％至8％的硝酸，8％至11％的醋酸，以及具有剩余量的去离子水。所述蚀刻剂还可以多包括4％至8％的醋酸。
此后，如图13A和13B中所示，形成钝化层180以覆盖数据线171、漏电极175以及没有被数据线171和漏电极175覆盖的半导体条151的暴露部分。钝化层180优选由具有良好平面度的光敏有机材料制成，或者由介电常数低于4.0的电介质绝缘材料制成，比如通过等离子体增强化学气相淀积(PECVD)形成的a-Si:C:O和a-Si:O:F，或者由诸如氮化硅和氧化硅的无机材料制成。
接下来，对钝化层180进行光蚀刻，以形成多个接触孔185和182。当钝化层180由光敏材料制成时，接触孔185和182可以仅通过光刻来形成。
最后，如图7和8中所示，通过溅镀和光蚀刻IZO层或者ITO层来形成多个象素电极190和多个接触辅助物82。象素电极190和接触辅助物82分别通过接触孔185和182连接到漏电极175和数据线171的端部上。
本实施例示出了均具有含Mo层和含Al层的栅极线121和数据线171。但是，也可以仅栅极线121和数据线171之一具有多层。
实施例3
本实施例示出了具有滤色器的薄膜晶体管(TFT)阵列面板。
图14A是根据本发明又一实施例的用于LCD的TFT阵列面板的布局图。图14B是图14A中所示TFT阵列面板沿着线XIVB-XIVB′的截面图。
在绝缘基板110上形成用于传送栅极信号的多个栅极线121。栅极线121主要沿着水平方向形成，并且它们的局部变为多个栅电极124。而且，栅电极121的沿着向下方向延伸的不同的局部变为多个延展部127。
栅极线121具有下层124p和127p以及上层124q和127q。下层124p和127p由Al或者诸如铝-钕(Al-Nd)的铝合金制成。上层124q和127q由钼合金(Mo合金：Mo-Nb、Mo-V、Mo-Ti)制成，其中所述钼合金由钼(Mo)与铌(Nb)、钒(V)和钛(Ti)中的至少一种构成。
由Mo合金制成的上层124q和127q形成在由Al或者Al合金制成的下层124p和127p上，用以防止有可能在蚀刻工艺中出现的小丘生长、底切、悬垂以及鼠咬现象。
由Mo合金制成的上层124q和127q可以包括0.1至10at％的添加物Nb、V和Ti。更为优选的是，上层124q和127q包括3至8at％的添加物。当添加物的含量增大时，上层124q和127q对其它层的粘附性和耐化学性会提高，但是上层124q和127q的电阻率也会增大。因此，添加物的含量具有上述的优选范围。
图38是曲线图，示出了电阻率根据Nb含量的变化情况。根据图38，Mo合金的电阻率与Nb的量几乎成线性比例关系。因此，当同时考虑电阻率、粘附性和耐化学性时，添加物的优选含量范围被确定为前述范围。
上层124q和127q以及下层124p和127p的侧面相对于基板110的表面发生倾斜，并且其倾角的范围约为30至80度。
优选由氮化硅(SiNx)制成的栅极绝缘层140形成在栅极线121上。
在栅极绝缘层140上形成多个半导体条151，其优选由氢化非晶硅(缩写为“a-Si”)制成。每个半导体条151基本上沿纵向延伸，并且周期性地弯曲。每个半导体条151具有多个朝向栅电极124分支出来的突出体154。每个半导体条151的宽度在栅极线121附近变大，使得半导体条151覆盖住栅极线121的大部分面积。
在半导体条151上形成多个欧姆接触条161和岛165，它们优选由硅化物或者用n型杂质重掺杂的n+氢化a-Si制成。每个欧姆接触条161具有多个突出体163，并且突出体163和欧姆接触岛165在半导体条151的突出体154上成对设置。
半导体条151以及欧姆接触161和165的边缘表面呈锥形，并且半导体151以及欧姆接触161和165的边缘表面的倾角优选处于约30至80度的范围内。
在欧姆接触161和165以及栅极绝缘层140上形成多个数据线171、多个漏电极175以及多个存储电容器导体177。
用于传输数据电压的数据线171基本上沿着纵向延伸并且与栅极线121交叉，从而限定了呈矩阵排布的象素区域。每条数据线171的朝向漏电极175突出的多个分支形成了多个源电极173。每对源电极173和漏电极175在栅电极124上相互分离，并且相互对置。
栅电极124、源电极173以及漏电极175与半导体条151的突出体154一起，形成了TFT，该TFT具有形成于设置在源电极173与漏电极175之间的突出体154中的沟道。存储电容器导体177与栅极线121的延展部127重叠。
数据线171、漏电极175以及存储电容器导体177可以由诸如Cr、Ti、Ag、Mo、Ta的金属制成，或者由含Al金属(Al或者Al合金)制成。当数据线171、漏电极175以及存储电容器导体177包括含Al金属层时，数据线171、漏电极175以及存储电容器导体177还包括由Cr、Ti、Ta、Mo或者它们的合金制成的另一层，其中它们的合金具有良好的物理、化学特性以及与诸如氧化铟锡(ITO)和氧化铟锌(IZO)的其它材料的良好电学接触特性。但是，数据线171、漏电极175以及存储电容器导体177优选具有第一层171p、175p、177p，第二层171q、175q、177q，以及第三层171r、175r、177r。第一层171p、175p、177p和第三层171r、175r、177r分别设置在第二层171q、175q、177q的上下两侧。第一层171p、175p、177p和第三层171r、175r、177r由钼合金(Mo合金)制成，其中所述钼合金由钼(Mo)与铌(Nb)、钒(V)和钛(Ti)中的至少一种构成。在这里，由Mo合金制成的第一层171p、175p、177p和第三层171r、175r、177r可以包括0.1至10at％的添加物Nb、V和Ti。更为优选的是，第一层171p、175p、177p和第三层171r、175r、177r包括3至8at％的添加物。当所述添加物的含量增大时，第一层171p、175p、177p和第三层171r、175r、177r对其它层的粘附性以及耐化学性得以提高，但是第一层171p、175p、177p和第三层171r、175r、177r的电阻率也会增大。因此，所述添加物的含量具有前述优选范围。
与Mo本身相比，包含预定量的Nb、V或者Ti的Mo合金具有更好的耐化学性(蚀刻速度慢)以及与Al或Al合金制成的下层更小的耐化学性差异，其中Nb、V或Ti制成了与Mo的同晶固溶体。由于减小了第一层171p、175p、177p和第三层171r、175r、177r与第二层171q、175q、177q之间的耐化学性差异，所以可以防止有可能在蚀刻工艺中出现的底切、悬垂以及鼠咬现象。
数据线171、漏电极175以及存储电容器导体177具有锥形的边缘表面，并且边缘表面的倾角处于约30至80度的范围内。
欧姆接触161和165仅插入在半导体条151与数据线171之间以及漏电极175与半导体条151的突出体154之间，以便降低它们之间的接触电阻。半导体条151部分地暴露于源电极173与漏电极175之间的位置上，以及没有被数据线171和漏电极175覆盖的其他位置上。大部分半导体条151窄于数据线171，但是在半导体条151与栅极线121彼此相遇的位置附近，半导体条151的宽度变大，以便如前所述那样防止数据线171的断开。
本实施例的区别特征在于，在数据线171、漏电极175以及存储电容器导体177上形成滤色器230R、230G和230B。滤色器230R、230G和230B沿着由数据线171分隔开的象素列(pixel columns)形成。红色滤色器230R、绿色滤色器230G以及蓝色滤色器230B被顺序照亮或者通电。
在连接到外部电路的栅极线121和数据线171的端部上没有形成滤色器230R、230G和230B。在数据线171上两个相邻的滤色器230R、230G和230B相互重叠。因此，利用重叠的滤色器230R、230G和230B防止了有可能在象素区域周围产生的光泄漏。所有的红色滤色器230R、绿色滤色器230G以及蓝色滤色器230B可以被设置在数据线171上，从而相互重叠。
在滤色器230R、230G和230B的下方形成第一层间绝缘层801，以防止滤色器230R、230G和230B的颜料渗入到半导体突出体154内。在滤色器230R、230G和230B上形成第二层间绝缘层802，以防止滤色器230R、230G和230B的颜料渗入到液晶层(未示出)内。
层间绝缘层801和802可以由具有低介电常数的绝缘材料比如a-Si:C:O和a-Si:O:F或者SiNx制成。
如前所述，当滤色器230R、230G和230B形成在薄膜晶体管阵列面板上并且在数据线171上相互重叠时，对置面板可以仅具有公共电极。因此，TFT面板和对置面板的组装容易，并且孔径比提高。
在第二层间绝缘层802中，形成有多个接触孔185、187和182，以分别暴露出漏电极175、存储电容器导体177以及数据线171的端部。
在钝化层180上形成由IZO或者ITO制成的多个象素电极190和多个接触辅助物82。
由于象素电极190分别通过接触孔185和187与漏电极175和存储电容器导体177物理性地并且电气性地连接起来，所以象素电极190从漏电极175接收数据电压，并且将其传送至存储电容器导体177。
其上施加有数据电压的象素电极190与其上施加有公共电压的对置面板(未示出)的公共电极(未示出)一起产生电场，从而使液晶层中的液晶分子重新排列。
接触辅助物82补充数据线171的端部与外部装置、比如驱动集成电路之间的粘附性，并且保护它们。应用接触辅助物82是可选的，因为其并非必要元件。
下面将参照图15A至16B以及图14A和14B详细描述TFT阵列面板的制造方法。
参照图15A和15B，在玻璃的绝缘基板110上形成多个栅极线121，栅极线121具有由Al或Al合金制成的下层124p和127p以及由钼合金(Mo合金)制成的上层124q和127q，其中所述钼合金由钼(Mo)与铌(Nb)、钒(V)和钛(Ti)中的至少一种构成。
在栅极线121上依次形成栅极绝缘层140、多个半导体条151、多个欧姆接触辅助物161和165、以及多个数据线171和漏电极175。
接下来，分别包含红色、绿色和蓝色颜料的有机光致抗蚀剂材料被涂敷并通过照相工艺(photo process)被构图，以顺序形成多个滤色器230R、230G和230B。在这里，在形成滤色器230R、230G和230B之前，在数据线171和漏电极175上形成第一层间绝缘层801，该第一层间绝缘层801由诸如SiNx或者SiO2的无机绝缘材料制成。第一层间绝缘层801防止了滤色器230R、230G和230B的颜料渗入到半导体突出体154内。此时，同时形成暴露出漏电极175和存储电容器导体177的开口235和237。
参照图16A和16B，通过涂敷具有低介电常数和良好平面度的有机绝缘膜，或者通过诸如a-Si:C:O和a-Si:O:F的低介电绝缘材料的PECVD，形成第二层间绝缘层802，其中所述低介电绝缘材料的介电常数低于约4.0。
此后，对第一层间绝缘层801和第二层间绝缘层802进行光蚀刻，以形成多个接触孔182、185和187。在这里，暴露漏电极175和存储电容器导体177的接触孔185和187形成在滤色器230R、230G和230B的开口235和237中。
最后，如图14B中所示，通过溅镀和光蚀刻IZO层或者ITO层而形成多个象素电极190和多个接触辅助物82。象素电极190通过接触孔185和187连接到漏电极175和存储电容器导体177。
本实施例示出了栅极线121和数据线171均具有含Mo层和含Al层。但是，也可以仅栅极线121和数据线171之一具有多层。
实施例4
下面，将对根据本发明又一实施例的用于有源矩阵有机发光显示器(AM-OLED)的TFT面板进行描述。
图17是根据本发明又一实施例的用于LCD的TFT阵列面板的布局图。图18和19分别是图17中所示TFT阵列面板沿着线XVIII-XVIII′和线XIX-XIX′的截面图。图20和21分别是图17中所示TFT阵列面板沿着线XX-XX′和线XXI-XXI′的截面图。
在诸如透明玻璃的绝缘基板110上形成多个栅极导体(gateconductors)，所述栅极导体包括多个栅极线121，所述多个栅极线121包括多个第一栅电极124a和多个第二栅电极124b。
传输栅极信号的栅极线121基本上沿着横向延伸，并且相互分离。第一栅电极124a向上突伸。栅极线121可以延伸至连接于集成在基板110上的驱动电路(未示出)，或者可以具有大面积的端部(未示出)，用于与安装在基板110或者另一装置上的外部驱动电路或另一层连接，其中所述另一装置比如是可以附着到基板110上的柔性印刷电路膜(未示出)。
每个第二栅电极124b与栅极线121分离，并且包括在两条相邻栅极线121之间基本上横向延伸的存储电极133。
栅极线121、第一栅电极124a和第二栅电极124b以及存储电极133具有下层124ap和124bp以及上层124aq和124bq。下层124ap和124bp由Al或者诸如铝-钕(Al-Nd)的铝合金制成。上层124aq和124bq由钼合金(Mo合金：Mo-Nb、Mo-V、Mo-Ti)制成，其中所述钼合金由钼(Mo)与铌(Nb)、钒(V)和钛(Ti)中的至少一种构成。
由Mo合金制成的上层124aq和124bq可以包括0.1至10at％的添加物Nb、V和Ti。更为优选的是，上层124aq和124bq包括3至8at％的添加物。当添加物的含量增大时，上层124aq和124bq对其它层的粘附性和耐化学性会提高，但是上层124aq和124bq的电阻率也会增大。因此，添加物的含量具有以上优选范围。
此外，栅极导体121和124b的侧面相对于基板110的表面倾斜，并且其倾角的范围约为30至80度。
优选由氮化硅(SiNx)制成的栅极绝缘层140形成在栅极导体121和124b上。
在栅极绝缘层140上形成多个半导体条151和岛154b，其优选由氢化非晶硅(缩写为“a-Si”)制成。每个半导体条151基本上沿着纵向延伸，并且具有朝向第一栅电极124a分支出来的多个突出体154a。每个半导体岛154b与第二栅电极124b相交，并且包括与第二栅电极124b的存储电极133重叠的部分157。
在半导体条151和岛154b上形成多个欧姆接触条161和欧姆接触岛163b、165a和165b，它们优选由硅化物或者利用诸如磷的n型杂质重掺杂的n+氢化a-Si制成。每个欧姆接触条161具有多个突出体163a，并且突出体163a和欧姆接触岛165a在半导体条151的突出体154a上成对设置。欧姆接触岛163b和165b在半导体岛154b上成对设置。
半导体条151和岛154b以及欧姆接触161、163b、165b以及165b的侧面相对于基板的表面倾斜，并且其倾角优选处于约30至80度之间的范围内。
在欧姆接触161、163b、165b和165b以及栅极绝缘层140上形成包括多个数据线171的多个数据导体、多个电压传输线172以及多个第一和第二漏电极175a和175b。
用于传输数据信号的数据线171基本上沿着纵向延伸，并且与栅极线121交叉。每个数据线171包括多个第一源电极173a和具有大面积的端部，该端部用于与另一层或者外部装置发生接触。数据线171可以直接连接到用于产生栅极信号的数据驱动电路上，所述数据驱动电路可以被集成在基板110上。
用于传输驱动电压的电压传输线172基本上沿着纵向延伸，并且与栅极线121交叉。每个电压传输线172包括多个第二源电极173b。电压传输线172可以相互连接。电压传输线172与半导体岛154b的存储区域157重叠。
第一漏电极175a和第二漏电极175b与数据线171和电压传输线172分离，并且相互分离开。每对第一源电极173a和第一漏电极175a相对于第一栅电极124a彼此相对地设置，并且每对第二源电极173b和第二漏电极175b相对于第二栅电极124b彼此相对地设置。
第一栅电极124a、第一源电极173a以及第一漏电极175a与半导体条151的突出体154a一起，形成了开关TFT，其具有形成于设置在第一源电极173a与第一漏电极175a之间的突出体154a中的沟道。同时，第二栅电极124b、第二源电极173b以及第二漏电极175b与半导体岛154b一起，形成了驱动TFT，其具有形成于设置在第二源电极173b与第二漏电极175b之间的半导体岛154b中的沟道。
数据导体171、172、175a、175b优选具有第一层171p、172p、175ap、175bp，第二层171q、172q、175aq、175bq，以及第三层171r、172r、175ar、175br。第一层171p、172p、175ap、175bp和第三层171r、172r、175ar、175br分别设置在第二层171q、172q、175aq、175bq的上下两侧。第一层171p、172p、175ap、175bp和第三层171r、172r、175ar、175br由钼合金(Mo合金)制成，其中所述钼合金由钼(Mo)与铌(Nb)、钒(V)和钛(Ti)中的至少一种构成。在这里，由Mo合金制成的第一层171p、172p、175ap、175bp和第三层171r、172r、175ar、175br可以包括0.1至10at％的添加物Nb、V和Ti。更为优选的是，第一层171p、172p、175ap、175bp和第三层171r、172r、175ar、175br包括3至8at％的添加物。当所述添加物的含量增大时，第一层171p、172p、175ap、175bp和第三层171r、172r、175ar、175br与其它层的粘附性和耐化学性得以提高，但是第一层171p、172p、175ap、175bp和第三层171r、172r、175ar、175br的电阻率也会增大。因此，所述添加物的含量具有前述优选范围。
与Mo本身相比，包含预定量的Nb、V或者Ti的Mo合金具有更好的耐化学性(蚀刻速度慢)以及与Al或Al合金制成的下层更小的耐化学性差异，其中Nb、V或Ti制成了与Mo的同晶固溶体。由于减小了第一层171p、172p、175ap、175bp和第三层171r、172r、175ar、175br与第二层171q、172q、175aq、175bq之间的耐化学性差异，所以可以防止有可能在蚀刻工艺中出现的底切、悬垂以及鼠咬现象。
类似于栅极导体121和124b，数据导体171、172、175a和175b相对于基板110的表面具有锥形侧面，并且其倾角处于约30至80度的范围内。
欧姆接触161、163b、165b和165b仅插入在下层半导体条151和岛154b与其上的上层数据导体171、172、175a和175b之间，并且降低了它们之间的接触电阻。半导体条151包括没有被数据导体171、172、175a和175b覆盖的多个暴露部分。
大部分半导体条151窄于数据线171，但是在半导体条151与栅极线121彼此相遇的位置附近，半导体151的宽度变大，以便如前所述那样防止数据线171的断开。
在数据导体171、172、175a、175b以及半导体条151的暴露部分和岛154b上，形成钝化层180。该钝化层180优选由诸如氮化硅或氧化硅的无机材料、具有良好平面度的光敏有机材料、或者诸如a-Si:C:O和a-Si:O:F的介电常数低于4.0的低介电绝缘材料制成，其中a-Si:C:O和a-Si:O:F通过等离子体增强化学气相淀积(PECVD)而形成。该钝化层180可以包括无机绝缘体的下层膜和有机绝缘体的上层膜。
钝化层180具有多个接触孔185、183、181、182和189，分别暴露出部分第一漏电极175a、第二栅电极124b、第二漏电极175b以及栅极线121的端部125和数据线171的端部179。
接触孔182和189暴露出栅极线121的端部125和数据线171的端部179，用以将它们与外部驱动电路连接起来。在所述外部驱动电路的输出端与端部125和175之间设置各向异性导电膜，用以辅助电连接和物理附着力。但是，当驱动电路被直接制造在基板110上时，则不形成接触孔。当栅极驱动电路被直接制造在基板110上并且数据驱动电路作为单独的芯片形成时，仅形成暴露数据线171的端部179的接触孔189。
在钝化层180上形成多个象素电极901、多个连接构件902以及多个接触辅助物906和908。
象素电极901通过接触孔185连接到第二漏电极175b上。连接构件902通过接触孔181和183将第一漏电极175a和第二栅电极124b连接起来。接触辅助物906和908分别通过接触孔182和189连接到栅极线121的端部125和数据线171的端部179上。
象素电极901、连接构件902以及接触辅助物906和908由诸如ITO或者IZO的透明导体制成。
在钝化层180和象素电极901上形成隔离物(partition)803、辅助电极272、多个发光构件70以及公共电极270。
隔离物803由有机或者无机绝缘材料制成，并且形成了有机发光单元的框架。隔离物803沿着象素电极901的边界形成，并且限定出用于填充有机发光材料的空间。
发光构件70设置在象素电极901上，并且由隔离物803环绕。发光构件70由发出红色、绿色或者蓝色光的一种发光材料制成。红色、绿色和蓝色发光构件70被依次并重复地设置。
辅助电极272具有与隔离物803基本上相同的平面图案。辅助电极272与公共电极270接触，以降低公共电极270的电阻。
公共电极270形成在隔离物803、辅助电极272以及发光构件70上。公共电极270由诸如Al的金属制成，其具有低的电阻率。本实施例示出了背侧发光OLED。但是，当考虑到前侧发光OLED或者双侧发光OLED时，公共电极270由诸如ITO或者IZO的透明导体制成。
下面将参照图22至33B以及图17至21详细描述根据本发明一实施例的在图17至21中示出的TFT阵列面板的制造方法。
图23A、23B和23C分别是图22中所示TFT阵列面板沿着线XXIIIa-XXIIIa′、线XXIIIb-XXIIIb′和线XXIIIc-XXIIIc′的截面图。图25A、25B和25C分别是图24中所示TFT阵列面板沿着线XXVa-XXVa′、线XXVb-XXVb′和线XXVc-XXVc′的截面图。图27A、27B、27C和27D是图26中所示TFT阵列面板沿着线XXVIIa-XXVIIa′、线XXVIIb-XXVIIb′、线XXVIIc-XXVIIc′和线XXVIId-XXVIId′的截面图。图29A、29B、29C和29D是图28中所示TFT阵列面板沿着线XXIXa-XXIXa′、线XXIXb-XXIXb′、线XXIXc-XXIXc′和线XXIXd-XXIXd′的截面图。图31A、31B、31C和31D是图30中所示TFT阵列面板沿着线XXXIa-XXXIa′、线XXXIb-XXXIb′、线XXXIc-XXXIc′和线XXXId-XXXId′的截面图。图33A和33B是图32中所示TFT阵列面板沿着线XXXIIIa-XXXIIIa′和线XXXIIIb-XXXIIIb′的截面图。
首先，如图22至23C中所示，在基板上淀积栅极金属层。该金属层通过共溅镀而被淀积。两个靶被安置在用于共溅镀的同一溅镀室中。一个靶由Al或者Al-Nd制成。另一个靶由钼合金(Mo合金)制成，其中所述钼合金由钼(Mo)与铌(Nb)、钒(V)和钛(Ti)中的至少一种构成。在这里，所述Al-Nd靶优选包含2at％的Nd。所述Mo合金靶可以包括0.1至10at％的添加物Nb、V和Ti，并且更为优选的是包括3至8at％的添加物。当所述添加物的含量增大时，对其它层的粘附性和耐化学性得以提高，但是电阻率也会增大。因此，所述添加物的含量具有前述优选范围。
所述共溅镀工艺如下进行。
首先，向Al(或者Al-Nd)靶施加功率同时不向Mo合金靶施加功率，从而淀积出Al(或者Al-Nd)的下层。该下层的厚度优选为2500埃。
接下来，切换所述功率使其施加到所述Mo合金靶而不施加到所述Al(或者Al-Nd)靶，从而淀积出上层。
同时蚀刻所述上层和下层以形成多个栅极线121，栅极线121具有多个第一栅电极124a、多个第二栅电极124b以及存储电极133。在这里，优选利用包含磷酸、硝酸、醋酸以及去离子水的蚀刻剂对所述上层和下层进行蚀刻。更确切地说，所述蚀刻剂可以包括63％至70％的磷酸，4％至8％的硝酸，8％至11％的醋酸，以及具有剩余量的去离子水。所述蚀刻剂还可以多包括4％至8％的醋酸。
参照图24至25B，在栅极绝缘层140、本征a-Si层以及非本征a-Si层被依次淀积之后，对非本征a-Si层和本征a-Si层进行光蚀刻，从而在栅极绝缘层140上形成多个非本征半导体条164和多个本征半导体条151，以及包括突出体154a的岛154b。栅极绝缘层140优选由氮化硅制成，其厚度为约2000埃至约5000埃，并且淀积温度优选处于约250℃至500℃的范围内。
参照图26至27D，通过共溅镀在非本征半导体条164上依次淀积由Mo合金制成的第一层、由Al(或者Al合金)制成的第二层、以及由Mo合金制成的第三层。第一层和第三层由钼合金(Mo合金)制成，其中所述钼合金由钼(Mo)与铌(Nb)、钒(V)和钛(Ti)中的至少一种构成。利用光致抗蚀剂(未示出)蚀刻所述三个层以形成多个数据导体，所述多个数据导体包括：多个包括第一源电极173a的数据线171，多个包括第二源电极173b的电压传输线172以及多个第一漏电极175a和第二漏电极175b。
在去除所述光致抗蚀剂之前或之后，通过蚀刻去除没有被数据导体171、172、175a和175b覆盖的非本征半导体条164的部分，以完成包括突出体163a的多个欧姆接触条161以及多个欧姆接触岛163b、165a和165b，并且暴露出本征半导体条151和岛154b的部分。
随后可以进行氧等离子体处理，以便稳定半导体条151的暴露表面。
参照图28至29D，淀积钝化层180并对其构图，以形成多个接触孔189、185、183、181和182，所述多个接触孔暴露出第一漏电极175a、第二漏电极175b、第二栅电极124b以及数据线171的端部179。
参照图31A至32D，利用ITO或者IZO在钝化层180上形成多个象素电极901、多个连接构件902以及接触辅助物906和908。
参照图32至36，通过利用单一光刻步骤来形成隔离物803和辅助电极272。
最终，通过淀积或者掩蔽之后的喷墨印刷，在开口中形成优选包括多层的多个有机发光构件70，并且如图22至24中所示那样，随后形成公共电极270。
本实施例示出了栅极线121和数据线171均具有含Mo层和含Al层。但是，也可以仅栅极线121和数据线171之一具有多层。
根据本发明实施例的TFT阵列面板具有信号线，所述信号线包括由含Al金属制成的下层和由钼合金(Mo合金)制成的上层，其中所述钼合金由钼(Mo)与铌(Nb)、钒(V)和钛(Ti)中的至少一种构成。因此，防止了有可能在蚀刻工艺中出现的底切、悬垂和鼠咬现象，并且提供了具有带有低电阻率和良好接触特性的信号线的TFT阵列面板。
尽管在前面已经详细地描述了本发明的优选实施例，但应清楚理解的是，对于本领域技术人员而言显而易见的对此处所讲述的基本发明构思的多种变化和/或修改，仍将落入由所附权利要求限定的本发明的精神和范围内。
本申请要求于2004年9月8日提交至韩国知识产权局的专利申请10-2004-0071612的优先权，其全部内容在此引入作为参考。

Claims (10)

1、一种薄膜晶体管阵列面板的制造方法，包括以下步骤：
在绝缘基板上形成栅极线，所述栅极线具有由含Al金属制成的第一层和由钼合金制成的第二层，所述钼合金包括钼以及铌、钒和钛中的至少一种，所述栅极线具有栅电极，其中所述第一层和所述第二层被同时蚀刻；
在所述栅极线上依次淀积栅极绝缘层、半导体层以及欧姆接触层；
构图所述半导体层和所述欧姆接触层；
在所述栅极绝缘层和所述欧姆接触层上形成漏电极和具有源电极的数据线，所述漏电极以预定间隙面对所述源电极；
在所述数据线和所述漏电极上形成具有接触孔的钝化层，所述接触孔暴露所述源电极；以及
在所述钝化层上形成象素电极，所述象素电极通过所述接触孔连接到所述漏电极。
2、如权利要求1所述的方法，其中，通过利用包括磷酸、硝酸和醋酸的蚀刻剂构图所述栅极线和所述数据线至少之一。
3、如权利要求1所述的方法，其中，通过利用光致抗蚀剂图案的光蚀刻工艺形成所述数据线和所述半导体层，所述光致抗蚀剂图案具有第一部分、比所述第一部分厚的第二部分、以及比所述第一部分薄的第三部分。
4、如权利要求3所述的方法，其中，所述第一部分设置在所述源电极与所述漏电极之间，并且所述第二部分设置在所述数据线和所述漏电极上。
5、如权利要求1所述的方法，还包括：
在形成所述钝化层之前，形成至少一个滤色器。
6、一种薄膜晶体管阵列面板的制造方法，包括以下步骤：
在绝缘基板上形成栅极线；
在所述栅极线上依次淀积栅极绝缘层、半导体层以及欧姆接触层；
构图所述半导体层和所述欧姆接触层；
在所述栅极绝缘层和所述欧姆接触层上形成漏电极和具有源电极的数据线，所述数据线和所述漏电极具有由含Mo金属制成的第一层、由含Al金属制成的第二层以及由含Mo金属制成的第三层，所述第一和第三层中的至少一层包括钼合金，该钼合金包括钼以及铌、钒和钛中的至少一种，其中所述第一层、所述第二层和所述第三层被同时蚀刻；
在所述数据线和所述漏电极上形成具有接触孔的钝化层，所述接触孔暴露所述源电极；以及
在所述钝化层上形成象素电极，所述象素电极通过所述接触孔连接到所述漏电极。
7、如权利要求6所述的方法，其中，通过利用包括磷酸、硝酸和醋酸的蚀刻剂构图所述栅极线和所述数据线至少之一。
8、如权利要求6所述的方法，其中，通过利用光致抗蚀剂图案的光蚀刻形成所述数据线和所述半导体层，所述光致抗蚀剂图案具有第一部分、比所述第一部分厚的第二部分、以及比所述第一部分薄的第三部分。
9、如权利要求8所述的方法，其中所述第一部分设置在所述源电极与所述漏电极之间，并且所述第二部分设置在所述数据线和所述漏电极上。
10、如权利要求6所述的方法，还包括：
在形成所述钝化层之前，形成至少一个滤色器。
CN2009101377593A 2004-09-08 2005-09-08 薄膜晶体管阵列面板及其制造方法 Active CN101552242B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR71612/04 2004-09-08
KR1020040071612A KR101061850B1 (ko) 2004-09-08 2004-09-08 박막 트랜지스터 표시판 및 그 제조방법

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN2005100981501A Division CN1761049B (zh) 2004-09-08 2005-09-08 薄膜晶体管阵列面板及其制造方法

Publications (2)

Publication Number Publication Date
CN101552242A true CN101552242A (zh) 2009-10-07
CN101552242B CN101552242B (zh) 2012-02-01

Family

ID=36159673

Family Applications (2)

Application Number Title Priority Date Filing Date
CN2009101377593A Active CN101552242B (zh) 2004-09-08 2005-09-08 薄膜晶体管阵列面板及其制造方法
CN2005100981501A Active CN1761049B (zh) 2004-09-08 2005-09-08 薄膜晶体管阵列面板及其制造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN2005100981501A Active CN1761049B (zh) 2004-09-08 2005-09-08 薄膜晶体管阵列面板及其制造方法

Country Status (5)

Country Link
US (3) US7301170B2 (zh)
JP (1) JP5240964B2 (zh)
KR (1) KR101061850B1 (zh)
CN (2) CN101552242B (zh)
TW (1) TWI404212B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103745980A (zh) * 2014-01-28 2014-04-23 昆山龙腾光电有限公司 薄膜晶体管阵列基板及其制作方法及液晶显示装置
CN107402482A (zh) * 2016-05-19 2017-11-28 三星显示有限公司 具有改善的可制造性的显示基板
CN109545689A (zh) * 2018-12-03 2019-03-29 惠科股份有限公司 主动开关及其制作方法、显示装置
CN112368839A (zh) * 2018-06-27 2021-02-12 三星显示有限公司 显示面板及制造该显示面板的方法
US11227938B2 (en) 2018-12-03 2022-01-18 HKC Corporation Limited Thin film transistor structure, manufacturing method thereof, and display device

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100935670B1 (ko) * 2003-04-04 2010-01-07 삼성전자주식회사 액정표시장치, 박막 트랜지스터 표시판 및 그의 제조 방법
KR20060042425A (ko) * 2004-11-09 2006-05-15 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
TWI326379B (en) * 2005-09-20 2010-06-21 Au Optronics Corp A double-sided liquid crystal display
US7837929B2 (en) * 2005-10-20 2010-11-23 H.C. Starck Inc. Methods of making molybdenum titanium sputtering plates and targets
KR20070075808A (ko) * 2006-01-16 2007-07-24 삼성전자주식회사 표시 기판의 제조 방법 및 이를 이용하여 제조한 표시 기판
TWI282467B (en) * 2006-04-07 2007-06-11 Innolux Display Corp Liquid crystal panel
KR101240652B1 (ko) * 2006-04-24 2013-03-08 삼성디스플레이 주식회사 표시 장치용 박막 트랜지스터 표시판 및 그 제조 방법
WO2008001517A1 (en) * 2006-06-30 2008-01-03 Sharp Kabushiki Kaisha Tft substrate, display panel and display device provided with such tft substrate, and tft substrate manufacturing method
US20080032431A1 (en) * 2006-08-03 2008-02-07 Tpo Displays Corp. Method for fabricating a system for displaying images
JP2008098611A (ja) * 2006-09-15 2008-04-24 Kobe Steel Ltd 表示装置
TWI319610B (en) * 2006-12-29 2010-01-11 Winbond Electronics Corp Method of manufacturing openings and via openings
KR101373735B1 (ko) 2007-02-22 2014-03-14 삼성디스플레이 주식회사 신호선의 제조 방법, 박막 트랜지스터 표시판 및 그의 제조방법
KR101319334B1 (ko) * 2007-03-20 2013-10-16 엘지디스플레이 주식회사 액정표시패널 및 그의 제조방법
US8786793B2 (en) * 2007-07-27 2014-07-22 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
JP4506810B2 (ja) * 2007-10-19 2010-07-21 ソニー株式会社 表示装置
KR101490480B1 (ko) * 2008-07-07 2015-02-06 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조 방법
KR101570347B1 (ko) * 2008-11-25 2015-11-20 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
WO2011027701A1 (en) * 2009-09-04 2011-03-10 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and method for manufacturing the same
WO2011027676A1 (en) * 2009-09-04 2011-03-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR101623956B1 (ko) * 2010-01-15 2016-05-24 삼성전자주식회사 트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자
KR101702106B1 (ko) * 2010-03-17 2017-02-03 삼성디스플레이 주식회사 전기 습윤 표시 장치
JP5839819B2 (ja) * 2010-04-16 2016-01-06 株式会社半導体エネルギー研究所 発光装置、表示モジュール及び電子機器
US8449817B2 (en) 2010-06-30 2013-05-28 H.C. Stark, Inc. Molybdenum-containing targets comprising three metal elements
US8449818B2 (en) * 2010-06-30 2013-05-28 H. C. Starck, Inc. Molybdenum containing targets
KR101764902B1 (ko) * 2010-12-06 2017-08-14 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조방법
KR20170016024A (ko) 2011-05-10 2017-02-10 에이치. 씨. 스타아크 아이앤씨 멀티-블록 스퍼터링 타겟 및 이에 관한 제조방법 및 물품
CN102636927B (zh) * 2011-12-23 2015-07-29 京东方科技集团股份有限公司 阵列基板及其制造方法
JP6033071B2 (ja) 2011-12-23 2016-11-30 株式会社半導体エネルギー研究所 半導体装置
US20130240995A1 (en) * 2012-03-19 2013-09-19 Shenzhen China Star Optoelectronics Technology Co., Ltd Thin-film transistor array substrate and manufacturing method thereof
US9334565B2 (en) 2012-05-09 2016-05-10 H.C. Starck Inc. Multi-block sputtering target with interface portions and associated methods and articles
KR101444777B1 (ko) * 2012-08-10 2014-09-26 엘지디스플레이 주식회사 유기발광다이오드 표시소자 및 그 제조방법
US20150221773A1 (en) * 2012-09-05 2015-08-06 Sharp Kabushiki Kaisha Semiconductor device and method for producing same
KR102094841B1 (ko) * 2013-05-16 2020-03-31 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
WO2016017516A1 (ja) * 2014-07-30 2016-02-04 シャープ株式会社 表示装置およびその製造方法
KR20160017795A (ko) 2014-08-05 2016-02-17 삼성디스플레이 주식회사 박막 트랜지스터 기판, 이의 제조 방법, 및 박막 트랜지스터 기판을 포함하는 표시 장치
KR102193886B1 (ko) 2014-11-12 2020-12-23 엘지디스플레이 주식회사 고 개구율 유기발광 다이오드 표시장치 및 그 제조 방법
KR102352182B1 (ko) * 2015-01-23 2022-01-17 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
CN105655391B (zh) * 2016-01-28 2018-10-26 武汉华星光电技术有限公司 Tft阵列基板及其制作方法
TWI662327B (zh) * 2018-02-09 2019-06-11 友達光電股份有限公司 顯示面板
KR20200042971A (ko) * 2018-10-16 2020-04-27 삼성디스플레이 주식회사 표시패널 및 그 제조방법
CN112259558B (zh) * 2020-10-15 2022-12-06 Tcl华星光电技术有限公司 阵列基板及其制备方法

Family Cites Families (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA1327358C (en) 1987-11-17 1994-03-01 Morio Fujiu Fluoro cytidine derivatives
JP2673460B2 (ja) * 1990-02-26 1997-11-05 キヤノン株式会社 液晶表示素子
EP0633776B1 (en) 1992-04-02 2001-05-09 Smithkline Beecham Corporation Compounds useful for treating allergic and inflammatory diseases
JPH0926598A (ja) 1995-07-10 1997-01-28 Hitachi Ltd アクティブマトリクス型液晶ディスプレイ装置
US5831694A (en) * 1995-06-14 1998-11-03 Hitachi, Ltd. TFT panel for high resolution- and large size- liquid crystal display
EP0775931B1 (en) * 1995-11-21 2005-10-05 Samsung Electronics Co., Ltd. Method of manufacturing a liquid crystal display
TW409194B (en) * 1995-11-28 2000-10-21 Sharp Kk Active matrix substrate and liquid crystal display apparatus and method for producing the same
KR100248123B1 (ko) * 1997-03-04 2000-03-15 구본준 박막트랜지스터및그의제조방법
US6333518B1 (en) * 1997-08-26 2001-12-25 Lg Electronics Inc. Thin-film transistor and method of making same
WO1999012102A1 (en) 1997-09-05 1999-03-11 Sun Microsystems, Inc. A multiprocessing system including cluster optimization mechanisms
JP4493741B2 (ja) * 1998-09-04 2010-06-30 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR100318369B1 (ko) 1998-12-17 2002-08-28 엘지.필립스 엘시디 주식회사 전극형성방법
US6287899B1 (en) * 1998-12-31 2001-09-11 Samsung Electronics Co., Ltd. Thin film transistor array panels for a liquid crystal display and a method for manufacturing the same
JP2000284326A (ja) 1999-03-30 2000-10-13 Hitachi Ltd 液晶表示装置とその製造方法
JP2000314897A (ja) 1999-05-06 2000-11-14 Hitachi Ltd 液晶表示装置
US6380559B1 (en) * 1999-06-03 2002-04-30 Samsung Electronics Co., Ltd. Thin film transistor array substrate for a liquid crystal display
KR100733876B1 (ko) 2000-01-04 2007-07-02 엘지.필립스 엘시디 주식회사 액정표시장치 및 그의 제조방법
JP3785900B2 (ja) * 2000-04-28 2006-06-14 株式会社日立製作所 液晶表示装置とその製造方法
KR20020039736A (ko) 2000-11-22 2002-05-30 박종섭 액정 표시소자 및 그 제조 방법
JP3859119B2 (ja) 2000-12-22 2006-12-20 日立金属株式会社 電子部品用薄膜配線
JP2002324808A (ja) * 2001-01-19 2002-11-08 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2002322528A (ja) * 2001-04-24 2002-11-08 Mitsubishi Chemicals Corp 電極配線材料およびその製造方法
JP4920140B2 (ja) * 2001-05-18 2012-04-18 ゲットナー・ファンデーション・エルエルシー 液晶表示装置及びその製造方法
JP2003172946A (ja) * 2001-09-28 2003-06-20 Fujitsu Display Technologies Corp 液晶表示装置用基板及びそれを用いた液晶表示装置
US7102168B2 (en) 2001-12-24 2006-09-05 Samsung Electronics Co., Ltd. Thin film transistor array panel for display and manufacturing method thereof
JP3675420B2 (ja) * 2002-03-26 2005-07-27 セイコーエプソン株式会社 液晶表示装置及び電子機器
US20030203627A1 (en) * 2002-04-30 2003-10-30 Jia-Pang Pang Method for fabricating thin film transistor
TWI273637B (en) * 2002-05-17 2007-02-11 Semiconductor Energy Lab Manufacturing method of semiconductor device
KR20040001689A (ko) 2002-06-28 2004-01-07 삼성전자주식회사 배선, 이를 포함하는 박막 트랜지스터 어레이 기판 및 그제조 방법
JP2004035647A (ja) 2002-07-01 2004-02-05 Sumitomo Rubber Ind Ltd 糸ゴム組成物、糸ゴムおよび糸巻きゴルフボール
JP2004054069A (ja) * 2002-07-23 2004-02-19 Advanced Display Inc 表示装置及び表示装置の断線修復方法
JP4496518B2 (ja) 2002-08-19 2010-07-07 日立金属株式会社 薄膜配線
KR100883769B1 (ko) 2002-11-08 2009-02-18 엘지디스플레이 주식회사 액정표시장치용 어레이기판 제조방법
KR100895313B1 (ko) * 2002-12-11 2009-05-07 삼성전자주식회사 유기 발광 표시판
KR100511353B1 (ko) 2002-12-27 2005-08-31 엘지.필립스 엘시디 주식회사 액정표시소자의 제조방법 및 이 방법에 의한 액정표시소자
US7105896B2 (en) * 2003-07-22 2006-09-12 Nec Lcd Technologies, Ltd. Thin film transistor circuit device, production method thereof and liquid crystal display using the think film transistor circuit device
JP2005163901A (ja) 2003-12-02 2005-06-23 Taisei Corp 水底管の敷設方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103745980A (zh) * 2014-01-28 2014-04-23 昆山龙腾光电有限公司 薄膜晶体管阵列基板及其制作方法及液晶显示装置
CN103745980B (zh) * 2014-01-28 2017-02-15 昆山龙腾光电有限公司 薄膜晶体管阵列基板及其制作方法及液晶显示装置
CN107402482A (zh) * 2016-05-19 2017-11-28 三星显示有限公司 具有改善的可制造性的显示基板
CN112368839A (zh) * 2018-06-27 2021-02-12 三星显示有限公司 显示面板及制造该显示面板的方法
CN112368839B (zh) * 2018-06-27 2024-04-12 三星显示有限公司 显示面板及制造该显示面板的方法
CN109545689A (zh) * 2018-12-03 2019-03-29 惠科股份有限公司 主动开关及其制作方法、显示装置
US11227938B2 (en) 2018-12-03 2022-01-18 HKC Corporation Limited Thin film transistor structure, manufacturing method thereof, and display device

Also Published As

Publication number Publication date
TW200614514A (en) 2006-05-01
CN1761049B (zh) 2010-09-01
CN1761049A (zh) 2006-04-19
US20060050192A1 (en) 2006-03-09
US7550768B2 (en) 2009-06-23
US20080073674A1 (en) 2008-03-27
KR101061850B1 (ko) 2011-09-02
TWI404212B (zh) 2013-08-01
US7662715B2 (en) 2010-02-16
KR20060022839A (ko) 2006-03-13
US7301170B2 (en) 2007-11-27
JP5240964B2 (ja) 2013-07-17
CN101552242B (zh) 2012-02-01
JP2006080505A (ja) 2006-03-23
US20080166827A1 (en) 2008-07-10

Similar Documents

Publication Publication Date Title
CN1761049B (zh) 薄膜晶体管阵列面板及其制造方法
CN1808710B (zh) 薄膜晶体管阵列面板及其制造方法
CN100444005C (zh) 薄膜晶体管阵列面板及其制造方法
US8173492B2 (en) Method of manufacturing thin film transistor substrate
CN1776513B (zh) 薄膜晶体管阵列面板及其制造方法
KR101122228B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
US7851920B2 (en) Wire structure, method for fabricating wire, thin film transistor substrate, and method for fabricating thin film transistor substrate
CN100524701C (zh) 薄膜晶体管阵列面板及其制造方法
CN100413077C (zh) 薄膜晶体管阵列面板
CN100517734C (zh) Tft阵列衬底的制造方法
CN103941505B (zh) 一种阵列基板及其制备方法和显示装置
US20060044232A1 (en) Organic light emitting diode display and manufacturing method thereof
US20070040954A1 (en) Wire structure, a method for fabricating a wire, a thin film transistor substrate, and a method for fabricating the thin film transistor substrate
US20060065892A1 (en) Thin film transistor array panel and manufacturing method therefor
US10825840B2 (en) Thin-film transistor panel
KR20110010274A (ko) 어레이 기판 및 이의 제조방법
CN100419552C (zh) 薄膜晶体管阵列面板
KR20080076459A (ko) 박막 트랜지스터 표시판 및 박막 트랜지스터 표시판의 제조방법
EP1970957A2 (en) Thin film transistor, an organic light emitting device including the same, and a manufacturing method thereof
CN100590499C (zh) 薄膜晶体管阵列面板及其制造方法
CN100543927C (zh) 薄膜晶体管阵列面板及其制造方法
CN1862789B (zh) 包括多层薄膜的薄膜晶体管阵列面板以及制造该面板的方法
KR20110053721A (ko) 어레이 기판 및 이의 제조방법
JP2000029071A (ja) 表示装置用アレイ基板、及びその製造方法
US20060054889A1 (en) Thin film transistor array panel

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SAMSUNG MONITOR CO., LTD.

Free format text: FORMER OWNER: SAMSUNG ELECTRONICS CO., LTD.

Effective date: 20121030

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20121030

Address after: Gyeonggi Do, South Korea

Patentee after: SAMSUNG DISPLAY Co.,Ltd.

Address before: Gyeonggi Do, South Korea

Patentee before: Samsung Electronics Co.,Ltd.

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20220901

Address after: 9-2, Guangdong Province, Shenzhen Guangming Tang Ming Road

Patentee after: TCL Huaxing Photoelectric Technology Co.,Ltd.

Address before: Gyeonggi Do, South Korea

Patentee before: SAMSUNG DISPLAY Co.,Ltd.