CN103745980A - 薄膜晶体管阵列基板及其制作方法及液晶显示装置 - Google Patents

Abstract

薄膜晶体管阵列基板包括基板、栅极、栅极绝缘层、半导体层、源极和漏极、第一绝缘保护层、第一电极、第二绝缘保护层和第二电极。栅极形成在基板上。栅极绝缘层形成在基板上并覆盖栅极。半导体层形成在栅极绝缘层上并位于栅极上方。源极和漏极形成在栅极绝缘层上。第一绝缘保护层形成在栅极绝缘层上并具有第一通孔以露出漏极。第一电极形成在第一绝缘保护层上并填入第一通孔中与漏极接触。第二绝缘保护层覆盖第一绝缘保护层以及第一电极。第二电极形成在第二绝缘保护层上。薄膜晶体管阵列基板有助于提高液晶显示装置穿透率，缩短响应时间。本发明还涉及薄膜晶体管阵列基板制作方法及具有此薄膜晶体管阵列基板的液晶显示装置。

Description

薄膜晶体管阵列基板及其制作方法及液晶显示装置

技术领域

本发明涉及液晶显示技术领域，且特别是涉及一种薄膜晶体管阵列基板及其制作方法及具有此薄膜晶体管阵列基板的液晶显示装置。

背景技术

当下对液晶显示装置的基本需求是高分辨率、广视角等，现在广视角技术通常包括正型液晶显示和负型液晶显示。正型液晶显示穿透率较低，响应速度较快，负型液晶显示穿透率较高，响应速度慢。负型液晶显示的液晶显示装置由于具有较高的穿透率而备受关注。

图1A至图1G是现有的一种负型液晶显示的液晶显示装置的薄膜晶体管阵列基板的制作流程局部剖面结构示意图。首先，如图1A所示，在基板110形成栅极111。其次，如图1B所示，在基板110上形成栅极绝缘层112并覆盖栅极111。接着，如图1C所示，在栅极绝缘层112上形成半导体层113，且半导体层113的位置位于栅极111的正上方。之后，如图1D所示，在形成半导体层113后，再在栅极绝缘层112上形成第一电极114。再来，如图1E所示，在半导体层113上形成源极115a和漏极115b，源极115a与漏极115b彼此不相接触，其中漏极115b还与第一电极114接触而实现电连接。然后，如图1F所示，形成绝缘保护层116并覆盖源极115a和漏极115b以及第一电极114。再之后，如图1G所示，在绝缘保护层116上形成第二电极117并位于第一电极114的上方。

在现有技术中，绝缘保护层116的厚度较厚（例如约为

），使得第一电极114与第二电极117之间的距离较大，进而影响由第一电极114和第二电极117所形成的电场的强度。

此外，第一电极114一般都采用例如ITO（Indium Tin Oxide，氧化铟锡）等透明导电材料制成，沉积绝缘保护层116例如氮化硅，通常是利用硅烷（SiH₄），氨气（NH3）和氮气（N₂）为原料气体采用等离子体增强化学气相沉积法（PECVD）进行快速沉积而成，在快速沉积的过程中，硅烷和氨气离解所产生的氢等离子体会导致第一电极114的氧化铟锡透明导电材料脱氧变成不透明金属铟锡，从而使得第一电极114出现白浊现象，影响穿透率。为避免快速沉积绝缘保护层116时第一电极114出现白浊现象，在沉积形成绝缘保护层116时，需要分两层沉积：靠近第一电极114的一层以低速进行沉积，从而降低对第一电极114造成的影响，所形成的绝缘保护层质地较疏松；远离第一电极114的一层以高速进行沉积，从而可以加快制程速度，所形成的绝缘保护层质地较密。然而，位于非显示区的绝缘保护层116上通常还需要制作一些通孔，以导通上下电极，而处于非显示区的绝缘保护层116覆盖在金属钼上面，由于钼的质地坚硬，而绝缘保护层116的质地疏松，因此在蚀刻的过程中容易出现底切（undercut）现象。

发明内容

本发明的目的在于，提供了一种薄膜晶体管阵列基板，其有助于提高液晶显示装置穿透率，缩短响应时间。

本发明的另一目的在于，提供了一种薄膜晶体管阵列基板的制作方法，其所制作的薄膜晶体管阵列基板有助于提高液晶显示装置的穿透率，缩短响应时间，同时在蚀刻过程中不容易出现底切（undercut）现象。

本发明的又一目的在于，提供了一种液晶显示装置，具有较高的穿透率和较短的响应时间。

本发明解决其技术问题是采用以下的技术方案来实现的。

一种薄膜晶体管阵列基板，包括基板、栅极、栅极绝缘层、半导体层、源极和漏极、第一绝缘保护层、第一电极、第二绝缘保护层和第二电极。基板具有显示区域。栅极形成在基板上并位于显示区域。栅极绝缘层形成在基板上并覆盖栅极。半导体层形成在栅极绝缘层上并位于栅极上方。源极和漏极形成在栅极绝缘层上，源极和漏极彼此分隔并分别与半导体层接触，以使部分的半导体层从源极和漏极之间露出。第一绝缘保护层形成在栅极绝缘层上，并覆盖源极和漏极以及从源极和漏极之间露出部分的半导体层，在第一绝缘保护层具有第一通孔，以露出漏极。第一电极形成在第一绝缘保护层上，并填入第一通孔中与漏极接触。第二绝缘保护层覆盖第一绝缘保护层以及第一电极。第二电极形成在第二绝缘保护层上，并位于第一电极上方。

在本发明较佳实施例中，上述基板还包括围绕显示区域的非显示区域。薄膜晶体管阵列基板还包括依次设置于基板并位于非显示区域的第一导电层、第一绝缘层、第二导电层、第二绝缘层以及第一电连接层。第二绝缘层和第一绝缘层中形成有第二通孔，以露出部分的第一导电层。第二绝缘护层中形成有第三通孔，以露出部分的第二导电层。第一电连接层形成在第二绝缘层上，并填入第二通孔和第三通孔中分别与第一导电层和第二导电层接触。

在本发明较佳实施例中，上述薄膜晶体管阵列基板还包括位于非显示区域的覆盖第一电连接层的第三绝缘层以及第二电连接层。第三绝缘层中形成有第四通孔，以露出部分的第一电连接层。第二电连接层形成于第三绝缘层，并填入第四通孔中与第一电连接层接触。

在本发明较佳实施例中，上述基板还包括围绕显示区域的非显示区域。薄膜晶体管阵列基板还包括依次设置于基板并位于非显示区域的第一导电层、第一绝缘层、第二导电层、第二绝缘层、第三绝缘层以及第三电连接层。第三绝缘层、第二绝缘层和第一绝缘层中形成有第五通孔，以露出部分的第一导电层。第三绝缘层和第二绝缘层中形成有第六通孔，以露出部分的第二导电层。第三电连接层形成在第三绝缘层上，并填入第五通孔和第六通孔中分别与第一导电层和第二导电层接触。

一种液晶显示装置，包括上述的薄膜晶体管阵列基板。

一种薄膜晶体管阵列基板的制作方法，其包括以下步骤：首先在基板的显示区域形成栅极。其次形成栅极绝缘层，并覆盖栅极。接着在栅极绝缘层形成半导体层，半导体层位于栅极上方。之后在栅极绝缘层形成源极和漏极，源极和漏极彼此分隔并分别与半导体层接触，以使部分的半导体层从源极和漏极之间露出。再来，形成第一绝缘保护层，覆盖源极和漏极以及从源极和漏极之间露出部分的半导体层，并在第一绝缘保护层中开设第一通孔，以露出漏极。然后在第一绝缘保护层上形成第一电极，并填入第一通孔中与漏极接触。再之后在第一绝缘保护层上形成第二保护层，覆盖第一电极。最后在第二绝缘保护层上形成第二电极，第二电极位于第一电极上方。

在本发明较佳实施例中，上述制作方法还包括在基板围绕显示区域的非显示区域依次形成第一导电层、第一绝缘层、第二导电层、第二绝缘层以及第一电连接层。在形成第二绝缘层之后，更包括在第二绝缘护层和第一绝缘层中开设第二通孔以露出部分的第一导电层，以及在第二绝缘层中开设第三通孔以露出部分的第二导电层。形成第一电连接层时，第一电连接层填入第二通孔和第三通孔中分别与第一导电层和第二导电层接触。

在本发明较佳实施例中，上述制作方法还包括在形成第一电连接层之后依次形成覆盖第一电连接层的第三绝缘层以及第二电连接层。在形成第三绝缘层之后，更包括在第三绝缘层中开设第四通孔以露出部分的第一电连接层。形成第二电连接层时，第二电连接层填入第四通孔中与第一电连接层接触。

在本发明较佳实施例中，上述第一导电层与栅极是在同一制程中进行制作。第二导电层与源极和漏极是在同一制程中进行制作。第一绝缘层与栅极绝缘层是同一制程中进行制作。第二绝缘层与第一绝缘保护层是同一制程中进行制作。第三绝缘层与第二绝缘保护层是同一制程中进行制作。第一电连接层与第一电极是同一制程中进行制作。第二电连接层与第二电极是同一制程中进行制作。第二通孔与第三通孔与第一通孔在同一制程中进行制作。

在本发明较佳实施例中，上述制作方法还包括在基板围绕显示区域的非显示区域依次形成第一导电层、第一绝缘层、第二导电层、第二绝缘层、第三绝缘层以及第三电连接层。在形成第三绝缘层之后，更包括在第三绝缘层、第二绝缘层和第一绝缘层中形成第五通孔以露出部分的第一导电层，以及在第三绝缘层和第二绝缘层中形成第六通孔以露出部分的第二导电层。在形成第三电连接层时，第三电连接层填入第五通孔和第六通孔中分别与第一导电层和第二导电层接触。

本发明的有益效果是，本发明的薄膜晶体管阵列基板的第一电极是在源极和漏极形成之后再形成的，并填入开设于第一绝缘保护层上的第一通孔与漏极接触电连接，从而避免了漏极直接覆盖第一电极的接触方式。而由于源极和漏极已经被第一绝缘保护层覆盖，之后形成的第二绝缘保护层仅覆盖第一电极且第二绝缘保护层厚度较小，无须进行分层沉积，也能有效避免白浊现象，进而避免了后续开口制程中可能出现的底切现象。此外，第一电极和第二电极之间仅间隔有第二绝缘保护层，而由于第二绝缘保护层的厚度较小，加强了第一电极和第二电极所形成的电场的强度，有利于提高穿透率，缩短响应时间。

上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，而可依照说明书的内容予以实施，并且为了让本发明的上述液晶显示装置及其制作方法和其他目的、特征和优点能够更明显易懂，以下特举较佳实施例，并配合附图，详细说明。

附图说明

图1A至图1G是现有的一种负型液晶显示的液晶显示装置的薄膜晶体管阵列基板的制作流程局部剖面结构示意图。

图2是本发明一实施例的薄膜晶体管阵列基板的俯视结构示意图。

图3A至图3H是本发明一实施例的薄膜晶体管阵列基板的显示区域的制作流程局部剖面结构示意图。

图4A是本发明一实施例的薄膜晶体管阵列基板的非显示区域局部剖面结构示意图。

图4B是本发明一实施例的薄膜晶体管阵列基板的非显示区域另一局部剖面结构示意图。

图4C是本发明另一实施例的薄膜晶体管阵列基板的非显示区域局部剖面结构示意图。

图5是具有本发明实施例的薄膜晶体管阵列基板的液晶显示装置与具有现有的薄膜晶体管阵列基板的液晶显示装置的穿透率-电压的效果对比图。

图6是具有本发明实施例的薄膜晶体管阵列基板的液晶显示装置与具有现有的薄膜晶体管阵列基板的液晶显示装置的穿透率-时间的效果对比图。

具体实施方式

为更进一步阐述本发明为达成预定发明目的所采取的技术手段及功效，以下结合附图及较佳实施例，对依据本发明提出的薄膜晶体管阵列基板及其制作方法及具有此薄膜晶体管阵列基板的液晶显示装置的具体实施方式、结构、特征及其功效，详细说明如下：

有关本发明的前述及其它技术内容、特点及功效，在以下配合参考图式的较佳实施例的详细说明中将可清楚呈现。通过具体实施方式的说明，当可对本发明为达成预定目的所采取的技术手段及功效得以更加深入且具体的了解，然而所附图式仅是提供参考与说明之用，并非用来对本发明加以限制。

图2是本发明一实施例的薄膜晶体管阵列基板的俯视结构示意图。请参阅图2，薄膜晶体管阵列基板200具有显示区域201和围绕显示区域201的非显示区域202。值得一提的是，薄膜晶体管阵列基板200是在基板210上同时进行显示区域201和非显示区域202的制作，基板210实际上也具有对应的显示区域201和非显示区域202。

图3A至图3H是本发明一实施例的薄膜晶体管阵列基板200的显示区域201的制作流程局部剖面结构示意图。需要说明的是，薄膜晶体管阵列基板200的显示区域201包括多条扫描线和多条数据线相互交叉限定出多个像素区域，扫描线和数据线交叉位置处设置有薄膜晶体管，薄膜晶体管的漏极与位于像素区域的像素电极电连接，此为本领域技术人员所熟知技术，在此不再赘述。为了图示简洁，图3A至图3H仅绘示对应薄膜晶体管阵列基板200的显示区域201的一个像素区域的局部剖面结构示意图。以下将对本实施例的薄膜晶体管阵列基板200的制作方法做进一步的详细说明。

首先，请参照图3A，在基板210的显示区域201上形成栅极211。基板210例如是透明基板。栅极211例如是利用膜层沉积蚀刻等工艺制作，在此不在赘述。

然后，请参照图3B，在基板210上形成栅极绝缘层212，并覆盖栅极211。

接着，请参照图3C，在栅极绝缘层212上形成半导体层213，并位于栅极211的正上方。半导体层213例如是非晶硅（a-Si）半导体层，但并不以此为限。

请参照图3D，在半导体层213形成之后，在栅极绝缘层212上形成源极214a和漏极214b。源极214a和漏极214b彼此分隔并分别与半导体层213直接接触而覆盖部分的半导体层213。换句话说，部分半导体层213从源极214a和漏极214b之间暴露出来。源极214a和漏极214b例如是利用膜层沉积蚀刻等工艺制作，在此不在赘述。

请参照图3E，在源极214a和漏极214b之后，形成第一绝缘保护层215，并覆盖源极214a、漏极214b和从源极214a和漏极214b之间暴露出来的半导体层213。第一绝缘保护层215的厚度为

至优选的，第一绝缘保护层215的厚度例如是

由于第一绝缘保护层215覆盖的只是半导体层213、源极214a和漏极214b，没有直接形成在像素电极上，因此可以采用快速沉积的方法形成第一绝缘保护层215，形成的绝缘保护层质地较密。然后，在第一绝缘保护层215形成第一通孔215a以露出部分的漏极214b。也就是说，第一通孔215a的位置大致是在漏极214b的上方。

请参照图3F，在对应像素区域的第一绝缘保护层215上形成第一电极216，并填入第一通孔215a中与漏极214b接触。第一电极216例如是像素电极，例如是由ITO（Indium Tin Oxide，氧化铟锡）等透明导电材料制成。第一电极216填入第一通孔215a中并与漏极214b接触，从而实现了与漏极214b的电连接。

请参照图3G，在形成第一电极216之后，再形成第二绝缘保护层217，且第二绝缘保护层217完全覆盖第一绝缘保护层215以及第一电极216。第二绝缘保护层217的厚度为

至

优选的，第二绝缘保护层217的厚度例如是

请参照图3H，再在第二绝缘保护层217上形成第二电极218，第二电极218位于第一电极216的正上方。第二电极218例如是公共电极，例如是由ITO（Indium Tin Oxide，氧化铟锡）等透明导电材料制成。

如图3H所示的薄膜晶体管阵列基板200包括基板210、栅极211、栅极绝缘层212、半导体层213、源极214a和漏极214b、第一绝缘保护层215、第一电极216、第二绝缘保护层217和第二电极218。基板210具有显示区域201。栅极211形成在基板210上并位于显示区域201。栅极绝缘层212形成在基板210上并覆盖栅极211。半导体层213形成在栅极绝缘层212上并位于栅极211上方。源极214a和漏极214b形成在栅极绝缘层212上，源极214a和漏极214b彼此分隔并分别与半导体层213接触，以使部分的半导体层213从源极214a和漏极214b之间露出。第一绝缘保护层215形成在栅极绝缘层212上，并覆盖源极214a和漏极214b以及从源极214a和漏极214b之间露出部分的半导体层213，在第一绝缘保护层215上形成第一通孔215a，以导通漏极214b和第一电极216。第一电极216形成在第一绝缘保护层215上，并填入第一通孔215a中与漏极214b接触。第二绝缘保护层217覆盖第一电极216以及第一电极216未盖住的第一绝缘保护层215的部分。第二电极218形成在第二绝缘保护层217上，并位于第一电极216上方。

本实施例中，第一电极216是在源极214a和漏极214b形成之后再形成的，并填入设于第一绝缘保护层215上的第一通孔215a与漏极214b接触电连接，从而避免了漏极214b直接覆盖第一电极216的接触方式。而由于源极214a和漏极214b已经被第一绝缘保护层215覆盖，之后形成的第二绝缘保护层217仅覆盖第一电极216且第二绝缘保护层217厚度较小，仅为

可以进行慢速沉积，无须进行分层沉积，也能有效避免白浊现象。此外，第一电极216和第二电极218之间仅间隔有第二绝缘保护层217，而由于第二绝缘保护层217的厚度较小，加强了由第一电极216和第二电极218产生的电场强度，有利于提高穿透率，缩短响应时间。

本实施例中，上述制作步骤中主要涉及薄膜晶体管阵列基板200的显示区域201的制作，而实际上薄膜晶体管阵列基板200还包括围绕显示区域201的非显示区域202，在非显示区域202还会有各种连接导线，而这些连接导线可以在制作显示区域201的金属导电层例如栅极211以及源极214a和漏极214b时在同一制程中一起进行制作，以下将具体进行说明。

图4A是本发明一实施例的薄膜晶体管阵列基板的非显示区域局部剖面结构示意图。请同时参阅图2和图4A，薄膜晶体管阵列基板200的非显示区域202的连接导线包括设置在基板210上的第一导电层221和第二导电层224。

具体地，请参阅图4A，在图3A中薄膜晶体管阵列基板200的基板210的显示区域201上形成栅极211的同时，在薄膜晶体管阵列基板200的基板210的非显示区域202上形成第一导电层221。然后，在图3D中基板210的显示区域201上形成源极214a和漏极214b的同时，在基板210的非显示区域202形成第二导电层224。也就是说，第一导电层221与栅极211是沉积同一层金属膜层经蚀刻工艺在同一制程中制成，第二导电层224与源极214a和漏极214b是沉积同一层金属膜层经蚀刻工艺在同一制程中制成。

可以理解的是，所形成的栅极绝缘层212和第一绝缘保护层215均会延伸至基板210的非显示区域202。具体的，在图3B中形成栅极绝缘层212时，利用同一制程在基板210的非显示区域202会形成第一绝缘层222覆盖第一导电层221。在图3F中制作源极214a和漏极214b之后形成第一绝缘保护层215时，利用同一制程会形成覆盖第一绝缘层222和第二导电层224的第二绝缘层223。在图3E中第一绝缘保护层215形成第一通孔215a的同时，利用同一制程在基板210的非显示区域202也可以形成第二通孔215b和第三通孔215c。例如，第二通孔215b形成在第二绝缘层223和第一绝缘层222中，以使第一导电层221从第二通孔215b暴露出来，第三通孔215c形成在第二绝缘层223中，以使第二导电层224从第三接通215c暴露出来。由于第二绝缘层223与第一绝缘保护层215在同一制程中形成，两者的材质及形成方法完全相同，均采用快速沉积的方法，所形成的膜质地较密，从而避免了在开孔过程中出现的底切现象。接着，在图3F中形成第一电极216的同时，在基板210的非显示区域202的第二绝缘层223上还形成第一电连接层226，并填入第二通孔215b和第三通孔215c中，分别与第一导电层221和第二导电层224接触。也就是说，通过第一电连接层226的桥接，第一导电层221和第二导电层224实现了电连接。

图4B是本发明一实施例的薄膜晶体管阵列基板的非显示区域另一局部剖面结构示意图。请同时参阅图3G、图3H和图4B，在形成第一电极216和第一电连接层226之后，形成第二绝缘保护层217时，利用同一制程会形成覆盖非显示区域202的第一电连接层226的第三绝缘层225。在第二绝缘保护层217形成之后，还会有形成第二电极218的步骤，利用同一制程于制作第二电极218的同时制作位于非显示区域202的位于第三绝缘层225上的第二电连接层228。由于在基板210的非显示区域202可能需要将第一电连接层226和后续所形成的第二电连接层228电连接起来，因此，在形成第二绝缘保护层217和第三绝缘层225之后，在形成第二电极218和第二电连接层228之前，在第三绝缘层225中形成第四通孔225a，以露出部分的第一电连接层226，接着形成第二电极218时，在薄膜晶体管阵列基板200的对应非显示区域202的第二绝缘保护层217上还形成第二电连接层228，并填入第四通孔225a中，与第一电连接层226接触。

图4C是本发明另一实施例的薄膜晶体管阵列基板的非显示区域局部剖面结构示意图。请同时参阅图2和图4C，薄膜晶体管阵列基板200的非显示区域202的连接导线包括设置在基板210上的第一导电层321和第二导电层324。请参阅图4C，具体地，在图3A基板210的显示区域201形成栅极211的同时，在基板210的非显示区域202形成第一导电层321。然后，在图3D基板210的显示区域201形成源极214a和漏极214b的同时，在基板210的非显示区域202形成第二导电层324。也就是说，第一导电层321与栅极211是沉积同一层金属膜层经蚀刻工艺在同一步骤中制成，第二导电层324与源极214a和漏极214b是沉积同一层金属膜层经蚀刻工艺在同一步骤中制成。

可以理解的是，所形成的栅极绝缘层212、第一绝缘保护层215和第二绝缘层217均会延伸至基板210的非显示区域202。具体的，在图3B中形成栅极绝缘层212时，利用同一制程在基板210的非显示区域202会形成第一绝缘层322覆盖第一导电层321。在图3E制作源极214a和漏极214b之后形成第一绝缘保护层215时，利用同一制程会形成覆盖第一绝缘层322和第二导电层324的第二绝缘层323。在图3G中形成第二绝缘保护层217时，利用同一制程会形成覆盖非显示区域202的第二绝缘层323的第三绝缘层325。在图3H中第二绝缘保护层217形成之后，还会有形成第二电极218的步骤，利用同一制程于制作第二电极218的同时制作位于非显示区域202的位于第三绝缘层325上的第三电连接层328。但是，在本实施例中，在图3E中第一绝缘保护层215形成第一通孔215a的同时，并未在基板210的非显示区域202形成接触孔。之后，在本实施例中，在图3F中形成第一电极216时，也未在基板210的非显示区域202的第二绝缘层323上形成电连接层。而是，在第三绝缘层325形成之后，在形成第三电连接层328之前，在基板210的非显示区域202的第三绝缘层325中形成第五通孔325a和第六通孔325b。例如，第五通孔325a形成在第三绝缘层325、第二绝缘层323和第一绝缘层322中，以使第一导电层321从第五通孔325a暴露出来，第六通孔325b形成在第三绝缘层325和第二绝缘层323中，以使第二导电层324从第六通孔325b暴露出来。那么，在图3H中形成第二电极218的同时，在基板210的非显示区域202的第三绝缘层325上还形成第三电连接层328，并填入第五通孔325a和第六通孔325b中，分别与第一导电层321和第二导电层324接触。也就是说，本实施例中，通过第三电连接层328的桥接，第一导电层321和第二导电层324实现了电连接。

可以理解的是，薄膜晶体管阵列基板200可作为液晶显示装置的下基板，例如液晶显示装置包括相对设置的薄膜晶体管阵列基板200和与薄膜晶体管阵列基板200相对设置的上基板（例如彩色滤光基板等）、以及夹设于薄膜晶体管阵列基板200与上基板之间的液晶层，在此不再赘述。

图5是具有本发明实施例的薄膜晶体管阵列基板的液晶显示装置与具有现有的薄膜晶体管阵列基板的液晶显示装置的穿透率-电压的效果对比图。请参阅图5，曲线①为具有薄膜晶体管阵列基板200的液晶显示装置的穿透率与电压的关系曲线，而曲线②为具有如图1A至图1G所示制作流程制成的薄膜晶体管阵列基板的液晶显示装置的穿透率与电压的关系曲线。由于具有薄膜晶体管阵列基板200在形成第一电极216之前先形成第一绝缘保护层215，在形成第一电极层216之后再形成第二绝缘保护层217，第一绝缘保护层215和第二绝缘保护层217分层形成，仅有厚度较小的第二绝缘保护层217位于第一电极216和第二电极218之间，第一电极216和第二电极218之间的绝缘保护层厚度的减小使得由第一电极216与第二电极218所产生的电场强度加强，使得该电场旋转液晶分子的能力加强，从而，在相同的驱动电压下，也具有较高的穿透率。

图6是具有本发明实施例的薄膜晶体管阵列基板的液晶显示装置与具有现有的薄膜晶体管阵列基板的液晶显示装置的穿透率-时间的效果对比图。请参阅图6，曲线①为具有薄膜晶体管阵列基板200的液晶显示装置的穿透率与时间的关系曲线，而曲线②为具有如图1A至图1G所示制作流程制成的薄膜晶体管阵列基板的液晶显示装置的穿透率与时间的关系曲线。如图5所示，具有薄膜晶体管阵列基板200的液晶显示装置具有更快的响应时间。

以上对本发明所提供的薄膜晶体管阵列基板及其制作方法及具有此薄膜晶体管阵列基板的液晶显示装置进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。

Claims (10)

1.一种薄膜晶体管阵列基板，其特征在于，包括：

基板，具有显示区域；

栅极，形成在该基板上并位于该显示区域；

栅极绝缘层，形成在该基板上并覆盖该栅极；

半导体层，形成在该栅极绝缘层上并位于该栅极上方；

源极和漏极，形成在该栅极绝缘层上，该源极和该漏极彼此分隔并分别与该半导体层接触，以使部分的该半导体层从该源极和该漏极之间露出；

第一绝缘保护层，形成在该栅极绝缘层上，并覆盖该源极和该漏极以及从该源极和该漏极之间露出部分的该半导体层，在该第一绝缘保护层具有第一通孔，以露出该漏极；

第一电极，形成在该第一绝缘保护层上，并填入该第一通孔中与该漏极接触；

第二绝缘保护层，覆盖该第一绝缘保护层以及该第一电极；以及

第二电极，形成在该第二绝缘保护层上，并位于该第一电极上方。

2.如权利要求1所述的薄膜晶体管阵列基板，其特征在于，该基板还包括围绕该显示区域的非显示区域，该薄膜晶体管阵列基板还包括依次设置于该基板并位于该非显示区域的第一导电层、第一绝缘层、第二导电层、第二绝缘层以及第一电连接层，该第二绝缘层和该第一绝缘层中形成有第二通孔，以露出部分的该第一导电层，该第二绝缘护层中形成有第三通孔，以露出部分的该第二导电层，该第一电连接层形成在该第二绝缘层上，并填入该第二通孔和该第三通孔中分别与该第一导电层和该第二导电层接触。

3.如权利要求2所述的薄膜晶体管阵列基板，其特征在于，该薄膜晶体管阵列基板还包括位于该非显示区域的覆盖该第一电连接层的第三绝缘层以及第二电连接层，该第三绝缘层中形成有第四通孔，以露出部分的该第一电连接层，该第二电连接层形成于该第三绝缘层，并填入该第四通孔中与该第一电连接层接触。

4.如权利要求1所述的薄膜晶体管阵列基板，其特征在于，该基板还包括围绕该显示区域的非显示区域，该薄膜晶体管阵列基板还包括依次设置于该基板并位于该非显示区域的第一导电层、第一绝缘层、第二导电层、第二绝缘层、第三绝缘层以及第三电连接层，该第三绝缘层、该第二绝缘层和该第一绝缘层中形成有第五通孔，以露出部分的该第一导电层，该第三绝缘层和该第二绝缘层中形成有第六通孔，以露出部分的该第二导电层，该第三电连接层形成在该第三绝缘层上，并填入该第五通孔和该第六通孔中分别与该第一导电层和该第二导电层接触。

5.一种液晶显示装置，其特征在于，包括如权利要求1～4任一项所述的薄膜晶体管阵列基板。

6.一种薄膜晶体管阵列基板的制作方法，其特征在于，包括：

在基板的显示区域形成栅极；

形成栅极绝缘层，并覆盖该栅极；

在该栅极绝缘层形成半导体层，该半导体层位于该栅极上方；

在该栅极绝缘层形成源极和漏极，该源极和该漏极彼此分隔并分别与该半导体层接触，以使部分的该半导体层从该源极和该漏极之间露出；

形成第一绝缘保护层，覆盖该源极和该漏极以及从该源极和该漏极之间露出部分的该半导体层，并在该第一绝缘保护层中开设第一通孔，以露出该漏极；

在该第一绝缘保护层上形成第一电极，并填入该第一通孔中与该漏极接触；

在该第一绝缘保护层上形成第二保护层，覆盖该第一电极；以及

在该第二绝缘保护层上形成第二电极，该第二电极位于该第一电极上方。

7.如权利要求6所述的薄膜晶体管阵列基板的制作方法，其特征在于，该制作方法还包括在该基板围绕该显示区域的非显示区域依次形成第一导电层、第一绝缘层、第二导电层、第二绝缘层以及第一电连接层，在形成该第二绝缘层之后，更包括在该第二绝缘保护层和该第一绝缘层中开设第二通孔以露出部分的该第一导电层，以及在该第二绝缘层中开设第三通孔以露出部分的该第二导电层，形成该第一电连接层时，该第一电连接层填入该第二通孔和该第三通孔中分别与该第一导电层和该第二导电层接触。

8.如权利要求7所述的薄膜晶体管阵列基板的制作方法，其特征在于，该制作方法还包括在形成该第一电连接层之后依次形成覆盖该第一电连接层的第三绝缘层以及第二电连接层，在形成该第三绝缘层之后，更包括在该第三绝缘层中开设第四通孔以露出部分的该第一电连接层，形成该第二电连接层时，该第二电连接层填入该第四通孔中与该第一电连接层接触。

9.如权利要求8所述的制作方法，其特征在于，该第一导电层与该栅极是在同一制程中进行制作，该第二导电层与该源极和该漏极是在同一制程中进行制作，该第一绝缘层与该栅极绝缘层是同一制程中进行制作，该第二绝缘层与该第一绝缘保护层是同一制程中进行制作，该第三绝缘层与该第二绝缘保护层是同一制程中进行制作，该第一电连接层与该第一电极是同一制程中进行制作，该第二电连接层与该第二电极是同一制程中进行制作，该第二通孔与该第三通孔与该第一通孔在同一制程中进行制作。

10.如权利要求6所述的制作方法，其特征在于，该制作方法还包括在该基板围绕该显示区域的非显示区域依次形成第一导电层、第一绝缘层、第二导电层、第二绝缘层、第三绝缘层以及第三电连接层，在形成该第三绝缘层之后，更包括在该第三绝缘层、该第二绝缘层和该第一绝缘层中形成第五通孔以露出部分的该第一导电层，以及在该第三绝缘层和该第二绝缘层中形成第六通孔以露出部分的该第二导电层，在形成该第三电连接层时，该第三电连接层填入该第五通孔和该第六通孔中分别与该第一导电层和该第二导电层接触。

Images