CN101159275A - 薄膜晶体管阵列基板及其制造方法 - Google Patents

Abstract

本发明提供一种薄膜晶体管阵列基板及其制造方法，其可消除或减少液晶显示器画面的闪烁及残影等现象。所提供的薄膜晶体管阵列基板包括：包括多条数据线、与数据线相互交叉设置的多条栅极线以及设置于所述数据线和所述栅极线相互交叉形成的像素区域中的像素电极，其中数据线位于数据线层，而栅极线位于栅极线层，所述数据线层与栅极线层之间设有栅极绝缘层，所述栅极绝缘层的介电常数随所述栅极绝缘层相对于栅极线输入端的距离的增加而增大。

Description

薄膜晶体管阵列基板及其制造方法

技术领域

本发明涉及一种用于液晶显示器的薄膜晶体管阵列基板及其制造方法，尤其涉及一种使液晶显示器具有低闪烁及低图像残留的薄膜晶体管阵列基板及其制造方法。

背景技术

目前，液晶显示器(Liquid crystal display，LCD)作为平板显示器的一种以其优越的显示特性而被广泛的应用。通常，用于液晶显示器的液晶面板由薄膜晶体管阵列基板、与其相对置的彩色滤光基板以及设置在薄膜晶体管阵列基板及彩色滤光基板之间的液晶组成。图1是典型的用于液晶显示器的液晶面板的平面示意图。如图1所示，在液晶显示面板10中任一栅极线GL_X上有三个像素A、B、C，假设在三个像素中，像素A最为靠近栅极线GL_X的输入端，像素B次之，像素C最远。图2则是典型的液晶面板上的任一像素的等效电路示意图。如图2所示，像素20中包括液晶电容201、薄膜晶体管(TFT)202、存储电容203，以及薄膜晶体管TFT栅极与源极之间的寄生电容204。其中，液晶电容201由设置于彩色滤光基板的公共电极(未示出)、设置于薄膜晶体管阵列基板的像素电极(未示出)以及两者之间夹持的液晶(未示出)所形成，薄膜晶体管202设置于薄膜晶体管阵列基板上，其具有与栅极线GL1电性连接的栅极、与数据线SL1电性连接的漏极以及与液晶电容201的像素电极(未示出)电性连接的源极。存储电容203则由薄膜晶体管阵列基板的像素电极、公共电极线(未示出)以及两者之间夹持的绝缘介质形成。此外，薄膜晶体管阵列基板的公共电极线与彩色滤光基板的公共电极电性相连，因此二者被输入相等的电压即公共电压(Vcom)。

通常施加在液晶上的电压为像素电极与公共电极之间的电压差。像素电极与电压源的连接状态由薄膜晶体管(TFT)控制，当TFT关断时，像素电极与电压源未接通而处在浮置(floating)状态，此时，像素电极周围的电压变化都会通过寄生电容耦合至像素电极，从而使其电压发生变化，由此导致施加在液晶单元上的实际电压偏离原先设定的值。引起像素电极与公共电极之间电压差变化的主要因素包括TFT的栅极电压和源极电压的变化以及公共电极的电压变化，其中，以栅极电压的变化对电压差的影响最大。通常，将栅极电压的变化量称之为馈送贯通电压(Feed-through voltage，V_FD)，在理想状态下(无传输延迟)，其一般可表示为：

V_FD’＝[C_GS/(C_GS+C_LC+C_ST)]×ΔV_G    (1)

其中，C_Gs为TFT的栅极与源极间的寄生电容值，C_LC为液晶电容值，C_sT为存储电容值，ΔV_G为TFT导通和关断时的电压差。

图3是典型的薄膜晶体管阵列基板中馈送贯通电压V_FD与距离栅极线GL_X输入端的长度L之间变化关系的曲线图。通常为了消除或抑制馈送贯通电压对像素电极与公共电极之间电压差的影响，通过对公共电极的电压V_com进行调整以使施加在液晶单元上的实际电压等于或接近原先设定的值。但是实际上如图1和图3所示，对于液晶显示面板10中的栅极线GL_X上三个像素A、B、C，由于它们相对于栅极线GL_X输入端的长度L是不同的，因此到达像素的信号存在传输延迟，这将导致各个像素上的V_FD会随着像素相对栅极线GL_X输入端的长度L的增加而变小，又因为像素A最为靠近栅极线GL_X的输入端，像素B次之，像素C最远，所以有V_FDA＞V_FDB＞V_FDC。在图3中，ΔV_FD被定义为V_FD从像素A到像素C的变化量，如图所示，V_FD呈非线性变化，因此仅仅通过调节公共电极的电压将无法消除V_FD所造成的影响，从而导致液晶显示器画面出现闪烁及残影等现象。

发明内容

本发明的目的是提供一种薄膜晶体管阵列基板，其可消除或减少液晶显示器画面的闪烁及残影等现象。

按照本发明的一个方面，所提供的薄膜晶体管阵列基板包括：一种薄膜晶体管阵列基板，包括多条数据线、与数据线相互交叉设置的多条栅极线以及设置于所述数据线和所述栅极线相互交叉形成的像素区域中的像素电极，其中数据线位于数据线层，而栅极线位于栅极线层，所述数据线层与栅极线层之间设有栅极绝缘层，其中，

所述栅极绝缘层的介电常数随所述栅极绝缘层相对于栅极线输入端的距离的增加而增大。

本发明的另一个目的是提供一种薄膜晶体管阵列基板的制造方法，其可消除或减少液晶显示器画面的闪烁及残影等现象。

按照本发明的另一方面，所提供的薄膜晶体管阵列基板的制造方法包括下列步骤：

沉积一栅极线层并对其构图以形成栅极线；

沉积一数据线层并对其构图以形成源极、漏极及数据线；

形成栅极绝缘层，其被设置于所述数据线层与栅极线层之间；

对所述栅极绝缘层进行激光退火处理，使得所述栅极绝缘层的介电常数随所述栅极绝缘层相对于栅极线输入端的距离的增加而连续增大。

按照本发明的还有一个方面，所提供的薄膜晶体管阵列基板的制造方法包括以下步骤：

沉积一栅极线层并对其构图以形成栅极线；

沉积一数据线层并对其构图以形成源极、漏极及数据线；

形成栅极绝缘层，其被设置于所述数据线层与栅极线层之间；

以分步掩模的方式对所述栅极绝缘层进行处理，使所述栅极绝缘层的介电常数随所述栅极绝缘层相对于栅极线输入端的距离的增加而增大。

与现有技术相比，在本发明中，通过使栅极绝缘层的介电常数随着像素相对于栅极线输入端的距离的增加而增大，抑制了馈送贯通电压随着像素相对于栅极线输入端的距离的变化而产生的非线性变化，因此可消除或减小液晶显示器画面出现闪烁及残影等现象。

附图说明

图1是典型的薄膜晶体管阵列基板的平面示意图；

图2是一像素的等效电路示意图

图3是典型的薄膜晶体管阵列基板中像素的馈送贯通电压V_FD与相应像素至栅极线GL_X输入端的距离L之间的变化关系的曲线图。

图4是典型的薄膜晶体管阵列基板的局部放大平面图；

图5是沿图4中的直线A-A’剖取的剖视图；

图6是按照本发明的薄膜晶体管阵列基板中像素的馈送贯通电压V_FD与相应像素至栅极线GL_X输入端的距离L之间变化关系的曲线图。

图7是按照本发明一个实施例的薄膜晶体管阵列基板制造方法的示意图；

图8是按照本发明另一个实施例的薄膜晶体管阵列基板制造方法的示意图；以及

图9A-9C是图8所示薄膜晶体管阵列基板制造方法的分步骤示意图。

具体实施方式

本领域的技术人员应当理解，当使用符号C_GS、C_LC、C_ST时，既可以分别用来表示薄膜晶体管阵列基板中的栅极与源电极之间的电容、液晶电容、像素存储电容，也可以分别用来表示上述三种电容的电容数值，这样的说明形式并不会影响对本发明的一个或多个方面的揭示或描述。

图4是典型的薄膜晶体管阵列基板的局部放大平面图。如图4所示，该薄膜晶体管阵列基板30包括多条相互交叉的栅极线GL1-GLm和数据线SL1-SLn，以及由相互交叉的栅极线GL1-GLm和数据线SL1-SLn所限定的像素区域。像素区域包含由氧化铟锡(ITO)形成的像素电极310、多个用于连接栅极线、数据线和像素电极310的薄膜晶体管(TFT)以及用于形成存储电容C_ST的公共电极线303。其中，薄膜晶体管(TFT)具有与栅极线电性连接的栅极(未示出，通常情况下栅极为栅极线的一部分)、与数据线SL1电性连接的漏极307以及与像素电极电性连接的源极308。

图5是沿图4中的直线A-A’剖取的剖视图。如图5所示，玻璃基底301上是薄膜晶体管(TFT)的栅极302和公共电极线303，栅极绝缘层304覆盖于玻璃基底301、栅极302和公共电极线303之上。在栅极302上方的栅极绝缘层上由下到上依次为有源层305和欧姆接触层306，欧姆接触层上方为薄膜晶体管(TFT)的漏极307与薄膜晶体管(TFT)的源极308以及钝化层309，在公共电极线303上方的栅极绝缘层上方，依次为钝化层309和像素电极310。其中薄膜晶体管(TFT)的源极308通过通孔311与像素电极310电性连接；栅极302和公共电极线303位于同一层即栅极线层且二者可在同一工序中形成；漏极307、源极308以及数据线SL1位于同一层即数据线层且三者可在同一工序中形成，并且数据线SL1与漏极307电性连接。

以下描述栅极绝缘层的介电常数与馈送贯通电压之间的关系。

结合图4和图5可见，像素电极310、公共电极线303及二者之间的栅极绝缘层304和钝化层309共同构成了一个存储电容器C_ST，因此C_ST可等效为两个电容器串联连接，其中一个是介质材料为栅极绝缘层304的电容C_G，另一个是介质材料为钝化层309的电容C_P，即

C_ST＝C_GC_P/(C_G+C_P)  (2)

当与公式(1)结合时，可得：

V_FD’＝{C_GS/[C_GS+C_LC+C_GC_P/(C_G+C_P)]}×ΔV_G  (3)

值得指出的是，这里的像素的馈送贯通电压未计入信号传输延迟引起的变化分量。由图5可知，形成电容C_GS与电容C_G的介质材料均为栅极绝缘层304，所以电容C_GS电容C_G的介质的介电常数同为栅极绝缘层304的介电常数ε_G，因此将平板电容公式C＝εS/d代入公式(3)，可得公式(4)：

${V_{\mathrm{FD}}}^{\′}=\frac{\frac{{\mathrm{\ϵ}}_G{S}_1}{d_1}}{\frac{{\mathrm{\ϵ}}_G{S}_1}{d_1}+C_{\mathrm{LC}}+\frac{\frac{{\mathrm{\ϵ}}_G{S}_2}{d_1}*\frac{{\mathrm{\ϵ}}_P{S}_2}{d_2}}{\frac{{\mathrm{\ϵ}}_G{S}_2}{d_1}+\frac{{\mathrm{\ϵ}}_P{S}_2}{d_2}}}\×10\mathrm{\Δ}{V}_G---\left(4\right)$

将公式(4)中分子分母同时除以ε_G，得公式(5)

${V_{\mathrm{FD}}}^{\′}=\frac{A}{A+B+C}\×\mathrm{\Δ}{V}_G---\left(5\right)$

$A=\frac{S_1}{d_1}---\left(5a\right)$

$B=\frac{C_{\mathrm{LC}}}{{\mathrm{\ϵ}}_G}---\left(5b\right)$

$C=\frac{\frac{S_2}{d_1}*\frac{{\mathrm{\ϵ}}_P{S}_2}{d_2}}{\frac{{\mathrm{\ϵ}}_G{S}_2}{d_1}+\frac{{\mathrm{\ϵ}}_P{S}_2}{d_2}}---\left(5c\right)$

在公式(5)和(5a)-(5c)中，ε_P为钝化层309的介电常数，d₁、d₂分别为栅极绝缘层304和钝化层309的介质材料的厚度，S1为源极308与栅极302的正对面积，S2为公共电极线303与像素电极310的正对面积。

上述公式(5)未考虑信号传输延迟对像素的馈送贯通电压的影响，假设该影响以D(l)表示，则考虑了信号传输延迟影响后的像素馈送贯通电压V_FD可由下式(6)表示，这里的L为相应像素相对于栅极线GL_X输入端的距离，D(l)为L的函数并且随着L的增大而减小：

V_FD＝V_FD+D(l)    (6)

由公式(5)可知，当介电常数ε_G增大时，公式(5)分母中的项A保持不变而项B和C均减小，从而导致V_FD的值增大。因此，在公式(6)中，当D(l)随着相应像素相对于栅极线GL_X输入端的距离L的增大而减小时，可以通过增大相应像素的栅极绝缘层的介电常数ε_G，使得像素馈送贯通电压V_FD基本上不随栅极绝缘层区域相对栅极线GL_X输入端的距离L的增加而变化。

对于图1所示的液晶显示面板10中的栅极线GL_X上的三个像素A、B、C，假设它们的栅极绝缘层的介电常数分别为ε_GA、ε_GB和ε_GC，则按照本发明，应使ε_GA＜ε_GB＜ε_GC，即，栅极绝缘层的介电常数随其相对于栅极线GL_X输入端的距离L的增加而增大，从而抵消信号传输延迟引起的相素馈送贯通电压的下降。

优选地，栅极绝缘层的介电常数随栅极绝缘层相对于栅极线GL_X输入端的距离L的增加而连续增大。或者，优选地，栅极绝缘层的介电常数随栅极绝缘层相对于栅极线GL_X输入端的距离L的增加而阶跃式增大或离散递增，例如在每个像素所属的栅极绝缘层区域内，介电常数基本相同，但是不同像素所属的栅极绝缘层区域具有不同的介电常数，而且越远离栅极线GL_X输入端的像素，其所属的栅极绝缘层区域的介电常数越大。

如上所述，虽然像素A、B、C处的馈送贯通电压因为信号传输延迟的影响而依次减小，但是由于它们的栅极绝缘层的介电常数是依次增大的，因此如果选取合适的介电常数值，则可以使得这三个像素处的馈送贯通电压V_FDA、V_FDB、V_FDC基本相等，即，V_FDA≈V_FDB≈V_FDC。

图6是按照本发明的薄膜晶体管阵列基板中像素馈送贯通电压V_FD与相应像素至栅极线GL_X输入端的距离L之间变化关系的曲线图。如图6所示，由像素A到像素C，V_FD的变化量ΔV_FD比图3所示的明显要小并趋于平稳状态，由此消除或减小薄膜晶体管液晶显示器画面出现闪烁及残影等现象，从而得到较好的显示效果。

下面借助实施例描述按照本发明的薄膜晶体管阵列基板的制造方法。

按照常规方法，薄膜晶体管阵列基板的制造依次包含下列步骤：在玻璃基底上沉积第一金属层(栅级线层)并对其构图以形成栅极及栅极线；接着，在栅极及栅极线上依次沉积氮化硅(SiNx)、a-Si、n⁺a-Si形成栅极绝缘层、有源层和欧姆接触层，其中，SiNx形成栅极绝缘层，a-Si形成有源层，n⁺a-Si形成欧姆接触层；然后在欧姆接触层上沉积第二金属层(数据线层)对其构图以形成源极、漏极及数据线；接着，在源极、漏极及数据线上沉积钝化层；最后，在钝化层上沉积一层氧化铟锡并对其构图以形成像素电极，从而获得图4和5所示的薄膜晶体管阵列基板。此方法形成的栅极绝缘层的介电常数是均匀分布的。

图7是按照本发明一个实施例的薄膜晶体管阵列基板制造方法的示意图。按照本实施例的方法，当在沉积SiNx以形成栅极绝缘层之后并在沉积a-Si、n⁺a-Si之前，对栅极绝缘层进行准分子激光退火处理。例如，如图7所示，准分子激光器401输出的激光束入射至准分子激光束均匀器402，该均匀器将激光束均匀分布后照射到聚光镜403上，聚光镜将激光能量集中后照射在栅极绝缘层404上，通过控制准分子激光退火时的参数(如沿着栅极线方向上的激光扫描速度和激光能量等)，可使栅极绝缘层中的介电常数成连续递增状态分布，即，对于越远离栅极线输入端的液晶单元，其栅极绝缘层的介电常数越大并且介电常数是连续变化的。

在形成介电常数呈连续递增状态分布的栅极绝缘层后，再沉积a-Si、n⁺a-Si以分别形成有源层和欧姆接触层；然后再形成源极和漏极；沉积钝化层；最后形成像素电极。

图8是按照本发明另一个实施例的薄膜晶体管阵列基板制造方法的示意图。在本实施例中，薄膜晶体管阵列基板的栅极绝缘层沿栅极线方向被划分为多个区域，每个区域内的介电常数基本上相同，但是不同的区域具有不同的介电常数，并且如果区域越远离栅极线的输入端，则介电常数越大。优选地，每个区域可以与垂直于栅极线方向的一列像素对应。

为方便起见，图8仅示出了薄膜晶体管阵列基板的栅极绝缘层的一部分，该部分包含三个区域，介电常数分别为ε_GA、ε_GB和ε_GC，假设图中左边区域更为靠近栅极线的输入端，则按照本发明应使ε_GA＜ε_GB＜ε_GC。

图9A-9C是图8所示薄膜晶体管阵列基板制造方法的分步骤示意图。按照本实施例的方法，当在沉积SiNx时采用下面将要作进一步描述的分步掩模方式来形成栅极绝缘层，在每个步骤中，仅形成一部分栅极绝缘层并且通过控制沉积的工艺参数(例如化学气相沉积(CVD)过程中的压强、气体流速、能量等)使每一步骤所形成的栅极绝缘层具有不同的介电常数，其中，对于越远离栅极线输入端的栅极绝缘层，其介电常数越大并且是阶跃式变化的。

例如，如图9A所示，在步骤1中，在玻璃基底50上形成栅极及公共电极线后，利用第一掩模501 MASK 1遮蔽部分薄膜晶体管阵列基板并例如利用CVD法沉积SiNx。在该沉积过程中，通过控制CVD过程的参数(如压强、制程气体流速、能量等)以在图9A中以灰色表示的区域内形成介电常数为ε_GA的栅极绝缘层。

接着，如图9B所示，当形成了介电常数为ε_GA的栅极绝缘层后，进入步骤2，利用第二掩模502 MASK 2并利用CVD法在图9B中以灰色表示的区域内沉积SiNx。同样，通过控制CVD过程的参数(如压强、制程气体流速、能量等)以使该区域的绝缘栅极层的介电常数为ε_GB，其中，ε_GB＞ε_GA。

随后，如图9C所示，当形成了介电常数为ε_GA和ε_GB的栅极绝缘层后，进入步骤3，利用第三掩模503 MASK 3并利用CVD法在图9C中以灰色表示的区域内沉积SiNx。同样，通过控制CVD过程的参数(如压强、制程气体流速、能量等)以使该区域的绝缘栅极层的介电常数为ε_GC，其中，ε_GC＞ε_GB。由此形成了介电常数呈离散递增状态分布的栅极绝缘层。

在形成介电常数呈离散递增状态分布的栅极绝缘层后，再沉积a-Si、n⁺a-Si分别形成有源层和欧姆接触层；然后再形成源极和漏极；沉积钝化层；最后形成像素电极。

本发明所述制造介电常数呈递增状态分布的栅极绝缘层的方法并不限于实施例中描述的情形，其它在本发明的精神下所做的仿造、等效发明亦属本发明的权利要求范围。

Claims (10)

1.一种薄膜晶体管阵列基板，包括多条数据线、与数据线相互交叉设置的多条栅极线以及设置于所述数据线和所述栅极线相互交叉形成的像素区域中的像素电极，其中数据线位于数据线层，而栅极线位于栅极线层，所述数据线层与栅极线层之间设有栅极绝缘层，其特征在于，

所述栅极绝缘层的介电常数随所述栅极绝缘层相对于栅极线输入端的距离的增加而增大。

2.如权利要求1所述的薄膜晶体管阵列基板，其中，所述栅极绝缘层的介电常数随所述栅极绝缘层相对于栅极线输入端的距离的增加而连续增大。

3.如权利要求2所述的薄膜晶体管阵列基板，其中，通过对所述栅极绝缘层进行准分子激光退火处理使栅极绝缘层的介电常数随所述栅极绝缘层相对于栅极线输入端的距离的增加而连续增大。

4.如权利要求1所述的薄膜晶体管阵列基板，其中，所述栅极绝缘层的介电常数随所述栅极绝缘层相对于栅极线输入端的距离的增加而阶跃式增大。

5.如权利要求4所述的薄膜晶体管阵列基板，其中，通过以分步掩模的方式在所述栅极上形成包含多个具有不同介电常数的区域的栅极绝缘层，使得所述栅极绝缘层的介电常数随所述栅极绝缘层相对于栅极线输入端的距离的增加而阶跃式增大。

6.如权利要求1所述的薄膜晶体管阵列基板，其中，所述栅极绝缘层由氮化硅材料构成。

7.一种薄膜晶体管阵列板的制造方法，该方法包括以下步骤：

沉积一栅极线层并对其构图以形成栅极线；

沉积一数据线层并对其构图以形成源极、漏极及数据线；

形成栅极绝缘层，其被设置于所述数据线层与栅极线层之间；

对所述栅极绝缘层进行激光退火处理，使得所述栅极绝缘层的介电常数随所述栅极绝缘层相对于栅极线输入端的距离的增加而连续增大。

8.如权利要求7所述的薄膜晶体管阵列板的制造方法，其中，所述激光退火处理采用准分子激光器作为激光源。

9.一种薄膜晶体管阵列板的制造方法，该方法包括以下步骤：

沉积一栅极线层并对其构图以形成栅极线；

沉积一数据线层并对其构图以形成源极、漏极及数据线；

形成栅极绝缘层，其被设置于所述数据线层与栅极线层之间；

以分步掩模的方式对所述栅极绝缘层进行处理，使所述栅极绝缘层的介电常数随所述栅极绝缘层相对于栅极线输入端的距离的增加而增大。

10.如权利要求7或9所述的薄膜晶体管阵列板的制造方法，其中，所述栅极绝缘层由氮化硅材料构成。

Images