KR101045462B1 - 박막트랜지스터의 제조방법 - Google Patents
박막트랜지스터의 제조방법 Download PDFInfo
- Publication number
- KR101045462B1 KR101045462B1 KR1020030098104A KR20030098104A KR101045462B1 KR 101045462 B1 KR101045462 B1 KR 101045462B1 KR 1020030098104 A KR1020030098104 A KR 1020030098104A KR 20030098104 A KR20030098104 A KR 20030098104A KR 101045462 B1 KR101045462 B1 KR 101045462B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- forming
- active region
- electrode
- gate insulating
- Prior art date
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 19
- 238000000034 method Methods 0.000 title claims abstract description 15
- 239000010410 layer Substances 0.000 claims abstract description 98
- 238000002161 passivation Methods 0.000 claims abstract description 30
- 239000000758 substrate Substances 0.000 claims abstract description 23
- 238000004519 manufacturing process Methods 0.000 claims abstract description 13
- 239000011810 insulating material Substances 0.000 claims abstract description 10
- 239000011241 protective layer Substances 0.000 claims abstract description 9
- 238000000059 patterning Methods 0.000 claims abstract description 3
- -1 acryl Chemical group 0.000 claims description 4
- 150000001875 compounds Chemical class 0.000 claims description 4
- 238000010030 laminating Methods 0.000 abstract description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 16
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- 238000000206 photolithography Methods 0.000 description 8
- 229910052814 silicon oxide Inorganic materials 0.000 description 8
- 238000000151 deposition Methods 0.000 description 7
- 230000005684 electric field Effects 0.000 description 7
- 229910052751 metal Inorganic materials 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 229910001182 Mo alloy Inorganic materials 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 239000012535 impurity Substances 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 3
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 description 3
- 229910001887 tin oxide Inorganic materials 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- 125000006850 spacer group Chemical group 0.000 description 2
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 229910001362 Ta alloys Inorganic materials 0.000 description 1
- 229910001069 Ti alloy Inorganic materials 0.000 description 1
- 229910001080 W alloy Inorganic materials 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
- TYHJXGDMRRJCRY-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) tin(4+) Chemical compound [O-2].[Zn+2].[Sn+4].[In+3] TYHJXGDMRRJCRY-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Nonlinear Science (AREA)
- Manufacturing & Machinery (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Thin Film Transistor (AREA)
- Laminated Bodies (AREA)
Abstract
본 발명은 박막트랜지스터의 제조 방법에 관한 것으로서 기판 상에 게이트전극을 형성하는 공정과, 상기 기판 상에 상기 게이트전극을 덮도록 게이트절연층을 형성하고 상기 게이트절연층 상의 상기 게이트전극과 대응하는 부분에 활성영역을 형성하는 공정과, 상기 게이트절연층 상에 상기 활성영역을 덮도록 상기 게이트전극과 대응하는 부분에 오믹접촉층 및 전극층을 적층되게 형성하는 공정과, 상기 게이트절연층 상에 보호 층을 형성하고 상기 보호층, 전극층 및 오믹접촉층을 패터닝하여 상기 활성영역을 노출시키는 공정과, 상기 보호막 및 상기 활성영역의 노출된 부분 상에 유전상수가 작은 유기 절연 물질로 패시베이션층을 형성하고 마스크를 사용하여 1차 노광하고 현상하여 상기 활성영역을 노출시키는 접촉홀을 형성하는 공정과, 상기 접촉홀 내부에 상기 패시베이션층을 현상하고 남은 잔유물을 2차 노광하고 현상하는 공정과 상기 패시베이션층 상에 상기 접촉홀을 통해 상기 활성영역과 접촉되는 화소전극을 형성하는 공정을 구비한다.
따라서, 접촉홀 내부에 잔유물이 제거되어 활성영역과 화소전극간의 접촉 불량을 방지할 수 있다.
Description
도 1a 내지 도 1d는 종래 기술에 따른 박막트랜지스터의 제조 공정도이다.
도 2a 내지 도 2e는 본 발명에 따른 박막트랜지스터의 제조 공정도이다.
< 도면의 주요 부분에 대한 부호의 설명 >
41 : 기판 43 : 게이트전극
45 : 게이트절연층 47 : 활성영역
49 : 오믹접촉층 53 : 패시베이션층
55, 59 : 소오스 및 드레인전극 61 : 평탄화층
63 : 접촉홀 65 : 화소전극
본 발명은 박막트랜지스터의 제조방법에 관한 것으로서, 특히 활성층과 화소전극의 접촉 불량을 방지할 수 있는 박막트랜지스터의 제조 방법에 관한 것이다.
액정표시장치(Liquid Crystal Display : LCD)는 박막트랜지스터에 의해 외부에서 발생되는 전계를 이용하여 액정을 구동시켜 광의 투과율을 조절함으로써 화상을 표시하게 된다. 이러한 액정 표시 장치는 액정을 구동시키는 전계의 방향에 따라 수직 전계형과 수평 전계형으로 대별된다.
수직 전계형 액정 표시 장치는 상부기판 상에 형성된 공통전극과 하부기판 상에 형성된 화소전극이 서로 대향되게 배치되어 이들 사이에 형성되는 수직 전계에 의해 TN(Twisted Nematic) 모드의 액정을 구동하게 된다. 이러한 수직 전계형 액정 표시 장치는 개구율이 큰 장점을 가지는 반면 시야각이 90°정도로 좁은 단점을 가진다.
수평 전계형 액정 표시 장치는 하부 기판에 나란하게 배치된 화소전극과 공통 전극간의 수평 전계에 의해 인플레인 스위치(In Plane Switch : 이하, IPS라 함)의 모드로 액정을 구동하게 된다. 이러한 수평 전계형 액정 표시 장치는 시야각이 160°정도로 넓은 장점을 가진다. 이하, 수평 전계형 액정 표시 장치에 대하여 상세히 살펴보기로 한다.
수평 전계형 액정 표시 장치는 서로 대향하여 합착된 박막트랜지스터 어레이 기판(하부 어레이 기판) 및 컬러 필터 어레이 기판(상부 어레이 기판)과, 두 기판 사이에서 셀 갭을 일정하게 유지시키기 위한 스페이서와, 스페이서에 의해 마련된 공간에 채워진 액정을 구비한다.
박막트랜지스터 어레이 기판은 화소 단위의 수평 전계 형성을 위한 다수의 신호 라인들 및 박막트랜지스터와, 그들 위에 액정 배향을 위해 도포된 배향막으로 구성된다. 컬러 필터 어레이 기판은 컬러 구현을 위한 컬러 필터 및 빛샘 방지를 위한 블랙 매트릭스와, 그들 위에 액정 배향을 위해 도포된 배향막으로 구성된다.
도 1a 내지 도 1d는 종래 기술에 따른 박막트랜지스터의 제조 공정도이다.
도 1a를 참조하면, 기판(11) 상에 알루미늄, 구리 또는 알루미늄계 금속을 스퍼터링 또는 화학기상증착(Chemical Vapor Deposition : 이하, CVD라 칭함) 등의 방법으로 증착하여 게이트금속층을 형성한다. 그리고, 게이트금속층을 통상의 포토리쏘그래피 방법에 의해 패터닝하여 게이트전극(13)을 형성한다. 이 때, 기판(11) 상에 게이트라인(도시되지 않음) 및 게이트 하부전극(도시되지 않음)이 형성될 수 있다.
기판(11) 상에 PECVD(Plasma Enhanced CVD) 방법으로 산화실리콘(SiOx) 또는 질화 실리콘(SiNx) 등의 무기 절연물질을 게이트전극(13)을 덮도록 증착하여 게이트절연층(15)을 형성한다.
그리고, 게이트절연층(15) 상에 불순물이 도핑되지 않은 다결정실리콘을 PECVD 방법으로 증착하고 게이트전극(13) 상에 잔류하도록 포토리쏘그래피 방법으로 패터닝하여 활성영역(17)을 형성한다.
도 1b를 참조하면, 게이트절연층(15) 상에 활성영역(17)을 덮도록 오믹접촉층(19) 및 전극층(21)을 순차적으로 적층한다. 이 때, 오믹접촉층(19)은 불순물이 도핑된 다결정실리콘이 PECVD 방법으로 증착되고, 전극층(21)은 몰리브덴(Mo), 티타늄, 탄탈륨, 텅스텐 또는 몰리브덴 합금(Mo alloy) 등이 스퍼터링 등의 방법으로 증착되어 형성된다.
그리고, 전극층(21) 및 오믹접촉층(19)을 활성영역(17)이 노출되지 않도록 대응하는 부분은 잔류되고 나머지 부분은 게이트절연층(15)이 노출되도록 이방성 식각을 포함하는 포토리쏘그래피 방법으로 패터닝한다. 이 때, 게이트라인(도시되지 않음)과 수직되는 데이터라인(도시되지 않음)이 형성될 수도 있다.
도 1c를 참조하면, 게이트절연층(15) 상에 산화실리콘(SiOx) 또는 질화실리콘(SiNx) 등의 무기 절연물질을 활성영역(17), 오믹접촉층(19) 및 전극층(21)을 덮도록 PECVD(Plasma Enhanced CVD) 방법으로 증착하여 보호층(23)을 형성한다.
그리고, 보호층(23), 전극층(21) 및 오믹접촉층(19)을 포토리쏘그래피 방법으로 패터닝하여 활성영역(17)을 노출시킨다. 이 때, 잔류하는 전극층(21)은 소오스전극(25) 및 드레인전극(27)으로 형성된다.
도 1d를 참조하면, 보호막(23)과 활성영역(17)의 노출된 부분 상에 유전상수가 작은 아크릴(acryl)계 화합물, BCB 또는 PFCB 등과 같은 유기 절연 물질을 도포하여 패시베이션층(29)을 형성한다. 그리고, 패시베이션층(29)을 노광 및 현상하여 활성영역(17)을 노출시키는 접촉홀(31)을 형성한다.
패시베이션층(29) 상에 접촉홀(31)을 통해 활성영역(17)과 접촉되는 화소전극(33)을 형성한다. 화소전극(33)은 ITO(Indium Tin Oxide), TO(Tin Oxide), IZO(Indium Zinc Oxide) 또는 ITZO(Indium Tin Zinc Oxide) 등과 같은 투명한 도전물질로 형성된다.
그러나, 종래 기술에 따른 박막트랜지스터의 제조 방법은 패시베이션층의 접촉홀 내에 잔유물이 남아 활성영역과 화소전극의 접촉 불량을 발생시키는 문제점이 있었다.
그러므로, 본 발명의 목적은 접촉홀 내에 잔유물을 제거하여 활성영역과 화소전극의 접촉 불량을 방지할 수 있는 박막트랜지스터의 제조 방법을 제공함에 있다.
상기 목적을 달성하기 위한 본 발명에 따르면, 기판 상에 게이트전극을 형성하는 공정과, 상기 기판 상에 상기 게이트전극을 덮도록 게이트절연층을 형성하고 상기 게이트절연층 상의 상기 게이트전극과 대응하는 부분에 활성영역을 형성하는 공정과, 상기 게이트절연층 상에 상기 활성영역을 덮도록 상기 게이트전극과 대응하는 부분에 오믹접촉층 및 전극층을 적층되게 형성하는 공정과, 상기 게이트절연층 상에 보호층을 형성하고 상기 보호층, 전극층 및 오믹접촉층을 패터닝하여 상기 활성영역을 노출시키는 공정과, 상기 보호막 및 상기 활성영역의 노출된 부분 상에 유전상수가 작은 유기 절연 물질로 패시베이션층을 형성하고 마스크를 사용하여 1차 노광하고 현상하여 상기 활성영역을 노출시키는 접촉홀을 형성하는 공정과, 상기 접촉홀 내부에 상기 패시베이션층을 현상하고 남은 잔유물을 2차 노광하고 현상하는 공정을 구비하는 박막트랜지스터의 제조 방법이 개시된다.
상기 패시베이션층은 아크릴(acryl)계 화합물, BCB 또는 PFCB으로 형성된다.
상기 2차 노광은 상기 1차 노광시 사용한 마스크를 사용하거나 마스크를 사용하지 않고 실시되며, 상기 2차 노광은 상기 1차 노광시 보다 적은 량으로 노광량을 조절된다.
또한, 본 발명은 상기 패시베이션층 상에 상기 접촉홀을 통해 상기 활성영역과 접촉되는 화소전극을 형성하는 공정을 더 구비한다.
상기 목적 외에 본 발명의 다른 목적 및 이점들은 첨부 도면을 참조한 본 발명의 바람직한 실시 예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.
이하, 첨부한 도면을 참조하여 본 발명을 상세하게 설명하기로 한다.
도 2a 내지 도 2e는 본 발명에 따른 박막트랜지스터의 제조 공정도이다.
도 2a를 참조하면, 기판(41) 상에 알루미늄, 구리 또는 알루미늄계 금속을 스퍼터링 또는 CVD 등의 방법으로 증착하여 게이트금속층을 형성한다. 그리고, 게이트금속층을 통상의 포토리쏘그래피 방법에 의해 패터닝하여 게이트전극(43)을 형성한다. 이 때, 기판(41) 상에 게이트라인(도시되지 않음) 및 게이트 하부전극(도시되지 않음)이 형성될 수 있다.
기판(41) 상에 PECVD 방법으로 산화실리콘(SiOx) 또는 질화 실리콘(SiNx) 등의 무기 절연물질을 게이트전극(43)을 덮도록 증착하여 게이트절연층(45)을 형성한다.
그리고, 게이트절연층(45) 상에 불순물이 도핑되지 않은 다결정실리콘을 PECVD 방법으로 증착하고 게이트전극(43)과 대응하는 부분 상부에 잔류하도록 포토리쏘그래피 방법으로 패터닝하여 활성영역(47)을 형성한다.
도 2b를 참조하면, 게이트절연층(45) 상에 활성영역(47)을 덮도록 오믹접촉층(49) 및 전극층(51)을 순차적으로 적층한다. 이 때, 오믹접촉층(49)은 불순물이 도핑된 다결정실리콘이 PECVD 방법으로 증착되고, 전극층(51)은 몰리브덴(Mo), 티타늄, 탄탈륨, 텅스텐 또는 몰리브덴 합금(Mo alloy) 등이 스퍼터링 또는 CVD 등의 방법으로 증착되어 형성된다.
그리고, 전극층(51) 및 오믹접촉층(49)을 활성영역(47)이 노출되지 않도록 대응하는 부분은 잔류되고 나머지 부분은 게이트절연층(45)이 노출되도록 이방성 식각을 포함하는 포토리쏘그래피 방법으로 패터닝한다. 이 때, 게이트라인(도시되지 않음)과 수직되는 데이터라인(도시되지 않음)이 형성될 수도 있다.
도 2c를 참조하면, 게이트절연층(45) 상에 산화실리콘(SiOx) 또는 질화실리콘(SiNx) 등의 무기 절연물질을 활성영역(47), 오믹접촉층(49) 및 전극층(51)을 덮도록 PECVD 방법으로 증착하여 보호층(53)을 형성한다.
그리고, 보호층(53), 전극층(51) 및 오믹접촉층(49)을 포토리쏘그래피 방법으로 패터닝하여 활성영역(47)을 노출시킨다. 이 때, 잔류하는 전극층(51)은 소오스전극(55) 및 드레인전극(57)으로 형성된다.
도 2d를 참조하면, 보호막(53)과 활성영역(47)의 노출된 부분 상에 유전상수가 작은 아크릴(acryl)계 화합물, BCB 또는 PFCB 등과 같은 유기 절연 물질을 도포하여 패시베이션층(59)을 형성한다. 그리고, 패시베이션층(59)을 마스크(도시되지 않음)를 사용하여 1차 노광한 후 현상하여 활성영역(47)을 노출시키는 접촉홀(61)을 형성한다. 이 때, 접촉홀(61) 내부에 유기 절연 물질의 잔유물(63)이 남게되는 데, 잔유물(63)은 활성영역(47)을 노출시키지 않을 정도로 많이 남아 있을 수도 있다.
도 2e를 참조하면, 접촉홀(61)을 형성할 때 사용한 마스크(도시되지 않음)를 사용하여 접촉홀(61) 내부의 잔유물(63)을 2차 노광한 후 현상한다. 이 때, 2차 노광을 수행할 때, 노광량은 작게 조절하는 것이 바람직하다. 따라서, 잔유물(63)이 접촉홀(61) 내의 일부에만 남아있다면 이러한 2차 노광에 의해 잔유물(63)이 제거되어 활성영역(47)의 노출 면적을 증가시킬 수 있을 것이다.
또한, 상기에서 2차 노광에서 마스크를 사용하여 노광하였으나 본 발명의 다른 실시예로 마스크를 사용하지 않고 2차 노광할 수도 있다. 이 때, 패시베이션층(59)도 노광되지만 노광량이 적도록 조절되었으므로 패시베이션층(59)은 약간만이 제거될 것이다.
그리고, 패시베이션층(59) 상에 접촉홀(61)을 통해 활성영역(47)과 접촉되는 화소전극(65)을 형성한다. 이 때, 활성영역(47)이 접촉홀(61)에 의해 충분히 노출되어 있으므로 이 활성영역(47)과 화소전극(65)의 접촉 특성을 향상된다. 상기 화소전극(65)은 ITO, TO, IZO 또는 ITZO 등의 투명한 도전물질로 형성된다.
따라서, 상술한 바와 본 발명은 패시베이션층을 1차 노광하고 현상하여 접촉홀을 형성하고, 이 접촉홀 내부에 잔류하는 잔유물을 2차 노광하고 현상하여 제거함으로써 활성영역의 노출 면적을 증가시키거나 충분히 노출시킬 수 있고, 그 위에 화소전극이 형성됨으로써 활성영역과 화소전극간의 접촉 불량을 방지할 수 있는 이점이 있다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.
Claims (6)
- 기판 상에 게이트전극을 형성하는 공정과,상기 기판 상에 상기 게이트전극을 덮도록 게이트절연층을 형성하고 상기 게이트절연층 상의 상기 게이트전극과 대응하는 부분에 활성영역을 형성하는 공정과,상기 게이트절연층 상에 상기 활성영역을 덮도록 상기 게이트전극과 대응하는 부분에 오믹접촉층 및 전극층을 적층되게 형성하는 공정과,상기 게이트절연층 상에 보호층을 형성하고 상기 보호층, 전극층 및 오믹접촉층을 패터닝하여 상기 활성영역을 노출시키는 공정과,상기 보호층 및 상기 활성영역의 노출된 부분 상에 유기 절연 물질로 패시베이션층을 형성하고 마스크를 사용하여 1차 노광하고 현상하여 상기 활성영역을 노출시키는 접촉홀을 형성하는 공정과,상기 접촉홀 내부에 상기 패시베이션층을 현상하고 남은 잔유물을 2차 노광하고 현상하여 제거하는 공정을 구비하는 것을 특징으로 하는 박막트랜지스터의 제조방법.
- 제 1 항에 있어서,상기 패시베이션층은 아크릴(acryl)계 화합물, BCB 또는 PFCB으로 형성된 것을 특징으로 하는 박막트랜지스터의 제조방법.
- 제 1 항에 있어서,상기 2차 노광은 상기 1차 노광시 사용한 마스크를 사용하는 것을 특징으로 하는 박막트랜지스터의 제조방법.
- 제 1 항에 있어서,상기 2차 노광은 마스크를 사용하지 않는 것을 특징으로 하는 박막트랜지스터의 제조방법.
- 제 1 항에 있어서,상기 2차 노광은 상기 1차 노광시 보다 적은 노광량으로 조절하는 것을 특징으로 하는 박막트랜지스터의 제조방법.
- 제 1 항에 있어서,상기 패시베이션층 상에 상기 접촉홀을 통해 상기 활성영역과 접촉되는 화소전극을 형성하는 공정을 더 구비하는 것을 특징으로 하는 박막트랜지스터의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030098104A KR101045462B1 (ko) | 2003-12-27 | 2003-12-27 | 박막트랜지스터의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030098104A KR101045462B1 (ko) | 2003-12-27 | 2003-12-27 | 박막트랜지스터의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20050066753A KR20050066753A (ko) | 2005-06-30 |
| KR101045462B1 true KR101045462B1 (ko) | 2011-06-30 |
Family
ID=37257783
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020030098104A KR101045462B1 (ko) | 2003-12-27 | 2003-12-27 | 박막트랜지스터의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101045462B1 (ko) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11283934A (ja) | 1998-03-31 | 1999-10-15 | Mitsubishi Electric Corp | 薄膜トランジスタの製造方法およびこれを用いた液晶表示装置 |
| KR100443840B1 (ko) | 1998-09-01 | 2005-01-13 | 엘지.필립스 엘시디 주식회사 | 액정표시장치의제조방법 |
-
2003
- 2003-12-27 KR KR1020030098104A patent/KR101045462B1/ko active IP Right Grant
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11283934A (ja) | 1998-03-31 | 1999-10-15 | Mitsubishi Electric Corp | 薄膜トランジスタの製造方法およびこれを用いた液晶表示装置 |
| KR100443840B1 (ko) | 1998-09-01 | 2005-01-13 | 엘지.필립스 엘시디 주식회사 | 액정표시장치의제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20050066753A (ko) | 2005-06-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101126396B1 (ko) | 박막트랜지스터 어레이 기판 및 그 제조방법 | |
| US8199301B2 (en) | Horizontal electric field switching liquid crystal display device | |
| US20150303150A1 (en) | Array Substrate, Method of Manufacturing The Same and Display Device | |
| JP2009139929A (ja) | 薄膜トランジスタ基板、これを含む液晶表示装置及びその製造方法 | |
| US20070155080A1 (en) | Thim film transistor substrate and manufacturing method thereof | |
| US7167217B2 (en) | Liquid crystal display device and method for manufacturing the same | |
| KR20140037782A (ko) | 어레이 기판, 디스플레이 패널, 및 어레이 기판의 제조 방법 | |
| KR20130071685A (ko) | 액정 표시 장치 및 이의 제조 방법 | |
| KR100870522B1 (ko) | 액정표시소자 및 그 제조방법 | |
| US20040031991A1 (en) | Liquid crystal display device and method of fabricating the same | |
| KR20040031370A (ko) | 액정표시패널 및 그 제조방법 | |
| KR101157222B1 (ko) | 수평 전계 인가형 액정 표시 패널 및 그 제조 방법 | |
| KR101320651B1 (ko) | 수평 전계 인가형 액정표시패널의 제조방법 | |
| US6958788B2 (en) | Liquid crystal display device and method of fabricating the same | |
| KR20050060963A (ko) | 박막 트랜지스터 어레이 기판 및 그 제조방법 | |
| KR20070068037A (ko) | 수평 전계형 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR20080057921A (ko) | 수평 전계형 박막 트랜지스터 기판 및 그 제조방법 | |
| KR101330463B1 (ko) | 수평 전계 인가형 액정표시패널 및 그 제조방법 | |
| KR100922792B1 (ko) | 액정표시장치의 어레이기판 제조방법 | |
| KR101045462B1 (ko) | 박막트랜지스터의 제조방법 | |
| KR20050105422A (ko) | 액정표시패널 및 그 제조 방법 | |
| KR100558713B1 (ko) | 수평 전계 인가형 액정 표시 패널 및 그 제조 방법 | |
| KR100558717B1 (ko) | 수평 전계 인가형 액정 표시 패널 및 그 제조 방법 | |
| KR101149938B1 (ko) | 프린지 필드 스위치 타입의 박막 트랜지스터 기판 제조방법 | |
| KR101319332B1 (ko) | 박막 트랜지스터 어레이 기판의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| G170 | Publication of correction | ||
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20150528 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20180515 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20190515 Year of fee payment: 9 |