CN107180750A - 半导体结构及其形成方法 - Google Patents

半导体结构及其形成方法 Download PDF

Info

Publication number
CN107180750A
CN107180750A CN201610133526.6A CN201610133526A CN107180750A CN 107180750 A CN107180750 A CN 107180750A CN 201610133526 A CN201610133526 A CN 201610133526A CN 107180750 A CN107180750 A CN 107180750A
Authority
CN
China
Prior art keywords
work
reactant
function layer
anaerobic
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610133526.6A
Other languages
English (en)
Inventor
林静
禹国宾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201610133526.6A priority Critical patent/CN107180750A/zh
Publication of CN107180750A publication Critical patent/CN107180750A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401Multistep manufacturing processes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312Gate electrodes for field effect devices
    • H01L29/42316Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51Insulating materials associated therewith
    • H01L29/518Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material

Abstract

本发明提供一种半导体结构及其形成方法,其中,所述形成方法包括:形成基底;在所述基底上形成栅介质层;在所述栅介质层上形成功函数层,所述功函数层中含有氧原子;在所述功函数层上形成栅极。其中,所述功函数层含有氧原子,并且功函数层的功函数随所述功函数层中氧原子含量的变化而变化。因此,所述形成方法可以通过调节所形成的功函数层中氧原子的含量对功函数层的功函数进行调节,从而对半导体结构的阈值电压进行调节。

Description

半导体结构及其形成方法
技术领域
本发明涉及半导体制造技术领域,尤其涉及一种半导体结构及其形成方法。
背景技术
随着半导体技术的不断进步,半导体器件的特征尺寸逐渐变小。而半导体器件特征尺寸的缩小给半导体工艺提出了更高的要求。
为了适应半导体器件尺寸的缩小,后栅(gate last)金属栅工艺被用于形成晶体管的栅极结构。然而随着晶体管沟道长度的缩小,形成金属栅极时的间隙也随之缩小,从而增加了间隙填充的难度。
此外,半导体技术的进步对阈值电压的要求更加严格,要求阈值电压更精确地符合设计要求。现有技术为了调节半导体器件的阈值电压,往往通过在所述间隙中填充功函数层材料,在栅极和栅介质层之间形成功函数层。然而,半导体器件尺寸的减小,特别是所述间隙的缩小使阈值电压的调节越来越困难。
由此可见,半导体结构的形成方法存在阈值电压难以调节的缺点。
发明内容
本发明解决的问题是提供一种半导体结构及其形成方法,能够降低半导体结构阈值电压的调节难度。
为解决上述问题,本发明提供一种半导体结构的形成方法,包括:形成基底;在所述基底上形成栅介质层;在所述栅介质层上形成功函数层,所述功函数层中含有氧原子;在所述功函数层上形成栅极。
可选的,形成所述功函数层的方法包括一次或多次薄膜形成步骤,所述薄膜形成步骤包括:
通入第一无氧反应物,所述第一无氧反应物在所述栅介质层上形成前驱薄膜;
通入第二无氧反应物,所述第二无氧反应物与所述前驱薄膜反应;
通入含氧反应物,所述含氧反应物用于与所述第一无氧反应物和第二无氧反应物发生反应,形成功函数层薄膜。
可选的,通入第一无氧反应物之前,通入含氧反应物。
可选的,在通入第一无氧反应物和通入第二无氧反应物之间,通入含氧反应物。
可选的,通入第二无氧反应物之后,通入含氧反应物;所述第一无氧反应物与第二无氧反应物发生化学反应,形成无氧功函数层薄膜。
可选的,所述无氧功函数层薄膜的材料为氮化钛,所述功函数层的材料包括氮氧化钛。
可选的,所述含氧反应物为臭氧、氧气或水蒸气。
可选的,所述第一无氧反应物为含钛气体或含钽气体;所述第二无氧反应物为含氮气体;或所述第一无氧反应物为含氮气体,所述第二无氧反应物为含钛气体或含钽气体。
可选的,形成所述功函数层的方法包括原子层沉积工艺;
所述原子层沉积工艺的工艺参数包括:气体压强为0.2torr~10torr;
所述第一无氧反应物的流量为5sccm~500sccm;所述第二无氧反应物的流量为5sccm~500sccm;所述含氧反应物的流量为5sccm~500sccm。
可选的,所述功函数层的厚度为5埃~50埃。
可选的,所述功函数层中氧原子所占的原子百分比为0.1%~20%。
可选的,所述功函数层的功函数为4eV~6eV。
可选的,在所述栅介质层上形成功函数层的工艺包括原子层沉积工艺。
相应的,本发明还提供一种半导体结构,包括:基底;位于所述基底表面的栅介质层;位于所述栅介质层上的功函数层,所述功函数层中含有氧原子;位于所述功函数层上的栅极。
可选的,所述功函数层的材料包括氮氧化钛或氮氧化钽。
可选的,所述功函数层的厚度为5埃~50埃。
可选的,所述功函数层的功函数为4eV~6eV。
可选的,所述功函数层中氧原子所占的原子百分比为0.1%~20%。
与现有技术相比,本发明的技术方案具有以下优点:
本发明的半导体结构的形成方法中,所述功函数层含有氧原子,功函数层的功函数随所述功函数层中氧原子含量的增加而降低。在NMOS晶体管中,可以通过增加功函数层中氧原子的含量降低功函数层的功函数,从而降低NMOS晶体管的阈值电压,反之,可以通过减少功函数层中氧原子的含量,增加NMOS晶体管的阈值电压。在PMOS晶体管中,可以通过增加功函数层中氧原子的含量降低功函数层的功函数,从而增加PMOS晶体管的阈值电压,反之,可以通过减少功函数层中氧原子的含量,降低PMOS晶体管的阈值电压。因此,所述形成方法可以通过调节所形成的功函数层中氧原子的含量对功函数层的功函数进行调节,从而对半导体结构的阈值电压进行调节,进而满足不同半导体器件对不同阈值电压的要求,改善半导体器件的性能。
进一步,形成所述功函数层的反应气体包括含氧反应物、第一无氧反应物、第二无氧反应物。且所述第一无氧反应物和第二无氧反应物能够发生化学反应,形成无氧功函数层薄膜。因此,本发明在形成所述功函数层的工艺中,可以通过调节通入含氧化合物的次数、流量及通入顺序,调节所形成的功函数层的材料及其中氧原子的含量以及分布,从而调节所形成的功函数层的功函数。也就是说,本发明可以通过调节多个工艺参数对功函数层的功函数进行调节,功函数的调节范围大,且调节难度低。
本发明的半导体结构中,所述功函数层含有氧原子,且功函数层的功函数随所述功函数层中氧原子含量的增加而降低。因此,所述功函数层的功函数可以通过调节所述功函数层中氧原子的含量进行调节,从而对半导体结构的阈值电压进行调节。
附图说明
图1至图2是一种半导体结构形成方法各步骤的结构示意图;
图3至图8是本发明半导体结构的形成方法一实施例各步骤的结构示意图。
具体实施方式
半导体结构存在阈值电压很难调节的问题。
现结合一种半导体结构的形成方法,分析阈值电压难以调节的原因。
图1至图2是一种半导体结构的形成方法的结构示意图。所述半导体结构的形成方法包括:
请参考图1,形成基底100;在所述衬底100上形成栅介质层110。
请参考图2,在所述栅介质层110上形成功函数层120,所述功函数层120用于调节半导体结构的功函数,从而调节半导体结构的阈值电压。
所述半导体结构的形成方法中,所述功函数层120的材料为氮化钛,能够通过所述功函数层120的功函数,对所述半导体结构阈值电压进行调节,从而满足不同半导体器件对阈值电压的要求。
然而,功函数层120中钛原子和氮原子含量的变化对所述功函数层120的功函数影响不大。并且功函数层120的厚度对功函数层120的功函数的调节能力也有限,当功函数层120的厚度较大时,功函数层120的功函数不再随功函数层120厚度的变化而变化,从而很难调节半导体结构的阈值电压。因此,所述半导体结构的形成方法对半导体结构的阈值电压的调节能力有限。
为解决所述技术问题,本发明提供了一种半导体结构的形成方法,包括:形成基底;在所述基底上形成栅介质层;在所述栅介质层上形成功函数层,所述功函数层中含有氧原子;在所述功函数层上形成栅极。
本发明的半导体结构的形成方法中,所述功函数层含有氧原子,功函数层的功函数随所述功函数层中氧原子含量的增加而降低。在NMOS晶体管中,可以通过增加功函数层中氧原子的含量降低功函数层的功函数,从而降低NMOS晶体管的阈值电压,反之,可以通过减少功函数层中氧原子的含量,增加NMOS晶体管的阈值电压。在PMOS晶体管中,可以通过增加功函数层中氧原子的含量降低功函数层的功函数,从而增加PMOS晶体管的阈值电压,反之,可以通过减少功函数层中氧原子的含量,降低PMOS晶体管的阈值电压。因此,所述形成方法可以通过调节所形成的功函数层中氧原子的含量对功函数层的功函数进行调节,从而对半导体结构的阈值电压进行调节,进而满足不同半导体器件对不同阈值电压的要求,改善半导体器件的性能。
为使本发明的上述目的、特征和优点能够更为明显易懂,下面结合附图对本发明的具体实施例做详细的说明。
图3至图8是本发明半导体结构的形成方法一实施例各步骤的结构示意图。
需要说明的是,随着半导体器件尺寸的不断缩小,高介电常数绝缘层加金属栅极技术被引入。后高k介质层工艺能够很好地满足工艺要求而被用于形成半导体器件的伪栅极结构。本实施例中,以后高k介质层工艺为例对本发明半导体结构的形成方法做详细介绍。本发明的半导体结构的形成方法不仅限于此,在其他实施例中,还可以为前高k介质层工艺。
请参考图3,形成基底。
本实施例中,通过后栅工艺形成半导体器件的栅极结构。因此,形成所述基底的步骤包括:提供衬底200;在所述衬底200表面形成伪栅极结构,所述伪栅极结构包括伪栅介质层201和位于所述伪栅介质层201上的伪栅极层;形成覆盖所述伪栅极结构侧壁的侧墙203;在所述伪栅极结构两侧的衬底200中形成漏源区202;在所述衬底200表面形成介质层204;去除所述伪栅极在介质层204内形成空隙250。
本实施例中,所述衬底200为硅衬底。在其他实施例中,所述衬底还可以为锗衬底、硅锗衬底或绝缘体上硅衬底等半导体衬底。
本实施例中,所述伪栅介质层201的材料为氧化硅,氧化硅与硅衬底的粘附性好,且具有较低的表面态密度。
本实施例中,形成所述伪栅极结构的步骤包括:在所述衬底200表面形成初始伪栅介质层;在所述初始伪栅介质层上形成初始伪栅极层;图形化所述初始伪栅介质层和初始伪栅极层,分别形成伪栅介质层201和伪栅极层,所述伪栅介质层201和伪栅极层构成所述伪栅极结构。
本实施例中,形成所述初始伪栅介质层201的方法包括化学气相沉积工艺,化学气相沉积工艺形成的初始伪栅介质层的均匀性好、针孔少。在其他实施例中,还可以通过物理气相沉积工艺或原子层沉积工艺形成所述初始伪栅介质层。
另一实施例中,还可以在形成开口之后,去除所述伪栅介质层,并在所述开口底部衬底表面形成界面层。
本实施例中,所述伪栅极层的材料为多晶硅,多晶硅与衬底200以及伪栅介质层的热膨胀系数相差较小,在形成漏源区202的过程中,不容易产生热应力。
本实施例中,通过化学气相沉积工艺形成所述初始伪栅极层。在其他实施例中,还可以通过原子层沉积工艺形成所述初始伪栅极层。
本实施例中,形成所述侧墙203的步骤包括:在所述伪栅极结构侧壁、顶部表面和衬底200表面形成侧墙材料层;刻蚀去除伪栅极结构顶部表面和衬底200表面的侧墙材料层,保留伪栅极结构侧壁表面的侧墙材料层,形成侧墙203。
本实施例中,所述侧墙203的材料为氮化硅。在其他实施例中,所述侧墙的材料还可以为氧化硅。
本实施例中,通过各向异性干法刻蚀去除伪栅极结构顶部表面和衬底200表面的侧墙材料层。
本实施例中,所述介质层204的材料为氧化硅。在其他实施例中,所述介质层的材料还可以为氮氧化硅。
本实施例中,形成所述介质层204的方法包括化学气相沉积工艺。在其他实施例中,形成所述介质层的工艺还可以包括物理沉积工艺或原子层沉积工艺。
本实施例中,去除所述伪栅极层之后,形成由所述侧墙203围成的空隙250。所述空隙250后续用以容纳栅介质层和栅极层,以形成栅极结构。
本实施例中,通过干法刻蚀去除所述伪栅极层,干法刻蚀为各向异性,且具有很好的剖面控制。能够较好地控制所述空隙250侧壁的垂直性。
请参考图4,在所述衬底200上形成栅介质层210。所述栅介质层210用于实现后续形成的栅极与衬底200之间的电绝缘。
本实施例中,所述栅介质层210的材料为高k介质材料。高k介质材料的介电常数较高,能够满足栅极尺寸缩小的要求,减少栅介质层的击穿。具体的,所述高k介质层的材料为氧化铪、氧化锆、氧化铪硅、氧化镧、氧化锆硅、氧化钛、氧化钽、氧化钡锶钛、氧化钡钛、氧化锶钛或氧化铝。
本实施例中,通过化学气相沉积工艺形成覆盖所述空隙250(如图3所示)底部和侧壁的高k介质层。在其他实施例中,也可以通过原子层沉积工艺形成所述高k介质层。
需要说明的是,在其他实施例中,形成所述栅介质层210的步骤之后,所述形成方法还包括在所述栅介质层210表面形成第一覆盖层,所述第一覆盖层用于实现后续形成的功函数层与栅介质层210之间的隔离。
后续在所述栅介质层210上形成功函数层,所述功函数层中含有氧原子。
所述功函数层用于调节所形成半导体结构的阈值电压。
形成所述功函数层的方法包括一次或多次薄膜形成步骤,所述薄膜形成步骤包括:
通入第一无氧反应物,所述第一无氧反应物在所述栅介质层上形成前驱薄膜;
通入第二无氧反应物,所述第二无氧反应物与第一无氧反应物反应;
通入含氧反应物,所述含氧反应物用于与所述第一无氧反应物和第二无氧反应物发生反应,形成功函数层薄膜。
需要说明的是,所述薄膜形成步骤中,通入含氧反应物的次数可以为1次~3次。本发明可以通过通入所述含氧反应物的次数调节所形成的功函数层中氧原子的含量及氧原子在功函数层中的分布,从而调节功函数层的功函数。此外,所述薄膜形成步骤中,还可以通过调节通入的含氧反应物的流量对功函数层中氧原子的含量进行调节,从而对功函数层的功函数进行调节。由此可见,所述功函数层的功函数可以通过多种方式进行调节,从而降低了对功函数层的功函数的调节难度,进而降低了对半导体结构阈值电压的调节难度。
本实施例中,通过原子层沉积工艺形成所述功函数层。在其他实施例中,还可以通过化学气相沉积工艺形成所述功函数层。
具体的,本实施例中,形成所述功函数层的步骤包括:进行多次相同的所述薄膜形成步骤,形成功函数层。在其他实施例中,还可以通过多次不同的薄膜形成步骤形成功函数层。
以下结合图5至图7对所述薄膜形成步骤做详细说明。
本实施例中,在所述薄膜形成步骤中,向所述栅介质层通入含氧反应物的次数为1次。具体的,所述薄膜形成步骤如图5至图7所示。
请参考图5,通入第一无氧反应物1,在所述栅介质层210表面形成第一无氧薄膜221。所述第一无氧薄膜221即为所述前驱薄膜。
本实施例中,所述第一无氧反应物1为含钛气体,在其他实施例中,所述第一无氧反应物还可以为含铊气体。具体的,所述第一无氧反应物1为氯化钛,则所述第一无氧薄膜221的材料为氯化钛。
本实施例中,所述薄膜形成步骤中工艺参数包括:气体压强为0.2torr~10torr;所述第一无氧反应物1的流量为5sccm~500sccm。
需要说明的是,本实施例中,通过第一无氧反应物1之后,进行第一清洗处理。
所述第一清洗处理用于去除未被栅介质层210吸附的第一无氧反应物1。
本实施例中,所述第一清洗处理包括:通过抽气系统去除未被栅介质层210吸附的第一无氧反应物1。去除未被栅介质层210吸附的第一无氧反应物1能够使后续通入的第二无氧反应物和含氧反应物与栅介质层210吸附的第一无氧薄膜221充分接触。
请参考图6,通入第二无氧反应物2,所述第二无氧反应物2与所述前驱薄膜发生化学反应,形成无氧功函数层薄膜222。
需要说明的是,所述第二无氧反应物2能够与第一无氧反应物1(如图5所示)反应生成无氧功函数层薄膜222,因此,在形成所述功函数层的步骤中,还可以通过控制通入的含氧反应物、第一无氧反应物1和第二无氧反应物2的流量使所形成的功函数层包括不同厚度的无氧功函数层薄膜222,从而能够进一步降低对功函数层的功函数进行调节的难度。
本实施例中,所述第二无氧反应物2为含氮气体,具体的,所述第二无氧反应物2为氨气。
本实施例中,所述薄膜形成步骤中工艺参数包括:气体压强为0.2torr~10torr;所述第二无氧反应物2的流量为5sccm~500sccm。
需要说明的是,通入第二无氧反应物2之后,所述形成方法还包括:进行第二清洗处理。
所述第二清洗处理用于去除未发生反应的第二无氧反应物2。
所述第二清洗处理的步骤包括:通过抽气系统去除未发生反应的第二无氧反应物2。去除未发生反应的第二无氧反应物2能够使后续通入的含氧反应物与栅介质层210表面的无氧功函数层薄膜222充分接触。
需要说明的是,在其他实施例中,所述第一无氧反应物还可以为含氮气体,所述第二无氧反应物还可以为含钛气体或含钽气体。
请参考图7,通入含氧反应物3,所述含氧反应物3与无氧功函数层薄膜222(如图6所示)发生反应形成含氧薄膜,所述含氧薄膜即为功函数层薄膜223。
所述含氧反应物3用于调节所形成的功函数层中的氧原子含量,从而调节功函数层的功函数,进而调节半导体结构的阈值电压。
本实施例中,所述含氧反应物3为臭氧(O3),在其他实施例中,所述含氧反应物3还可以为氧气或水蒸气。
本实施例中,所述薄膜形成步骤中工艺参数包括:气体压强为0.2torr~10torr;所述含氧反应物3的流量为5sccm~500sccm。
本实施例中,所述无氧功函数层薄膜222与含氧反应物3充分发生反应,形成含氧薄膜。在其他实施例中,还可以使部分所述无氧功函数层薄膜222与含氧反应物3反应,从而形成无氧功函数层薄膜与含氧薄膜的叠层结构,所述叠层结构即为功函数层薄膜。
需要说明的是,形成功函数层薄膜223之后,所述形成方法还包括:进行第三清洗处理。
所述第三清洗处理用于去除未发生化学反应的含氧反应物3、第一无氧反应物1(如图5所示)和第二无氧反应物2(如图6所示)。
还需要说明的是,本实施例中,所述薄膜形成步骤是以在通入第一无氧反应物1和第二无氧反应物2之后,通入含氧反应物3为例对本发明的形成方法进行说明的。在其他实施例中,还可以在通入第一无氧反应物和第二无氧反应物之间或通入第一无氧反应物之前通入含氧反应物。
具体的,在另一实施例中,所述薄膜形成步骤包括:通入第一无氧反应物,在所述栅介质层上形成第一无氧薄膜,所述第一无氧薄膜即为前驱薄膜;通入含氧反应物,形成第一含氧薄膜;通入第二无氧反应物,所述第二无氧反应物与第一无氧反应物和含氧反应物发生反应形成功函数层薄膜。
在又一实施例中,所述薄膜形成步骤包括:通入含氧反应物,在所述栅介质层上形成第二含氧薄膜;通入第一无氧反应物,形成第三含氧薄膜,所述第三含氧薄膜即为所述前驱薄膜;通入第二无氧反应物,所述第二无氧反应物与所述前驱薄膜发生反应形成功函数层薄膜。
本实施例是以所述薄膜形成步骤中仅通入一次含氧反应物为例进行说明的,在其他实施例中,所述薄膜形成步骤还可以在通入第一无氧反应之前,通入第二无氧反应物之后以及通入第一无氧反应物和第二无氧反应物之间通入2~3次含氧反应物。
请参考图8,本实施例中,通过进行三次相同的所述薄膜形成步骤,形成所述功函数层220。
需要说明的是,所述功函数层220中氧原子的含量会影响功函数层220的功函数。因此,本实施例中,可以通过调节所述功函数层220中氧原子的含量对所述功函数层220的功函数进行调节,从而调节半导体结构的阈值电压,从而使所述半导体结构的阈值电压符合设计要求。
在NMOS晶体管中,可以通过增加功函数层中氧原子的含量降低功函数层220的功函数,从而降低NMOS晶体管的阈值电压,反之,可以通过减少功函数层220中氧原子的含量,增加NMOS晶体管的阈值电压。在PMOS晶体管中,可以通过增加功函数层220中氧原子的含量降低功函数层220的功函数,从而增加PMOS晶体管的阈值电压,反之,可以通过减少功函数层220中氧原子的含量,降低PMOS晶体管的阈值电压。因此,所述形成方法可以通过调节所形成的功函数层220中氧原子的含量对功函数层220的功函数进行调节,从而对半导体结构的阈值电压进行调节,进而满足不同半导体器件对不同阈值电压的要求,改善半导体器件的性能。
具体的,本实施例中,所述功函数层220的功函数在4eV~6eV,所述功函数层220的材料为氮氧化钛所述功函数层220的厚度为5埃~50埃。
本实施例中,氧原子在所述功函数层220中均匀分布,具体的,所述功函数层220中氧原子的含量为0.1%~20%。在其他实施例中,所述氧原子还可以在功函数层中在纵向上成有梯度的分布,例如:从功函数层与栅介质层接触的表面到功函数层与栅极层接触的表面氧原子含量逐渐减小、逐渐增大、先减小后增大或先增大后减小等,从而使氧原子含量对功函数值的调节更精确。
需要说明的是,本实施例中,所述功函数层220是由含氧反应物3(如图7所示)、第一无氧反应物1(如图5所示)和第二无氧反应物2(如图6所示)发生化学反应形成的单层氮氧化钛。在其他实施例中,还可以通过改变通入含氧反应物、第一无氧反应物和第二无氧反应物的顺序和流量形成氮氧化钛和氧化钛的叠层结构作为功函数层。
此外,本实施例中,通过多次相同的薄膜形成步骤形成氧含量在功函数层220中的分布均匀的功函数层220。在其他实施例中,形成所述功函数层的步骤还可以包括不同的薄膜形成步骤,从而形成氧原子含量在功函数层中的分布不均匀的功函数层,进而能够更精确地调节功函数层的功函数值。
还需要说明的是,在其他实施例中,形成功函数层之前,所述形成方法还可以包括:在所述栅介质层表面形成第一覆盖层。
请继续参考图8,在所述功函数层220上形成栅极230。
本实施例中,所述栅极230的材料为金属栅极,具体的,所述金属栅极的材料为钛铝合金或钨。
需要说明的是,在其他实施例中,所述栅极和功函数层之间还可以具有第二覆盖层,用于实现所述栅极与功函数层之间的隔离。
需要说明的是,本实施例是将所述功函数层220用于调节PMOS晶体管功函数的功函数层为例进行说明的。在其他实施例中,所述功函数层还可以用做PMOS晶体管或NMOS晶体管的覆盖层,用于实现功函数层与栅介质层或功函数层与栅极之间的隔离,减少功函数层中的杂质向栅极扩散,并可以作为后续平坦化的停止层,同时可以对PMOS晶体管或NMOS晶体管的功函数进行调节。
综上,本发明的半导体结构的形成方法中,所述功函数层含有氧原子,功函数层的功函数随所述功函数层中氧原子含量的增加而降低。在NMOS晶体管中,可以通过增加功函数层中氧原子的含量降低功函数层的功函数,从而降低NMOS晶体管的阈值电压,反之,可以通过减少功函数层中氧原子的含量,增加NMOS晶体管的阈值电压。在PMOS晶体管中,可以通过增加功函数层中氧原子的含量降低功函数层的功函数,从而增加PMOS晶体管的阈值电压,反之,可以通过减少功函数层中氧原子的含量,降低PMOS晶体管的阈值电压。因此,所述形成方法可以通过调节所形成的功函数层中氧原子的含量对功函数层的功函数进行调节,从而对半导体结构的阈值电压进行调节,进而满足不同半导体器件对不同阈值电压的要求,改善半导体器件的性能。
进一步,形成所述功函数层的反应气体包括含氧反应物、第一含氧反应物、第二含氧反应物。且所述第一无氧反应物和第二无氧反应物能够发生化学反应,形成无氧功函数层薄膜。因此,本发明在形成所述功函数层的工艺中,可以通过调节通入含氧化合物的次数、流量及通入顺序,调节所形成的功函数层的材料及其中氧原子的含量以及分布,从而调节所形成的功函数层的功函数。也就是说,本发明可以通过调节多个工艺参数对功函数层的功函数进行调节,功函数的调节范围大,且调节难度低。
请参考图8,本发明还提供一种半导体结构,包括:
基底;
位于所述基底表面的栅介质层210;
位于所述栅介质层210上的功函数层220,所述功函数层220中含有氧原子;
位于所述功函数层220上的栅极230。
具体的,本实施例中,所述基底包括:衬底200;位于衬底200表面的侧墙203和所述侧墙203围成的空隙,所述空隙用于容纳栅极;位于所述空隙两侧衬底200中的源漏区202;位于所述源漏区202表面的介质层204。
本实施例中,所述衬底200为硅衬底。在其他实施例中,所述衬底还可以为锗衬底、硅锗衬底或半导体上硅衬底等半导体结构。
本实施例中,所述侧墙203的材料为氮化硅。在其他实施例中,所述侧墙的材料还可以为氧化硅。
本实施例中,所述介质层204的材料为氧化硅。在其他实施例中,所述介质层的材料还可以为氮氧化硅。
本实施例中,所述栅介质层210的材料为高k介质材料。高k介质材料的介电常数较高,能够满足栅极尺寸缩小的要求,减少介质层的击穿。具体的,所述高k介质层的材料为氧化铪、氧化锆、氧化铪硅、氧化镧、氧化锆硅、氧化钛、氧化钽、氧化钡锶钛、氧化钡钛、氧化锶钛或氧化铝。
需要说明的是,所述功函数层220中氧原子的含量会影响功函数层220的功函数。因此,本实施例中,可以通过调节所述功函数层220中氧原子的含量对所述功函数层220的功函数进行调节,从而调节半导体结构的阈值电压,从而使所述半导体结构的阈值电压符合设计要求。
在NMOS晶体管中,可以通过增加功函数层220中氧原子的含量降低功函数层220的功函数,从而降低NMOS晶体管的阈值电压,反之,可以通过减少功函数层220中氧原子的含量,增加NMOS晶体管的阈值电压。在PMOS晶体管中,可以通过增加功函数层220中氧原子的含量降低功函数层的功函数,从而增加PMOS晶体管的阈值电压,反之,可以通过减少功函数层220中氧原子的含量,降低PMOS晶体管的阈值电压。因此,所述形成方法可以通过调节所形成的功函数层220中氧原子的含量对功函数层220的功函数进行调节,从而对半导体结构的阈值电压进行调节,进而满足不同半导体器件对阈值电压的要求,改善半导体器件的性能。具体的,本实施例中,所述功函数层220的功函数在4eV~6eV。
本实施例中,所述功函数层220的材料为氮氧化钛。在其他实施例中,所述功函数层的材料还可以为氮氧化钽。
本实施例中,氧原子在所述功函数层220中分布均匀,具体的,所述功函数层220中氧原子的含量为0.1%~20%。在其他实施例中,所述氧原子还可以在功函数层中在纵向上成有梯度的分布,例如:从功函数层与栅介质层接触的表面到功函数层与栅极层接触的表面氧原子含量逐渐减小、逐渐增大、先减小后增大或先增大后减小,从而使氧原子含量对功函数值的调节更精确。
本实施例中,所述功函数层220的厚度为5埃~50埃。
需要说明的是,本实施例中,所述功函数层220是由氮氧化钛形成的单层结构。在其他实施例中,还可以由氮氧化钛和氧化钛的叠层结构。还需要说明的是,在其他实施例中,所述栅介质层和功函数层之间还可以具有第一覆盖层,用于实现所述栅介质层与功函数层之间的隔离。
本实施例中,所述栅极230的材料为金属栅极,具体的,所述金属栅极的材料为钛铝合金或钨。
需要说明的是,在其他实施例中,所述栅极和功函数层之间还可以具有第二覆盖层,用于实现所述栅极与功函数层之间的隔离。
还需要说明的是,本实施例是将所述功函数层220用于调节PMOS晶体管功函数的功函数层为例进行说明的。在其他实施例中,所述功函数层还可以用做PMOS晶体管或NMOS晶体管的覆盖层用于实现功函数层与栅介质层或功函数层与栅极之间的隔离,减少功函数层中的杂质向栅极扩散,并可以作为后续平坦化的停止层,同时还可以对PMOS晶体管或NMOS晶体管的功函数进行调节。
综上,本发明的半导体结构中,所述功函数层含有氧原子,且功函数层的功函数随所述功函数层中氧原子含量的变化而变化。因此,所述功函数层的功函数可以通过调节所述功函数层中氧原子的含量进行调节,从而对半导体结构的阈值电压进行调节。
虽然本发明披露如上,但本发明并非限定于此。任何本领域技术人员,在不脱离本发明的精神和范围内,均可作各种更动与修改,因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (18)

1.一种半导体结构的形成方法,其特征在于,包括:
形成基底;
在所述基底上形成栅介质层;
在所述栅介质层上形成功函数层,所述功函数层中含有氧原子;
在所述功函数层上形成栅极。
2.如权利要求1所述的半导体结构的形成方法,其特征在于,形成所述功函数层的方法包括一次或多次薄膜形成步骤,所述薄膜形成步骤包括:
通入第一无氧反应物,所述第一无氧反应物在所述栅介质层上形成前驱薄膜;
通入第二无氧反应物,所述第二无氧反应物与所述前驱薄膜反应;
通入含氧反应物,所述含氧反应物用于与所述第一无氧反应物和第二无氧反应物发生反应,形成功函数层薄膜。
3.如权利要求2所述的半导体结构的形成方法,其特征在于,通入第一无氧反应物之前,通入含氧反应物。
4.如权利要求2所述的半导体结构的形成方法,其特征在于,在通入第一无氧反应物和通入第二无氧反应物之间,通入含氧反应物。
5.如权利要求2所述的半导体结构的形成方法,其特征在于,通入第二无氧反应物之后,通入含氧反应物;所述第一无氧反应物与第二无氧反应物发生化学反应,形成无氧功函数层薄膜。
6.如权利要求5所述的半导体结构的形成方法,其特征在于,所述无氧功函数层薄膜的材料为氮化钛,所述功函数层的材料包括氮氧化钛。
7.如权利要求2所述的半导体结构的形成方法,其特征在于,所述含氧反应物为臭氧、氧气或水蒸气。
8.如权利要求2所述的半导体结构的形成方法,其特征在于,所述第一无氧反应物为含钛气体或含钽气体;所述第二无氧反应物为含氮气体;或所述第一无氧反应物为含氮气体,所述第二无氧反应物为含钛气体或含钽气体。
9.如权利要求2所述的半导体结构的形成方法,其特征在于,形成所述功函数层的方法包括原子层沉积工艺;
所述原子层沉积工艺的工艺参数包括:气体压强为0.2torr~10torr;
所述第一无氧反应物的流量为5sccm~500sccm;所述第二无氧反应物的流量为5sccm~500sccm;所述含氧反应物的流量为5sccm~500sccm。
10.如权利要求1所述的半导体结构的形成方法,其特征在于,所述功函数层的厚度为5埃~50埃。
11.如权利要求1所述的半导体结构的形成方法,其特征在于,所述功函数层中氧原子所占的原子百分比为0.1%~20%。
12.如权利要求1所述的半导体结构的形成方法,其特征在于,所述功函数层的功函数为4eV~6eV。
13.如权利要求1所述的半导体结构的形成方法,其特征在于,在所述栅介质层上形成功函数层的工艺包括原子层沉积工艺。
14.一种半导体结构,其特征在于,包括:
基底;
位于所述基底表面的栅介质层;
位于所述栅介质层上的功函数层,所述功函数层中含有氧原子;
位于所述功函数层上的栅极。
15.如权利要求14所述的半导体结构,其特征在于,所述功函数层的材料包括氮氧化钛或氮氧化钽。
16.如权利要求14所述的半导体结构,其特征在于,所述功函数层的厚度为5埃~50埃。
17.如权利要求14所述的半导体结构,其特征在于,所述功函数层的功函数为4eV~6eV。
18.如权利要求14所述的半导体结构,其特征在于,所述功函数层中氧原子所占的原子百分比为0.1%~20%。
CN201610133526.6A 2016-03-09 2016-03-09 半导体结构及其形成方法 Pending CN107180750A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610133526.6A CN107180750A (zh) 2016-03-09 2016-03-09 半导体结构及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610133526.6A CN107180750A (zh) 2016-03-09 2016-03-09 半导体结构及其形成方法

Publications (1)

Publication Number Publication Date
CN107180750A true CN107180750A (zh) 2017-09-19

Family

ID=59829973

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610133526.6A Pending CN107180750A (zh) 2016-03-09 2016-03-09 半导体结构及其形成方法

Country Status (1)

Country Link
CN (1) CN107180750A (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040106261A1 (en) * 2002-12-03 2004-06-03 Asm International N.V. Method of forming an electrode with adjusted work function
US20120256276A1 (en) * 2011-04-07 2012-10-11 Guang-Yaw Hwang Metal Gate and Fabricating Method Thereof
CN103137456A (zh) * 2011-12-02 2013-06-05 中芯国际集成电路制造(上海)有限公司 Pmos晶体管金属栅极的制造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040106261A1 (en) * 2002-12-03 2004-06-03 Asm International N.V. Method of forming an electrode with adjusted work function
US20120256276A1 (en) * 2011-04-07 2012-10-11 Guang-Yaw Hwang Metal Gate and Fabricating Method Thereof
CN103137456A (zh) * 2011-12-02 2013-06-05 中芯国际集成电路制造(上海)有限公司 Pmos晶体管金属栅极的制造方法

Similar Documents

Publication Publication Date Title
US10026652B2 (en) Horizontal nanosheet FETs and method of manufacturing the same
US9401302B2 (en) FinFET fin bending reduction
US9601337B2 (en) Manufacturing method of graphene modulated high-K oxide and metal gate MOS device
CN105304565B (zh) 半导体器件及其形成方法
TWI625859B (zh) 包含閘極圖樣、多通道主動圖樣與擴散層之半導體裝置及用於製造其之方法
JP5456150B2 (ja) 半導体装置及びその製造方法
US20130115773A1 (en) Prevention of ILD Loss in Replacement Gate Technologies by Surface Treatmen
US8658490B2 (en) Passivating point defects in high-K gate dielectric layers during gate stack formation
CN108573924A (zh) 半导体结构及其形成方法
CN102064103A (zh) 高k栅介质层的制备方法
US8664066B2 (en) Formation of a channel semiconductor alloy by forming a nitride based hard mask layer
CN107180750A (zh) 半导体结构及其形成方法
US6812159B2 (en) Method of forming a low leakage dielectric layer providing an increased capacitive coupling
CN110164767A (zh) 半导体器件及其形成方法
CN106206721B (zh) Nmos晶体管及其制作方法
US9040415B2 (en) Semiconductor device and method of fabricating the same
CN108022881A (zh) 晶体管及其形成方法
CN107706111A (zh) 半导体器件的形成方法
TW202129061A (zh) 環繞式閘極輸入/輸出工程
CN106206306A (zh) 鳍式场效应晶体管及其形成方法
CN107706153A (zh) 半导体器件的形成方法
US8772843B2 (en) Oxide deposition by using a double liner approach for reducing pattern density dependence in sophisticated semiconductor devices
CN108573921A (zh) 半导体结构的形成方法
CN106856172A (zh) 鳍式场效应晶体管的形成方法
CN107369615A (zh) 半导体结构的形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20170919

RJ01 Rejection of invention patent application after publication