CN108573924A - 半导体结构及其形成方法 - Google Patents

半导体结构及其形成方法 Download PDF

Info

Publication number
CN108573924A
CN108573924A CN201710131086.5A CN201710131086A CN108573924A CN 108573924 A CN108573924 A CN 108573924A CN 201710131086 A CN201710131086 A CN 201710131086A CN 108573924 A CN108573924 A CN 108573924A
Authority
CN
China
Prior art keywords
layer
opening
area
semiconductor structure
work
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710131086.5A
Other languages
English (en)
Other versions
CN108573924B (zh
Inventor
王彦
纪世良
张海洋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201710131086.5A priority Critical patent/CN108573924B/zh
Priority to US15/914,146 priority patent/US20180261515A1/en
Publication of CN108573924A publication Critical patent/CN108573924A/zh
Application granted granted Critical
Publication of CN108573924B publication Critical patent/CN108573924B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823857—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28088—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a composite, e.g. TiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28176—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the definitive gate conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28185—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the gate insulator and before the formation of the definitive gate conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3215—Doping the layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/823842—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different gate conductor materials or different gate conductor implants, e.g. dual gate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0922—Combination of complementary transistors having a different structure, e.g. stacked CMOS, high-voltage and low-voltage CMOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4966—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Composite Materials (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

一种半导体结构及其形成方法，方法包括：提供衬底，衬底包括第一区域和第二区域，第一区域和第二区域衬底上具有介质层，第一区域介质层中具有第一开口，第二区域介质层中具有第二开口；在第一开口和第二开口底部和侧壁形成功能层；在第一开口底部和侧壁的功能层上形成第一掺杂层，第一掺杂层中具有第一功函调节离子；在第二开口底部和侧壁的功能层上形成第二掺杂层，第二掺杂层中具有第二功函调节离子；形成第一掺杂层和第二掺杂层之后，进行退火处理；去除第一掺杂层和第二掺杂层；在第一开口和第二开口中的功能层上形成功函数层；在第一开口和第二开口中形成栅极。形成方法能够改善所形成半导体结构性能。

Description

半导体结构及其形成方法
技术领域
本发明涉及半导体制造领域，尤其涉及一种半导体结构及其形成方法。
背景技术
随着半导体技术的不断进步，半导体器件的集成度不断提高，这就要求在一块芯片上能够形成更多的晶体管。
阈值电压是晶体管的重要参数，对晶体管的性能具有重要影响。不同功能的晶体管往往对阈值电压具有不同的要求，在形成不同晶体管的过程中，需要对不同晶体管的阈值电压进行调节。为了对不同晶体管的阈值电压进行调节，往往在晶体管的栅介质层上形成功函数层。通过对功函数层的厚度和材料的选择能够使晶体管具有不同的阈值电压。
然而，现有的半导体结构的形成方法所形成的半导体结构的性能较差。
发明内容
本发明解决的问题是提供一种半导体结构及其形成方法，以提高所形成半导体结构的性能。
为解决上述问题，本发明提供一种半导体结构的形成方法，包括：提供衬底，所述衬底包括第一区域和第二区域，所述第一区域和第二区域衬底上具有介质层，所述第一区域介质层中具有第一开口，所述第二区域介质层中具有第二开口；分别在所述第一开口和第二开口底部和侧壁形成功能层；在所述第一开口底部和侧壁的功能层上形成第一掺杂层，所述第一掺杂层中具有第一功函调节离子；在所述第二开口底部和侧壁的功能层上形成第二掺杂层，所述第二掺杂层中具有第二功函调节离子；形成所述第一掺杂层和第二掺杂层之后，进行退火处理，使所述第一功函调节离子扩散进入第一开口的功能层中，使第二功函调节离子扩散进入第二开口的功能层中；所述退火处理之后，去除所述第一掺杂层和第二掺杂层；去除所述第一掺杂层和第二掺杂层之后，在所述第一开口和第二开口中的功能层上形成功函数层；形成所述功函数层之后，在所述第一开口和第二开口中形成栅极。
可选的，形成所述第一掺杂层之后，形成所述第二掺杂层。
可选的，所述第二掺杂层还位于所述第一掺杂层上。
可选的，形成所述第二掺杂层之后，形成所述第一掺杂层。
可选的，所述第一区域用于形成NMOS晶体管，所述第一功函调节离子为镁离子。
可选的，所述第一掺杂层的材料为氮化钽或氮化钛。
可选的，所述第一掺杂层的厚度为8埃～10埃；所述第一掺杂层中的第一功函调节离子的浓度为4E14atoms/cm2～6E14atoms/cm2。
可选的，所述第二区域用于形成PMOS晶体管，所述第二功函调节离子为铝离子。
可选的，所述第二掺杂层的材料为氧化铝、氮化钽或氮化钽。
可选的，所述第二掺杂层的厚度为8埃～10埃。
可选的，所述功能层包括分别位于所述第一开口和第二开口底部的栅介质层，以及位于所述栅介质层上的覆盖层；或者所述功能层为位于所述第一开口和第二开口底部的栅介质层。
可选的，所述功能层的材料为HfO2、La2O3、HfSiON、HfAlO2、ZrO2、Al2O3或HfSiO4。
可选的，所述退火处理的温度为750℃～900℃，退火时间为10分钟～30分钟。
可选的，所述功函数层包括氮化钛层。
可选的，所述功函数层的材料还可以包括氮化钽层或钛铝层，或者氮化钽层和钛铝层形成的叠层结构。
可选的，所述功函数层的厚度为20埃～40埃。
可选的，形成所述栅极之后，所述形成方法还包括：对所述功能层和功函数层进行刻蚀，使所述第一开口和第二开口侧壁的功能层和功函数暴露出部分栅极侧壁。
相应的，本发明还提供一种半导体结构，包括：衬底，所述衬底包括第一区域和第二区域，所述第一区域和第二区域衬底上具有介质层，所述第一区域介质层中具有第一开口，所述第二区域介质层中具有第二开口；覆盖所述第一开口和第二开口底部和侧壁的功能层，所述第一开口底部和侧壁的功能层中具有第一功函调节离子，所述第二开口底部和侧壁的功能层中具有第二功函调节离子；位于所述第一开口和第二开口中的功能层上的功函数层；位于所述第一开口和第二开口中的功函数层上的栅极。
可选的，所述功能层的材料为HfO2、La2O3、HfSiON、HfAlO2、ZrO2、Al2O3或HfSiO4。
可选的，所述第一区域用于形成NMOS晶体管，所述第一功函调节离子为镁离子；所述第二区域用于形成PMOS晶体管，所述第二功函调节离子为铝离子。
与现有技术相比，本发明的技术方案具有以下优点：
本发明技术方案提供的半导体结构的形成方法中，形成所述栅极之前，形成所述第一掺杂层和第二掺杂层，并进行退火处理。在所述退火处理过程中，所述第一掺杂层中的第一功函调节离子能够扩散进入所述第一开口底部和侧壁的功能层中，从而能够对所述第一开口中的功能层的功函数进行调节，从而对所形成晶体管的阈值电压进行调节；所述第二掺杂层中的第二功函调节离子能够扩散进入所述第二开口底部和侧壁的功能层中，从而能够对所述第二开口中的功能层的功函数进行调节，进而对所述第二区域形成的晶体管的阈值电压进行调节，从而能够使所述第一区域和第二区域形成的晶体管的阈值电压分别符合不同设计要求。形成栅极之前，所述第一掺杂层和第二掺杂层被去除，且所述第一开口与第二开口中的功能层的厚度相同，从而使所述第一开口中的栅极和第二开口中的栅极在平行于所述衬底表面和垂直于所述衬底表面方向上的尺寸均相等，从而能够保证形成于第一区域和第二区域的晶体管的性能均一，改善所形成的半导体结构的性能。
进一步，形成栅极之前，所述第一掺杂层和第二掺杂层被去除，且所述第一开口与第二开口中的功能层的厚度相同，能够使所述第一开口中的栅极和第二开口中的栅极在平行于所述衬底表面和垂直于所述衬底表面方向上的尺寸均相等，从而在对所述功函数层和功能层进行刻蚀的过程中，所述第一开口与所述第二开口中的栅极在垂直于衬底表面方向上的刻蚀深度相同，从而能够保证第一区域和第二区域形成的晶体管性能的均一性，并能够较容易地对刻蚀过程进行控制。具体的，当使所述第一开口侧壁的功能层和功函数层低于所述第一开口中的栅极顶部表面时，不容易使所述第二开口中的栅极损伤过大；同时，当使所述第二开口侧壁的功能层和功函数层低于所述第二开口中的栅极顶部表面时，不容易使所述第一开口中的栅极损伤过大。因此，所述形成方法能够改善所形成半导体结构的性能。
本发明技术方案提供的半导体结构中，所述第一掺杂层中具有第一功函调节离子，所述第一功函调节离子能够对所述第一开口中的功能层的功函数进行调节，进而对所述第一区域形成的晶体管的阈值电压进行调节；所述第二掺杂层中具有第二功函调节离子，所述第二功函调节离子能够对所述第二开口中的功能层的功函数进行调节，进而对所述第二区域形成的晶体管的阈值电压进行调节，从而能够使所述第一区域和第二区域形成的晶体管的阈值电压符合不同的设计要求。所述第一开口与第二开口中的功能层的厚度相同，从而使所述第一开口中的栅极和第二开口中的栅极在平行于所述衬底表面和垂直于所述衬底表面方向上的尺寸均相等，因此，所述形成方法能够改善所形成的半导体结构的性能。
附图说明
图1至图3是一种半导体结构的形成方法各步骤的结构示意图；
图4至图12是本发明一实施例中半导体结构的形成方法各步骤的结构示意图。
具体实施方式
正如背景技术所述，半导体结构的形成方法形成的半导体结构的性能较差。
现结合一种半导体结构的形成方法，分析所形成的半导体结构的性能较差的原因：
图1至图3是一种半导体结构的形成方法各步骤的结构示意图。
请参考图1，提供衬底100，所述衬底100包括第一区域A和第二区域B，所述第一区域A和第二区域B的衬底100上具有介质层110，所述第一区域A介质层110中具有第一开口101，所述第二区域B介质层110中具有第二开口102。
继续参考图1，在所述第一开口101和第二开口102的底部和侧壁表面形成栅介质层111；在所述第一开口101中的栅介质层111上形成第一功函数层121，在所述第一开口101中的第一功函数层121和第二开口102中的栅介质层111上形成第二功函数层122。
请参考图2，形成所述第二功函数层122后，在所述第一开口101和第二开口102中形成栅极130。
请参考图3，对所述栅介质层111、第一功函数层121和第二功函数层122进行刻蚀，使所述第一开口101(如图1所述)和第二开口102(如图1所示)侧壁上的栅介质层111、第一功函数层121和第二功函数层122暴露出部分所述栅极130侧壁。
后续形成连接所述栅极130的插塞。
其中，所述第一开口101中具有栅介质层111、第一功函数层121、第二功函数层122以及所述栅极130，所述第二开口102中具有栅介质层111、第二功函数层122以及所述栅极130。由于所述第一开口101和第二开口102的尺寸相同，则使所述第一开口101中的栅极130与所述第二开口102中的栅极130在垂直于所述栅极130延伸方向上的尺寸不相同。
具体的，所述第一开口101中的栅极130在垂直于所述栅极130延伸方向上的尺寸小于所述第二开口102中的栅极130。因此，在对所述栅介质层111、第一功函数层121和第二功函数层122进行刻蚀的过程中，所述第一开口101中栅极130沿垂直于衬底表面方向上的刻蚀深度较大，从而所述栅介质层111、第一功函数层121和第二功函数层122不容易暴露出所述第一开口201中的栅极130侧壁；所述第二开口102中栅极130在沿垂直于衬底表面方向上的刻蚀深度较小，从而所述栅介质层111、第一功函数层121和第二功函数层122容易暴露出所述第一开口201中的栅极130侧壁。因此，如果对所述栅介质层111、第一功函数层121和第二功函数层122的刻蚀量较小，不容易使所述第一开口201中的栅极130侧壁暴露出来，从而不利于增加栅极130与插塞的接触面积，降低接触电阻；如果对所述栅介质层111、第一功函数层121和第二功函数层122的刻蚀量较大，容易使所述第二开口202中的栅极130损耗较多，从而增加所述第二开口202中的栅极130的缺陷，降低所形成半导体结构性能。
为解决所述技术问题，本发明提供了一种半导体结构的形成方法，包括：提供衬底，所述衬底包括第一区域和第二区域，所述第一区域和第二区域衬底上具有介质层，所述第一区域介质层中具有第一开口，所述第二区域介质层中具有第二开口；分别在所述第一开口和第二开口底部和侧壁形成功能层；在所述第一开口底部和侧壁的功能层上形成第一掺杂层，所述第一掺杂层中具有第一功函调节离子；在所述第二开口底部和侧壁的功能层上形成第二掺杂层，所述第二掺杂层中具有第二功函调节离子；形成所述第一掺杂层和第二掺杂层之后，进行退火处理，使所述第一功函调节离子扩散进入第一开口的功能层中，使第二功函调节离子扩散进入第二开口的功能层中；所述退火处理之后，去除所述第一掺杂层和第二掺杂层；去除所述第一掺杂层和第二掺杂层之后，在所述第一开口和第二开口中的功能层上形成功函数层；形成所述功函数层之后，在所述第一开口和第二开口中形成栅极。
其中，形成所述栅极之前，形成所述第一掺杂层和第二掺杂层，并进行退火处理。在所述退火处理过程中，所述第一掺杂层中的第一功函调节离子能够扩散进入所述第一开口底部和侧壁的功能层中，从而能够对所述第一开口中的功能层的功函数进行调节，从而对所形成晶体管的阈值电压进行调节；所述第二掺杂层中的第二功函调节离子能够扩散进入所述第二开口底部和侧壁的功能层中，从而能够对所述第二开口中的功能层的功函数进行调节，进而对所述第二区域形成的晶体管的阈值电压进行调节，从而能够使所述第一区域和第二区域形成的晶体管的阈值电压分别符合不同设计要求。形成栅极之前，所述第一掺杂层和第二掺杂层被去除，且所述第一开口与第二开口中的功能层的厚度相同，从而使所述第一开口中的栅极和第二开口中的栅极在平行于所述衬底表面和垂直于所述衬底表面方向上的尺寸均相等，从而能够保证形成于第一区域和第二区域的晶体管的性能均一，改善所形成的半导体结构的性能。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图4至图12是本发明一实施例中半导体结构的形成方法各步骤的结构示意图。
请参考图4，提供衬底200，所述衬底200包括第一区域I和第二区域II，所述第一区域I和第二区域II衬底200上具有介质层210，所述第一区域I介质层210中具有第一开口201，所述第二区域II介质层210中具有第二开口202。
所述第一区域I用于形成NMOS晶体管，所述第二区域II用于形成PMOS晶体管。在其他实施例中，所述第一区域还可以用于形成NMOS晶体管，所述第二区域还可以用于形成PMOS晶体管。
所述介质层210用于实现后续形成的栅极之间的电绝缘。所述第一开口201和第二开口202用于后续容纳栅极。
本实施例中，所述衬底200为硅衬底、锗衬底、硅锗衬底、绝缘体上硅、绝缘体上锗或绝缘体上硅锗等半导体衬底。
本实施例中，形成所述介质层210、第一开口201和第二开口202的步骤包括：在所述第一区域I衬底200上形成第一伪栅极结构；在所述第二区域II衬底200上形成第二伪栅极结构；在所述衬底200上形成介质层210，所述介质层210覆盖所述第一伪栅极结构和第二伪栅极结构侧壁；去除所述第一伪栅极结构，在所述第一区域I介质层210中形成第一开口201；去除所述第二伪栅极结构，在所述第二区域II介质层210中形成第二开口202。
本实施例中，所述介质层210的材料为氧化硅。
本实施例中，所述衬底200中具有隔离结构203，所述隔离结构203用于隔离所述第一区域I和第二区域II。
本实施例中，所述隔离结构203的材料为氧化硅。
请参考图5，分别在所述第一开口201和第二开口202底部和侧壁形成功能层211。
所述功能层211用于后续容纳第一功函调节离子和第二功函调节离子，从而对所形成晶体管的阈值电压进行调节。
通过后续对所述功能层进行掺杂，从而实现对所形成NMOS晶体管和PMOS晶体管的阈值电压的调节。具体的，本实施例中，通过对所述功能层211进行掺杂降低所形成NMOS晶体管和PMOS晶体管的阈值电压。在其他实施例中，还可以增加NMOS晶体管或PMOS晶体管的阈值电压。
此外，本实施例中，所述功能层211为所形成晶体管的栅介质层。所述功能层211用做所形成晶体管的栅介质层，能够简化工艺流程。在其他实施例中，所述功函数层可以包括所述第一开口底部和第二开口底部的栅介质层和位于所述栅介质层上的覆盖层。所述覆盖层的材料为氮化钛或氮化钽。或者，所述功能层仅包括覆盖层。
本实施例中，所述功函数层211的材料为高k(k大于3.9)介质材料，例如HfO2、La2O3、HfSiON、HfAlO2、ZrO2、Al2O3或HfSiO4。
本实施例中，形成所述功能层211的工艺包括化学气相沉积工艺。
本实施例中，所述功能层211的厚度为18埃～22埃。
请参考图6，在所述第一开口201底部和侧壁的功能层211表面形成第一掺杂层221，所述第一掺杂层221中具有第一功函调节离子。
所述第一掺杂层221用于对所述功能层211进行掺杂，在所述功能层211中掺入第一功函调节离子，从而调节所述第一区域I功能层211的功函数，进而对所形成NMOS晶体管的阈值电压进行调节。
本实施例中，形成所述第一掺杂层221的步骤包括：在所述第一区域I和第二区域II的功能层211上形成第一初始掺杂层；去除所述第二区域II的第一初始掺杂层，形成第一掺杂层221。
本实施例中，所述第一掺杂层221的材料为氮化钛或氮化钽。
本实施例中，所述第一功函调节离子为镁离子。后续在所述功能层211中掺入镁离子能够增加所述功能层211的功函数，从而减小所形成的NMOS晶体管的栅极与栅介质层费米能级之差，从而降低所形成NMOS晶体管的阈值电压。
如果所述第一掺杂层221中的第一功函调节离子的浓度过高，后续退火处理过程中，容易使所述第一区域I功能层211中的第一功函调节离子的浓度过高，从而使第一区域I功能层211的功函数过大，不利于降低后续形成于第一开口中的栅极与第一区域I功能层211的费米能级之差，不利于降低所形成NMOS晶体管的阈值电压；如果所述第一掺杂层221中的第一功函调节离子的浓度过低，后续退火处理过程中，容易使所述第一区域I功能层211中的第一功函调节离子的浓度过低，从而不利于增加第一区域I功能层211的功函数，也不利于降低后续形成于第一开口201中的栅极与第一区域I功能层211的费米能级之差。具体的，本实施例中，所述第一掺杂层221中的第一功函调节离子的浓度为4E14atoms/cm2～6E14atoms/cm2。
如果所述第一掺杂层221的厚度过大，容易给后续的去除工艺带来困难，如果所述第一掺杂层221的厚度过小，容易使所述第一掺杂层221中第一功函调节离子的量过小，在后续的退火处理过程中，不容易在所述功能层211中掺入第一功函调节离子。具体的，所述第一掺杂层221的厚度为8埃～10埃。
请参考图7，在所述第二开口202底部和侧壁的功能层211上形成第二掺杂层222，所述第二掺杂层222中具有第二功函调节离子。
所述第二掺杂层222用于对所述第二开口202底部和侧壁的功能层211进行掺杂，在所述第二开口202底部和侧壁的功能层211中掺入第二功函调节离子，从而调节所述第二区域II功能层211的功函数，从而减小所形成的PMOS晶体管的栅极与功能层费米能级之差，进而对所形成的PMOS晶体管的阈值电压进行调节。
本实施例中，所述第二掺杂层222还位于所述第一掺杂层221上。在其他实施例中，所述第二掺杂层还可以仅位于所述第二区域。
本实施例中，所述第二掺杂层222的材料为氧化铝。在其他实施例中，所述第二掺杂层的材料还可以为掺有铝离子的氮化钛或氮化钽。
本实施例中，所述第二功函调节离子为铝离子。所述第二掺杂层222用于后续在所述功能层211中掺入铝离子，增加所述功能层211的功函数，从而降低功能层211与后续形成于所述第二开口202中的栅极费米能级之差，进而降低所形成PMOS晶体管的阈值电压。
需要说明的是，本实施例中，所述第二掺杂离层222为氧化铝，氧化铝中具有铝离子，从而不需要对所述第二掺杂层222进行掺杂。在其他实施例中，所述第二掺杂层的材料可以为氮化钛或氮化钽，形成所述第二掺杂层时需要在第二掺杂层中掺入第二功函调节离子。
如果所述第二掺杂层222的厚度过大，容易给后续的去除工艺带来困难，如果所述第二掺杂层222的厚度过小，容易使所述第二掺杂层222中第二功函调节离子的量过小，在后续的退火处理过程中，不容易在所述第二区域II功能层211中掺入第二功函调节离子。具体的，所述第二掺杂层222的厚度为8埃～10埃。
请参考图8，形成所述第一掺杂层221和第二掺杂层222之后，进行退火处理，使所述第一功函调节离子扩散进入所述第一开口201的功能层211中，使所述第二功函调节离子扩散进入所述第二开口202中的功能层211中。
所述退火处理用于使所述第一功函调节离子和第二功函调节离子扩散进入所述功能层211中。
所述退火处理的过程中，所述第一掺杂层221中的第一功函调节离子能够扩散进入所述第一开口201底部和侧壁的功能层211中，从而能够对所述第一开口201中的功能层211的功函数进行调节，进而对所述第一区域I形成的NMOS晶体管的阈值电压进行调节；所述第二掺杂层222中的第二功函调节离子能够扩散进入所述第二开口202底部和侧壁的功能层211中，从而能够对所述第二开口202中的功能层211的功函数进行调节，进而对所述第二区域II形成的晶体管的阈值电压进行调节，从而能够使所述第一区域I和第二区域II形成的晶体管的阈值电压符合不同的设计要求。
需要说明的是，本实施例中，所述第一开口201底部和侧壁的第一掺杂层221上也具有所述第二掺杂层222，因此，在所述退火处理的过程中，所述第二掺杂层222中的第二功函调节离子会进入所述第一开口201底部和侧壁的功能层211中，对所形成NMOS晶体管的阈值电压进行调节。
如果退火温度过低，退火时间过短，不利于所述第一功函调节离子和第二功函调节离子的扩散，从而容易使所述功能层211中第一功函调节离子和第二功函调节离子的浓度过低，不利于增加所述功能层211的功函数；如果退火温度过高，退火时间过长，容易使第一功函调节离子和第二功函调节离子的浓度过高，所述功能层211的功函数过大，也容易增加功能层211与后续形成的栅极的费米能级之差。具体的，本实施例中，所述退火处理的温度为750℃～900℃，退火时间为10分钟～30分钟。
请参考图9，所述退火处理之后，去除所述第一掺杂层221(如图8所示)和第二掺杂层222(如图8所示)。
本实施例中，去除所述第一掺杂层221和第二掺杂层222的工艺包括干法刻蚀或湿法刻蚀工艺。
请参考图10，去除所述第一掺杂层221和第二掺杂层222之后，在所述第一开口201和第二开口202中的功能层211上形成功函数层230。
所述功函数层230用于调节所形成的NMOS晶体管和PMOS晶体管的阈值电压，使所形成的NMOS晶体管和PMOS晶体管的阈值电压符合设计要求。
本实施例中，所述功函数层230包括氮化钛层。在其他实施例中，所述功函数层还可以包括氮化钽层或钛铝层，或者氮化钽层和钛铝层形成的叠层结构。
本实施例中，形成所述功函数层230的工艺包括化学气相沉积工艺。
本实施例中，所述功函数层230的厚度为20埃～40埃。
请参考图11，形成所述功函数层230之后，在所述第一开口201(如图10所示)和第二开口202(如图10所示)中形成栅极240。
本实施例中，所述栅极240的材料为金属，例如钨。
本实施例中，形成所述栅极240的步骤包括：在所述第一开口201和第二开口202中以及所述介质层210上形成金属层；对所述金属层进行平坦化处理，去除所述介质层210上的金属层，形成栅极240。
本实施例中，形成所述金属层的工艺包括：化学气相沉积工艺。
本实施例中，所述平坦化处理的工艺包括化学机械研磨。
本实施例中，去除所述介质层210上的金属层之后，还包括：去除所述介质层210上的功能层211和功函数层230。
请参考图12，对所述第一开口201(如图10所示)和第二开口202(如图10所示)侧壁的功能层211和功函数层230进行刻蚀，暴露出部分栅极240侧壁。
使所述功能层211和功函数层230暴露出部分栅极240侧壁能够增加后续形成的插塞与栅极240的接触面积，从而减小插塞与栅极240之间的接触电阻。
本实施例中，对所述第一开口201和第二开口202侧壁的功能层211和功函数层230进行刻蚀的工艺包括干法刻蚀工艺。
综上，本发明实施例提供的半导体结构的形成方法中，形成所述栅极之前，形成所述第一掺杂层和第二掺杂层，并进行退火处理。在所述退火处理过程中，所述第一掺杂层中的第一功函调节离子能够扩散进入所述第一开口底部和侧壁的功能层中，从而能够对所述第一开口中的功能层的功函数进行调节，从而对所形成晶体管的阈值电压进行调节；所述第二掺杂层中的第二功函调节离子能够扩散进入所述第二开口底部和侧壁的功能层中，从而能够对所述第二开口中的功能层的功函数进行调节，进而对所述第二区域形成的晶体管的阈值电压进行调节，从而能够使所述第一区域和第二区域形成的晶体管的阈值电压分别符合不同设计要求。形成栅极之前，所述第一掺杂层和第二掺杂层被去除，且所述第一开口与第二开口中的功能层的厚度相同，从而使所述第一开口中的栅极和第二开口中的栅极在平行于所述衬底表面和垂直于所述衬底表面方向上的尺寸均相等，从而能够保证形成于第一区域和第二区域的晶体管的性能均一，改善所形成的半导体结构的性能。
进一步，形成栅极之前，所述第一掺杂层和第二掺杂层被去除，且所述第一开口与第二开口中的功能层的厚度相同，能够使所述第一开口中的栅极和第二开口中的栅极在平行于所述衬底表面和垂直于所述衬底表面方向上的尺寸均相等，从而在对所述功函数层和功能层进行刻蚀的过程中，所述第一开口与所述第二开口中的栅极在垂直于衬底表面方向上的刻蚀深度相同，从而能够保证第一区域和第二区域形成的晶体管性能的均一性，并能够较容易地对刻蚀过程进行控制。具体的，当使所述第一开口侧壁的功能层和功函数层低于所述第一开口中的栅极顶部表面时，不容易使所述第二开口中的栅极损伤过大；同时，当使所述第二开口侧壁的功能层和功函数层低于所述第二开口中的栅极顶部表面时，不容易使所述第一开口中的栅极损伤过大。因此，所述形成方法能够改善所形成半导体结构的性能。
继续参考图12，本发明的实施例还提供一种半导体结构，包括：衬底200，所述衬底200包括第一区域I和第二区域II，所述第一区域I和第二区域II衬底200上具有介质层210，所述第一区域I介质层210中具有第一开口，所述第二区域II介质层210中具有第二开口；覆盖所述第一开口和第二开口底部和侧壁的功能层211，所述第一开口底部和侧壁的功能层211中具有第一功函调节离子，所述第二开口底部和侧壁的功能层211中具有第二功函调节离子；位于所述第一开口和第二开口中的功能层211上的功函数层230；位于所述第一开口和第二开口中的功函数层230上的栅极240。
本实施例中，所述功能层的材料为HfO2、La2O3、HfSiON、HfAlO2、ZrO2、Al2O3或HfSiO4。
本实施例中，所述第一区域I用于形成NMOS晶体管，所述第一功函调节离子为镁离子；所述第二区域II用于形成PMOS晶体管，所述第二功函调节离子为铝离子。
综上，本实施例提供的半导体结构中，所述第一掺杂层中具有第一功函调节离子，所述第一功函调节离子能够对所述第一开口中的功能层的功函数进行调节，进而对所述第一区域形成的晶体管的阈值电压进行调节；所述第二掺杂层中具有第二功函调节离子，所述第二功函调节离子能够对所述第二开口中的功能层的功函数进行调节，进而对所述第二区域形成的晶体管的阈值电压进行调节，从而能够使所述第一区域和第二区域形成的晶体管的阈值电压符合不同的设计要求。所述第一开口与第二开口中的功能层的厚度相同，从而使所述第一开口中的栅极和第二开口中的栅极在平行于所述衬底表面和垂直于所述衬底表面方向上的尺寸均相等，因此，所述形成方法能够改善所形成的半导体结构的性能。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (20)

1.一种半导体结构的形成方法，其特征在于，包括：
提供衬底，所述衬底包括第一区域和第二区域，所述第一区域和第二区域衬底上具有介质层，所述第一区域介质层中具有第一开口，所述第二区域介质层中具有第二开口；
分别在所述第一开口和第二开口底部和侧壁形成功能层；
在所述第一开口底部和侧壁的功能层上形成第一掺杂层，所述第一掺杂层中具有第一功函调节离子；
在所述第二开口底部和侧壁的功能层上形成第二掺杂层，所述第二掺杂层中具有第二功函调节离子；
形成所述第一掺杂层和第二掺杂层之后，进行退火处理，使所述第一功函调节离子扩散进入第一开口的功能层中，使第二功函调节离子扩散进入第二开口的功能层中；
所述退火处理之后，去除所述第一掺杂层和第二掺杂层；
去除所述第一掺杂层和第二掺杂层之后，在所述第一开口和第二开口中的功能层上形成功函数层；
形成所述功函数层之后，在所述第一开口和第二开口中形成栅极。
2.如权利要求1所述的半导体结构的形成方法，其特征在于，形成所述第一掺杂层之后，形成所述第二掺杂层。
3.如权利要求2所述的半导体结构的形成方法，其特征在于，所述第二掺杂层还位于所述第一掺杂层上。
4.如权利要求1所述的半导体结构的形成方法，其特征在于，形成所述第二掺杂层之后，形成所述第一掺杂层。
5.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第一区域用于形成NMOS晶体管，所述第一功函调节离子为镁离子。
6.如权利要求5所述的半导体结构的形成方法，其特征在于，所述第一掺杂层的材料为氮化钽或氮化钛。
7.如权利要求6所述的半导体结构的形成方法，其特征在于，所述第一掺杂层的厚度为8埃～10埃；所述第一掺杂层中的第一功函调节离子的浓度为4E14atoms/cm2～6E14atoms/cm2。
8.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第二区域用于形成PMOS晶体管，所述第二功函调节离子为铝离子。
9.如权利要求8所述的半导体结构的形成方法，其特征在于，所述第二掺杂层的材料为氧化铝、氮化钽或氮化钽。
10.如权利要求9所述的半导体结构的形成方法，其特征在于，所述第二掺杂层的厚度为8埃～10埃。
11.如权利要求1所述的半导体结构的形成方法，其特征在于，所述功能层包括分别位于所述第一开口和第二开口底部的栅介质层，以及位于所述栅介质层上的覆盖层；或者所述功能层为位于所述第一开口和第二开口底部的栅介质层。
12.如权利要求1所述的半导体结构的形成方法，其特征在于，所述功能层的材料为HfO2、La2O3、HfSiON、HfAlO2、ZrO2、Al2O3或HfSiO4。
13.如权利要求1所述的半导体结构的形成方法，其特征在于，所述退火处理的温度为750℃～900℃，退火时间为10分钟～30分钟。
14.如权利要求1所述的半导体结构的形成方法，其特征在于，所述功函数层包括氮化钛层。
15.如权利要求14所述的半导体结构的形成方法，其特征在于，所述功函数层的材料还可以包括氮化钽层或钛铝层，或者氮化钽层和钛铝层形成的叠层结构。
16.如权利要求14所述的半导体结构的形成方法，其特征在于，所述功函数层的厚度为20埃～40埃。
17.如权利要求1所述的半导体结构的形成方法，其特征在于，形成所述栅极之后，所述形成方法还包括：对所述功能层和功函数层进行刻蚀，使所述第一开口和第二开口侧壁的功能层和功函数暴露出部分栅极侧壁。
18.一种半导体结构，其特征在于，包括：
衬底，所述衬底包括第一区域和第二区域，所述第一区域和第二区域衬底上具有介质层，所述第一区域介质层中具有第一开口，所述第二区域介质层中具有第二开口；
覆盖所述第一开口和第二开口底部和侧壁的功能层，所述第一开口底部和侧壁的功能层中具有第一功函调节离子，所述第二开口底部和侧壁的功能层中具有第二功函调节离子；
位于所述第一开口和第二开口中的功能层上的功函数层；
位于所述第一开口和第二开口中的功函数层上的栅极。
19.如权利要求18所述的半导体结构，其特征在于，所述功能层的材料为HfO2、La2O3、HfSiON、HfAlO2、ZrO2、Al2O3或HfSiO4。
20.如权利要求18所述的半导体结构，其特征在于，所述第一区域用于形成NMOS晶体管，所述第一功函调节离子为镁离子；所述第二区域用于形成PMOS晶体管，所述第二功函调节离子为铝离子。
CN201710131086.5A 2017-03-07 2017-03-07 半导体结构及其形成方法 Active CN108573924B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201710131086.5A CN108573924B (zh) 2017-03-07 2017-03-07 半导体结构及其形成方法
US15/914,146 US20180261515A1 (en) 2017-03-07 2018-03-07 Semiconductor structures and fabrication methods thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710131086.5A CN108573924B (zh) 2017-03-07 2017-03-07 半导体结构及其形成方法

Publications (2)

Publication Number Publication Date
CN108573924A true CN108573924A (zh) 2018-09-25
CN108573924B CN108573924B (zh) 2020-10-09

Family

ID=63445576

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710131086.5A Active CN108573924B (zh) 2017-03-07 2017-03-07 半导体结构及其形成方法

Country Status (2)

Country Link
US (1) US20180261515A1 (zh)
CN (1) CN108573924B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111785621A (zh) * 2020-07-27 2020-10-16 上海华力集成电路制造有限公司 一种抑制金属栅极高度不对称的工艺方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11114347B2 (en) * 2017-06-30 2021-09-07 Taiwan Semiconductor Manufacturing Co., Ltd. Self-protective layer formed on high-k dielectric layers with different materials
US10510621B2 (en) * 2018-04-13 2019-12-17 Taiwan Semiconductor Manufacturing Co., Ltd. Methods for threshold voltage tuning and structures formed thereby
US20230261061A1 (en) * 2022-02-15 2023-08-17 Nanya Technology Corporation Method for preparing recessed gate structure with protection layer

Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102903741A (zh) * 2011-07-28 2013-01-30 台湾积体电路制造股份有限公司 半导体器件及其制造方法
CN103311247A (zh) * 2012-03-14 2013-09-18 中国科学院微电子研究所 半导体器件及其制造方法
CN103378008A (zh) * 2012-04-27 2013-10-30 中国科学院微电子研究所 双金属栅极cmos器件及其制造方法
CN103515425A (zh) * 2012-06-27 2014-01-15 三星电子株式会社 半导体器件、晶体管和集成电路器件
CN103545190A (zh) * 2012-07-16 2014-01-29 中国科学院微电子研究所 栅极结构的形成方法、半导体器件的形成方法以及半导体器件
CN103545191A (zh) * 2012-07-16 2014-01-29 中国科学院微电子研究所 栅极结构的形成方法、半导体器件的形成方法以及半导体器件
US20140231922A1 (en) * 2013-02-19 2014-08-21 GlobalFoundries, Inc. Semiconductor gate structure for threshold voltage modulation and method of making same
CN104064464A (zh) * 2013-03-21 2014-09-24 中芯国际集成电路制造(上海)有限公司 晶体管及其形成方法
CN104103502A (zh) * 2013-04-02 2014-10-15 中芯国际集成电路制造(上海)有限公司 晶体管的形成方法
CN104766823A (zh) * 2014-01-07 2015-07-08 中国科学院微电子研究所 半导体器件制造方法
CN104934377A (zh) * 2014-03-19 2015-09-23 三星电子株式会社 制造半导体器件的方法
CN106158966A (zh) * 2015-05-15 2016-11-23 台湾积体电路制造股份有限公司 具有不齐平的栅极结构的半导体结构及其形成方法
US20160351675A1 (en) * 2015-05-26 2016-12-01 GlobalFoundries, Inc. Integrated circuits and methods for fabricating integrated circuits having replacement metal gate electrodes
CN106252284A (zh) * 2016-09-18 2016-12-21 上海华力微电子有限公司 金属栅极的制备方法
CN107134455A (zh) * 2016-02-29 2017-09-05 格罗方德半导体公司 具有变化阈值电压的半导体装置及其制造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9583485B2 (en) * 2015-05-15 2017-02-28 Taiwan Semiconductor Manufacturing Company, Ltd. Fin field effect transistor (FinFET) device structure with uneven gate structure and method for forming the same

Patent Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102903741A (zh) * 2011-07-28 2013-01-30 台湾积体电路制造股份有限公司 半导体器件及其制造方法
CN103311247A (zh) * 2012-03-14 2013-09-18 中国科学院微电子研究所 半导体器件及其制造方法
CN103378008A (zh) * 2012-04-27 2013-10-30 中国科学院微电子研究所 双金属栅极cmos器件及其制造方法
CN103515425A (zh) * 2012-06-27 2014-01-15 三星电子株式会社 半导体器件、晶体管和集成电路器件
CN103545190A (zh) * 2012-07-16 2014-01-29 中国科学院微电子研究所 栅极结构的形成方法、半导体器件的形成方法以及半导体器件
CN103545191A (zh) * 2012-07-16 2014-01-29 中国科学院微电子研究所 栅极结构的形成方法、半导体器件的形成方法以及半导体器件
US20140231922A1 (en) * 2013-02-19 2014-08-21 GlobalFoundries, Inc. Semiconductor gate structure for threshold voltage modulation and method of making same
CN104064464A (zh) * 2013-03-21 2014-09-24 中芯国际集成电路制造(上海)有限公司 晶体管及其形成方法
CN104103502A (zh) * 2013-04-02 2014-10-15 中芯国际集成电路制造(上海)有限公司 晶体管的形成方法
CN104766823A (zh) * 2014-01-07 2015-07-08 中国科学院微电子研究所 半导体器件制造方法
CN104934377A (zh) * 2014-03-19 2015-09-23 三星电子株式会社 制造半导体器件的方法
CN106158966A (zh) * 2015-05-15 2016-11-23 台湾积体电路制造股份有限公司 具有不齐平的栅极结构的半导体结构及其形成方法
US20160351675A1 (en) * 2015-05-26 2016-12-01 GlobalFoundries, Inc. Integrated circuits and methods for fabricating integrated circuits having replacement metal gate electrodes
CN107134455A (zh) * 2016-02-29 2017-09-05 格罗方德半导体公司 具有变化阈值电压的半导体装置及其制造方法
CN106252284A (zh) * 2016-09-18 2016-12-21 上海华力微电子有限公司 金属栅极的制备方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111785621A (zh) * 2020-07-27 2020-10-16 上海华力集成电路制造有限公司 一种抑制金属栅极高度不对称的工艺方法

Also Published As

Publication number Publication date
CN108573924B (zh) 2020-10-09
US20180261515A1 (en) 2018-09-13

Similar Documents

Publication Publication Date Title
US10269927B2 (en) Semiconductor structures and fabrication methods thereof
US6921691B1 (en) Transistor with dopant-bearing metal in source and drain
US8785286B2 (en) Techniques for FinFET doping
JP5410666B2 (ja) 半導体装置
CN107591362B (zh) 半导体结构及其形成方法
US20110269287A1 (en) Methods for doping fin field-effect transistors
WO2010137093A1 (ja) 半導体装置及びその製造方法
WO2011044776A1 (zh) 半导体器件的形成方法
KR102293862B1 (ko) 반도체 소자의 제조 방법
JP2008177564A (ja) ディープサブミクロントランジスタ技術用のｈｉｇｈ−ｋ／金属ゲートスタックをパッシベートするためのＦベースのゲートエッチングの使用
CN108573924A (zh) 半导体结构及其形成方法
CN106409677B (zh) 半导体器件及其形成方法
US8722485B1 (en) Integrated circuits having replacement gate structures and methods for fabricating the same
WO2011036841A1 (ja) 半導体装置及びその製造方法
US9548212B2 (en) Semiconductor devices and fabrication method thereof
US8420519B1 (en) Methods for fabricating integrated circuits with controlled P-channel threshold voltage
CN110858565A (zh) 半导体器件及其形成方法
CN106971977B (zh) 半导体装置及其制造方法
JP2011166114A (ja) 半導体装置及びその製造方法
CN106601685B (zh) 一种半导体器件及其制备方法、电子装置
CN104681440A (zh) 一种半导体器件及其制备方法
TW201515113A (zh) 藉由單步驟沉積完成閘極包覆
CN104979290B (zh) Cmos器件结构及其制作方法
CN106601741A (zh) 一种半导体器件及其制备方法、电子装置
CN106783742B (zh) 鳍式场效应晶体管的形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant