CN106252284A - 金属栅极的制备方法 - Google Patents

金属栅极的制备方法 Download PDF

Info

Publication number
CN106252284A
CN106252284A CN201610828336.6A CN201610828336A CN106252284A CN 106252284 A CN106252284 A CN 106252284A CN 201610828336 A CN201610828336 A CN 201610828336A CN 106252284 A CN106252284 A CN 106252284A
Authority
CN
China
Prior art keywords
groove
semiconductor material
work function
layer
material layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610828336.6A
Other languages
English (en)
Inventor
雷通
刘英明
周海锋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Microelectronics Corp
Original Assignee
Shanghai Huali Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Microelectronics Corp filed Critical Shanghai Huali Microelectronics Corp
Priority to CN201610828336.6A priority Critical patent/CN106252284A/zh
Publication of CN106252284A publication Critical patent/CN106252284A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes

Abstract

本发明提供的金属栅极的制备方法，包括：提供半导体衬底，半导体衬底具有第一区域和第二区域，第一区域具有第一伪栅极及第一侧墙，第二区域具有第二伪栅极及第二侧墙，半导体衬底表面覆盖层间介质层；去除第一伪栅极，形成第一沟槽；在第一沟槽的侧壁和底壁形成第一功函数调节层，在第一沟槽中填充第一半导体材料层；去除第二伪栅极，形成第二沟槽；在第二沟槽的侧壁和底壁形成第二功函数调节层，在第二沟槽中填充第二半导体材料层；去除第一半导体材料层及第二半导体材料层，在第一沟槽和第二沟槽中填充金属栅极。本发明的第一半导体材料层和第二半导体材料层填充要求不高，易于去除，能够保证栅极金属的填充效果，提高器件的性能。

Description

金属栅极的制备方法
技术领域
本发明涉及半导体集成电路制造技术领域，尤其涉及一种金属栅极的制备方法。
背景技术
在CMOS晶体管器件和电路制备中，随着CMOS集成电路制造工艺的发展以及关键尺寸的缩小，由于SiO2栅氧化层介质厚度的减小使得栅极漏电流增加，同时为了避免多晶硅栅极的耗尽效应，HKMG(high k metal gate)工艺成为主流，尤其是28nm以下工艺结点。
现在通常采用的HKMG工艺都是gate last，然而high k又可以分为high k last和high k first。并且，由于NMOS和PMOS的阈值电压不同，NMOS和PMOS需要使用不同的功函数调节层。金属栅极(metal gate)的形成过程可以分为一次成型和两次成型：一次成型是指NMOS和PMOS区域的伪栅极同时去除，并且最终通过一次金属沉积和研磨形成功函数调节层和金属栅极，只是中间过程中的部分功函数调节层需要选择性刻蚀；两次成型是指先去除PMOS区域的伪栅极，然后完成PMOS区域的功函数调节层的沉积，并形成PMOS区域的金属栅极，再去除NMOS区域的伪栅极，并完成NMOS区域的功函数调节层的沉积，再形成NMOS区域的金属栅极。其中，两次成型虽然工艺过程更冗长，但是对功函数调节层的选择性刻蚀难度降低。
金属栅极填充时，填充沟槽的深宽比越大，填充的难度就越大。例如，通常在28nm的HKMG节点，金属栅极最终的厚度是左右，但是在伪栅极沉积时，伪栅极沉积的初始高度在左右，这是因为在随后的两次金属栅极研磨过程中，为了保证研磨完全，会对伪栅极进行过刻蚀，从而需要预留过刻蚀的部分厚度，也就是说金属栅极沟槽的深宽比更大。然而，过大的深宽比使得金属栅极的填充难度较大，导致填充出现孔洞，很容易造成晶圆测试的漂移以及可靠性问题。
发明内容
本发明的目的在于提供金属栅极的制备方法，解决现有技术中金属栅极在填充过程中由于沟槽的深宽比过大出现孔洞，从而影响器件性能的技术问题。
为解决上述技术问题，本发明提供一种金属栅极的制备方法，包括：
提供半导体衬底，所述半导体衬底具有相互隔离的第一区域和第二区域，所述第一区域具有位于所述半导体衬底表面的第一伪栅极以及围绕所述第一伪栅极的第一侧墙，所述第二区域具有位于所述半导体衬底表面的第二伪栅极以及围绕所述第二伪栅极的第二侧墙，所述半导体衬底表面覆盖层间介质层，且所述第一伪栅极和所述第二伪栅极暴露在所述层间介质层外；
去除所述第一伪栅极，形成第一沟槽；
在所述第一沟槽的侧壁和底壁形成第一功函数调节层，并在所述第一沟槽中填充第一半导体材料层；
去除所述第二伪栅极，形成第二沟槽；
在所述第二沟槽的侧壁和底壁形成第二功函数调节层，并在所述第二沟槽中填充第二半导体材料层；
去除所述第一半导体材料层及所述第二半导体材料层，在所述第一沟槽和所述第二沟槽中填充金属栅极。
可选的，所述第一区域用于形成P型FET，所述第二区域用于形成N型FET，所述第一区域和所述第二区域之间通过浅沟槽隔离结构隔离。
可选的，形成所述第一沟槽的具体步骤包括：
依次在所述层间介质层上形成第一硬掩膜层及第一覆盖层；
刻蚀所述第一伪栅极上方的第一覆盖层和第一硬掩膜层，暴露出所述第一伪栅极；
去除所述第一伪栅极，形成所述第一沟槽。
可选的，形成所述第一功函数调节层及所述第一半导体材料层的具体步骤包括：
形成第一功函数调节层，所述第一功函数调节层覆盖所述第一沟槽的底壁和侧壁以及所述第一覆盖层；
形成第一半导体材料层，所述第一半导体材料层填充所述第一沟槽，并覆盖所述第一功函数调节层；
化学机械研磨去除所述第一沟槽外的所述第一半导体材料层及所述第一功函数调节层；
去除所述第一硬掩膜层及所述第一覆盖层。
可选的，所述第一半导体材料层的材料为多晶硅或非晶硅。
可选的，形成所述第二沟槽的具体步骤包括：
依次在所述层间介质层上形成第二硬掩膜层及第二覆盖层；
刻蚀所述第二伪栅极上方的第二硬掩膜层及第二覆盖层，暴露出所述第二伪栅极；
去除所述第二伪栅极，形成所述第二沟槽。
可选的，形成所述第二功函数调节层及所述第二半导体材料层的具体步骤包括：
形成第二功函数调节层，所述第二功函数调节层覆盖所述第二沟槽的底壁和侧壁以及所述第二覆盖层；
形成第二半导体材料层，所述第二半导体材料层填充所述第二沟槽，并覆盖所述第二功函数调节层；
化学机械研磨去除所述第二沟槽外的所述第二半导体材料层及所述第二功函数调节层；
去除所述第二硬掩膜层及所述第二覆盖层。
可选的，所述第二半导体材料层的材料为多晶硅或非晶硅。
可选的，所述金属栅极的材料为铝、钨、铜中的一种。
可选的，所述第一功函数调节层的材料为Co、Ni、Cu、Pt、Ta、Ni、Hf、Al中的至少一种或其化合物。
可选的，所述第二功函数调节层的材料为Co、Ni、Cu、Pt、Ta、Ni、Hf、Al中的至少一种或其化合物。
与现有技术相比，本发明提供的金属栅极的制备方法中，先去除第一伪栅极，在第一区域中形成第一功函数调节层和第一半导体材料层，之后，去除第二伪栅极，在第二区域中形成第二功函数调节层和第二半导体材料层。接着，去除第一半导体材料层和第二半导体材料层，并在第一区域和第二区域形成金属栅极。本发明中，第一半导体材料层和第二半导体材料层沉积过程不会对第一功函数调节层和第二功函数调节层产生影响，填充要求不高，并且易于去除，再进行栅极金属的填充，能够保证栅极金属的填充效果，从而改善工艺条件，提高器件的性能。
附图说明
图1为本发明一实施例中金属栅极制备方法的流程图；
图2为本发明一实施例中形成第一硬掩膜层和第一覆盖层的结构示意图；
图3为本发明一实施例中去除第一伪栅极的结构示意图；
图4为本发明一实施例中形成第一功函数调节层及第一半导体材料层的结构示意图；
图5为本发明一实施例中去除第一硬掩膜层和第一覆盖层的结构示意图；
图6为本发明一实施例中形成第二硬掩膜层和第二覆盖层的结构示意图；
图7为本发明一实施例中去除第二伪栅极的结构示意图；
图8为本发明一实施例中形成第二功函数调节层及第二半导体材料层的结构示意图；
图9为本发明一实施例中去除第二硬掩膜层和第二覆盖层的结构示意图；
图10为本发明一实施例中形成金属栅极的结构示意图。
具体实施方式
下面将结合示意图对本发明的栅极的制备方法进行更详细的描述，其中表示了本发明的优选实施例，应该理解本领域技术人员可以修改在此描述的本发明，而仍然实现本发明的有利效果。因此，下列描述应当被理解为对于本领域技术人员的广泛知道，而并不作为对本发明的限制。
为了清楚，不描述实际实施例的全部特征。在下列描述中，不详细描述公知的功能和结构，因为它们会使本发明由于不必要的细节而混乱。应当认为在任何实际实施例的开发中，必须做出大量实施细节以实现开发者的特定目标，例如按照有关系统或有关商业的限制，由一个实施例改变为另一个实施例。另外，应当认为这种开发工作可能是复杂和耗费时间的，但是对于本领域技术人员来说仅仅是常规工作。
在下列段落中参照附图以举例方式更具体地描述本发明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
本发明的核心思想在于，提供的金属栅极的制备方法中，先去除第一伪栅极，在第一区域中形成第一功函数调节层和第一半导体材料层，之后，去除第二伪栅极，在第二区域中形成第二功函数调节层和第二半导体材料层。接着，去除第一半导体材料层和第二半导体材料层，并在第一区域和第二区域形成金属栅极。本发明中，第一半导体材料层和第二半导体材料层沉积过程不会对第一功函数调节层和第二功函数调节层产生影响，填充要求不高，并且易于去除，再进行栅极金属的填充，能够保证栅极金属的填充效果，从而改善工艺条件，提高器件的性能。
下文结合附图对本发明的金属栅极的制备方法进行详细说明，图1为栅极制备方法的流程图，图2～图10为各步骤对应的结构示意图，栅极的制备方法包括如下步骤：
首先，参考图2所示，执行步骤S1，提供半导体衬底100，，所述半导体衬底100可以为硅衬底、锗硅衬底、碳硅衬底、SOI衬底等本领域技术人员所公知的衬底结构。所述半导体衬底100具有相互隔离的第一区域110和第二区域120，所述第一区域110具有位于所述半导体衬底100表面的第一伪栅极111以及围绕所述第一伪栅极111的第一侧墙112，所述第二区域120具有位于所述半导体衬底100表面的第二伪栅极121以及围绕所述第二伪栅极121的第二侧墙122，本实施例中，所述第一区域110用于形成P型FET，所述第二区域120用于形成N型FET，所述第一区域110和所述第二区域120之间通过浅沟槽隔离结构130隔离。所述半导体衬底100表面覆盖层间介质层140，且所述第一伪栅极111和所述第二伪栅121极暴露在所述层间介质层140外。
执行步骤S2，去除所述第一区域110中的第一伪栅极111，形成第一沟槽113。形成所述第一沟槽113的具体步骤包括：
首先，参考图2所述，在所述层间介质层140上形成第一硬掩膜层150及第一覆盖层160，第一硬掩膜层150的材料为TiN，第一覆盖层160的材料为氧化硅。
接着，在第一覆盖层160上形成图案化的光阻(图中未示出)，以图案化的光阻为掩膜刻蚀所述第一伪栅极111上方的第一覆盖层160和第一硬掩膜层150，从而暴露出所述第一伪栅极111。
之后，参考图3所示，去除所述第一伪栅极111，形成所述第一沟槽113。
接着，执行步骤S3，在所述第一沟槽113的侧壁和底壁形成第一功函数调节层114，并在所述第一沟槽113中填充第一半导体材料层115。本实施例中，形成所述第一功函数调节层及所述第一半导体材料层的具体步骤包括：
首先，参考图4所示，形成第一功函数调节层114，所述第一功函数调节层114覆盖所述第一沟槽113的底壁和侧壁以及所述第一覆盖层160。本实施例中，所述第一功函数调节层114用于调节第一区域110中的PFET的阈值电压，所述第一功函数调节层114的材料为Co、Ni、Cu、Pt、Ta、Ni、Hf、Al中的至少一种或其化合物。
接着，形成第一半导体材料层115，所述第一半导体材料层115填充所述第一沟槽113，并覆盖所述第一功函数调节层114。本实施例中，所述第一半导体材料层115的材料为多晶硅或非晶硅。
再次，化学机械研磨去除所述第一沟槽113外的所述第一半导体材料114层及所述第一功函数调节层115。需要说明的是，采用化学气相沉积工艺形成第一半导体材料层115，第一半导体材料层115的沉积过程不会对第一功函数调节层114产生影响，并且，第一半导体材料层115的填充要求不高，易于去除，从而不需要对层间介质层进行过刻蚀，则不需要预留过刻蚀部分的层间介质层的厚度，避免第一沟槽的深宽比过大，在后续进行栅极金属的填充，能够保证栅极金属的填充效果，从而改善工艺条件，提高器件的性能。
之后，参考图5所示，去除所述第一硬掩膜层150及所述第一覆盖层160。
执行步骤S4，去除所述第二区域120中的第二伪栅极121，形成第二沟槽。本实施例中，形成所述第二沟槽的具体步骤包括：
首先，参考图6所示，在所述层间介质层140上形成第二硬掩膜层170及第二覆盖层180，第二硬掩膜层170的材料为TiN，第二覆盖层180的材料为氧化硅
接着，在第二覆盖层180上形成另一图案化的光阻(图中未示出)，以另一图案化的光阻为掩膜刻蚀所述第二伪栅极121上方的第二硬掩膜层170及第二覆盖层180，暴露出所述第二伪栅极121；
之后，参考图7所示，去除所述第二伪栅极121，形成所述第二沟槽123。
执行步骤S5，在所述第二沟槽的侧壁和底壁形成第二功函数调节层，并在所述第二沟槽中填充第二半导体材料层。本实施例中，形成所述第二功函数调节层及所述第二半导体材料层的具体步骤包括：
首先，参考图8所示，形成第二功函数调节层124，所述第二功函数调节层124覆盖所述第二沟槽123的底壁和侧壁以及所述第二覆盖层180。本实施例中，所述第二功函数调节层用于调节第二区域120中的NFET的阈值电压，所述第二功函数调节层124的材料为Co、Ni、Cu、Pt、Ta、Ni、Hf、Al中的至少一种或其化合物。
接着，形成第二半导体材料层125，所述第二半导体材料层125填充所述第二沟槽123，并覆盖所述第二功函数调节层124。所述第二半导体材料层125的材料为多晶硅或非晶硅。需要说明的是，采用化学气相沉积工艺形成第二半导体材料层125，第二半导体材料层125的沉积过程不会对第二功函数调节层124产生影响，并且，第二半导体材料层125的填充要求不高，易于去除，从而不需要对层间介质层进行过刻蚀，则不需要预留过刻蚀部分的层间介质层的厚度，避免第一沟槽的深宽比过大，在后续进行栅极金属的填充，能够保证栅极金属的填充效果，从而改善工艺条件，提高器件的性能。
再次，参考图9所示，化学机械研磨去除所述第二沟槽123外的所述第二半导体材料层125及所述第二功函数调节层124。
之后，继续参考图9所示，去除所述第二硬掩膜层170及所述第二覆盖层180。
最终，执行步骤S6，去除所述第一半导体材料层114及所述第二半导体材料层124，本实施例中，采用TMAH溶液去除所述第一半导体材料层和第二半导体材料层。在所述第一沟槽和所述第二沟槽中填充金属栅极，其中，所述金属栅极的材料为铝、钨、铜中的一种。本发明中，所述第一半导体材料层114及所述第二半导体材料层124易于去除，从而不需要使得层间介质层预留过刻蚀的部分，使得第一沟槽和第二沟槽的深宽比不会过大，金属栅极的填充效果较好。
综上所述，本发明提供的金属栅极的制备方法中，先去除第一伪栅极，在第一区域中形成第一功函数调节层和第一半导体材料层，之后，去除第二伪栅极，在第二区域中形成第二功函数调节层和第二半导体材料层。接着，去除第一半导体材料层和第二半导体材料层，并分别在第一区域和第二区域形成金属栅极。本发明中，第一半导体材料层和第二半导体材料层沉积过程不会对第一功函数调节层和第二功函数调节层产生影响，填充要求不高，并且易于去除，再进行栅极金属的填充，能够保证栅极金属的填充效果，从而改善工艺条件，提高器件的性能。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (11)

1.一种金属栅极的制备方法，其特征在于，包括：
提供半导体衬底，所述半导体衬底具有相互隔离的第一区域和第二区域，所述第一区域具有位于所述半导体衬底表面的第一伪栅极以及围绕所述第一伪栅极的第一侧墙，所述第二区域具有位于所述半导体衬底表面的第二伪栅极以及围绕所述第二伪栅极的第二侧墙，所述半导体衬底表面覆盖层间介质层，且所述第一伪栅极和所述第二伪栅极暴露在所述层间介质层外；
去除所述第一伪栅极，形成第一沟槽；
在所述第一沟槽的侧壁和底壁形成第一功函数调节层，并在所述第一沟槽中填充第一半导体材料层；
去除所述第二伪栅极，形成第二沟槽；
在所述第二沟槽的侧壁和底壁形成第二功函数调节层，并在所述第二沟槽中填充第二半导体材料层；
去除所述第一半导体材料层及所述第二半导体材料层，在所述第一沟槽和所述第二沟槽中填充金属栅极。
2.如权利要求1所述的金属栅极的制备方法，其特征在于，所述第一区域用于形成P型FET，所述第二区域用于形成N型FET，所述第一区域和所述第二区域之间通过浅沟槽隔离结构隔离。
3.如权利要求1所述的金属栅极的制备方法，其特征在于，形成所述第一沟槽的具体步骤包括：
依次在所述层间介质层上形成第一硬掩膜层及第一覆盖层；
刻蚀所述第一伪栅极上方的第一覆盖层和第一硬掩膜层，暴露出所述第一伪栅极；
去除所述第一伪栅极，形成所述第一沟槽。
4.如权利要求3所述的金属栅极的制备方法，其特征在于，形成所述第一功函数调节层及所述第一半导体材料层的具体步骤包括：
形成第一功函数调节层，所述第一功函数调节层覆盖所述第一沟槽的底壁和侧壁以及所述第一覆盖层；
形成第一半导体材料层，所述第一半导体材料层填充所述第一沟槽，并覆盖所述第一功函数调节层；
化学机械研磨去除所述第一沟槽外的所述第一半导体材料层及所述第一功函数调节层；
去除所述第一硬掩膜层及所述第一覆盖层。
5.如权利要求4所述的金属栅极的制备方法，其特征在于，所述第一半导体材料层的材料为多晶硅或非晶硅。
6.如权利要求1所述的金属栅极的制备方法，其特征在于，形成所述第二沟槽的具体步骤包括：
依次在所述层间介质层上形成第二硬掩膜层及第二覆盖层；
刻蚀所述第二伪栅极上方的第二硬掩膜层及第二覆盖层，暴露出所述第二伪栅极；
去除所述第二伪栅极，形成所述第二沟槽。
7.如权利要求6所述的金属栅极的制备方法，其特征在于，形成所述第二功函数调节层及所述第二半导体材料层的具体步骤包括：
形成第二功函数调节层，所述第二功函数调节层覆盖所述第二沟槽的底壁和侧壁以及所述第二覆盖层；
形成第二半导体材料层，所述第二半导体材料层填充所述第二沟槽，并覆盖所述第二功函数调节层；
化学机械研磨去除所述第二沟槽外的所述第二半导体材料层及所述第二功函数调节层；
去除所述第二硬掩膜层及所述第二覆盖层。
8.如权利要求7所述的金属栅极的制备方法，其特征在于，所述第二半导体材料层的材料为多晶硅或非晶硅。
9.如权利要求1所述的金属栅极的制备方法，其特征在于，所述金属栅极的材料为铝、钨、铜中的一种。
10.如权利要求1所述的金属栅极的制备方法，其特征在于，所述第一功函数调节层的材料为Co、Ni、Cu、Pt、Ta、Ni、Hf、Al中的至少一种或其化合物。
11.如权利要求1所述的金属栅极的制备方法，其特征在于，所述第二功函数调节层的材料为Co、Ni、Cu、Pt、Ta、Ni、Hf、Al中的至少一种或其化合物。
CN201610828336.6A 2016-09-18 2016-09-18 金属栅极的制备方法 Pending CN106252284A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610828336.6A CN106252284A (zh) 2016-09-18 2016-09-18 金属栅极的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610828336.6A CN106252284A (zh) 2016-09-18 2016-09-18 金属栅极的制备方法

Publications (1)

Publication Number Publication Date
CN106252284A true CN106252284A (zh) 2016-12-21

Family

ID=57599215

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610828336.6A Pending CN106252284A (zh) 2016-09-18 2016-09-18 金属栅极的制备方法

Country Status (1)

Country Link
CN (1) CN106252284A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107833861A (zh) * 2017-09-26 2018-03-23 上海华力微电子有限公司 金属栅极的制备方法
CN108573924A (zh) * 2017-03-07 2018-09-25 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101752317A (zh) * 2008-11-14 2010-06-23 台湾积体电路制造股份有限公司 制造半导体装置的方法
CN102683282A (zh) * 2011-03-10 2012-09-19 联华电子股份有限公司 具有金属栅极的半导体元件的制作方法
CN103165429A (zh) * 2011-12-15 2013-06-19 中芯国际集成电路制造(上海)有限公司 金属栅极形成方法
CN103165535A (zh) * 2011-12-15 2013-06-19 中芯国际集成电路制造(上海)有限公司 互补型金属氧化物半导体管金属栅电极的制作方法
CN105336594A (zh) * 2014-07-28 2016-02-17 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101752317A (zh) * 2008-11-14 2010-06-23 台湾积体电路制造股份有限公司 制造半导体装置的方法
CN102683282A (zh) * 2011-03-10 2012-09-19 联华电子股份有限公司 具有金属栅极的半导体元件的制作方法
CN103165429A (zh) * 2011-12-15 2013-06-19 中芯国际集成电路制造(上海)有限公司 金属栅极形成方法
CN103165535A (zh) * 2011-12-15 2013-06-19 中芯国际集成电路制造(上海)有限公司 互补型金属氧化物半导体管金属栅电极的制作方法
CN105336594A (zh) * 2014-07-28 2016-02-17 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108573924A (zh) * 2017-03-07 2018-09-25 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN108573924B (zh) * 2017-03-07 2020-10-09 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN107833861A (zh) * 2017-09-26 2018-03-23 上海华力微电子有限公司 金属栅极的制备方法

Similar Documents

Publication Publication Date Title
US10276659B2 (en) Air gap adjacent a bottom source/drain region of vertical transistor device
US20230335432A1 (en) Semiconductor Structure With Air Gap And Method Sealing The Air Gap
US10424657B2 (en) Tri-gate FinFET device
US8603893B1 (en) Methods for fabricating FinFET integrated circuits on bulk semiconductor substrates
TWI514549B (zh) 半導體元件與其形成方法
US9034723B1 (en) Method of making a FinFET device
US20180337113A1 (en) Semiconductor Device with Multi Level Interconnects and Method of Forming the Same
US9257282B2 (en) Method of semiconductor integrated circuit fabrication
US8476137B1 (en) Methods of FinFET height control
US20130299922A1 (en) Integrated circuit and method for fabricating the same having a replacement gate structure
CN107845578A (zh) 形成垂直晶体管装置的方法
US9269628B1 (en) Methods of removing portions of at least one fin structure so as to form isolation regions when forming FinFET semiconductor devices
CN104752507A (zh) 半导体器件及其制造方法
DE102016205180B4 (de) Verfahren zum Herstellen von Transistoren mit mehreren Schwellspannungen
US9773680B1 (en) Advanced method for scaled SRAM with flexible active pitch
US10361315B1 (en) Method and apparatus of fabricating source and drain epitaxy for vertical field effect transistor
CN108493159A (zh) 栅极的制造方法
CN106206441A (zh) 金属栅极的制备方法
US9536836B2 (en) MIS (Metal-Insulator-Semiconductor) contact structures for semiconductor devices
US9666690B2 (en) Integrated circuit and method for fabricating the same having a replacement gate structure
CN106252284A (zh) 金属栅极的制备方法
US9455335B2 (en) Techniques for ion implantation of non-planar field effect transistors
EP3624178A1 (en) Gate, contact and fin cut method
TW201931523A (zh) 形成閘極至源極／汲極接觸結構之方法
US8716094B1 (en) FinFET formation using double patterning memorization

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20161221

RJ01 Rejection of invention patent application after publication