CN103545191A - 栅极结构的形成方法、半导体器件的形成方法以及半导体器件 - Google Patents

栅极结构的形成方法、半导体器件的形成方法以及半导体器件 Download PDF

Info

Publication number
CN103545191A
CN103545191A CN201210246582.2A CN201210246582A CN103545191A CN 103545191 A CN103545191 A CN 103545191A CN 201210246582 A CN201210246582 A CN 201210246582A CN 103545191 A CN103545191 A CN 103545191A
Authority
CN
China
Prior art keywords
layer
work function
oxygen uptake
gate
district
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201210246582.2A
Other languages
English (en)
Other versions
CN103545191B (zh
Inventor
杨红
马雪丽
王文武
韩锴
王晓磊
殷华湘
闫江
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Microelectronics of CAS
Original Assignee
Institute of Microelectronics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS filed Critical Institute of Microelectronics of CAS
Priority to CN201210246582.2A priority Critical patent/CN103545191B/zh
Priority to US13/699,732 priority patent/US20140015062A1/en
Priority to PCT/CN2012/079092 priority patent/WO2014012265A1/zh
Publication of CN103545191A publication Critical patent/CN103545191A/zh
Application granted granted Critical
Publication of CN103545191B publication Critical patent/CN103545191B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/823842—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different gate conductor materials or different gate conductor implants, e.g. dual gate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823857—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本公开涉及栅极结构的形成方法、半导体器件的形成方法以及半导体器件。本公开的实施例提供一种栅极结构的形成方法，包括：提供衬底，所述衬底包括nMOSFET区和pMOSFET区，所述nMOSFET区和所述pMOSFET区分别具有栅沟槽，所述栅沟槽的底部分别有栅介质层；在所述衬底的表面上形成栅介质保护层；在所述栅介质保护层上形成吸氧元素层；在所述吸氧元素层上形成刻蚀阻挡层；在所述刻蚀阻挡层上形成功函数调整层；进行金属层淀积和退火处理，以在所述栅沟槽内填充金属层；以及去除所述栅沟槽之外的金属层。本公开实施例提供的栅极结构形成方法能够有效降低等效栅氧化层厚度。

Description

栅极结构的形成方法、半导体器件的形成方法以及半导体器件
技术领域
本公开涉及半导体技术领域，更具体地，涉及栅极结构的形成方法、半导体器件的形成方法以及半导体器件。
背景技术
随着半导体技术的迅速发展，极大规模集成电路的互补金属氧化物半导体(CMOS)器件的特征尺寸正在遵循摩尔定律的预测不断缩小，传统的多晶硅栅和二氧化硅栅介质正面临着许多技术挑战。例如，在45纳米技术节点及以后，二氧化硅栅介质层的厚度约为几个原子层的厚度，将引起栅泄漏电流和功耗的急剧上升。此外，多晶硅栅电极引起多晶硅耗尽效应，还有过高的栅电阻等问题。为此，高介电常数栅介质(高k)和金属栅电极等材料的引入，可以有效地解决CMOS器件的这些问题，并且高k栅介质和金属栅电极结构已经被美国英特尔公司成功应用到了32纳米技术中。
然而，高k栅介质/金属栅结构的引入也带来了一些新的问题，例如，在高k栅介质的生长过程中，在高k栅介质与半导体衬底表面之间存在一层不可避免的二氧化硅界面层。通常，高k栅介质/金属栅工艺的界面层厚度约为0.5至0.7纳米。但CMOS器件进入32纳米及以下技术节点后，高k栅介质的等效栅氧化层厚度不超过0.7纳米，甚至要求更高，并且，后续工艺的高温退火过程将增加界面层的厚度。因此，通过工艺条件和/或材料的优化来实现高k栅介质层的等效氧化层厚度降低，成为了业界的研究难点与重点。
发明内容
针对上述问题，本发明提供一种新的CMOS制造方法，能够有效降低等效栅氧化层厚度。
根据本公开的实施例，提供一种栅极结构的形成方法，包括：
提供衬底，所述衬底包括nMOSFET区和pMOSFET区，所述nMOSFET区和所述pMOSFET区分别具有栅沟槽，所述栅沟槽的底部分别有栅介质层；
在所述衬底的表面上形成栅介质保护层；
在所述栅介质保护层上形成吸氧元素层；
在所述吸氧元素层上形成刻蚀阻挡层；
在所述刻蚀阻挡层上形成功函数调整层；
进行金属层淀积和退火处理，以在所述栅沟槽内填充金属层；以及去除所述栅沟槽之外的金属层。
根据本公开的实施例，提供一种栅极结构的形成方法，包括：
提供衬底，所述衬底包括nMOSFET区和pMOSFET区，所述nMOSFET区和所述pMOSFET区分别具有栅沟槽，所述栅沟槽的底部分别有栅介质层；
在所述衬底的表面上形成栅介质保护层；
在所述栅介质保护层上形成刻蚀阻挡层；
在所述刻蚀阻挡层上形成吸氧元素层；
在所述吸氧元素层上形成功函数调整层；
进行金属层淀积和退火处理，以在所述栅沟槽内填充金属层；以及去除所述栅沟槽之外的金属层。
根据本公开的实施例，提供一种半导体器件的形成方法，包括：
提供衬底，所述衬底包括nMOSFET区和pMOSFET区，所述nMOSFET区和所述pMOSFET区分别具有栅沟槽，所述栅沟槽的底部分别有栅介质层；以及
在所述衬底的表面上采用上述方法形成栅极结构。
根据本公开的实施例，提供一种半导体器件，包括：
衬底，所述衬底包括nMOSFET区和pMOSFET区；
形成于所述nMOSFET区之上的第二栅极结构，所述第二栅极结构包括：栅介质保护层；所述栅介质保护层之上的吸氧元素层；所述吸氧元素层之上的刻蚀阻挡层；所述刻蚀阻挡层之上的第二功函数调整层；以及所述第二功函数调整层之上的金属层；以及
形成于所述pMOSFET区之上的第一栅极结构，所述第一栅极结构包括：栅介质保护层；所述栅介质保护层之上的吸氧元素层；所述吸氧元素层之上的刻蚀阻挡层；所述刻蚀阻挡层之上的第一功函数调整层；所述第一功函数调整层之上的第二功函数调整层；以及所述第二功函数调整层之上的金属层。
根据本公开的实施例，提供一种半导体器件，包括：
衬底，所述衬底包括nMOSFET区和pMOSFET区；
形成于所述nMOSFET区之上的第二栅极结构，所述第二栅极结构包括：栅介质保护层；所述栅介质保护层之上的刻蚀阻挡层；所述刻蚀阻挡层之上的吸氧元素层；所述吸氧元素层之上的第二功函数调整层；以及所述第二功函数调整层之上的金属层；以及
形成于所述pMOSFET区之上的第一栅极结构，所述第一栅极结构包括：栅介质保护层；所述栅介质保护层之上的刻蚀阻挡层；所述刻蚀阻挡层之上的吸氧元素层；所述吸氧元素层之上的第一功函数调整层；所述的第一功函数调整层之上的第二功函数调整层；以及所述第二功函数调整层之上的金属层。
本公开实施例提供的栅极结构形成方法，通过在栅介质层的上方引入吸氧元素层，从而在后续的高温退火过程中隔绝外界氧气进入栅介质层下面的界面层并吸除界面层中的氧，能够有效地降低等效栅氧化层厚度。吸氧元素层上方的功函数调整层能够减弱吸氧元素层对金属栅的等效功函数的影响，从而降低等效功函数调节的难度。而且，栅介质层与吸氧元素层之间的栅介质保护层，能够在阻挡金属栅的金属扩散的同时避免吸氧元素进入栅介质层，从而避免造成过大的栅泄漏电流以及较差的可靠性特性。
此外，本公开实施例提供的栅极结构形成方法与主流后栅工艺兼容，具有良好的工艺稳定性和可重复性，可以应用于大规模生产。
附图说明
通过结合附图对本公开实施例的描述，本发明的以上的和其它目的、特点和优点将变得清楚。在各附图中，相同或类似的附图标记表示相同或者类似的结构或步骤。
图1-8是根据本公开的实施例一的栅极结构形成方法中各中间结构的示意图；
图9-16是根据本公开的实施例二的栅极结构形成方法中各中间结构的示意图。
具体实施方式
研究发现，“吸氧工艺”是降低高k栅介质的等效氧化层厚度的有效方法之一。其主要原理是一些金属或其它不饱和氧化介质材料的吉布斯自由能远大于半导体衬底，即这些金属的氧化物或者不饱和氧化介质的饱和氧化物比半导体衬底的氧化物更加稳定和更容易形成。因此，可以在栅介质结构中增加一些金属薄膜或者其他不饱和氧化介质薄膜，通过高温退火工艺，实现对高k栅介质和半导体衬底之间的界面层的氧元素吸除，使得界面层厚度减小甚至消失，从而实现栅介质层的等效栅氧化层厚度降低。
然而，引入吸氧工艺之后，吸氧元素有可能进入高k栅介质层从而引起过大的栅泄漏电流，并且增加金属栅的等效功函数调节的难度，此外还有界面层减薄引入的可靠性变差的问题等。
本公开实施例提供的栅极结构形成方法，在栅介质层的上方形成吸氧元素层，从而在后续的高温退火过程中隔绝外界氧气进入栅介质层下面的界面层并吸除界面层中的氧，能够有效地降低等效栅氧化层厚度。在吸氧元素层的上方形成功函数调整层，能够减弱吸氧元素层对金属栅的等效功函数的影响，从而降低等效功函数调节的难度。而且，栅介质层与吸氧元素层之间的栅介质保护层，能够在阻挡金属栅的金属扩散的同时避免吸氧元素进入栅介质层，从而避免造成过大的栅泄漏电流以及较差的可靠性特性。
下面结合附图描述本发明的具体实施方式。
在下面的描述中阐述了很多细节以便于充分理解本发明，但本发明还可以采用不同于在此描述的其它方式来实施，本领域技术人员可以在不脱离本发明范围的情况下做推广，因此本发明不受下面公开的实施例的限制。
其次，在描述本公开的实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且示意图只是示例，其不应限制本发明的范围。
应当注意，以下涉及第一特征在第二特征之“上”或“上方”的结构或步骤可以包括第一特征和第二特征直接接触的情况，也可以包括有其他特征存在于第一特征与第二特征之间的情况。即，第一特征和第二特征可能不是直接接触。
本公开的实施例提供一种半导体器件，包括：
衬底，所述衬底包括nMOSFET区和pMOSFET区；
形成于所述nMOSFET区之上的第二栅极结构，所述第二栅极结构包括：栅介质保护层；所述栅介质保护层之上的吸氧元素层；所述吸氧元素层之上的刻蚀阻挡层；所述刻蚀阻挡层之上的第二功函数调整层；以及所述第二功函数调整层之上的金属层；以及
形成于所述pMOSFET区之上的第一栅极结构，所述第一栅极结构包括：栅介质保护层；所述栅介质保护层之上的吸氧元素层；所述吸氧元素层之上的刻蚀阻挡层；所述刻蚀阻挡层之上的第一功函数调整层；所述第一功函数调整层之上的第二功函数调整层；以及所述第二功函数调整层之上的金属层。
本公开的另一实施例提供一种半导体器件，包括：
衬底，所述衬底包括nMOSFET区和pMOSFET区；
形成于所述nMOSFET区之上的第二栅极结构，所述第二栅极结构包括：栅介质保护层；所述栅介质保护层之上的吸氧元素层；所述吸氧元素层之上的刻蚀阻挡层；所述刻蚀阻挡层之上的第二功函数调整层；所述第二功函数调整层之上的第一功函数调整层；以及所述第一功函数调整层之上的金属层；以及
形成于所述pMOSFET区之上的第一栅极结构，所述第一栅极结构包括：栅介质保护层；所述栅介质保护层之上的吸氧元素层；所述吸氧元素层之上的刻蚀阻挡层；所述刻蚀阻挡层之上的第一功函数调整层；以及所述第一功函数调整层之上的金属层。
本公开的另一实施例提供一种半导体器件，包括：
衬底，所述衬底包括nMOSFET区和pMOSFET区；
形成于所述nMOSFET区之上的第二栅极结构，所述第二栅极结构包括：栅介质保护层；所述栅介质保护层之上的刻蚀阻挡层；所述刻蚀阻挡层之上的吸氧元素层；所述吸氧元素层之上的第二功函数调整层；以及所述第二功函数调整层之上的金属层；以及
形成于所述pMOSFET区之上的第一栅极结构，所述第一栅极结构包括：栅介质保护层；所述栅介质保护层之上的刻蚀阻挡层；所述刻蚀阻挡层之上的吸氧元素层；所述吸氧元素层之上的第一功函数调整层；所述的第一功函数调整层之上的第二功函数调整层；以及所述第二功函数调整层之上的金属层。
本公开的另一实施例提供一种半导体器件，包括：
衬底，所述衬底包括nMOSFET区和pMOSFET区；
形成于所述nMOSFET区之上的第二栅极结构，所述第二栅极结构包括：栅介质保护层；所述栅介质保护层之上的刻蚀阻挡层；所述刻蚀阻挡层之上的吸氧元素层；所述吸氧元素层之上的第二功函数调整层；所述第二功函数调整层之上的第一功函数调整层；以及所述第一功函数调整层之上的金属层；以及
形成于所述pMOSFET区之上的第一栅极结构，所述第一栅极结构包括：栅介质保护层；所述栅介质保护层之上的刻蚀阻挡层；所述刻蚀阻挡层之上的吸氧元素层；所述吸氧元素层之上的第一功函数调整层；以及所述第一功函数调整层之上的金属层。
可选地，所述栅介质保护层的厚度为5埃至5纳米。可选地，所述栅介质保护层的材料是氮化钛。可选地，所述吸氧元素层的厚度为5埃至50埃。可选地，所述吸氧元素层的材料是钛。
为了更清楚地理解上述半导体器件的结构，本公开的实施例还提供了上述半导体器件的栅极结构的形成方法。应当注意，以下步骤仅是示意性的，不应构成对本发明的限制。
实施例一
图1-8示出了根据本公开的实施例一的栅极结构形成方法。该方法包括以下步骤：
步骤S11：提供衬底100，所述衬底100包括nMOSFET区和pMOSFET区，所述nMOSFET区和所述pMOSFET区分别具有栅沟槽，所述栅沟槽的底部分别有栅介质层。如图1所示。
仅作为一个示例，衬底100可以通过以下步骤形成：
步骤S11-1：在半导体衬底内形成浅沟槽隔离结构(STI)。
具体地，半导体衬底的材料可以是单晶硅(Si)、单晶锗(Ge)、锗硅(GeSi)、镓砷(GaAS)、磷化铟(InP)、镓铟砷(GaInAs)或碳化硅(SiC)；也可以是绝缘体上硅(SOI)。半导体衬底可以包括N阱、P阱或双阱。
浅沟槽隔离结构将半导体衬底隔离成nMOSFET区和pMOSFET区。
步骤S11-2：在半导体衬底上依次淀积界面层、栅介质层和栅层。
可选地，界面层的材料是氧化硅，其厚度约为
Figure BDA00001893133900071
至
Figure BDA00001893133900072
界面层的材料也可以是其他硅氧化物，如SiOxNy。可选地，栅介质层的材料是HfO2，其厚度约为
Figure BDA00001893133900073
至
Figure BDA00001893133900074
栅介质层的材料也可以是其他高K介质，如其他hf基氧化物，或Hf基多元氧化物和稀土基多元氧化物。例如HfAlON、HfLaON、HfSiON、CeO2-HfO2化合物或LaLuO3。栅层的材料可以是多晶硅或其他材料。栅层可以具有叠层结构。
步骤S11-3：在栅层上形成具有栅极图案的掩模，并用该掩模进行刻蚀以形成栅极结构。
具体地，栅极结构包括伪栅以及刻蚀后的栅介质层和界面层。
步骤S11-4：在栅极结构的两侧形成侧墙，并以栅极结构和侧墙为掩模进行离子注入以形成源/漏区。
具体地，侧墙可以具有单层、双层或多层结构；源/漏区可以包括源/漏轻掺杂(LDD)结构。
步骤S11-5：淀积金属前介质层，并进行化学机械研磨(CMP)直至露出伪栅。
具体地，金属前介质层的材料可以是氧化硅玻璃或氮化硅(Si3N4)；也可以是PSG、BSG、FSG或其他低K介质中的一种或组合。CMP的过程可以包括两步，第一步去除多余的金属前介质层，第二步去除掩模。
步骤S11-6：进行刻蚀以去除伪栅。
具体地，刻蚀可以停止在栅介质层，也可以停止在半导体衬底。
应当注意，在刻蚀停止在半导体衬底的情况下，还包括在下一步骤前形成新的栅介质层。具体地，可以用原子层沉积(ALD)、物理气相沉积(PVD)或化学气相沉积(CVD)形成栅介质层。
至此，形成了nMOSFET区和pMOSFET区，nMOSFET区和pMOSFET区内的栅沟槽，以及栅沟槽底部的栅介质层。
步骤S12：在所述衬底100的表面上形成栅介质保护层102。如图2所示。
具体地，可以用ALD、PVD、CVD、金属有机化合物化学气相淀积(MOCVD)或等离子体增强原子层沉积(PEALD)在衬底100的表面上形成栅介质保护层102。优选地，栅介质保护层102的厚度约为
Figure BDA00001893133900081
至5nm。优选地，栅介质保护层102的材料是TiN。栅介质保护层102的材料也可以是其他金属化合物，如TaN。
步骤S13：在所述栅介质保护层102上形成吸氧元素层104。如图3所示。
具体地，可以用ALD、PVD、CVD、MOCVD或PEALD在所述栅介质保护层102上形成吸氧元素层104。优选地，吸氧元素层104的厚度约为
Figure BDA00001893133900082
至
Figure BDA00001893133900083
优选地，吸氧元素层104的材料是Ti。吸氧元素层104的材料也可以是其他金属，如Al。
步骤S14：在所述吸氧元素层104上形成刻蚀阻挡层106。如图4所示。
具体地，可以用ALD、PVD、CVD、MOCVD或PEALD在所述吸氧元素层104上形成刻蚀阻挡层106。优选地，刻蚀阻挡层106的厚度约为1nm至8nm。优选地，刻蚀阻挡层106的材料是TaN。刻蚀阻挡层106的材料也可以是其他金属化合物，如TiN。
步骤S15：在所述刻蚀阻挡层106上形成功函数调整层。
在本实施例中，在所述刻蚀阻挡层106上形成功函数调整层进一步包括：
步骤S15-1：在所述刻蚀阻挡层106上形成第一功函数调整层108。如图5所示。
第一功函数调整层108用于调整pMOSFET区的金属栅的功函数。优选地，第一功函数调整层108的厚度约为2nm至20nm。优选地，第一功函数调整层108的材料是TiN。第一功函数调整层108的材料也可以是Ti等金属或金属化合物。
步骤S15-2：刻蚀所述nMOSFET区之上的第一功函数调整层108。如图6所示。
具体地，可以用光刻胶保护pMOSFET区来进行刻蚀，然后去除光刻胶。刻蚀方法包括干法刻蚀和湿法刻蚀等。
步骤S15-3：在所述衬底的表面上形成第二功函数调整层110。如图7所示。
第二功函数调整层110用于调整nMOSFET区的金属栅的功函数。优选地，第二功函数调整层110的厚度约为2nm至20nm。优选地，第二功函数调整层110的材料是TiAl。第二功函数调整层110的材料也可以是TaN等金属化合物，或Ti/Al/Ti等金属夹层结构。
在其他实施例中，可以先形成nMOSFET区的功函数调整层再形成pMOSFET区的功函数调整层。具体地，在所述刻蚀阻挡层106上形成功函数调整层可以包括：在所述刻蚀阻挡层106上形成第二功函数调整层；刻蚀所述pMOSFET区之上的第二功函数调整层；以及在所述衬底的表面上形成第一功函数调整层。
步骤S16：进行金属层淀积和退火处理，以在所述栅沟槽内填充金属层112。如图8所示。
具体地，可以用ALD、PVD、CVD、MOCVD或PEALD进行金属层淀积。优选地，金属层112的材料是Al。金属层112的材料也可以是TiAl、W等金属材料。
步骤S17：去除所述栅沟槽之外的金属层112。
具体地，可以用CMP去除栅沟槽之外的金属层112。
至此，得到了根据实施例一形成的栅极结构以及相应的半导体器件。
可见，在栅介质保护层与刻蚀阻挡层之间引入吸氧元素层，从而在后续的高温退火过程中隔绝外界氧气进入栅介质层下面的界面层并吸除界面层中的氧，能够有效地降低等效栅氧化层厚度。吸氧元素层上方的功函数调整层能够减弱吸氧元素对金属栅的等效功函数的影响，从而降低等效功函数调节的难度。
而且，通过选择合适的栅介质保护层厚度，能够在实现吸氧效果的同时避免吸氧元素进入栅介质层，从而避免栅泄漏电流升高和可靠性变差等问题。
吸氧元素层也可以引入于刻蚀阻挡层之上，以下结合附图对这种情况做详细的描述。
实施例二
图9-16是根据本公开的实施例二的栅极结构形成方法中各中间结构的示意图。
该方法包括以下步骤：
步骤S21：提供衬底200，所述衬底200包括nMOSFET区和pMOSFET区，所述nMOSFET区和所述pMOSFET区分别具有栅沟槽，所述栅沟槽的底部分别有栅介质层。如图9所示。
该步骤的细节与实施例一相同或类似，在此不再赘述。
步骤S22：在所述衬底200的表面上形成栅介质保护层202。如图10所示。
该步骤的细节与实施例一相同或类似，在此不再赘述。
步骤S23：在所述栅介质保护层202上形成刻蚀阻挡层204。如图11所示。
优选地，刻蚀阻挡层204的厚度约为1nm至8nm。优选地，刻蚀阻挡层204的材料是TaN。刻蚀阻挡层204的材料也可以是其他金属化合物，如TiN。
步骤S24：在所述刻蚀阻挡层204上形成吸氧元素层206。如图12所示。
优选地，吸氧元素层206的厚度约为
Figure BDA00001893133900101
至
Figure BDA00001893133900102
优选地，吸氧元素层206的材料是Ti。吸氧元素层206的材料也可以是其他金属，如Al。
步骤S25：在所述吸氧元素层206上形成功函数调整层。
在本实施例中，在所述吸氧元素层206上形成功函数调整层进一步包括：
步骤S25-1：在所述吸氧元素层206上形成第一功函数调整层208。如图13所示。
第一功函数调整层208用于调整pMOSFET区的金属栅的功函数。优选地，第一功函数调整层208的厚度约为2nm至20nm。优选地，第一功函数调整层208的材料是TiN。第一功函数调整层208的材料也可以是Ti等金属或金属化合物。
步骤S25-2：刻蚀所述nMOSFET区之上的第一功函数调整层208，直至露出所述吸氧元素层206。如图14所示。
具体地，可以用光刻胶保护pMOSFET区，采用对第一功函数调整层的材料和吸氧元素层的材料选择比高的方法来刻蚀所述nMOSFET区之上的第一功函数调整层208，使刻蚀停止在吸氧元素层206，然后去除光刻胶。
步骤S25-3：在所述衬底的表面上形成第二功函数调整层210。如图15所示。
第二功函数调整层210用于调整nMOSFET区的金属栅的功函数。优选地，第二功函数调整层210的厚度约为2nm至20nm。优选地，第二功函数调整层210的材料是TiAl。第二功函数调整层210的材料也可以是TaN等金属化合物，或Ti/Al/Ti等金属夹层结构。
在其他实施例中，可以先形成nMOSFET区的功函数调整层再形成pMOSFET区的功函数调整层。具体地，在所述吸氧元素层206上形成功函数调整层可以包括：在所述吸氧元素层206上形成第二功函数调整层210；刻蚀所述pMOSFET区之上的第二功函数调整层210，直至露出所述吸氧元素层206；以及在所述衬底的表面上形成第一功函数调整层208。
步骤S26：进行金属层淀积和退火处理，以在所述栅沟槽内填充金属层212。如图16所示。
具体地，可以用ALD、PVD、CVD、MOCVD或PEALD进行金属层淀积。优选地，金属层212的材料是Al。金属层212的材料也可以是TiAl、W等金属材料。
步骤S27：去除所述栅沟槽之外的金属层212。
具体地，可以用CMP去除栅沟槽之外的金属层212。
至此，得到了根据实施例二形成的栅极结构以及相应的半导体器件。
可见，在刻蚀阻挡层之上引入吸氧元素层，从而在后续的高温退火过程中隔绝外界氧气进入栅介质层下面的界面层并吸除界面层中的氧，能够有效地降低等效栅氧化层厚度。吸氧元素层上方的功函数调整层能够减弱吸氧元素对金属栅的等效功函数的影响，从而降低等效功函数调节的难度。
而且，通过选择合适的栅介质保护层和刻蚀阻挡层的厚度，能够在实现吸氧效果的同时避免吸氧元素进入栅介质层，从而避免栅泄漏电流升高和可靠性变差等问题。
以上虽然结合附图详细描述了本公开的实施例，但本领域普通技术人员应当理解，以上所描述的实施方式只是用于说明本发明，而不构成对本发明的限制。本领域普通技术人员还应当理解，在不脱离由所附的权利要求所限定的范围的情况下，可以进行各种改变、替代和变换。因此，本发明的范围仅由所附的权利要求及其等同含义来限定。

Claims (23)

1.一种栅极结构的形成方法，包括：
提供衬底，所述衬底包括nMOSFET区和pMOSFET区，所述nMOSFET区和所述pMOSFET区分别具有栅沟槽，所述栅沟槽的底部分别有栅介质层；
在所述衬底的表面上形成栅介质保护层；
在所述栅介质保护层上形成吸氧元素层；
在所述吸氧元素层上形成刻蚀阻挡层；
在所述刻蚀阻挡层上形成功函数调整层；
进行金属层淀积和退火处理，以在所述栅沟槽内填充金属层；以及
去除所述栅沟槽之外的金属层。
2.如权利要求1所述的方法，其中：
在所述刻蚀阻挡层上形成功函数调整层进一步包括：
在所述刻蚀阻挡层上形成第一功函数调整层；
刻蚀所述nMOSFET区之上的第一功函数调整层；以及
在所述衬底的表面上形成第二功函数调整层，
或者，在所述刻蚀阻挡层上形成功函数调整层进一步包括：
在所述刻蚀阻挡层上形成第二功函数调整层；
刻蚀所述pMOSFET区之上的第二功函数调整层；以及
在所述衬底的表面上形成第一功函数调整层。
3.如权利要求1至2中任一项所述的方法，其中：
所述栅介质保护层的厚度为5埃至5纳米。
4.如权利要求1至2中任一项所述的方法，其中：
所述栅介质保护层的材料是氮化钛(TiN)。
5.如权利要求1至2中任一项所述的方法，其中：
所述吸氧元素层的厚度为5埃至50埃。
6.如权利要求1至2中任一项所述的方法，其中：
所述吸氧元素层的材料是钛(Ti)。
7.一种栅极结构的形成方法，包括：
提供衬底，所述衬底包括nMOSFET区和pMOSFET区，所述nMOSFET区和所述pMOSFET区分别具有栅沟槽，所述栅沟槽的底部分别有栅介质层；
在所述衬底的表面上形成栅介质保护层；
在所述栅介质保护层上形成刻蚀阻挡层；
在所述刻蚀阻挡层上形成吸氧元素层；
在所述吸氧元素层上形成功函数调整层；
进行金属层淀积和退火处理，以在所述栅沟槽内填充金属层；以及
去除所述栅沟槽之外的金属层。
8.如权利要求7所述的方法，其中在所述吸氧元素层上形成功函数调整层进一步包括：
在所述吸氧元素层上形成第一功函数调整层；
刻蚀所述nMOSFET区之上的第一功函数调整层，直至露出所述吸氧元素层；以及
在所述衬底的表面上形成第二功函数调整层，
或者，在所述吸氧元素层上形成功函数调整层进一步包括：
在所述吸氧元素层上形成第二功函数调整层；
刻蚀所述pMOSFET区之上的第二功函数调整层，直至露出所述吸氧元素层；以及
在所述衬底的表面上形成第一功函数调整层。
9.如权利要求7至8中任一项所述的方法，其中：
所述栅介质保护层的厚度为5埃至5纳米。
10.如权利要求7至8中任一项所述的方法，其中：
所述栅介质保护层的材料是氮化钛(TiN)。
11.如权利要求7至8中任一项所述的方法，其中：
所述吸氧元素层的厚度为5埃至50埃。
12.如权利要求7至8中任一项所述的方法，其中：
所述吸氧元素层的材料是钛(Ti)。
13.一种半导体器件的形成方法，包括：
提供衬底，所述衬底包括nMOSFET区和pMOSFET区，所述nMOSFET区和所述pMOSFET区分别具有栅沟槽，所述栅沟槽的底部分别有栅介质层；以及
在所述衬底的表面上采用如权利要求1至12中任一项所述的方法形成栅极结构。
14.一种半导体器件，包括：
衬底，所述衬底包括nMOSFET区和pMOSFET区；
形成于所述nMOSFET区之上的第二栅极结构，所述第二栅极结构包括：栅介质保护层；所述栅介质保护层之上的吸氧元素层；所述吸氧元素层之上的刻蚀阻挡层；所述刻蚀阻挡层之上的第二功函数调整层；以及所述第二功函数调整层之上的金属层；以及
形成于所述pMOSFET区之上的第一栅极结构，所述第一栅极结构包括：栅介质保护层；所述栅介质保护层之上的吸氧元素层；所述吸氧元素层之上的刻蚀阻挡层；所述刻蚀阻挡层之上的第一功函数调整层；所述第一功函数调整层之上的第二功函数调整层；以及所述第二功函数调整层之上的金属层。
15.如权利要求14所述的半导体器件，其中：
所述栅介质保护层的厚度为5埃至5纳米。
16.如权利要求14所述的半导体器件，其中：
所述栅介质保护层的材料是氮化钛(TiN)。
17.如权利要求14所述的半导体器件，其中：
所述吸氧元素层的厚度为5埃至50埃。
18.如权利要求14所述的半导体器件，其中：
所述吸氧元素层的材料是钛(Ti)。
19.一种半导体器件，包括：
衬底，所述衬底包括nMOSFET区和pMOSFET区；
形成于所述nMOSFET区之上的第二栅极结构，所述第二栅极结构包括：栅介质保护层；所述栅介质保护层之上的刻蚀阻挡层；所述刻蚀阻挡层之上的吸氧元素层；所述吸氧元素层之上的第二功函数调整层；以及所述第二功函数调整层之上的金属层；以及
形成于所述pMOSFET区之上的第一栅极结构，所述第一栅极结构包括：栅介质保护层；所述栅介质保护层之上的刻蚀阻挡层；所述刻蚀阻挡层之上的吸氧元素层；所述吸氧元素层之上的第一功函数调整层；所述的第一功函数调整层之上的第二功函数调整层；以及所述第二功函数调整层之上的金属层。
20.如权利要求19所述的半导体器件，其中：
所述栅介质保护层的厚度为5埃至5纳米。
21.如权利要求19所述的半导体器件，其中：
所述栅介质保护层的材料是氮化钛(TiN)。
22.如权利要求19所述的半导体器件，其中：
所述吸氧元素层的厚度为5埃至50埃。
23.如权利要求19所述的半导体器件，其中：
所述吸氧元素层的材料是钛(Ti)。
CN201210246582.2A 2012-07-16 2012-07-16 栅极结构的形成方法、半导体器件的形成方法以及半导体器件 Active CN103545191B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201210246582.2A CN103545191B (zh) 2012-07-16 2012-07-16 栅极结构的形成方法、半导体器件的形成方法以及半导体器件
US13/699,732 US20140015062A1 (en) 2012-07-16 2012-07-24 Method for Forming Gate Structure, Method for Forming Semiconductor Device, and Semiconductor Device
PCT/CN2012/079092 WO2014012265A1 (zh) 2012-07-16 2012-07-24 栅极结构的形成方法、半导体器件的形成方法以及半导体器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210246582.2A CN103545191B (zh) 2012-07-16 2012-07-16 栅极结构的形成方法、半导体器件的形成方法以及半导体器件

Publications (2)

Publication Number Publication Date
CN103545191A true CN103545191A (zh) 2014-01-29
CN103545191B CN103545191B (zh) 2016-06-15

Family

ID=49948196

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210246582.2A Active CN103545191B (zh) 2012-07-16 2012-07-16 栅极结构的形成方法、半导体器件的形成方法以及半导体器件

Country Status (2)

Country Link
CN (1) CN103545191B (zh)
WO (1) WO2014012265A1 (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104952713A (zh) * 2014-03-24 2015-09-30 中国科学院微电子研究所 一种半导体器件的制造方法
CN105529327A (zh) * 2014-10-22 2016-04-27 中国科学院微电子研究所 Cmos器件及其制造方法
CN106449736A (zh) * 2016-11-16 2017-02-22 西安电子科技大学 基于Si衬底的铪基铝酸盐高K金属栅结构及制备方法
CN108573924A (zh) * 2017-03-07 2018-09-25 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN108615759A (zh) * 2018-04-13 2018-10-02 上海华力集成电路制造有限公司 具有hkmg的pmos
CN109285835A (zh) * 2017-07-21 2019-01-29 三星电子株式会社 半导体存储器件及其制造方法
CN110349915A (zh) * 2019-07-12 2019-10-18 中国科学院微电子研究所 一种半导体器件制备方法及制备得到的半导体器件
CN116314259A (zh) * 2023-02-08 2023-06-23 厦门大学 一种含稀土栅介质层的超结SiC MOSFET及其制造方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106847913A (zh) * 2015-12-03 2017-06-13 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
DE102020110789A1 (de) 2019-10-31 2021-05-06 Taiwan Semiconductor Manufacturing Co. Ltd. Gate-strukturen für halbleitervorrichtungen
US11374090B2 (en) * 2019-10-31 2022-06-28 Taiwan Semiconductor Manufacturing Co., Ltd. Gate structures for semiconductor devices

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6563178B2 (en) * 2000-03-29 2003-05-13 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method for fabricating the device
CN101421839A (zh) * 2005-04-21 2009-04-29 国际商业机器公司 使用金属/金属氮化物双层结构作为自对准强按比例缩放cmos器件中的栅电极
CN102104042A (zh) * 2009-12-21 2011-06-22 中国科学院微电子研究所 一种半导体器件
US20110241130A1 (en) * 2010-04-02 2011-10-06 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device having a blocking structure and method of manufacturing the same
CN102386086A (zh) * 2011-11-10 2012-03-21 北京七星华创电子股份有限公司 滚轮及刻蚀清洗机

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102237398B (zh) * 2010-04-20 2013-09-04 中国科学院微电子研究所 半导体结构及其形成方法
CN102299156B (zh) * 2010-06-28 2014-02-12 中国科学院微电子研究所 一种半导体器件及其制造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6563178B2 (en) * 2000-03-29 2003-05-13 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method for fabricating the device
CN101421839A (zh) * 2005-04-21 2009-04-29 国际商业机器公司 使用金属/金属氮化物双层结构作为自对准强按比例缩放cmos器件中的栅电极
CN102104042A (zh) * 2009-12-21 2011-06-22 中国科学院微电子研究所 一种半导体器件
US20110241130A1 (en) * 2010-04-02 2011-10-06 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device having a blocking structure and method of manufacturing the same
CN102386086A (zh) * 2011-11-10 2012-03-21 北京七星华创电子股份有限公司 滚轮及刻蚀清洗机

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104952713A (zh) * 2014-03-24 2015-09-30 中国科学院微电子研究所 一种半导体器件的制造方法
CN105529327A (zh) * 2014-10-22 2016-04-27 中国科学院微电子研究所 Cmos器件及其制造方法
CN105529327B (zh) * 2014-10-22 2019-03-15 中国科学院微电子研究所 Cmos器件及其制造方法
CN106449736A (zh) * 2016-11-16 2017-02-22 西安电子科技大学 基于Si衬底的铪基铝酸盐高K金属栅结构及制备方法
CN108573924A (zh) * 2017-03-07 2018-09-25 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN108573924B (zh) * 2017-03-07 2020-10-09 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN109285835A (zh) * 2017-07-21 2019-01-29 三星电子株式会社 半导体存储器件及其制造方法
CN109285835B (zh) * 2017-07-21 2023-08-18 三星电子株式会社 半导体存储器件及其制造方法
CN108615759A (zh) * 2018-04-13 2018-10-02 上海华力集成电路制造有限公司 具有hkmg的pmos
CN110349915A (zh) * 2019-07-12 2019-10-18 中国科学院微电子研究所 一种半导体器件制备方法及制备得到的半导体器件
CN110349915B (zh) * 2019-07-12 2021-07-30 中国科学院微电子研究所 一种半导体器件制备方法及制备得到的半导体器件
CN116314259A (zh) * 2023-02-08 2023-06-23 厦门大学 一种含稀土栅介质层的超结SiC MOSFET及其制造方法

Also Published As

Publication number Publication date
CN103545191B (zh) 2016-06-15
WO2014012265A1 (zh) 2014-01-23

Similar Documents

Publication Publication Date Title
CN103545191B (zh) 栅极结构的形成方法、半导体器件的形成方法以及半导体器件
CN103545190B (zh) 栅极结构的形成方法、半导体器件的形成方法以及半导体器件
US9147614B2 (en) Transistor device and fabrication method
KR101827093B1 (ko) Finfet 게이트 구조물 및 그 제조 방법
US8093116B2 (en) Method for N/P patterning in a gate last process
US8329566B2 (en) Method of manufacturing a high-performance semiconductor device
US8415254B2 (en) Method for removing dummy poly in a gate last process
US8193586B2 (en) Sealing structure for high-K metal gate
US8420490B2 (en) High-performance semiconductor device and method of manufacturing the same
US8324090B2 (en) Method to improve dielectric quality in high-k metal gate technology
TWI388003B (zh) 半導體元件及其製造方法
US20100038721A1 (en) Method of forming a single metal that performs n work function and p work function in a high-k/metal gate process
US7732344B1 (en) High selectivity etching process for metal gate N/P patterning
CN101677087A (zh) 半导体元件的制法
US9252059B2 (en) Method for manufacturing semiconductor device
US8183644B1 (en) Metal gate structure of a CMOS semiconductor device
US8921171B2 (en) Method for forming gate structure, method for forming semiconductor device, and semiconductor device
US20120181617A1 (en) Semiconductor device and method of manufacturing the same
JP5456150B2 (ja) 半導体装置及びその製造方法
WO2011127720A1 (zh) 一种半导体器件的制造方法
CN112786438A (zh) 半导体器件及其栅极结构的形成方法
US8420489B2 (en) High-performance semiconductor device and method of manufacturing the same
CN101667594A (zh) 半导体元件及其制法
CN102237269B (zh) 以氮化铝为势垒层的Mo基金属栅叠层结构的刻蚀方法
Claeys Technological challenges of advanced CMOS processing and their impact on design aspects

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant