CN102237398B - 半导体结构及其形成方法 - Google Patents

半导体结构及其形成方法 Download PDF

Info

Publication number
CN102237398B
CN102237398B CN201010153756.1A CN201010153756A CN102237398B CN 102237398 B CN102237398 B CN 102237398B CN 201010153756 A CN201010153756 A CN 201010153756A CN 102237398 B CN102237398 B CN 102237398B
Authority
CN
China
Prior art keywords
layer
oxygen
metal gate
thickness
absorbed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201010153756.1A
Other languages
English (en)
Other versions
CN102237398A (zh
Inventor
陈世杰
王文武
王晓磊
韩锴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Microelectronics of CAS
Original Assignee
Institute of Microelectronics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS filed Critical Institute of Microelectronics of CAS
Priority to CN201010153756.1A priority Critical patent/CN102237398B/zh
Priority to US13/063,693 priority patent/US20110254063A1/en
Priority to PCT/CN2010/077339 priority patent/WO2011130993A1/zh
Publication of CN102237398A publication Critical patent/CN102237398A/zh
Application granted granted Critical
Publication of CN102237398B publication Critical patent/CN102237398B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008Making conductor-insulator-semiconductor electrodes
    • H01L21/28017Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28088Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a composite, e.g. TiN
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312Gate electrodes for field effect devices
    • H01L29/42316Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4966Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51Insulating materials associated therewith
    • H01L29/511Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51Insulating materials associated therewith
    • H01L29/517Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate

Abstract

本发明提出一种MOS半导体器件的栅极结构,包括:衬底;形成在所述衬底之上的界面层薄膜;形成在所述界面层薄膜之上的高k栅介质层;和形成在所述高k栅介质层之上的金属栅极,所述金属栅极从下至上依次包括金属栅功函数层、氧吸除元素阻挡层、金属栅氧吸除层、金属栅阻挡层和多晶硅层。通过在金属栅中引入金属栅氧吸除层来达到在退火工艺中隔绝外界氧气进入界面层和吸除界面层中的氧的目的,从而减薄界面层,有效地减小MOS器件的EOT,并且通过增加氧吸除元素阻挡层,从而避免“氧吸除元素”扩散进入高k栅介质层而对其产生不利影响,使得高k/金属栅系统的集成更为容易,器件性能得到进一步提高。

Description

半导体结构及其形成方法
技术领域
本发明涉及半导体制造及设计技术领域,特别涉及一种半导体结构及其形成方法。
背景技术
在微电子技术发展的数十年历程中,逻辑芯片制造商制造MOS器件时,一直采用SiO2作为栅介质、重掺杂的多晶硅作为栅电极材料。但是,随着特征尺寸的不断缩小,MOS晶体管中的SiO2栅电介质已临近了极限。例如,在65纳米工艺中,SiO2栅的厚度已降至1.2纳米,约为5个硅原子层厚度,如果再继续缩小,漏电流和功耗将急剧增加。同时,由多晶硅栅电极引起的掺杂硼原子扩散、多晶硅耗尽效应以及过高的栅电阻等问题也将变得越来越严重。因此,对于32纳米及以下各技术代,急剧增加的漏电流和功耗等问题将亟待新材料、新工艺及新器件结构的开发来解决。
为降低漏电流和功耗,目前有一种改进技术是采用“高k/金属栅”结构。目前,国际上各主要半导体公司都已开始着手面向32纳米及以下技术代的“高k/金属栅”技术的开发。Intel披露出在采用高k栅介质材料后,器件的漏电流降为原来的十分之一。但是,在高k/金属栅工艺中,由于必须采用的高温退火工艺,因此致使SiO2界面层在退火工艺中变厚。另一方面,45nm及以下节点的CMOS器件需要EOT(等效氧化层厚度)不超过1nm的栅介质来提高栅极对沟道的控制能力,因此较厚的SiO2界面层难以实现,尤其在32纳米及22纳米工艺技术中,栅介质的EOT甚至需要达到0.7nm甚至0.5nm以下,而普通高k/金属栅工艺中的SiO2界面层的厚度就达到了0.5-0.7纳米。因此,缩小EOT,特别是缩小SiO2界面层所贡献的EOT成为了新一代高k/金属栅技术中的一个关键挑战。
研究过程中我们发现,在高温退火过程中,当外界氛围中的氧不能进入到栅介质结构里时,一些金属薄膜或其他不饱和氧化介质薄膜对高k栅介质和半导体衬底间的界面层(如SiO2)中的氧具有“吸除”作用,原因是这些金属或不饱和氧化介质材料的吉布斯自由能变远大于半导体衬底(如Si),这意味着这些金属的氧化物或不饱和氧化介质的饱和氧化物比半导体衬底的氧化物更加稳定和容易形成。因此,在高温热处理过程中,界面层中的氧被驱动与这些“氧吸除金属或不饱和氧化介质”形成金属氧化物,从而导致界面层厚度变小,甚至消失。
一种典型的氧吸除工艺方法是在高k栅介质中间插入一氧吸除金属层,通过高温退火来吸除界面层中的氧。但这种高k栅介质里引入“氧吸除金属”的“直接氧吸除工艺”仍有一些不足,比如这种“氧吸除金属”会直接导致高k栅介质的改变,以至于对MOS器件的性能产生其他不利的影响。
发明内容
本发明的目的旨在至少解决上述的技术缺陷之一,尤其是通过引入“间接氧吸除工艺”,达到既减小器件的EOT,又不对高k介质层产生负面影响的效果
为达到上述目的,本发明一方面提出一种MOS半导体器件的栅极结构,包括:衬底;形成在所述衬底之上的界面层薄膜;形成在所述界面层薄膜之上的高k栅介质层;和形成在所述高k栅介质层之上的金属栅极,所述金属栅极从下至上依次包括金属栅功函数层、氧吸除元素阻挡层、金属栅氧吸除层、金属栅阻挡层和多晶硅层。
本发明另一方面提出一种MOS半导体器件,包括如上所述的栅极结构。
本发明再一方面提出一种形成上述MOS半导体器件的栅极结构的方法,包括以下步骤:提供衬底;在所述衬底之上形成界面层薄膜;在所述界面层薄膜之上形成高k栅介质层;在所述高k栅介质层之上形成金属栅功函数层;在所述金属栅功函数层之上形成氧吸除元素阻挡层;在所述氧吸除元素阻挡层之上形成金属栅氧吸除层;在所述金属栅氧吸除层之上形成金属栅阻挡层;在所述金属栅阻挡层之上形成多晶硅层;快速热退火处理形成最终栅极结构。
本发明通过在金属栅中引入金属栅氧吸除层来达到在退火工艺中隔绝外界氧气进入界面层和吸除界面层中的氧的目的,从而减薄界面层,有效地减小MOS器件的EOT,并且通过增加氧吸除元素阻挡层,从而避免“氧吸除元素”扩散进入高k栅介质层而对其产生不利影响,使得高k/金属栅系统的集成更为容易,器件性能得到进一步提高。
本发明附加的方面和优点将在下面的描述中部分给出,部分将从下面的描述中变得明显,或通过本发明的实践了解到。
附图说明
本发明上述的和/或附加的方面和优点从下面结合附图对实施例的描述中将变得明显和容易理解,本发明的附图是示意性的,因此并没有按比例绘制。其中:
图1为本发明实施例的MOS半导体器件的栅极结构示意图;
图2-8为形成本发明实施例的MOS半导体器件的栅极结构的中间步骤示意图。
具体实施方式
下面详细描述本发明的实施例,所述实施例的示例在附图中示出,其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的,仅用于解释本发明,而不能解释为对本发明的限制。
下文的公开提供了许多不同的实施例或例子用来实现本发明的不同结构。为了简化本发明的公开,下文中对特定例子的部件和设置进行描述。当然,它们仅仅为示例,并且目的不在于限制本发明。此外,本发明可以在不同例子中重复参考数字和/或字母。这种重复是为了简化和清楚的目的,其本身不指示所讨论各种实施例和/或设置之间的关系。此外,本发明提供了的各种特定的工艺和材料的例子,但是本领域普通技术人员可以意识到其他工艺的可应用于性和/或其他材料的使用。另外,以下描述的第一特征在第二特征之“上”的结构可以包括第一和第二特征形成为直接接触的实施例,也可以包括另外的特征形成在第一和第二特征之间的实施例,这样第一和第二特征可能不是直接接触。
本发明通过在金属栅中引入金属栅氧吸除层来达到在退火工艺中隔绝外界氧气进入界面层和吸除界面层中的氧的目的,以此来达到降低MOS器件EOT的目的。
如图1所示,为本发明实施例提出的MOS半导体器件的栅极结构示意图。该结构从下至上依次包括:半导体衬底101、界面层薄膜102、高k栅介质层103、金属栅极104以及多晶硅层105,其中,金属栅极104包括多层材料层,具体包括:金属栅功函数层104-1、氧吸除元素阻挡层104-2、金属栅氧吸除层104-3和金属栅阻挡层104-4。金属栅氧吸除层104-3中的元素须具备在热处理过程中从界面层吸除氧的能力;而增加氧吸除元素阻挡层104-2的目的在于阻挡“氧吸除元素”扩散进入高k栅介质层103而对其产生不利影响。
为了更清楚的理解本发明提出的上述半导体器件的栅极结构,本发明还提出了形成上述半导体结构的方法的实施例,需要注意的是,本领域技术人员能够根据上述半导体结构选择多种工艺进行制造,例如不同类型的产品线,不同的工艺流程等等,但是这些工艺制造的半导体结构如果采用与本发明上述结构基本相同的结构,达到基本相同的效果,那么也应包含在本发明的保护范围之内。为了能够更清楚的理解本发明,以下将具体描述形成本发明上述结构的方法及工艺,还需要说明的是,以下步骤仅是示意性的,并不是对本发明的限制,本领域技术人员还可通过其他工艺实现。
如图2-8所示,为形成本发明实施例上述MOS半导体器件的栅极结构的中间步骤示意图,该方法包括以下步骤:
步骤1:提供半导体衬底101。在本实施例中,衬底101以Si为例,但实际应用中,衬底可以包括任何适合的半导体衬底材料,具体可以是但不限于Si、Ge、GeSi、GaAs、InP、GaInAs、SiC、SOI(绝缘体上硅)或者任何III/V族化合物半导体等。根据现有技术公知的设计要求(例如p型衬底或者n型衬底),衬底101可以包括各种掺杂配置。此外,衬底101可以可选地包括外延层,可以被应力改变以增强性能。
步骤2:在衬底101上生长界面层薄膜102,其厚度约为0.7nm,如图2所示。在本发明实施例中,界面层薄膜102为SiO2薄膜。
步骤3:在界面层薄膜102上生长高k栅介质薄膜103,其厚度为约2nm,如图3所示。高k介质材料包括二氧化铪(HfO2)、HfSiO、HfSiON、HfTaO、HfTiO、HfZrO及其组合,以及/或者其他合适的材料。高k栅介质薄膜103可以通过例如化学气相沉积(CVD)或者原子层沉积(ALD)的工艺来形成。在本发明实施例中,该高k介质薄膜103为HfO2薄膜,并且采用ALD技术生成。
步骤4:在高k介质薄膜103上淀积金属栅功函数层104-1,其厚度为10nm,如图4所示。金属栅功函数层104-1的材料包括TaC、HfC、TiC、TiN、TiSiN、TaTbN、TaErN、TaYbN、TaSiN、HfSiN、RuTax、NiTax、TaN、MoSiN、MoNx、TiCN、TaAlC、TiAlN、PtSix、NiSix、Pt、Ru、Ir、Mo、HfRux、RuOx或其组合等,在本发明实施例中,金属栅功函数层104-1为TaN薄膜。
步骤5:在金属栅功函数层104-1上淀积氧吸除元素阻挡层104-2,其厚度为约2-10nm,如图5所示。氧吸除元素阻挡层104-2的材料包括TiN、TaN、HfN、TiSiN、TaSiN、HfSiN或其组合等,在本发明实施例中,氧吸除元素阻挡层104-2为TiN。
步骤6:在氧吸除元素阻挡层104-2是上淀积金属栅氧吸除层104-3,其厚度为约1-10nm,如图6所示,金属栅氧吸除层104-3中的元素须具备在热处理过程中从界面层吸除氧的能力,包括Ti、Hf、Al、Be、Mg或其组合等,在本发明实施例中,该金属栅氧吸除层为Ti。
步骤7:在金属栅氧吸除层104-3上淀积金属栅阻挡层104-4,其厚度为2-10nm,如图7所示。金属栅阻挡层104-4的材料包括TiN、TaN、HfN、TiSiN、TaSiN、HfSiN或其组合等,在本发明实施例中,该金属栅阻挡层104-4为TiN薄膜。
需注意的是,步骤4-7中的淀积可采用常规沉积工艺,例如溅射、PLD、MOCVD、ALD、PEALD或其他合适的方法。
步骤8:在金属栅阻挡层(104-3)上淀积多晶硅层105,厚度为70nm,如图8所示。
步骤9:对该结构进行快速热退火处理。热处理温度为1000oC,时间为5s。处理后的结果如图1所示,其SiO2界面层的厚度约为0.2nm。
本发明通过在金属栅中引入金属栅氧吸除层来达到在退火工艺中隔绝外界氧气进入界面层,从而防止了SiO2界面层的厚度增加。并且利用氧吸除技术,使得原本厚度达0.5-1nm的SiO2界面层在退火过程中厚度减少为0.5纳米以下,甚至完全去除,有效地减小了器件的EOT。另外,通过增加氧吸除元素阻挡层,避免“氧吸除元素”扩散进入高k栅介质层而对其产生不利影响,使得高k/金属栅系统的集成更为容易,器件性能得到进一步提高。
尽管已经示出和描述了本发明的实施例,对于本领域的普通技术人员而言,可以理解在不脱离本发明的原理和精神的情况下可以对这些实施例进行多种变化、修改、替换和变型,本发明的范围由所附权利要求及其等同限定。

Claims (15)

1.一种MOS半导体器件的栅极结构,其特征在于,包括: 
衬底; 
形成在所述衬底之上的界面层薄膜; 
形成在所述界面层薄膜之上的高k栅介质层;和 
形成在所述高k栅介质层之上的金属栅极,所述金属栅极从下至上依次包括金属栅功函数层、氧吸除元素阻挡层、金属栅氧吸除层、金属栅阻挡层和多晶硅层;其中,氧吸除元素阻挡层的材料包括TaN、HfN、TiSiN、TaSiN、HfSiN或其组合,金属栅氧吸除层包括Ti、Hf、Al、Be、Mg或其组合,金属栅阻挡层的材料包括TiN、TaN、HfN、TiSiN、TaSiN、HfSiN或其组合; 
所述氧吸除元素阻挡层的厚度为2-10nm;所述金属栅氧吸除层的厚度为1-10nm;所述金属栅阻挡层的厚度为2-10nm。 
2.如权利要求1所述的栅极结构,其特征在于,所述界面层薄膜的厚度为0.2nm。 
3.如权利要求1所述的栅极结构,其特征在于,所述高k栅介质层的厚度为2nm。 
4.如权利要求1所述的栅极结构,其特征在于,所述金属栅功函数层的厚度为10nm。 
5.如权利要求1所述的栅极结构,其特征在于,所述金属栅氧吸除层的元素具备在热处理过程中从所述界面层薄膜吸除氧的能力。 
6.如权利要求1所述的栅极结构,其特征在于,所述多晶硅层的厚度为70nm。 
7.一种MOS半导体器件,其特征在于,包括权利要求1-6任一项所述的栅极结构。 
8.一种形成MOS半导体器件的栅极结构的方法,其特征在于,包括以下步骤: 
提供衬底; 
在所述衬底之上形成界面层薄膜; 
在所述界面层薄膜之上形成高k栅介质层; 
在所述高k栅介质层之上形成金属栅功函数层; 
在所述金属栅功函数层之上形成氧吸除元素阻挡层; 
在所述氧吸除元素阻挡层之上形成金属栅氧吸除层; 
在所述金属栅氧吸除层之上形成金属栅阻挡层; 
在所述金属栅阻挡层之上形成多晶硅层; 
快速热退火处理形成最终栅极结构; 
其中,氧吸除元素阻挡层的材料包括TaN、HfN、TiSiN、TaSiN、HfSiN或其组合,金属栅氧吸除层包括Ti、Hf、Al、Be、Mg或其组合,金属栅阻挡层的材料包括TiN、TaN、HfN、TiSiN、TaSiN、HfSiN或其组合; 
所述氧吸除元素阻挡层的厚度为2-10nm;所述金属栅氧吸除层的厚度为1-10nm;所述金属栅阻挡层的厚度为2-10nm。 
9.如权利要求8所述的方法,其特征在于,所述界面层薄膜的厚度为0.7nm。 
10.如权利要求8所述的方法,其特征在于,所述高k栅介质层的厚度为2nm。 
11.如权利要求8所述的方法,其特征在于,所述金属栅功函数层的厚度为10nm。 
12.如权利要求8所述的方法,其特征在于,所述金属栅氧吸除层的元素具备在热处理过程中从所述界面层薄膜吸除氧的能力。
13.如权利要求8所述的方法,其特征在于,所述多晶硅层的厚度为70nm。 
14.如权利要求8所述的方法,其特征在于,所述热退火处理的温度为1000℃,处理时间为5s。 
15.如权利要求8所述的方法,其特征在于,所述最终栅极结构中的界面层薄膜的厚度为0.2nm。 
CN201010153756.1A 2010-04-20 2010-04-20 半导体结构及其形成方法 Active CN102237398B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201010153756.1A CN102237398B (zh) 2010-04-20 2010-04-20 半导体结构及其形成方法
US13/063,693 US20110254063A1 (en) 2010-04-20 2010-09-27 Semiconductor device structure and method for manufacturing the same
PCT/CN2010/077339 WO2011130993A1 (zh) 2010-04-20 2010-09-27 一种半导体器件结构及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201010153756.1A CN102237398B (zh) 2010-04-20 2010-04-20 半导体结构及其形成方法

Publications (2)

Publication Number Publication Date
CN102237398A CN102237398A (zh) 2011-11-09
CN102237398B true CN102237398B (zh) 2013-09-04

Family

ID=44833665

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010153756.1A Active CN102237398B (zh) 2010-04-20 2010-04-20 半导体结构及其形成方法

Country Status (3)

Country Link
US (1) US20110254063A1 (zh)
CN (1) CN102237398B (zh)
WO (1) WO2011130993A1 (zh)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8138076B2 (en) * 2008-05-12 2012-03-20 Taiwan Semiconductor Manufacturing Co., Ltd. MOSFETs having stacked metal gate electrodes and method
US20130126984A1 (en) * 2011-11-22 2013-05-23 Globalfoundries Inc. Patterning of Sensitive Metal-Containing Layers With Superior Mask Material Adhesion by Providing a Modified Surface Layer
US8865551B2 (en) * 2012-06-28 2014-10-21 International Business Machines Corporation Reducing the inversion oxide thickness of a high-k stack fabricated on high mobility semiconductor material
CN103545355A (zh) * 2012-07-12 2014-01-29 中芯国际集成电路制造(上海)有限公司 半导体器件及其制作方法
CN103545191B (zh) * 2012-07-16 2016-06-15 中国科学院微电子研究所 栅极结构的形成方法、半导体器件的形成方法以及半导体器件
CN103545189A (zh) * 2012-07-16 2014-01-29 中国科学院微电子研究所 栅极结构、半导体器件和两者的形成方法
CN103681801A (zh) * 2012-09-18 2014-03-26 中国科学院微电子研究所 一种半导体结构及其制作方法
CN103681802B (zh) * 2012-09-18 2016-09-14 中国科学院微电子研究所 一种半导体结构及其制作方法
CN104134691B (zh) * 2013-05-03 2017-09-08 中国科学院微电子研究所 半导体器件及其制造方法
US20150069534A1 (en) 2013-09-11 2015-03-12 United Microelectronics Corp. Semiconductor device and method for fabricating the same
CN104952713A (zh) * 2014-03-24 2015-09-30 中国科学院微电子研究所 一种半导体器件的制造方法
US9472465B2 (en) * 2014-05-06 2016-10-18 GlobalFoundries, Inc. Methods of fabricating integrated circuits
CN105448687B (zh) * 2014-07-08 2018-09-21 中芯国际集成电路制造(上海)有限公司 在后栅工艺中形成不同厚度的栅氧化层的方法
US10141417B2 (en) 2015-10-20 2018-11-27 Taiwan Semiconductor Manufacturing Company, Ltd. Gate structure, semiconductor device and the method of forming semiconductor device
US9865703B2 (en) 2015-12-31 2018-01-09 International Business Machines Corporation High-K layer chamfering to prevent oxygen ingress in replacement metal gate (RMG) process
EP3732726A4 (en) * 2017-12-26 2021-08-18 Intel Corporation SWITCHING DEVICE WITH GATE STACK WITH LOW OXIDE GROWTH
US11699736B2 (en) * 2020-06-25 2023-07-11 Taiwan Semiconductor Manufacturing Co., Ltd. Gate structure and method

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101661883A (zh) * 2008-08-25 2010-03-03 台湾积体电路制造股份有限公司 半导体元件的制造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001352054A (ja) * 2000-06-02 2001-12-21 Hitachi Ltd 半導体装置及びその製造方法
US7279413B2 (en) * 2004-06-16 2007-10-09 International Business Machines Corporation High-temperature stable gate structure with metallic electrode
KR100662850B1 (ko) * 2006-02-02 2007-01-02 삼성전자주식회사 복수 개의 금속층을 적층한 반도체 소자
US20090152651A1 (en) * 2007-12-18 2009-06-18 International Business Machines Corporation Gate stack structure with oxygen gettering layer
US8679962B2 (en) * 2008-08-21 2014-03-25 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit metal gate structure and method of fabrication
CN101599436A (zh) * 2009-07-03 2009-12-09 中国科学院微电子研究所 用于mos器件的金属栅极结构及其制作方法
US8564072B2 (en) * 2010-04-02 2013-10-22 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device having a blocking structure and method of manufacturing the same

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101661883A (zh) * 2008-08-25 2010-03-03 台湾积体电路制造股份有限公司 半导体元件的制造方法

Also Published As

Publication number Publication date
CN102237398A (zh) 2011-11-09
US20110254063A1 (en) 2011-10-20
WO2011130993A1 (zh) 2011-10-27

Similar Documents

Publication Publication Date Title
CN102237398B (zh) 半导体结构及其形成方法
CN102299061B (zh) 一种半导体器件的制造方法
US9384986B2 (en) Dual-metal gate CMOS devices and method for manufacturing the same
CN101840862B (zh) 高性能半导体器件的形成方法
CN102222616B (zh) 一种半导体器件的制造方法
TWI390630B (zh) 半導體元件的製造方法
CN102110650A (zh) 一种半导体器件及其制造方法
CN102064133B (zh) 一种制造半导体器件的方法
CN102064176B (zh) 一种半导体器件及其制造方法
US20120104506A1 (en) Cmosfet device with controlled threshold voltage characteristics and method of fabricating the same
JP2010263183A (ja) 半導体装置及びその製造方法
CN102299077B (zh) 一种半导体器件及其制造方法
CN104051252A (zh) 高k金属栅结构的制备方法
CN103137475A (zh) 一种半导体结构及其制造方法
CN102044442B (zh) 一种改善高介电常数栅介质界面特性的方法
CN102655094B (zh) 一种半导体结构及其制造方法
CN102194692A (zh) 一种半导体器件的制造方法
Tsai et al. Characteristics of HfZrO x gate stack engineering for reliability improvement on 28nm HK/MG CMOS technology
CN109817585B (zh) 金属氧化物半导体器件及其制造方法
CN106328529A (zh) Mos晶体管及其形成方法
CN103545182B (zh) 一种低功函数金属栅形成方法
CN102054680A (zh) 一种克服钼基金属栅叠层结构制备中钼与硅反应的方法
US20230207658A1 (en) Semiconductor structure and method for forming same
WO2023137851A1 (zh) 半导体结构及制备方法
Zhao et al. Mitigation of reverse short-channel effect with multilayer TiN/Ti/TiN metal gates in gate last PMOSFETs

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant