CN102194692A - 一种半导体器件的制造方法 - Google Patents
一种半导体器件的制造方法 Download PDFInfo
- Publication number
- CN102194692A CN102194692A CN201010118294XA CN201010118294A CN102194692A CN 102194692 A CN102194692 A CN 102194692A CN 201010118294X A CN201010118294X A CN 201010118294XA CN 201010118294 A CN201010118294 A CN 201010118294A CN 102194692 A CN102194692 A CN 102194692A
- Authority
- CN
- China
- Prior art keywords
- layer
- oxygen
- gate
- boundary layer
- gate medium
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
一种半导体器件的制造方法,所述方法在栅介质层之间或栅介质层之上形成氧吸除层,在之后的高温退火过程中,界面层中的氧被驱动与这些氧吸除层形成金属氧化物,从而导致界面层厚度变小,甚至消失,有效减小了EOT;同时,在源/漏退火过程中,金属氧化物层或氧吸除层可以阻挡外界氛围里的氧进入界面层,避免界面层增厚,从而有效控制了器件的EOT,提高器件的性能。
Description
技术领域
本发明通常涉及半导体器件的制造方法,具体来说,涉及去除高k/金属栅器件中界面层中氧原子的半导体器件的制造方法。
背景技术
在微电子技术发展的几十年来,逻辑芯片制造商在制造MOS器件时,一直采用SiO2作为栅介质,采用重掺杂的多晶硅作为栅电极材料。但是,随着特征尺寸的不断缩小,MOS晶体管中的SiO2栅介质已临近了极限。例如,在65纳米工艺中,SiO2栅介质的厚度已降至1.2纳米,约为5个硅原子层厚度,如果再继续缩小,漏电流和功耗将急剧增加。同时,由多晶硅栅电极引起的掺杂硼原子扩散、多晶硅耗尽效应、以及过高的栅电阻等问题也将变的越来越严重。对于32纳米及以下各技术代,急剧增加的漏电流和功耗等问题将急待新材料、新工艺、及新器件结构的开发来解决。
为降低漏电流和功耗,有一种改进技术是采用“高k/金属栅”结构。目前,国际范围内的各主要半导体公司都已开始着手面向32纳米及以下技术代的“高k/金属栅”技术的开发。Intel披露出在采用高k栅介质材料后,器件的漏电流降为原来的十分之一。但是,在高k/金属栅工艺中,由于必须采用的退火工艺,致使界面层在退火工艺中变厚。但由于在45nm以下的CMOS器件存在着非常严重的短沟道效应,需要EOT(Equivalent OxideThickness,等效氧化层厚度)不超过1nm的栅介质来提高对沟道的控制能力,所以厚的界面层SiO2是不可接受的。尤其在32纳米及22纳米工艺技术中,栅极介质EOT甚至需要达到0.7纳米甚至0.5纳米以下,而普通高k/金属栅工艺中界面层SiO2厚度就达到了0.5-0.7纳米。
因此,需要提出一种能够有效减小EOT,特别是减小界面层厚度的半导体器件制造方法。
发明内容
本发明提供了一种半导体器件的制造方法,所述方法包括:提供半导体衬底;在所述衬底上形成界面层;在所述界面层上形成栅介质堆叠,其中所述栅介质堆叠包括氧吸除层;在所述栅介质堆叠上形成栅电极;对所述器件进行快速热退火处理,以使所述氧吸除层吸除界面层中的氧,使界面层的厚度减小;对所述器件进行后续制造工艺。所述氧吸除层从包含下列元素的组中选择元素来形成:Hf、Al、Ti和Be,所述氧吸除层的厚度范围为大约0.5纳米至2纳米。
本发明还提供了一种半导体器件的制造方法,所述方法包括:提供半导体衬底;在所述衬底上形成界面层;在所述界面层上形成栅介质堆叠,其中所述栅介质堆叠包括氧吸除层;在所述栅介质堆叠上形成栅电极,以及在栅介质堆叠和栅电极的侧壁形成侧墙,以及进行源漏离子注入;进行快速热退火处理,以形成源极区和漏极区,同时使所述氧吸除层吸除界面层中的氧,使界面层的厚度减小。所述氧吸除层从包含下列元素的组中选择元素来形成:Hf、Al、Ti和Be,所述氧吸除层的厚度范围为大约0.5纳米至2纳米。
通过采用本发明所述的方法,在高k栅介质层间或高k栅介质层上形成具有吸除界面层中氧的氧吸除层,阻止退火过程中外界氛围里的氧进入界面层,防止了SiO2界面层的厚度增加,并利用氧吸除技术,使得原本厚度达0.5-1nm的SiO2界面层在退火过程中厚度减少为0.5纳米以下,甚至完全去除,有效地减小了器件的EOT。
附图说明
图1示出了根据本发明的第一实施例的半导体器件的制造方法的流程图;
图2-7示出了根据本发明的第一实施例的半导体器件各个制造阶段的示意图;
图8示出了根据本发明的第二实施例的半导体器件的制造方法的流程图;
图9-10示出了根据本发明的第二实施例的半导体器件各个制造阶段的示意图。
具体实施方式
本发明通常涉及制造半导体器件的方法。下文的公开提供了许多不同的实施例或例子用来实现本发明的不同结构。为了简化本发明的公开,下文中对特定例子的部件和设置进行描述。当然,它们仅仅为示例,并且目的不在于限制本发明。此外,本发明可以在不同例子中重复参考数字和/或字母。这种重复是为了简化和清楚的目的,其本身不指示所讨论各种实施例和/或设置之间的关系。此外,本发明提供了的各种特定的工艺和材料的例子,但是本领域普通技术人员可以意识到其他工艺的可应用于性和/或其他材料的使用。另外,以下描述的第一特征在第二特征之“上”的结构可以包括第一和第二特征形成为直接接触的实施例,也可以包括另外的特征形成在第一和第二特征之间的实施例,这样第一和第二特征可能不是直接接触。
第一实施例
根据本发明的第一实施例,参考图1,图1示出了根据本发明的第一实施例的半导体器件的制造方法的流程图。在步骤S11,提供半导体衬底,参考图2。在本实施例中,衬底101包括位于晶体结构中的硅衬底(例如晶片),衬底101还可以包括其他基本半导体或化合物半导体,例如Ge、GeSi、GaAs、InP、SiC或金刚石等。根据现有技术公知的设计要求(例如p型衬底或者n型衬底),衬底101可以包括各种掺杂配置。此外,可选地,衬底101可以包括外延层,可以被应力改变以增强性能,以及可以包括绝缘体上硅(SOI)结构。
在步骤S12,在所述衬底101上形成界面层102,如图2所示。可以热生长的方式在所述衬底101上形成界面层102,在本发明实施例中,界面层102为SiO2,其厚度为大约0.7nm。
在步骤S13,在所述界面层102上形成栅介质堆叠200,其中所述栅介质堆叠200包括氧吸除层104。
形成所述栅介质堆叠200的方法为,在所述界面层102上依次形成第一高k栅介质层103、氧吸除层104和第二高k栅介质层105,如图3所示。具体来说,首先,在所述界面层102上利用ALD技术生长第一高k栅介质层103,例如高k介质材料HfO2,其厚度为大约0.5nm-3nm。然后,在所述第一高k栅介质层103上沉积氧吸除层104,例如金属Hf,其厚度为大约0.5nm至2nm。而后,在所述氧吸除层104上利用ALD技术生长第二高k栅介质层105,例如高k介质材料HfO2,以形成栅介质堆叠200,第二高k栅介质层105厚度为大约0.5nm-3nm。
形成所述栅介质堆叠200的替代方法为,在所述界面层102上依次形成高k栅介质层110和氧吸除层104,如图4所示。具体来说,首先,在所述界面层102上利用ALD技术生长高k栅介质层110,其厚度为大约1nm-6nm,在本实施例中,所述高k栅介质层110为,例如高k介质材料HfO2。然后,在所述高k栅介质层110上沉积氧吸除层104,例如金属Hf,以形成如图4所示的栅介质堆叠200,所述氧吸除层104厚度为大约0.5nm至2nm。
所述第一高k栅介质层103、第二高k栅介质层105以及高k栅介质层110为高k介质材料,(例如,和氧化硅相比,具有高介电常数的材料),高k介质材料的例子包括例如铪基材料,如HfO2、HfSiO、HfSiON、HfTaO、HfTiO、HfZrO,其组合和/或者其它适当的材料。所述氧吸除层可以是金属Hf、Al、Ti、Be等。
需要说明的是,本实施例中下述各步骤将均以栅介质堆叠200的上述方法中的结构为例进行描述,包含栅介质堆叠200的替代方法中的结构的下述步骤,均认为与栅介质堆叠200的方法中的结构进行了等同替换,在此不再赘述。
在步骤S14,在所述栅介质堆叠200上形成栅电极120,如图5所示。所述栅电极可以为多层结构,可包括金属、金属化合物、多晶硅和金属硅化物及其他们的组合。在本发明实施例中,所述栅电极120为两层结构,先在所述栅介质堆叠200上沉积金属栅极106为TiN,所述金属栅极106厚度为大约5nm至50nm,而后在金属栅极106上沉积多晶硅层107为多晶硅,形成包括金属栅极106和多晶硅层107的两层结构的栅电极120,如图5所示,所述多晶硅层107厚度为大约20nm至100nm。
在步骤S15,对所述器件结构进行快速热退火处理,以使所述氧吸除层104吸除界面层102中的氧,使界面层102的厚度减小。在形成如图5所示的器件结构以后,进行快速热退火处理,热处理温度为大约600℃至1000℃,时间为大约1s至300s,退火后,氧吸除层104氧化为金属氧化物112,如HfOX,其中X<=2,界面层102厚度变小,如图6所示。
而后,对所述器件进行后续制造工艺,包括:对所述栅电极120、栅介质堆叠200以及界面层102进行图形化,以及在栅电极120、栅介质堆叠200以及界面层102的侧壁形成侧墙,以及形成形成源极区和漏极区110,在形成源极区和漏极区110之前,可以先形成源/漏浅节区109,从而形成如图7所示的器件结构。所述侧墙108可以由氮化硅、氧化硅、氮氧化硅、碳化硅、氟化物掺杂硅玻璃、低k电介质材料及其组合,和/或其他合适的材料形成,侧墙108可以具有多层结构,所述源极区和漏极区110和源/漏浅节区109可以通过根据期望的晶体管结构,注入p型或n型掺杂物或杂质到所述衬底101中形成。
以上对利用氧吸除层104减小界面层102厚度的方法进行了描述。根据本发明的第一实施例,在栅介质层间103和105或栅介质层110上形成氧吸除层104,氧吸除层104由Hf等金属形成,而后进行快速热退火,由于Hf等金属生成吉布斯自由能变远大于Si,这意味着这些金属的氧化物比界面层102中硅的氧化物更加稳定和容易形成,因此,在高温过程中,界面层SiO2中的氧被驱动与这些氧吸除层104形成金属氧化物112,从而导致界面层102厚度变小,甚至消失,有效减小了EOT;另外,氧吸除层104氧化为金属氧化物112后,金属氧化物112或为不饱和金属氧化物,可以阻止后续工艺的退火过程中外界氛围里的氧进入界面层102,防止或减小界面层102的厚度增加的可能,从而避免EOT的增加,也减小了EOT。
第二实施例
下面将仅就第二实施例区别于第一实施例的方面进行阐述。未描述的部分应当认为与第一实施例采用了相同的步骤、方法或者工艺来进行,因此在此不再赘述。
参考图8,图8示出了根据本发明的第二实施例的制造半导体器件的方法的流程图,根据本发明的第二实施例的步骤S21至步骤S24,同第一实施例中的步骤S11至步骤S14相同,视为与第一实施例采用了相同的步骤、方法或者工艺来进行,在此不再赘述。
在步骤S25,在栅介质堆叠200和栅电极120的侧壁形成侧墙108,以及进行源/漏离子注入。如图9所示,对所述界面层102、栅介质堆叠200及栅电极120图形化,并在其侧壁形成侧墙108,并进行源/漏离子注入,在进行源/漏注入前,还可先形成源/漏浅节区109。所述侧墙108可以由氮化硅、氧化硅、氮氧化硅、碳化硅、氟化物掺杂硅玻璃、低k电介质材料及其组合,和/或其他合适的材料形成,侧墙108可以具有多层结构。所述源/漏浅节区109以及源/漏离子注入,可以通过根据期望的晶体管结构,注入p型或n型掺杂物或杂质到所述衬底101中。
在步骤S25,进行快速热退火,以形成源极区和漏极区110,同时使所述氧吸除层104吸除界面层104中的氧,使界面层104的厚度减小。在源漏/离子注入后,对所述器件进行快速热退火,热处理温度为大约600℃至1050℃,时间为大约1s至60s,使源/漏掺杂激活和扩散以形成源极区和漏极区110,同时,氧吸除层104吸除界面层102中的氧,并氧化为金属氧化物112,如HfOX,其中X<=2,界面层102厚度变小,如图10所示。
同第一实施例相比,所述第二实施例利用形成源/漏区的快速热退火,来实现氧吸除层104吸除界面层104中的氧,使界面层104的厚度减小,简化了工艺步骤,并且氧吸除层104可以更好的阻挡在源/漏退火过程中外界氛围里的氧进入界面层,同时减小界面层104厚度,保证器件较小的EOT。
本发明对通过氧吸除层减小界面层厚度的器件制造方法进行了描述,根据本发明,在栅介质层之间或栅介质层之上形成氧吸除层,所述氧吸除层由Hf、Al、Ti、Be等金属形成,由于这些金属在高温退火中生成吉布斯自由能变远大于Si,因此,在之后的高温退火过程中,界面层SiO2中的氧被驱动与这些氧吸除层形成金属氧化物,从而导致界面层厚度变小,甚至消失,有效减小了EOT;同时,在源/漏退火过程中,金属氧化物层或氧吸除层可以阻挡外界氛围里的氧进入界面层,避免界面层增厚,从而有效控制了器件的EOT,提高器件的性能。
虽然关于示例实施例及其优点已经详细说明,应当理解在不脱离本发明的精神和所附权利要求限定的保护范围的情况下,可以对这些实施例进行各种变化、替换和修改。对于其他例子,本领域的普通技术人员应当容易理解在保持本发明保护范围内的同时,工艺步骤的次序可以变化。
此外,本发明的应用范围不局限于说明书中描述的特定实施例的工艺、机构、制造、物质组成、手段、方法及步骤。从本发明的公开内容,作为本领域的普通技术人员将容易地理解,对于目前已存在或者以后即将开发出的工艺、机构、制造、物质组成、手段、方法或步骤,其中它们执行与本发明描述的对应实施例大体相同的功能或者获得大体相同的结果,依照本发明可以对它们进行应用。因此,本发明所附权利要求旨在将这些工艺、机构、制造、物质组成、手段、方法或步骤包含在其保护范围内。
Claims (15)
1.一种半导体器件的制造方法,所述方法包括:
提供半导体衬底;
在所述衬底上形成界面层;
在所述界面层上形成栅介质堆叠,其中所述栅介质堆叠包括氧吸除层;
在所述栅介质堆叠上形成栅电极;
对所述器件进行快速热退火处理,以使所述氧吸除层吸除界面层中的氧,使界面层的厚度减小。
对所述器件进行后续制造工艺。
2.根据权利要求1所述的方法,其中形成所述栅介质堆叠的步骤包括:在所述界面层上依次形成第一高k栅介质层、氧吸除层和第二高k栅介质层。
3.根据权利要求1所述的方法,其中形成所述栅介质堆叠的步骤包括:在所述界面层上依次形成高k栅介质层和氧吸除层。
4.根据权利要求1-3任一项所述的方法,其中所述氧吸除层从包含下列元素的组中选择元素来形成:Hf、Al、Ti和Be。
5.根据权利要求1-3任一项所述的方法,其中所述氧吸除层的厚度范围为大约0.5纳米至2纳米。
6.根据权利要求1所述的方法,其中所述快速热退火处理的温度范围为大约600℃至1000℃。
7.根据权利要求1所述的方法,其中所述快速热退火处理的时间范围为大约1秒至300秒。
8.根据权利要求1所述的方法,其中所述后续制造工艺包括:图形化所述栅电极、栅介质堆叠和界面层,以及在栅电极和栅介质堆叠的侧壁形成侧墙,以及在栅电极和栅介质堆叠两侧的半导体衬底内形成源极区和漏极区。
9.一种半导体器件的制造方法,所述方法包括:
提供半导体衬底;
在所述衬底上形成界面层;
在所述界面层上形成栅介质堆叠,其中所述栅介质堆叠包括氧吸除层;
在所述栅介质堆叠上形成栅电极,以及在栅介质堆叠和栅电极的侧壁形成侧墙,以及进行源漏离子注入;
进行快速热退火处理,以形成源极区和漏极区,同时使所述氧吸除层吸除界面层中的氧,使界面层的厚度减小。
10.根据权利要求9所述的方法,其中形成所述栅介质堆叠的步骤包括:在所述界面层上依次形成第一高k栅介质层、氧吸除层和第二高k栅介质层。
11.根据权利要求9所述的方法,其中形成所述栅介质堆叠的步骤包括:在所述界面层上依次形成高k栅介质层和氧吸除层。
12.根据权利要求9-11任一项所述的方法,其中所述氧吸除层从包含下列元素的组中选择元素来形成:Hf、Al、Ti和Be。
13.根据权利要求9-11任一项所述的方法,其中所述氧吸除层的厚度范围为大约0.5纳米至2纳米。
14.根据权利要求9所述的方法,其中所述快速热退火处理的温度范围为大约600℃至1050℃。
15.根据权利要求9所述的方法,其中所述快速热退火处理的时间范围为大约1秒至60秒。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201010118294XA CN102194692A (zh) | 2010-03-04 | 2010-03-04 | 一种半导体器件的制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201010118294XA CN102194692A (zh) | 2010-03-04 | 2010-03-04 | 一种半导体器件的制造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN102194692A true CN102194692A (zh) | 2011-09-21 |
Family
ID=44602538
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201010118294XA Pending CN102194692A (zh) | 2010-03-04 | 2010-03-04 | 一种半导体器件的制造方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN102194692A (zh) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104952713A (zh) * | 2014-03-24 | 2015-09-30 | 中国科学院微电子研究所 | 一种半导体器件的制造方法 |
WO2016165224A1 (zh) * | 2015-04-16 | 2016-10-20 | 京东方科技集团股份有限公司 | 金属氧化物薄膜晶体管及制备方法、显示基板和显示装置 |
CN106328509A (zh) * | 2016-08-31 | 2017-01-11 | 上海华力微电子有限公司 | 一种形成mis结构的方法 |
CN110993603A (zh) * | 2019-12-09 | 2020-04-10 | 中国科学院微电子研究所 | 半导体结构及其形成方法 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1516242A (zh) * | 2003-01-02 | 2004-07-28 | 台湾积体电路制造股份有限公司 | 多重闸极介电层的结构及其制造方法 |
US20050280105A1 (en) * | 2004-06-22 | 2005-12-22 | International Business Machines Corporation | Method of forming metal/high-k gate stacks with high mobility |
CN1949532A (zh) * | 2005-10-12 | 2007-04-18 | 财团法人工业技术研究院 | 半导体结构及其制造方法 |
CN101183646A (zh) * | 2006-11-17 | 2008-05-21 | 奇梦达北美公司 | 半导体器件及其制造方法 |
CN101656214A (zh) * | 2008-08-21 | 2010-02-24 | 台湾积体电路制造股份有限公司 | 半导体元件及其制造方法 |
CN101661883A (zh) * | 2008-08-25 | 2010-03-03 | 台湾积体电路制造股份有限公司 | 半导体元件的制造方法 |
-
2010
- 2010-03-04 CN CN201010118294XA patent/CN102194692A/zh active Pending
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1516242A (zh) * | 2003-01-02 | 2004-07-28 | 台湾积体电路制造股份有限公司 | 多重闸极介电层的结构及其制造方法 |
US20050280105A1 (en) * | 2004-06-22 | 2005-12-22 | International Business Machines Corporation | Method of forming metal/high-k gate stacks with high mobility |
CN1949532A (zh) * | 2005-10-12 | 2007-04-18 | 财团法人工业技术研究院 | 半导体结构及其制造方法 |
CN101183646A (zh) * | 2006-11-17 | 2008-05-21 | 奇梦达北美公司 | 半导体器件及其制造方法 |
CN101656214A (zh) * | 2008-08-21 | 2010-02-24 | 台湾积体电路制造股份有限公司 | 半导体元件及其制造方法 |
CN101661883A (zh) * | 2008-08-25 | 2010-03-03 | 台湾积体电路制造股份有限公司 | 半导体元件的制造方法 |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104952713A (zh) * | 2014-03-24 | 2015-09-30 | 中国科学院微电子研究所 | 一种半导体器件的制造方法 |
WO2016165224A1 (zh) * | 2015-04-16 | 2016-10-20 | 京东方科技集团股份有限公司 | 金属氧化物薄膜晶体管及制备方法、显示基板和显示装置 |
US10199395B2 (en) | 2015-04-16 | 2019-02-05 | Boe Technology Group Co., Ltd. | Metal oxide thin film transistor and manufacturing method thereof, display substrate and display device |
CN106328509A (zh) * | 2016-08-31 | 2017-01-11 | 上海华力微电子有限公司 | 一种形成mis结构的方法 |
CN110993603A (zh) * | 2019-12-09 | 2020-04-10 | 中国科学院微电子研究所 | 半导体结构及其形成方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102237398B (zh) | 半导体结构及其形成方法 | |
CN102299061B (zh) | 一种半导体器件的制造方法 | |
CN101840862B (zh) | 高性能半导体器件的形成方法 | |
CN102222616B (zh) | 一种半导体器件的制造方法 | |
CN103378008B (zh) | 双金属栅极cmos器件及其制造方法 | |
CN102110651B (zh) | 一种半导体器件及其制造方法 | |
CN102110650A (zh) | 一种半导体器件及其制造方法 | |
CN102087980A (zh) | 高性能半导体器件及其形成方法 | |
CN102087979A (zh) | 高性能半导体器件及其形成方法 | |
CN102956454A (zh) | 一种半导体结构及其制造方法 | |
JP2006086511A (ja) | 半導体装置 | |
CN102214608A (zh) | 一种半导体器件及其制造方法 | |
CN102064176A (zh) | 一种半导体器件及其制造方法 | |
CN102487015A (zh) | 一种半导体结构及其制造方法 | |
CN102184954A (zh) | 应变Ge沟道器件及其形成方法 | |
CN102299155A (zh) | 一种半导体器件及其制造方法 | |
CN103137475A (zh) | 一种半导体结构及其制造方法 | |
CN102110609B (zh) | 高性能半导体器件及其形成方法 | |
CN102299077B (zh) | 一种半导体器件及其制造方法 | |
CN102157379B (zh) | 一种半导体器件及其制造方法 | |
CN102194692A (zh) | 一种半导体器件的制造方法 | |
CN103943492A (zh) | 一种半导体器件及其制备方法 | |
CN103681509B (zh) | 一种半导体结构的制造方法 | |
CN102169888B (zh) | 应变GeOI结构及其形成方法 | |
KR100860471B1 (ko) | 반도체 소자 및 그의 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C12 | Rejection of a patent application after its publication | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20110921 |