CN1949532A - 半导体结构及其制造方法 - Google Patents
半导体结构及其制造方法 Download PDFInfo
- Publication number
- CN1949532A CN1949532A CN 200510108572 CN200510108572A CN1949532A CN 1949532 A CN1949532 A CN 1949532A CN 200510108572 CN200510108572 CN 200510108572 CN 200510108572 A CN200510108572 A CN 200510108572A CN 1949532 A CN1949532 A CN 1949532A
- Authority
- CN
- China
- Prior art keywords
- oxide layer
- layer
- semiconductor structure
- metalloid
- metal oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明涉及一种半导体结构及其制造方法，特别涉及一种应用于晶体管栅极的界面层即高介电常数的半导体叠层结构及其制造方法。其利用HfO2上的Ti，以吸收界面层的氧原子，进而降低界面层的厚度，直至消失。而在Ti上生长TiO2将可帮助后续的HfO2生长。同时，TiO2的介电常数约为50，可大幅提高栅极介电层的等效介电常数。通过Ti可吸收氧，以降低Ti厚度，增加k值，并且降低EOT。此外，当热处理后，形成的TiO2同时可以增加k值。而在TiO2之中，漏电流将不会剧增。本发明将可以加速高介电常数的栅极电介质的应用，并对未来EOT的持续下降提供一个空间。
Description
技术领域
本发明涉及一种半导体结构及其制造方法，特别涉及一种应用于晶体管栅极的界面层即高介电常数的半导体叠层结构及其制造方法。
背景技术
通常，在半导体制造方法中，所谓介电层(dielectric layer)其功能为用来绝缘导电层与导线间的电信号，通常为二氧化硅(SiO2)、氮化硅(SiN)等绝缘体。另外，氧化铪(HfO)及其硅氮化物(SixNx)等介电层已被认为将在未来应用于晶体管栅极(gate)中，因此原子层生长技术将是沉积此一介电层薄膜的主要技术。然而，形成硅氮化物虽可增加薄膜的成膜稳定性，也会降低介电常数(k)。同时，在原子层沉积技术中，高质量的氧化铪必须生长于富含氧的环境中，亦即生长于氧化层上，而此一层氧化层厚度约在5～10(埃)时，将会是达成高介电常数、且低等效氧化层厚度(EquivalentOxide Thickness，EOT)的一大阻碍。因此，提出可以降低界面层厚度的方法将是未来晶体管微缩技术持续进展的关键技术。
相关现有技术方面，Hyoung Kim等人，于“Journal of Applid PhysicsVol.96 No.6，page 3467-3472(2004)”，及论文名称为“Engineering chemicallyabrupt high-k metal oxide/Silicon interfaces using an oxygen-gettering metaloverlayer”中提出：在HfO2(二氧化铪)之上生长一层Ti(钛)，以吸收氧原子，而消除界面层，但之后Ti:O的去除，在过程中将会伤害HfO2薄膜。其次，在论大中Ti是利用物理气相沉积(Physical Vapor Deposition，PVD)的方式进行镀膜，但是过程中所产生的高能量粒子，将对HfO2薄膜造成伤害。另外，该论文中，Ti与HfO2界面层具有一定距离，使得Ti吸收氧原子的效率降低。
因此，由上可知，上述公知的半导体结构，在实际使用上，显然具有不便与缺点存在，而可待加以改善。
发明内容
本发明所要解决的技术问题，主要目的在于能够降低界面层的厚度，同时，符合未来晶体管的制造流程，确实可以整合PMOS及NMOS。
为了解决上述技术问题，本发明利用在HfO2之上的Ti，以吸收界面层的氧原子，进而降低界面层的厚度，直至消失。而在Ti上生长TiO2将可帮助后续的HfO2生长。同时，TiO2的介电常数约为50，可大幅提高栅极介电层的等效介电常数。通过Ti可吸收氧(Oxygen)，以降低Ti厚度，增加k值，并且降低EOT。此外，当热处理后，形成的TiO2同时可以增加k值(kTIO2～50)。而在TiO2之中，漏电流将不会剧增。本发明将可以加速高介电常数的栅极电介质(high-k gate dielectric)的应用，并对未来EOT的持续下降提供一个空间。
为了解决上述技术问题，根据本发明的其中一种方案，提供一种半导体结构，包括：一基板、一介电层单元及一导电层。其中，该介电层单元设置于该基板上，且该介电层单元至少包括相互堆叠的一金属氧化层及一金属层；以及该导电层设置于该介电层单元上。
其中，该导电层为氮化钛；该金属氧化层为二氧化铪、氧硅化铪、氮氧硅铪或二氧化钛；该金属层为钛；该金属氧化层的厚度介于0.1～5nm之间；该金属层的厚度介于0.1～2nm之间；该介电层单元及该导电层是通过一低温CVD(化学气相沉积)设备所完成，且该低温CVD设备为一原子层沉积设备。
为了解决上述技术问题，根据本发明的其中一种方案，提供一种半导体结构，包括：一基板、一介电层单元及一导电层。其中，该介电层单元设置于该基板上，且该介电层单元至少包括依序堆叠成形的第一类金属层、第一类金属氧化层、及第二类金属氧化层；以及该导电层设置于该介电层单元上。
其中，该第一类金属层为钛，该第一类金属氧化层为二氧化钛，并且该第一类金属层与该第一类金属氧化层所堆叠的总厚度介于0.1～2nm之间；该第二类金属氧化层为二氧化铪、氧硅化铪或氮氧硅铪，其厚度介于0.1～5nm之间；该介电层单元及该导电层是通过一低温CVD设备所完成，且该低温CVD设备为一原子层沉积设备。
为了解决上述技术问题，根据本发明的其中一种方案，提供一种半导体结构，包括：一基板、一介电层单元及一导电层。其中，该介电层单元设置于该基板上，且该介电层单元至少包括依序堆叠成形的第一类金属氧化层、第二类金属层、第二类金属氧化层、及第三类金属氧化层；以及该导电层设置于该介电层单元上。
其中，该第二类金属层为钛，其厚度介于0.1～2nm之间；该第一类金属氧化层为二氧化铪、氧硅化铪或氮氧硅铪，其厚度介于0.1～3nm或0.1～5nm之间；该第二类金属氧化层为二氧化钛；该第三类金属氧化层为二氧化铪、氧硅化铪或氮氧硅铪，其厚度介于0.1～3nm或0.1～5nm之间；该介电层单元及该导电层是通过一低温CVD设备所完成，且该低温CVD设备为一原子层沉积设备。
为了解决上述技术问题，根据本发明的其中一种方案，提供一种半导体结构，包括：一基板、一化学氧化层、一第一类金属氧化层、一第一类金属层、一第二类金属层、一第二类金属氧化层及一导电层。其中该化学氧化层(chemical oxide)形成于该基板上；该第一类金属氧化层形成于该化学氧化层上；该第一类金属层形成于该第一类金属氧化层上；该第二类金属层形成于该第一类金属层上；该第二类金属氧化层形成于该第二类金属层上；以及该导电层形成于该第二类金属氧化层上。
为了解决上述技术问题，根据本发明的其中一种方案，提供一种半导体结构的制造方法，包括：首先，提供一基板；接着，形成一介电层单元于该基板上，且该介电层单元至少包括相互堆叠的一金属氧化层及一金属层；然后，形成一导电层于该介电层单元上。
其中，该导电层为氮化钛；该金属氧化层为二氧化铪、氧硅化铪、氮氧硅铪、或二氧化钛，其厚度介于0.1～5nm之间；该金属层为钛；该金属层的厚度介于0.1～2nm之间；该介电层单元及该导电层是通过一低温CVD设备所完成，且该低温CVD设备为一原子层沉积设备；该形成导电层的步骤后，更进一步包括进行热退火以完成一堆叠式栅极、进行该堆叠式栅极的源极/漏极的热退火、以及进行还原气氛热退火，其中该源极/漏极的热退火步骤及该还原气氛热退火步骤使得氧进入钛中，以形成二氧化钛。
为了解决上述技术问题，根据本发明的其中一种方案，提供一种半导体结构的制造方法，包括：首先，提供一基板；接着，形成一介电层单元于该基板上，且该介电层单元至少包括依序堆叠成形的第一类金属层、第一类金属氧化层、及第二类金属氧化层；然后，形成一导电层于该介电层单元上。
为了解决上述技术问题，根据本发明的其中一种方案，提供一种半导体结构的制造方法，包括：首先，提供一基板；接着，形成一介电层单元于该基板上，且该介电层单元至少包括依序堆叠成形的第一类金属氧化层、第二类金属层、第二类金属氧化层、及第三类金属氧化层；然后，形成一导电层于该介电层单元上。
为了解决上述技术问题，根据本发明的其中一种方案，提供一种半导体结构的制造方法，包括：首先，提供一基板；接着，生长一化学氧化层(chemicaloxide)于该基板上；然后，生长一第一类金属氧化层于该化学氧化层上；接下来，生长一第一类金属层于该第一类金属氧化层上；接续，生长一第二类金属层于该第一类金属层上；然后，生长一第二类金属氧化层于该第二类金属层上；最后，生长一导电层于该第二类金属氧化层上。
其中，该介电层单元及该导电层是通过一低温CVD设备所完成，且该低温CVD设备为一原子层沉积设备；该形成导电层的步骤后，更进一步包括进行热退火以完成一堆叠式栅极、进行该堆叠式栅极的源极/漏极的热退火、以及进行还原气氛热退火，其中该源极/漏极的热退火步骤及该还原气氛热退火步骤使得氧进入钛中，以形成二氧化钛。
为了能更进一步了解本发明为达成预定目的所采取的技术、手段及功效，请参阅以下有关本发明的详细说明与附图，相信本发明的目的、特征与特点，当可由此得一深入且具体的了解，然而附图仅提供参考与说明用，并非用来对本发明加以限制。
附图说明
图1：本发明半导体结构的第一实施例的剖面示意图；
图2：本发明半导体结构的第二实施例的剖面示意图；
图3：本发明半导体结构的第三实施例的剖面示意图；
图4：本发明半导体结构的第四实施例的剖面示意图；
图5：本发明半导体结构的制造方法的第一实施例的流程图；
图6：本发明半导体结构的制造方法的第二实施例的流程图；
图7：本发明半导体结构的制造方法的第三实施例的流程图；以及
图8：本发明半导体结构的制造方法的第四实施例的流程图。
其中，附图标记说明如下：
基板 1 二氧化硅 10
介电层单元 2 金属氧化层 20
金属层 21 导电层 3
介电层单元 4 第一类金属层 40
第一类金属氧化层 41 第二类金属氧化层 42
介电层单元 5 第一类金属氧化层 50
第二类金属层 51 第二类金属氧化层 52
第三类金属氧化层 53 化学氧化层 6
介电层单元 7 第一类金属氧化层 70
第一类金属层 71 第二类金属层 72
第二类金属氧化层 73
具体实施方式
请参阅图1所示，其为本发明半导体结构的第一实施例的剖面示意图。由图中可知，本发明第一实施例提供一种半导体结构，包括：一基板1、一介电层单元2及一导电层3。
其中，该基板1可为硅基板(Si substrate)，且于该硅基板上形成二氧化硅10(SiO2)。该介电层单元2成形于该基板1上，且该介电层单元2至少包括一金属氧化层20及一金属层21，且该金属氧化层20及该金属层21为相互堆叠而形成。该导电层3设置于该介电层单元2上，且该导电层3可为氮化钛(TiN)。
另外，该金属氧化层20可为二氧化铪(HfO2)、氧硅化铪(HfSiO)、氮氧硅铪(HfSiON)或二氧化钛(TiO2)，且该二氧化铪的厚度介于0.1nm～3nm或0.1nm～5nm之间；该氧硅化铪(HfSiO)的厚度介于0.1nm～3nm或0.1nm～5nm之间；该氮氧硅铪(HfSiON)的厚度介于0.1nm～3nm之间；该二氧化钛(TiO2)的厚度介于0.1nm～2nm之间。另外，该金属层21可为钛(Ti)，其中该钛的厚度介于0.1nm～2nm之间。但是，上述金属层及金属氧化层所使用的材料及厚度的界定非用来限定本发明。
请参阅图2所示，其为本发明半导体结构的第二实施例的剖面示意图。由图中可知，本发明第二实施例提供一种半导体结构，包括：一基板1、一介电层单元4及一导电层3。
其中，第二实施例与第一实施例最大的不同在于：该介电层单元4至少包括依序堆叠成形的第一类金属层40、第一类金属氧化层41、及第二类金属氧化层42。其中该第一类金属层40可为Ti或TiO2，其厚度介于0.1nm～2nm之间；该第一类金属氧化层41可为HfO2、HfSiO或HfSiON，其厚度介于0.1nm～3nm或0.1nm～5nm之间；该第二类金属氧化层42可为HfO2、HfSiO或HfSiON，其厚度介于0.1nm～3nm或0.1nm～5nm之间。但是，上述金属层及金属氧化层所使用的材料及厚度的界定非用来限定本发明。
请参阅图3所示，其为本发明半导体结构的第三实施例的剖面示意图。由图中可知，本发明第三实施例提供一种半导体结构，包括：一基板1、一介电层单元5及一导电层3。
其中，第三实施例与第一、二实施例最大的不同在于：该介电层单元5至少包括依序堆叠成形的第一类金属氧化层50、第二类金属层51、第二类金属氧化层52、及第三类金属氧化层53。其中该第一类金属氧化层50可为HfO2、HfSiO或HfSiON，其厚度介于0.1nm～3nm或0.1nm～5nm之间；该第二类金属层51可为Ti或TiO2，其厚度介于0.1nm～2nm之间；该第二类金属氧化层52可为HfO2、HfSiO或HfSiON，其厚度介于0.1nm～3nm或0.1nm～5nm之间；该第三类金属氧化层53可为HfO2、HfSiO或HfSiON，其厚度介于0.1nm～3nm或0.1nm～5nm之间。但是，上述金属层及金属氧化层所使用的材料及厚度的界定非用来限定本发明。
请参阅图4所示，其为本发明半导体结构的第四实施例的剖面示意图。由图中可知，本发明第四实施例提供一种半导体结构，包括：一基板1、一化学氧化层6、一第一类金属氧化层70、一第一类金属层71、一第二类金属层72、一第二类金属氧化层73及一导电层3。
其中，该化学氧化层(chemical oxide)6形成于该基板1上，该第一类金属氧化层70形成于该化学氧化层6上，该第一类金属层71形成于该第一类金属氧化层70上；该第二类金属层72形成于该第一类金属层71上；该第二类金属氧化层73形成于该第二类金属层72上；以及该导电层3形成于该第二类金属氧化层73上。此外，该第一类金属氧化层70、该第一类金属层71、该第二类金属层72、及该第二类金属氧化层73依序堆叠成一介电层单元7。
此外，该化学氧化层6可为二氧化硅(SiO2)。该第一类金属氧化层70为HfO2、HfSiO或HfSiON，其厚度介于0.1nm～3nm或0.1nm～5nm之间。该第一类金属层71可为Ti或TiO2，其厚度介于0.1nm～2nm之间。该第二类金属层72可为Ti或TiO2，其厚度介于0.1nm～2nm之间。该第二类金属氧化层73可为HfO2、HfSiO或HfSiON，其厚度介于0.1nm～3nm或0.1nm～5nm之间。另外，与其它实施例相同，该基板1可为一硅基板，该导电层3可为氮化钛(TiN)。
请参阅图5所示，其为本发明半导体结构的制造方法的第一实施例的流程图。由流程图中可知，本发明提供一种半导体结构的制造方法，包括：首先，提供一基板1(S100)；接着，形成一金属氧化层20于该基板1上(S102)；然后，形成一金属层21于该金属氧化层20上(S104)，其中该相互堆叠的金属氧化层20及金属层21形成一介电层单元2；接下来，形成一导电层3于该金属层21上(S106)，其中该介电层单元2及该导电层3是通过一低温CVD(Chemical Vapor Deposition)设备所完成，且该低温CVD设备为一原子层沉积(Atomic Layer Deposition；ALD)设备。
此外，该形成导电层3的步骤S106后，进一步包括：进行热退火，以完成一堆叠式栅极(stacked gate)(S108)；然后，进行该堆叠式栅极的源极/漏极的热退火(S/D annealing)(S110)；最后，进行还原气氛热退火(forming gas annealing)(S112)，其中该源极/漏极的热退火步骤及该还原气氛热退火步骤使得氧进入钛中，以形成二氧化钛。
请参阅图6所示，其为本发明半导体结构的制造方法的第一实施例的流程图。由流程图中可知，本发明提供一种半导体结构的制造方法，包括：首先，提供一基板1(S200)；接着，形成一第一类金属层40于该基板1上(S202)；然后，形成一第一类金属氧化层41于该第一类金属层40上(S204)；接下来，形成一第二类金属氧化层42于该第一类金属氧化层41上(S206)，其中该依序堆叠成形的第一类金属层40、第一类金属氧化层41及第二类金属氧化层42形成一介电层单元4；最后，形成一导电层3于该第二类金属氧化层42上(S208)，其中该介电层单元2及该导电层3是通过一低温CVD设备所完成，且该低温CVD设备为一ALD设备。
此外，该形成导电层3的步骤S208后，进一步包括：进行热退火，以完成一堆叠式栅极(S210)；然后，进行该堆叠式栅极的源极/漏极的热退火(S212)；最后，进行还原气氛热退火(S214)，其中该源极/漏极的热退火步骤及该还原气氛热退火步骤使得氧进入钛中，以形成二氧化钛。
请参阅图7所示，其为本发明半导体结构的制造方法的第三实施例的流程图。由流程图中可知，本发明提供一种半导体结构的制造方法，包括：首先，提供一基板1(S300)；接着，形成一第一类金属氧化层50于该基板1上(S302)；然后，形成一第二类金属层51于该第一类金属氧化层50上(S304)；接下来，形成一第二类金属氧化层52于该第二类金属层51上(S306)；接续，形成一第三类金属氧化层53于该第二类金属氧化层52上(S308)，其中该依序堆叠成形的第一类金属氧化层50、第二类金属51、第二类金属氧化层52及第三类金属氧化层53形成一介电层单元5；最后，形成一导电层3于该第三类金属氧化层53上(S310)，其中该介电层单元2及该导电层3通过一低温CVD设备所完成，且该低温CVD设备为一ALD设备。
此外，该形成导电层3的步骤S310后，进一步包括：进行热退火，以完成一堆叠式栅极(S312)；然后，进行该堆叠式栅极的源极/漏极的热退火(S314)；最后，进行还原气氛热退火(S316)，其中该源极/漏极的热退火步骤及该还原气氛热退火步骤使得氧进入钛中，以形成二氧化钛。
请参阅图8所示，其为本发明半导体结构的制造方法的第四实施例的流程图。由流程图中可知，本发明提供一种半导体结构的制造方法，包括：首先，提供一基板1(S400)；接着，生长一化学氧化层6于该基板1上(S402)；然后，生长一第一类金属氧化层70于该化学氧化层6上(S404)；接下来，生长一第一类金属层71于该第一类金属氧化层70上(S406)；接着，生长一第二类金属层72于该第一类金属层71上(S408)；然后，生长一第二类金属氧化层73于该第二类金属层72上(S410)，其中该依序堆叠成形的第一类金属氧化层70、第一类金属层71、第二类金属层72及第二类金属氧化层73形成一介电层单元7；最后，生长一导电层3于该第二类金属氧化层73上(S412)，其中该介电层单元2及该导电层3通过一低温CVD设备所完成，且该低温CVD设备为一ALD设备。
此外，该形成导电层3的步骤S412后，进一步包括：进行热退火，以完成一堆叠式栅极(S414)；然后，进行该堆叠式栅极的源极/漏极的热退火(S416)；最后，进行还原气氛热退火(S418)，其中该源极/漏极的热退火步骤及该还原气氛热退火步骤使得氧进入钛中，以形成二氧化钛。
因此，通过在HfO2的上的Ti，以吸收界面层的氧原子，进而降低界面层的厚度，直至消失。而在Ti上生长TiO2将可帮助后续的HfO2生长。同时，TiO2的介电常数约为50，可大幅提高栅极介电层的等效介电常数。通过Ti可吸收氧(Oxygen)，以降低Ti厚度，增加k值，并且降低EOT。此外，当热处理后，形成的TiO2同时可以增加k值(kTIO2～50)。而在TiO2之中，漏电流将不会剧增。本发明将可以加速高介电常数的栅极电介质(high-k gatedielectric)的应用，并对未来EOT的持续下降提供一个空间。
此外，相较于Hyoung Kim等人的现有技术，本发明采用低温的CVD方法连续镀膜，可有效降低HfO2薄膜的伤害。另外，本发明的Ti位于HfO2介电层，将可非常接近界面氧化层，以增加吸收氧原子的效率。此外，本发明将Ti层埋入介电层之中，当Ti层吸收氧原子后可转化成二氧化钛，因此将可提升介电常数k值，并降低EOT。
然而，以上所述，仅为本发明最佳的具体实施例的详细说明与附图，并非用以限制本发明，本发明的特征并不局限于此，本发明的所有范围应以下述的权利要求为准，凡合于本发明权利要求的精神与其类似变化的实施例，皆应包含于本发明的范围中，任何本技术领域的技术人员可轻易思及的变化或修饰皆可涵盖在以下本本发明的专利范围内。
Claims (29)
1、一种半导体结构，其特征在于，包括：
一基板；
一介电层单元，其设置于该基板上，且该介电层单元至少包括相互堆叠的金属氧化层及金属层；以及
一导电层，其设置于该介电层单元上。
2、如权利要求1所述的半导体结构，其特征在于：该导电层为氮化钛。
3、如权利要求1所述的半导体结构，其特征在于：该金属氧化层为二氧化铪、氧硅化铪、氮氧硅铪或二氧化钛。
4、如权利要求1所述的半导体结构，其特征在于：该金属层为钛。
5、如权利要求1所述的半导体结构，其特征在于：该金属氧化层的厚度介于0.1～5nm之间。
6、如权利要求1所述的半导体结构，其特征在于：该金属层的厚度介于0.1～2nm之间。
7、如权利要求1所述的半导体结构，其特征在于：该金属氧化层至少包括一第一类金属氧化层及一第二类金属氧化层，该金属层至少包括一第一类金属层，并且该介电单元通过该第一类金属层、该第一类金属氧化层、及该第二类金属氧化层依序堆叠而形成。
8、如权利要求7所述的半导体结构，其特征在于：该第一类金属层为钛，该第一类金属氧化层为二氧化钛，并且该第一类金属层与该第一类金属氧化层所堆叠的总厚度介于0.1～2nm之间。
9、如权利要求7所述的半导体结构，其特征在于：该第二类金属氧化层为二氧化铪、氧硅化铪或氮氧硅铪，其厚度介于0.1～5nm之间。
10、如权利要求1所述的半导体结构，其特征在于：该金属氧化层至少包括一第一类金属氧化层、一第二类金属氧化层、及一第三类金属氧化层，该金属层至少包括一第二类金属层，并且该介电单元通过该第一类金属氧化层、该第二类金属层、该第二类金属氧化层、及该第三类金属氧化层依序堆叠而形成。
11、如权利要求10所述的半导体结构，其特征在于：该第二类金属层为钛，其厚度介于0.1～2nm之间。
12、如权利要求10所述的半导体结构，其特征在于：该第一类金属氧化层为二氧化铪、氧硅化铪或氮氧硅铪，其厚度介于0.1～3nm或0.1～5nm之间。
13、如权利要求10所述的半导体结构，其特征在于：该第二类金属氧化层为二氧化钛。
14、如权利要求10所述的半导体结构，其特征在于：该第三类金属氧化层为二氧化铪、氧硅化铪或氮氧硅铪，其厚度介于0.1～3nm或0.1～5nm之间。
15、如权利要求1所述的半导体结构，其特征在于：该介电层单元及该导电层是通过一低温化学气相沉积设备所完成，且该低温化学气相沉积设备为一原子层沉积设备。
16、一种半导体结构的制造方法，其特征在于，包括下列步骤：
提供一基板；
形成一介电层单元于该基板上，且该介电层单元至少包括相互堆叠的一金属氧化层及一金属层；以及
形成一导电层于该介电层单元上。
17、如权利要求16所述的半导体结构的制造方法，其特征在于：该导电层为氮化钛。
18、如权利要求16所述的半导体结构的制造方法，其特征在于：该金属氧化层为二氧化铪、氧硅化铪、氮氧硅铪、或二氧化钛，其厚度介于0.1～5nm之间。
19、如权利要求16所述的半导体结构的制造方法，其特征在于：该金属层为钛。
20、如权利要求16所述的半导体结构的制造方法，其特征在于：该金属层的厚度介于0.1～2nm之间。
21、如权利要求16所述的半导体结构的制造方法，其特征在于：该介电层单元及该导电层是通过一低温化学气相沉积设备所完成，且该低温化学气相沉积设备为一原子层沉积设备。
22、如权利要求16所述的半导体结构的制造方法，其特征在于：该形成导电层的步骤后，进一步包括：
进行热退火，以完成一堆叠式栅极；
进行该堆叠式栅极的源极/漏极的热退火；以及
进行还原气氛热退火；
其中该源极/漏极的热退火步骤及该还原气氛热退火步骤使得氧进入钛中，以形成二氧化钛。
23、如权利要求16所述的半导体结构的制造方法，其特征在于：该金属氧化层至少包括一第一类金属氧化层及一第二类金属氧化层，该金属层至少包括一第一类金属层，并且该介电单元通过该第一类金属层、该第一类金属氧化层、及该第二类金属氧化层依序堆叠而形成。
24、如权利要求16所述的半导体结构的制造方法，其特征在于：该金属氧化层至少包括一第一类金属氧化层、一第二类金属氧化层、及一第三类金属氧化层，该金属层至少包括一第二类金属层，并且该介电单元通过该第一类金属氧化层、该第二类金属层、该第二类金属氧化层、及该第三类金属氧化层依序堆叠而形成。
25、一种半导体结构的制造方法，其特征在于，包括下列步骤：
提供一基板；
生长一化学氧化层于该基板上；
生长一第一类金属氧化层于该化学氧化层上；
生长一第一类金属层于该第一类金属氧化层上；
生长一第二类金属层于该第一类金属层上；
生长一第二类金属氧化层于该第二类金属层上；以及
生长一导电层于该第二类金属氧化层上。
26、如权利要求25所述的半导体结构的制造方法，其特征在于：该介电层单元及该导电层是通过一低温化学气相沉积设备所完成，且该低温化学气相沉积设备为一原子层沉积设备。
27、如权利要求25所述的半导体结构的制造方法，其特征在于：该形成导电层的步骤后，进一步包括：
进行热退火，以完成一堆叠式栅极；
进行该堆叠式栅极的源极/漏极的热退火；以及
进行还原气氛热退火；
其中该源极/漏极的热退火步骤及该还原气氛热退火步骤使得氧进入钛中，以形成二氧化钛。
28、一种半导体结构，其特征在于，包括：
一基板；
一化学氧化层，其形成于该基板上；
一第一类金属氧化层，其形成于该化学氧化层上；
一第一类金属层，其形成于该第一类金属氧化层上；
一第二类金属层，其形成于该第一类金属层上；
一第二类金属氧化层，其形成于该第二类金属层上；以及
一导电层，其形成于该第二类金属氧化层上。
29、如权利要求28所述的半导体结构，其特征在于：该介电层单元及该导电层是通过一低温化学气相沉积设备所完成，且该低温化学气相沉积设备为一原子层沉积设备。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 200510108572 CN1949532A (zh) | 2005-10-12 | 2005-10-12 | 半导体结构及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 200510108572 CN1949532A (zh) | 2005-10-12 | 2005-10-12 | 半导体结构及其制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN1949532A true CN1949532A (zh) | 2007-04-18 |
Family
ID=38018969
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 200510108572 Pending CN1949532A (zh) | 2005-10-12 | 2005-10-12 | 半导体结构及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN1949532A (zh) |
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101661883A (zh) * | 2008-08-25 | 2010-03-03 | 台湾积体电路制造股份有限公司 | 半导体元件的制造方法 |
| WO2010149058A1 (zh) * | 2009-06-26 | 2010-12-29 | 中国科学院微电子研究所 | 控制器件阀值电压的cmosfet结构及其制造方法 |
| CN102194692A (zh) * | 2010-03-04 | 2011-09-21 | 中国科学院微电子研究所 | 一种半导体器件的制造方法 |
| CN102201436A (zh) * | 2011-05-16 | 2011-09-28 | 清华大学 | 半导体结构及其制造方法 |
| CN102369593A (zh) * | 2009-03-31 | 2012-03-07 | 国际商业机器公司 | 高k金属栅极晶体管的阈值电压控制和驱动电流改善的方法和结构 |
| CN102439700A (zh) * | 2009-04-30 | 2012-05-02 | 国际商业机器公司 | 通过栅极电介质叠层修正进行的阈值电压调整 |
| WO2012155392A1 (en) * | 2011-05-16 | 2012-11-22 | Tsinghua University | Semiconductor structure and method for forming the same |
| CN103545355A (zh) * | 2012-07-12 | 2014-01-29 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其制作方法 |
| US8679962B2 (en) | 2008-08-21 | 2014-03-25 | Taiwan Semiconductor Manufacturing Company, Ltd. | Integrated circuit metal gate structure and method of fabrication |
| US8860143B2 (en) | 2011-05-16 | 2014-10-14 | Tsinghua University | High-K gate dielectric with work function adjustment metal layer |
| CN104425620A (zh) * | 2013-09-03 | 2015-03-18 | 三星电子株式会社 | 半导体器件及其制造方法 |
| CN105762179A (zh) * | 2014-12-16 | 2016-07-13 | 北京有色金属研究总院 | 一种铪基高k栅介质堆栈结构及其MOSFET器件 |
| CN108614314A (zh) * | 2018-05-10 | 2018-10-02 | 江西师范大学 | 一种太阳能全光谱范围完美光吸收器 |
-
2005
- 2005-10-12 CN CN 200510108572 patent/CN1949532A/zh active Pending
Cited By (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8679962B2 (en) | 2008-08-21 | 2014-03-25 | Taiwan Semiconductor Manufacturing Company, Ltd. | Integrated circuit metal gate structure and method of fabrication |
| US11004950B2 (en) | 2008-08-21 | 2021-05-11 | Taiwan Semiconductor Manufacturing Company, Ltd. | Integrated circuit metal gate structure |
| US7989321B2 (en) | 2008-08-21 | 2011-08-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor device gate structure including a gettering layer |
| US10164045B2 (en) | 2008-08-21 | 2018-12-25 | Taiwan Semiconductor Manufacturing Company, Ltd. | Integrated circuit metal gate structure |
| CN101661883B (zh) * | 2008-08-25 | 2015-09-02 | 台湾积体电路制造股份有限公司 | 半导体元件的制造方法 |
| CN101661883A (zh) * | 2008-08-25 | 2010-03-03 | 台湾积体电路制造股份有限公司 | 半导体元件的制造方法 |
| CN102369593A (zh) * | 2009-03-31 | 2012-03-07 | 国际商业机器公司 | 高k金属栅极晶体管的阈值电压控制和驱动电流改善的方法和结构 |
| CN102439700A (zh) * | 2009-04-30 | 2012-05-02 | 国际商业机器公司 | 通过栅极电介质叠层修正进行的阈值电压调整 |
| CN102439700B (zh) * | 2009-04-30 | 2015-01-28 | 国际商业机器公司 | 通过栅极电介质叠层修正进行的阈值电压调整 |
| US8410555B2 (en) | 2009-06-26 | 2013-04-02 | Institute of Microelectronics, Chinese Academy of Sciences | CMOSFET device with controlled threshold voltage and method of fabricating the same |
| WO2010149058A1 (zh) * | 2009-06-26 | 2010-12-29 | 中国科学院微电子研究所 | 控制器件阀值电压的cmosfet结构及其制造方法 |
| CN102194692A (zh) * | 2010-03-04 | 2011-09-21 | 中国科学院微电子研究所 | 一种半导体器件的制造方法 |
| US8860143B2 (en) | 2011-05-16 | 2014-10-14 | Tsinghua University | High-K gate dielectric with work function adjustment metal layer |
| WO2012155392A1 (en) * | 2011-05-16 | 2012-11-22 | Tsinghua University | Semiconductor structure and method for forming the same |
| CN102201436A (zh) * | 2011-05-16 | 2011-09-28 | 清华大学 | 半导体结构及其制造方法 |
| CN103545355A (zh) * | 2012-07-12 | 2014-01-29 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其制作方法 |
| CN104425620A (zh) * | 2013-09-03 | 2015-03-18 | 三星电子株式会社 | 半导体器件及其制造方法 |
| CN105762179A (zh) * | 2014-12-16 | 2016-07-13 | 北京有色金属研究总院 | 一种铪基高k栅介质堆栈结构及其MOSFET器件 |
| CN108614314A (zh) * | 2018-05-10 | 2018-10-02 | 江西师范大学 | 一种太阳能全光谱范围完美光吸收器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1949532A (zh) | 半导体结构及其制造方法 | |
| US7465626B2 (en) | Method for forming a high-k dielectric stack | |
| US6451641B1 (en) | Non-reducing process for deposition of polysilicon gate electrode over high-K gate dielectric material | |
| US6844604B2 (en) | Dielectric layer for semiconductor device and method of manufacturing the same | |
| US8168547B2 (en) | Manufacturing method of semiconductor device | |
| CN1253943C (zh) | 具有多重栅极及应变的沟道层的晶体管及其制造方法 | |
| JP4722501B2 (ja) | 半導体素子の多層誘電体構造物、半導体及びその製造方法 | |
| CN1663051A (zh) | 半导体器件及其制造方法 | |
| JP2003059926A (ja) | 半導体装置 | |
| KR20050101626A (ko) | 감소된 불순물을 갖는 고유전막의 제조방법 | |
| US20110081775A1 (en) | Method for adjusting the threshold voltage of a gate stack of a pmos device | |
| CN1815752A (zh) | 栅极介电层以及应用该栅极介电层的晶体管与半导体装置 | |
| CN1885560A (zh) | 控制金属栅极叠层中平带/阈值电压的方法及其结构 | |
| CN1531032A (zh) | 高介电常数氧化物膜的制造法、含该膜的电容器及制造法 | |
| CN1815756A (zh) | 半导体元件及其制造方法 | |
| CN1261986C (zh) | 含高介电常数绝缘膜的半导体设备和该设备的制造方法 | |
| US7601578B2 (en) | Defect control in gate dielectrics | |
| EP1649501B1 (en) | High-k dielectric film, method of forming the same and related semiconductor device | |
| CN1714434A (zh) | 电介质膜的形成方法 | |
| CN1551371A (zh) | 半导体器件及其制造方法 | |
| WO2009133515A1 (en) | Gate structure for field effect transistor | |
| US20070166931A1 (en) | Methods of Manufacturing A Semiconductor Device for Improving the Electrical Characteristics of A Dielectric Film | |
| JP2006049882A (ja) | 原子層の積層方法、これを用いたゲート構造物の製造方法、及びキャパシタの製造方法 | |
| JP2005223309A (ja) | 半導体装置、その製造方法及びその製造装置 | |
| CN1511349A (zh) | 半导体装置及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Open date: 20070418 |