JP2006049882A - 原子層の積層方法、これを用いたゲート構造物の製造方法、及びキャパシタの製造方法 - Google Patents
原子層の積層方法、これを用いたゲート構造物の製造方法、及びキャパシタの製造方法 Download PDFInfo
- Publication number
- JP2006049882A JP2006049882A JP2005207860A JP2005207860A JP2006049882A JP 2006049882 A JP2006049882 A JP 2006049882A JP 2005207860 A JP2005207860 A JP 2005207860A JP 2005207860 A JP2005207860 A JP 2005207860A JP 2006049882 A JP2006049882 A JP 2006049882A
- Authority
- JP
- Japan
- Prior art keywords
- reactant
- solid material
- substrate
- oxidant
- silicon oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 51
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 19
- 239000003990 capacitor Substances 0.000 title claims abstract description 15
- 238000000151 deposition Methods 0.000 title abstract description 3
- 239000011343 solid material Substances 0.000 claims abstract description 69
- 239000000758 substrate Substances 0.000 claims abstract description 69
- 239000000376 reactant Substances 0.000 claims abstract description 67
- ILCYGSITMBHYNK-UHFFFAOYSA-N [Si]=O.[Hf] Chemical compound [Si]=O.[Hf] ILCYGSITMBHYNK-UHFFFAOYSA-N 0.000 claims abstract description 57
- 239000007800 oxidant agent Substances 0.000 claims abstract description 49
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 19
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 19
- 239000010408 film Substances 0.000 claims description 110
- 239000007787 solid Substances 0.000 claims description 36
- 239000010409 thin film Substances 0.000 claims description 33
- 230000001590 oxidative effect Effects 0.000 claims description 31
- 229910000449 hafnium oxide Inorganic materials 0.000 claims description 30
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 claims description 30
- 239000000126 substance Substances 0.000 claims description 10
- 238000010030 laminating Methods 0.000 claims description 6
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 76
- 239000007789 gas Substances 0.000 description 42
- 229910052786 argon Inorganic materials 0.000 description 38
- 229910052735 hafnium Inorganic materials 0.000 description 21
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 19
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 16
- 229910052710 silicon Inorganic materials 0.000 description 16
- 239000010703 silicon Substances 0.000 description 16
- 238000003475 lamination Methods 0.000 description 13
- 239000002243 precursor Substances 0.000 description 10
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 8
- 239000012686 silicon precursor Substances 0.000 description 8
- 238000005229 chemical vapour deposition Methods 0.000 description 7
- 230000009257 reactivity Effects 0.000 description 7
- 229910052751 metal Inorganic materials 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 229910052757 nitrogen Inorganic materials 0.000 description 6
- VBCSQFQVDXIOJL-UHFFFAOYSA-N diethylazanide;hafnium(4+) Chemical compound [Hf+4].CC[N-]CC.CC[N-]CC.CC[N-]CC.CC[N-]CC VBCSQFQVDXIOJL-UHFFFAOYSA-N 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 4
- 238000005755 formation reaction Methods 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- 238000010926 purge Methods 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 150000004767 nitrides Chemical class 0.000 description 3
- NFHFRUOZVGFOOS-UHFFFAOYSA-N palladium;triphenylphosphane Chemical compound [Pd].C1=CC=CC=C1P(C=1C=CC=CC=1)C1=CC=CC=C1.C1=CC=CC=C1P(C=1C=CC=CC=1)C1=CC=CC=C1.C1=CC=CC=C1P(C=1C=CC=CC=1)C1=CC=CC=C1.C1=CC=CC=C1P(C=1C=CC=CC=1)C1=CC=CC=C1 NFHFRUOZVGFOOS-UHFFFAOYSA-N 0.000 description 3
- 238000002425 crystallisation Methods 0.000 description 2
- 230000008025 crystallization Effects 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- LFQCEHFDDXELDD-UHFFFAOYSA-N tetramethyl orthosilicate Chemical compound CO[Si](OC)(OC)OC LFQCEHFDDXELDD-UHFFFAOYSA-N 0.000 description 2
- VZSRBBMJRBPUNF-UHFFFAOYSA-N 2-(2,3-dihydro-1H-inden-2-ylamino)-N-[3-oxo-3-(2,4,6,7-tetrahydrotriazolo[4,5-c]pyridin-5-yl)propyl]pyrimidine-5-carboxamide Chemical compound C1C(CC2=CC=CC=C12)NC1=NC=C(C=N1)C(=O)NCCC(N1CC2=C(CC1)NN=N2)=O VZSRBBMJRBPUNF-UHFFFAOYSA-N 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- UUALILXWKPQGRP-UHFFFAOYSA-N C(C)[Si]NC Chemical compound C(C)[Si]NC UUALILXWKPQGRP-UHFFFAOYSA-N 0.000 description 1
- 229910004129 HfSiO Inorganic materials 0.000 description 1
- -1 SiH 4 Chemical class 0.000 description 1
- JYDADOGEOQBMLP-UHFFFAOYSA-N [Hf+4].CCNC Chemical compound [Hf+4].CCNC JYDADOGEOQBMLP-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- WZUCGJVWOLJJAN-UHFFFAOYSA-N diethylaminosilicon Chemical compound CCN([Si])CC WZUCGJVWOLJJAN-UHFFFAOYSA-N 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 150000003377 silicon compounds Chemical class 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- GIRKRMUMWJFNRI-UHFFFAOYSA-N tris(dimethylamino)silicon Chemical compound CN(C)[Si](N(C)C)N(C)C GIRKRMUMWJFNRI-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/02142—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides
- H01L21/02148—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides the material containing hafnium, e.g. HfSiOx or HfSiON
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
- C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
- C23C16/40—Oxides
- C23C16/401—Oxides containing silicon
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
- C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
- C23C16/45523—Pulsed gas flow or change of composition over time
- C23C16/45525—Atomic layer deposition [ALD]
- C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
- C23C16/45531—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations specially adapted for making ternary or higher compositions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
- H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
- H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28158—Making the insulator
- H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
- H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/314—Inorganic layers
- H01L21/3141—Deposition using atomic layer deposition techniques [ALD]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
- H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
- H01L21/02181—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing hafnium, e.g. HfO2
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
- H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
- H01L21/02189—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing zirconium, e.g. ZrO2
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
- H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/314—Inorganic layers
- H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
- H01L21/31604—Deposition from a gas or vapour
- H01L21/31608—Deposition of SiO2
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/314—Inorganic layers
- H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
- H01L21/31604—Deposition from a gas or vapour
- H01L21/31645—Deposition of Hafnium oxides, e.g. HfO2
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Manufacturing & Machinery (AREA)
- General Chemical & Material Sciences (AREA)
- Mechanical Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Materials Engineering (AREA)
- Crystallography & Structural Chemistry (AREA)
- Inorganic Chemistry (AREA)
- Ceramic Engineering (AREA)
- Formation Of Insulating Films (AREA)
- Chemical Vapour Deposition (AREA)
- Semiconductor Memories (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
【課題】 原子層の積層方法、これを用いたゲート構造物の製造方法、及びキャパシタの製造方法が開示される。
【解決手段】 第１反応物質としてＴＥＭＡＨを基板の上部に導入した後、第１反応物質の第１部分は基板上に化学吸着させ、第２部分は物理吸着させる。その後、第１反応物質の第１部分と酸化剤を化学的に反応させると、基板上にはハフニウムシリコン酸化物を含む第１固状物質が形成される。その後、第２反応物質としてＴＥＭＡＳを第１固状物質の上部に導入した後、第２反応物質の第１部分は第１固状物質上に化学吸着させ、第２部分は物理吸着させる。その後、第２反応物質の第１部分と酸化剤を化学的に反応させると、第１固状物質上にはシリコン酸化物を含む第２固状物質が形成されるので、基板上にはハフニウムシリコン酸化膜が形成される。
【選択図】 図８
Description
本発明は、原子層の積層方法、これを用いたゲート構造物の製造方法、及びキャパシタの製造方法にかかわり、より詳細には、ハフニウムシリコン酸化物を含む固体薄膜を形成するための原子層の積層方法、これを用いたゲート構造物の製造方法、及びキャパシタの製造方法に関する。
最近、ＭＯＳトランジスタのゲート絶縁膜又はキャパシタの誘電膜などのような薄膜は高誘電率を有する物質を用いて形成している。これは、前記高誘電率を有する物質からなる薄膜が薄い等価酸化膜厚さ（ＥＯＴ）を維持し、かつ、ゲート電極とチャンネル、又は下部電極と上部電極との間で発生する漏洩電流を十分減少させることができるためである。
主に用いている高誘電率を有する物質からなる薄膜の例としては、ハフニウム酸化膜（ＨｆＯ２）を挙げることができる。前記ハフニウム酸化膜を形成する方法に対する一例は特許文献１（ｉｓｓｕｅｄ ｔｏ Ｇｉｌｍｅｒ）に開示している。
しかし、前記ハフニウム酸化膜の場合、前記ハフニウム酸化膜を形成するとき、約３００℃の温度から結晶化が始まり、その結果、漏洩電流が急激に増加する状況がしばしば発生する。特に、ハフニウム酸化膜をゲート絶縁膜として適用し、前記ハフニウム酸化膜上にゲート導電膜としてポリシリコン膜を形成する場合、ボロンなどのような不純物の浸透（ｐｅｎｅｔｒａｔｉｏｎ）によってチャンネル領域における電子移動度が急激に減少する不良が発生する。
したがって、最近は前記ハフニウム酸化膜のかわりに前記ハフニウム酸化膜にシリコンを含むハフニウムシリコン酸化膜（ＨｆＳｉＯ２）を開発して用いている。特に、前記ハフニウムシリコン酸化膜は、その特性がシリコン酸化膜対比９０％水準まで達成することができると報告されている。
前記ハフニウムシリコン酸化膜は、スパッタ、化学気相蒸着、又は原子層積層などを行って形成する。前記スパッタを行ってハフニウムシリコン酸化膜を形成する場合、量産に多少問題がある。そして、前記化学気相蒸着を行い、ハフニウムシリコン酸化膜を形成する場合、５０Å以下に薄く形成しにくい。特に、前記化学気相蒸着を遂行するときに用いるハフニウム前駆体とシリコン前駆体との割合が少しでも変化すると、シリコン含量が非常に大きく変化するので、前記ハフニウムシリコン酸化膜に含まれるハフニウムとシリコンとの組成比を調節しにくい。
しかし、前記原子層積層を行って、ハフニウムシリコン酸化膜を形成する場合、前記ハフニウム酸化膜に含まれるハフニウムとシリコンとの組成比、及び厚さの調節が容易であり、優秀なステップカバレッジの具現が可能である。
前記原子層積層を行い、ハフニウム酸化膜を形成する一例は特許文献２、特許文献３、特許文献４、特許文献５などに開示されている。
前記特許文献２には、原子層積層に対する具体的な言及なしに、ハフニウム前駆体（Ｈｆ−ｐｒｅｃｕｒｓｏｒ）としてＴＤＥＡＨ（ｔｅｔｒａｋｉｓ ｄｉｅｔｈｙｌ ａｍｉｎｏ ｈａｆｎｉｕｍ）とシリコン前駆体（Ｓｉ−ｐｒｅｃｕｒｓｏｒ）としてＴＤＭＡＳ（ｔｅｔｒａｋｉｓ ｄｉｅｔｈｙｌ ａｍｉｎｏ ｓｉｌｉｃｏｎ）を用いてハフニウムシリコン酸化膜を形成する方法が開示されている。
前記特許文献３には、ハフニウム前駆体としてＴＤＥＡＨとシリコン前駆体としてＴＭＯＳを用い、原子層積層を行い、ハフニウムシリコン酸化膜を形成するとき、前記ＴＤＥＡＨの導入回数とＴＭＯＳ導入回数を調節して前記ハフニウムシリコン酸化膜に含まれるハフニウムとシリコンとの組成比を調節する方法が開示されている。
前記特許文献４には、ＳｉＨ４、Ｓｉ２Ｈ６、又はＳｉＣｌ２Ｈ２などのようなシリコン化合物をハフニウム酸化膜と反応させ、ハフニウムシリコン酸化膜として形成する方法が開示されている。
前記特許文献５は、本出願人が２００１年５月３１日付で特許出願０９／８７２，２０３号としてアメリカ特許庁に特許出願した発明の優先権に基づくものであって、ハフニウム前駆体とシリコン前駆体の具体的な言及なしにハフニウムシリコン酸化膜を形成する方法が開示されている。
このように、従来にも原子層積層を行い、ハフニウムシリコン酸化膜を形成している。但し、従来は前記原子層積層を行ってハフニウムシリコン酸化膜を形成するとき、反応物質として用いるためのハフニウム前駆体とシリコン前駆体が多様ではないおそれがある。特に、前記ハフニウムシリコン酸化膜を形成するとき、ハフニウム前駆体とシリコン前駆体は、互いに対する望ましい反応性を示さないおそれがある。
米国特許出願６、３４８、３８６号明細書
米国出願公報２００３−２３２５０６号明細書
日本国出願公報２００３−３４７２９７号明細書
韓国出願公報２００２−３２０５４号明細書
韓国出願公報２００１−３５７３６号明細書
本発明の一目的は、ＴＥＭＡＨとＴＥＭＡＳを用いる原子層積層を行い、ハフニウムシリコン酸化物を含む固体薄膜を形成するための方法を提供することにある。
本発明の他の目的は、ＴＥＭＡＨとＴＥＭＡＳを用いる原子層積層を行い、ハフニウムシリコン酸化物を含む固体薄膜をゲート構造物のゲート絶縁膜として形成するための方法を提供することにある。
本発明のまた他の目的は、ＴＥＭＡＨとＴＥＭＡＳを用いる原子層積層を行い、ハフニウムシリコン酸化物を含む固体薄膜をキャパシタの誘電膜で形成するための方法を提供することにある。
本発明の他の目的は、ＴＥＭＡＨとＴＥＭＡＳを用いる原子層積層を行い、ハフニウムシリコン酸化物を含む固体薄膜をゲート構造物のゲート絶縁膜として形成するための方法を提供することにある。
本発明のまた他の目的は、ＴＥＭＡＨとＴＥＭＡＳを用いる原子層積層を行い、ハフニウムシリコン酸化物を含む固体薄膜をキャパシタの誘電膜で形成するための方法を提供することにある。
前記目的を達成するための本発明の実施例１による方法は、第１反応物質としてＴＥＭＡＨを基板の上部に導入した後、前記第１反応物質の第１部分は前記基板上に化学吸着させ、前記第１反応物質の第２部分は前記基板上に物理吸着させる。その後、前記基板の上部に酸化剤を導入して前記第１反応物質の第１部分と前記酸化剤を化学的に反応させる。その結果、前記基板上にはハフニウム酸化物を含む第１固状物質が形成される。その後、第２反応物質としてＴＥＭＡＳを前記第１固状物質の上部に導入した後、前記第２反応物質の第１部分は前記第１固状物質上に化学吸着させ、前記第２反応物質の第２部分は前記第１固状物質上に物理吸着させる。その後、前記第１固状物質の上部に酸化剤を導入して、前記第２反応物質の第１部分と前記酸化剤を化学的に反応させる。その結果、前記第１固状物質上にはシリコン酸化物を含む第２固状物質が形成される。これによって、前記基板上には、ハフニウムシリコン酸化物を含む固体薄膜、即ち、ハフニウムシリコン酸化膜が形成される。
前記目的を達成するための本発明の実施例２による方法は、ＴＥＭＡＨとＴＥＭＡＳ、及び酸化剤を用いた原子層積層方法を行い、基板上にハフニウムシリコン酸化物を含むゲート絶縁膜を形成する。そして、前記ゲート絶縁膜上にゲート導電膜を形成する。その後、前記ゲート導電膜とゲート絶縁膜を順次パターニングする。その結果、前記基板上にはゲート導電膜パターンとゲート絶縁膜パターンで構成されたゲートパターンが形成される。特に、前記ゲート構造物のゲート絶縁膜パターンは、ハフニウムシリコン酸化物を含む固体薄膜、即ちハフニウムシリコン酸化膜からなる。
前記目的を達成するための本発明の実施例３による方法は、基板上に下部電極を形成した後、ＴＥＭＡＨ、ＴＥＭＡＳ、及び酸化剤を用いる原子層の積層方法を行い、前記下部電極上にハフニウムシリコン酸化物を含む誘電膜を形成する。その後、前記誘電膜上に上部電極を形成する。これによって、前記基板上には、下部電極、ハフニウムシリコン酸化物を含む固体薄膜、即ち、ハフニウムシリコン酸化膜で構成された誘電膜及び上部電極で構成されたキャパシタが形成される。
本発明によると、原子層積層を行い、ハフニウムシリコン酸化物を含む固体薄膜を形成するとき、互いに対する反応性が良いハフニウム前駆体としてＴＥＭＡＨを用い、シリコン前駆体としてＴＥＭＡＳを用いる。したがって、特性が優秀なハフニウムシリコン酸化膜を含む薄膜、即ち、ハフニウムシリコン酸化膜を容易に形成することができる。
以下、添付した図面を参照して本発明の実施例に対して説明する。
（実施例１）
図１乃至図８は、本発明の実施例１による原子層の積層方法を説明するための断面図である。
図１を参照すると、チャンバー１０内に基板１００を位置させる。ここで、前記チャンバー１０内の温度が約１５０℃未満である場合、反応物質の反応性が良くないので望ましくなく、前記チャンバー１０内の温度が４００℃を超える場合、結晶化が速く進行し、化学気相蒸着の特性を示すので望ましくない。したがって、前記チャンバー１０内の温度を約１５０℃〜４００℃として調節することが望ましい。なお、前記チャンバー１０内の温度を約２５０℃〜３５０℃に調節することが更に望ましい。特に、前記チャンバー１０内の温度を約３００℃に調節することが一番望ましいが、これは約３００℃の温度にて原子層積層の特性が一番良く示されるためである。
（実施例１）
図１乃至図８は、本発明の実施例１による原子層の積層方法を説明するための断面図である。
図１を参照すると、チャンバー１０内に基板１００を位置させる。ここで、前記チャンバー１０内の温度が約１５０℃未満である場合、反応物質の反応性が良くないので望ましくなく、前記チャンバー１０内の温度が４００℃を超える場合、結晶化が速く進行し、化学気相蒸着の特性を示すので望ましくない。したがって、前記チャンバー１０内の温度を約１５０℃〜４００℃として調節することが望ましい。なお、前記チャンバー１０内の温度を約２５０℃〜３５０℃に調節することが更に望ましい。特に、前記チャンバー１０内の温度を約３００℃に調節することが一番望ましいが、これは約３００℃の温度にて原子層積層の特性が一番良く示されるためである。
そして、前記基板１００の上部に第１反応物質を導入する。即ち、前記チャンバー１０内に第１反応物質を提供するのである。前記第１反応物質は、ハフニウム前駆体としてＴＥＭＡＨ（ｔｅｔｒａｋｉｓ ｅｔｈｙｌ ｍｅｔｈｙｌ ａｍｉｎｏ ｈａｆｎｉｕｍ，Ｈｆ［ＮＣ２Ｈ５ＣＨ３］４）である。前記第１反応物質は、約０．５〜３秒間、前記基板１００の上部に導入されることが望ましい。特に、前記第１反応物質は、約１秒間前記基板１００の上部に導入されることが更に望ましい。このように、前記第１反応物質としてＴＥＭＡＨを前記基板１００の上部に導入することによって、前記ＴＥＭＡＨの第１部分１２０は、前記基板１００上に化学吸着され、第２部分は物理吸着される。
図２を参照すると、前記基板１００の上部にアルゴンガスを導入する。前記アルゴンガスはパージガスとして、約０．５秒〜３秒間前記基板１００の上部に導入することが望ましい。特に、前記アルゴンガスは、約１秒間前記基板１００の上部に導入することが更に望ましい。このように、前記アルゴンガスを前記基板１００の上部に導入することによって、前記基板１００上に物理吸着された前記ＴＥＭＡＨの第２部分が除去される。即ち、前記アルゴンガスによって、前記ＴＥＭＡＨに含んでいるＣＨラジカルが前記基板１００から脱着されるのである。しかし、前記アルゴンガスが前記基板１００の上部に導入されても、前記ＴＥＭＡＨに含まれているＨｆやＮは、前記基板１００上に化学吸着された状態を維持する。また、前記アルゴンガスを導入させること以外にも、前記チャンバー１０の内部を約２秒〜３秒間真空状態を維持させても前記ＣＨラジカルが前記基板１００から脱着される。
図３を参照すると、前記基板１００の上部に酸化剤を導入する。前記酸化剤の例としては、Ｏ３、Ｈ２Ｏ、Ｈ２Ｏ２、ＣＨ３ＯＨ、Ｃ２Ｈ５ＯＨなどがある。これらは、単独に用いることが望ましいが、場合によって二つ以上を混合して用いることもできる。本実施例では、酸化剤としてＯ３を用いる。そして、前記酸化剤としてのＯ３は、約１秒〜５秒間前記基板１００の上部に導入されることが望ましい。特に、Ｏ３は、約３秒間前記基板１００の上部に導入されることが更に望ましい。このように、前記酸化剤を前記基板１００の上部に導入することによって、前記基板１００上に化学吸着されているＨｆ又はＮが酸化される。特に、前記第１反応物質であるＴＥＭＡＨが親水性を有するので、前記酸化が起き易い。その結果、前記基板１００上には、ハフニウム酸化物を含む第１固状物質１４０が形成される。また、前記窒素（Ｎ）が前記基板１００上に化学吸着されている場合、前記第１固状物質１４０は、ハフニウム酸化物以外にも窒素を更に含むこともできる。
図４を参照すると、前記基板１００、即ち、前記第１固状物質１４０の上部にアルゴンガスを導入する。前記アルゴンガスはパージガスであって、約１秒〜約５秒間前記基板１００の上部に導入することが望ましい。特に、前記アルゴンガスは、約３秒間前記基板１００の上部に導入されることが望ましい。このように、前記アルゴンガスを前記基板１００の上部に導入することによって、前記チャンバー１０内に残っている酸化剤が除去される。
これによって、前記基板１００上には、ハフニウム酸化物を含む第１固状物質１４０が形成されるものの、前記ＴＥＭＡＨの導入、アルゴンガスの導入、酸化剤の導入、及びアルゴンガスの導入を反復して実施する場合、前記ハフニウム酸化物を含む第１固状物質１４０を希望する厚さを有するハフニウム酸化物を含む固体薄膜、即ち、ハフニウム酸化膜で形成することができる。
図５を参照すると、前記第１固状物質１４０の上部に第２反応物質を導入する。前記第２反応物質はシリコン前駆体であって、ＴＥＭＡＳ（ｔｅｔｒａｋｉｓ ｅｔｈｙｌ ｍｅｔｈｙｌ ａｍｉｎｏ ｓｉｌｉｃｏｎ，Ｓｉ［Ｎ（ＣＨ３）Ｃ２Ｈ５］４）である。前記第２反応物質は、約０．５秒〜３秒間、前記第１固状物質１４０の上部に導入されることが望ましい。特に、前記第２反応物質は約１秒間前記第１固状物質１４０の上部に導入されることが更に望ましい。このように、前記第２反応物質であり、ＴＥＭＡＳを前記第１固状物質１４０の上部に導入することによって、前記ＴＥＭＡＳの第１部分１６０は、前記第１固状物質１４０上に化学吸着され、前記ＴＥＭＡＳの第２部分は前記第１固状物質１４０上に物理吸着される。
図６を参照すると、前記第１固状物質１４０の上部にアルゴンガスを導入する。前記アルゴンガスはパージガスであって、約０．５〜３秒間前記第１固状物質１４０の上部に導入されることが望ましい。特に、前記アルゴンガスは、約１秒間前記第１固状物質１４０の上部に導入されることが更に望ましい。このように、前記アルゴンガスを前記第１固状物質１４０の上部に導入することによって、前記第１固層物質１４０に物理吸着された前記ＴＥＭＡＳの第２部分が除去される。即ち、前記アルゴンガスによって前記ＴＥＭＡＳに含んでいるＣＨラジカルが前記第１固状物質１４０から脱着されるのである。しかし、前記アルゴンガスが前記第１固状物質１４０の上部に導入されても、前記ＴＥＭＡＳに含んでいるＳｉ（シリコン）は、前記第１固状物質１４０上に化学吸着された状態を維持する。また、前記アルゴンガスを導入すること以外にも前記チャンバー１０の内部を約２秒〜３秒間真空状態を維持させても前記ＣＨラジカルが前記第１固状物質１４０から脱着される。
図７を参照すると、前記第１固状物質１４０の上部に酸化剤を導入する。前記酸化剤は、図３で説明した酸化剤と同一である。したがって、前記酸化剤としてＯ３を選択し、約１秒〜５秒間、前記固状物質１４０の上部に導入させる。特に、前記Ｏ３は、約３秒間前記第１固状物質１４０の上部に導入されることが望ましい。このように、前記酸化剤を前記第１固状物質１４０の上部に導入することで、前記第１固状物質１４０上に化学吸着されているＳｉが酸化される。特に、前記第１反応物質であるＴＥＭＡＳが親水性を有するので、前記酸化が起こりやすい。その結果、前記第１固状物質１４０上には、シリコン酸化物を含む第２固状物質１８０が形成される。また、前記窒素（Ｎ）が前記第２固状物質１８０上に化学吸着されている場合、前記第２固状物質１８０は、シリコン酸化物以外にも窒素を更に含むことができる。
図８を参照すると、前記第２固状物質１８０の上部にアルゴンガスを導入する。前記アルゴンガスは、パージガスであって、約１秒〜５秒間前記第２固状物質１８０の上部に導入されることが望ましい。特に、前記アルゴンガスは約３秒間前記第２固状物質１８０の上部に導入されることが更に望ましい。このように、前記アルゴンガスを前記第２固状物質１８０の上部に導入させることで前記チャンバー１０内に残っている酸化剤が除去される。
これによって、前記第１固状物質１４０上には、シリコン酸化物を含む第２固状物質１８０が形成されるものの、前記ＴＥＭＡＳの導入、酸化剤の導入、及びアルゴンガスの導入を反復して実施する場合、前記シリコン酸化物を含む第２固状物質１８０を、希望する厚さを有するシリコン酸化物を含む固体薄膜、即ち、シリコン酸化膜として形成することができる。
そして、前記ＴＥＭＡＨの導入、アルゴンガスの導入、酸化剤の導入、アルゴンガスの導入、前記ＴＥＭＡＳの導入、アルゴンガスの導入、酸化剤の導入、及びアルゴンガスの導入を反復して実施する場合、希望する厚さを有するハフニウムシリコン酸化物を含む固体薄膜、即ち、ハフニウムシリコン酸化膜を形成することができる。
特に、前記ＴＥＭＡＨの導入、アルゴンガスの導入、酸化剤の導入、及びアルゴンガスの導入回数と、前記ＴＥＭＡＳの導入、アルゴンガスの導入、酸化剤の導入、及びアルゴンガスの導入回数を調節することで、前記ハフニウムシリコン酸化膜内に含まれるハフニウムとシリコンとの組成比を適切に調節することができる。
このように、本実施例では互いに対する反応性が優秀なＴＥＭＡＨとＴＥＭＡＳとを用いて、ハフニウムシリコン酸化物を含む固体薄膜を形成する。したがって、ハフニウムシリコン酸化物を含む固体薄膜を容易に形成することができる。特に、前記ＴＥＭＡＨを用いてハフニウム酸化物を含む第１固状物質を形成する回数と、前記ＴＥＭＡＨを用いてシリコン酸化物を含む第２固状物質を形成する回数と、のそれぞれを適切に調節することで、希望するハフニウムとシリコンとの組成比を有するハフニウムシリコン酸化物を含む固体薄膜を得ることができる。
（実施例２）
図９及び図１０は、本発明の実施例２によるゲート構造物の製造方法を説明するための断面図である。
図９を参照すると、基板５０を準備する。前記基板５０は、シリコン基板であることが望ましい。そして、前記基板５０にトレンチ素子分離膜５２を形成してアクティブ領域とフィールド領域を定義する。
図９及び図１０は、本発明の実施例２によるゲート構造物の製造方法を説明するための断面図である。
図９を参照すると、基板５０を準備する。前記基板５０は、シリコン基板であることが望ましい。そして、前記基板５０にトレンチ素子分離膜５２を形成してアクティブ領域とフィールド領域を定義する。
その後、本実施例では、実施例１と同じ原子層積層を行い、前記基板５０上にハフニウムシリコン酸化物を含むゲート絶縁膜５４を形成する。特に、前記原子層積層を行い、ゲート絶縁膜５４を形成するとき、ハフニウム酸化物を含む固状物質の形成回数とシリコン酸化物を含む固状物質の形成回数とを適切に調節することで、希望する前記ゲート絶縁膜５４に含まれるハフニウムとシリコンとの組成比を得ることができる。
その後、前記ゲート絶縁膜５４上にゲート導電膜５６を形成する。前記ゲート導電膜５６は、ポリシリコンからなることが望ましい。そして、場合によって、前記ゲート導電膜５６は、金属又は金属窒化物からなることもできる。また、前記ゲート導電膜５６は、主に化学気相蒸着を行って形成する。
図１０を参照すると、前記基板５０上に形成したゲート導電膜５６、及びゲート絶縁膜５４をパターニングする。その結果、前記基板５０上には、ゲート絶縁膜パターン５４ａ、及びゲート導電膜パターン５６ａで構成されるゲート構造物６０が形成される。前記ゲート構造物６０を形成するためのパターニングは、フォトリソグラフィ工程によって達成される。また、前記ゲート構造物６０と隣接する基板５０の表面部位にソース／ドレイン領域５８が形成される。前記ソース／ドレイン領域５８は、前記ゲート絶縁膜５４を形成する前に形成されたり、あるいは前記ゲート構造物６０を形成した後に形成する。なお、前記ゲート構造物６０を形成した後、前記ゲート構造物６０の両側壁にゲートスペーサ（図示せず）を更に含むこともできる。
このように、本実施例では、高誘電率を有する物質であるハフニウムシリコン酸化物を含む固体薄膜をゲート絶縁膜パターンとして適用する。特に、互いに対する反応性が優れるＴＥＭＡＨとＴＥＭＡＳを用いて形成するハフニウムシリコン酸化物を含む固体薄膜をゲート絶縁膜パターンとして適用する。したがって、本実施例のゲート絶縁膜パターンは、薄い等価酸化膜の厚さを維持しかつ、ゲート導電膜パターンと基板との間で発生する漏洩電流を十分減少させることができる。
（実施例３）
図１１は、本発明の実施例３によるキャパシタの製造方法を説明するための断面図である。
図１１を参照すると、本実施例では、実施例２と同様にシリコン基板７０を準備する。特に、前記シリコン基板７０を用いて形成する半導体装置がＤＲＡＭである場合、前記基板７０上には、ゲート構造物、ビットラインなどのような半導体構造物（図示せず）が形成されていることが望ましい。
図１１は、本発明の実施例３によるキャパシタの製造方法を説明するための断面図である。
図１１を参照すると、本実施例では、実施例２と同様にシリコン基板７０を準備する。特に、前記シリコン基板７０を用いて形成する半導体装置がＤＲＡＭである場合、前記基板７０上には、ゲート構造物、ビットラインなどのような半導体構造物（図示せず）が形成されていることが望ましい。
その後、前記半導体構造物が形成された７０上に下部電極７２を形成する。前記下部電極７２は、ポリシリコンからなることが望ましく、場合によっては、金属又は金属窒化物からなることができる。なお、前記下部電極７２は、化学気相蒸着を行って形成することが望ましい。また、前記下部電極７２は、有効面積の拡張のために、シリンダータイプでパターニングすることが望ましい。
その後、本実施例では、実施例１と同一の原子層積層を行い、前記下部電極７２上にハフニウムシリコン酸化物を含む誘電膜７４を形成する。特に、前記原子層積層を行って誘電膜７４を形成するとき、ハフニウム酸化物を含む固状物質の形成回数とシリコン酸化物を含む固状物質の形成回数とを適切に調節することで、希望する前記誘電膜７４に含まれるハフニウムとシリコンの組成比を得ることができる。
そして、前記誘電膜７４上には、上部電極７６を形成する。前記上部電極７６は、前記下部電極７２と同様にポリシリコンからなることが望ましく、場合によって、金属又は金属窒化物からなることができる。また、前記上部電極７６も化学気相蒸着を行って形成することが望ましい。
これによって、前記基板７０上には、下部電極７２、高誘電率を有する物質であるハフニウムシリコン酸化物を含む誘電膜７４、及び上部電極７６で構成されるキャパシタ８０が形成される。
このように、本実施例では、高誘電率を有する物質であるハフニウムシリコン酸化物を含む固体薄膜を誘電膜として適用する。特に、互いに対する反応性が優秀なＴＥＭＡＨとＴＥＭＡＳを用いて形成するハフニウムシリコン酸化物を含む固体薄膜を誘電膜として適用する。したがって、本実施例の誘電膜は、薄い等価酸化膜の厚さを維持することができる。
＜積層回数（ｄｅｐｏｓｉｔｉｏｎ ｃｙｃｌｅ）による厚さの変化に対する評価＞
図１２は、本発明の方法によって製造したハフニウムシリコン酸化物を含む固体薄膜と、ＴＥＭＡＨとＯ３とを用いて製造したハフニウム酸化膜それぞれの積層回数による厚さの変化を示すグラフである。
図１２は、本発明の方法によって製造したハフニウムシリコン酸化物を含む固体薄膜と、ＴＥＭＡＨとＯ３とを用いて製造したハフニウム酸化膜それぞれの積層回数による厚さの変化を示すグラフである。
図１２を参照すると、前記第１サンプルは、約３００℃の温度にてＴＤＥＡＨ（１秒）→アルゴンガス（１秒）→Ｏ３（３秒）→アルゴンガス（３秒）を次第に導入する原子層積層を３０回行って形成し、第２サンプルは、前記第１サンプルと同一方法を６０回行って形成し、前記第３サンプルは、前記第１サンプルと同一方法を９０回行って形成した。
そして、前記第４サンプルは、約３００℃の温度にて、ＴＥＭＡＨ（１秒）→アルゴンガス（１秒）→Ｏ３（３秒）→ＴＥＭＡＳ（１秒）→アルゴンガス（１秒）→Ｏ３（３秒）→アルゴンガス（３秒）を次第に導入する原子層積層を６０回行って形成し、第５サンプルは、前記第４サンプルと同一方法を９０回行って形成した。
前記第１サンプル〜第３サンプルにて、前記原子層積層を１回行うことによって形成される厚さは約０．６６Åであることがわかった。特に、界面に形成される酸化膜の厚さは約１７．８Åであることがわかった。したがって、前記第１サンプルは、約３７．６Åの厚さを有することがわかり、前記第２サンプルは約５７．４Åの厚さを有することがわかり、前記第３サンプルは約７７．２Åの厚さを有することがわかった（前記界面酸化膜の厚さを合算）。
そして、前記第４サンプル及び第５サンプルにて、前記原子層積層を１回行うことで形成される厚さは、約０．８２Åであることがわかった。特に、界面に形成される酸化膜の厚さは約２０．９Åであることがわかった。したがって、前記第４サンプルは約７０．１Åの厚さを有することがわかり、前記第５サンプルは、約９４．７Åの厚さを有することがわかった（前記界面酸化膜の厚さを合算）。
前記厚さの確認結果、前記第１サンプル〜第３サンプルであるハフニウム酸化膜の厚さに比べ、前記４サンプルと第５サンプルであるハフニウムシリコン酸化膜の厚さが約２５％増加したことがわかった。
したがって、本実施例では、前記ＴＥＭＡＨとＴＥＭＡＳとを用いる原子層積層を行ってもハフニウムシリコン酸化膜を形成することができることがわかった。
したがって、本実施例では、前記ＴＥＭＡＨとＴＥＭＡＳとを用いる原子層積層を行ってもハフニウムシリコン酸化膜を形成することができることがわかった。
なお、前記ハフニウムシリコン酸化物を含む固体薄膜を形成するとき、ハフニウム酸化物を含む固体薄膜の積層回数とシリコン酸化物を含む固体薄膜の積層回数を適切に調節する場合、得られたハフニウム酸化膜の厚さが互いに異なるので、前記ハフニウムシリコン酸化膜に含まれるハフニウムとシリコンとの組成比を容易に調節可能なことがわかる。
本発明によると、互いに対する反応性が優秀なＴＥＭＡＨとＴＥＭＡＳを用いた原子層積層を遂行することで、ハフニウムシリコン酸化膜を容易に形成することができる。特に、原子層積層を遂行するとき、ハフニウム酸化物を含む固体薄膜の積層回数とシリコン酸化物を含む固体薄膜の積層回数を適切に調節することで、望ましいハフニウムとシリコンとの組成比を有するハフニウムシリコン酸化膜を形成することができる。
また、高誘電率を有する物質からなるハフニウムシリコン酸化膜をゲート絶縁膜又は誘電膜として用いることで、優秀な電気的特性を有する半導体装置の具現が可能である。
以上、本発明の実施例によって詳細に説明したが、本発明はこれに限定されず、本発明が属する技術分野において通常の知識を有するものであれば本発明の思想と精神を離脱することなく、本発明を修正または変更できる。
１０ チャンバー
５０、１００ 基板
５２ トレンチ素子分離膜
５４ ゲート絶縁膜
５６ ゲート導電膜
６０ ゲート構造物
７０ シリコン基板
７２ 下部電極
７４ 誘電膜
７６ 上部電極
８０ キャパシタ
１４０ 第１固状物質
１６０ 第１部分
１８０ 第２固状物質
５０、１００ 基板
５２ トレンチ素子分離膜
５４ ゲート絶縁膜
５６ ゲート導電膜
６０ ゲート構造物
７０ シリコン基板
７２ 下部電極
７４ 誘電膜
７６ 上部電極
８０ キャパシタ
１４０ 第１固状物質
１６０ 第１部分
１８０ 第２固状物質
Claims (21)
- ａ）第１反応物質としてＴＥＭＡＨを基板の上部に導入する段階と、
ｂ）前記第１反応物質の第１部分は前記基板上に化学吸着させ、前記第１反応物質の第２部分は前記基板上に物理吸着させる段階と、
ｃ）前記基板の上部に酸化剤を導入する段階と、
ｄ）前記第１反応物質の第１部分と前記酸化剤を化学的に反応させ、前記基板上にハフニウム酸化物を含む第１固状物質を形成する段階と、
ｅ）第２反応物質としてＴＥＭＡＳを前記第１固状物質の上部に導入する段階と、
ｆ）前記第２反応物質の第１部分は前記第１固状物質上に化学吸着させ、前記第２反応物質の第２部分は前記第１固状物質上に物理吸着させる段階と、
ｇ）前記第１固状物質の上部に酸化剤を導入する段階と、
ｈ）前記第２反応物質の第１部分と前記酸化剤を化学的に反応させ、前記第１固状物質上にシリコン酸化物を含む第２固状物質を形成する段階と、を含むことを特徴とするハフニウムシリコン酸化物を含む固体薄膜を形成するための原子層の積層方法。 - 前記酸化剤は、Ｏ３、Ｈ２Ｏ、Ｈ２Ｏ２、ＣＨ３ＯＨ、及びＣ２Ｈ５ＯＨで構成される群から選択される少なくともいずれか一つであることを特徴とする請求項１記載の原子層の積層方法。
- 前記ハフニウムシリコン酸化物を含む固体薄膜は、ゲート絶縁膜であることを特徴とする請求項１記載の原子層の積層方法。
- 前記ハフニウムシリコン酸化物を含む固体薄膜は、誘電膜であることを特徴とする請求項１記載の原子層の積層方法。
- 前記ａ）〜ｈ）は、１５０℃〜４００℃の温度にて行うことを特徴とする請求項１記載の原子層の積層方法。
- 前記ａ）〜ｄ）を少なくとも一回反復することを特徴とする請求項１記載の原子層の積層方法。
- 前記ｅ）〜ｈ）を少なくとも一回反復することを特徴とする請求項１記載の原子層の積層方法。
- 前記ａ）〜ｈ）を少なくとも一回反復することを特徴とする請求項１記載の原子層の積層方法。
- 前記基板上に物理吸着された第１反応物質の第２部分を除去する段階と、
前記第１反応物質の第１部分と反応しない酸化剤を除去する段階と、
前記基板上に物理吸着された第２反応物質の第２部分を除去する段階と、
前記第２反応物質の第１部分と反応しない酸化剤を除去する段階と、を更に含むことを特徴とする請求項１記載の原子層の積層方法。 - ＴＥＭＡＨとＴＥＭＡＳ、及び酸化剤を用いた原子層の積層方法を行い、基板上にハフニウムシリコン酸化物を含むゲート絶縁膜を形成する段階と、
前記ゲート絶縁膜上にゲート導電膜を形成する段階と、
前記ゲート導電膜とゲート絶縁膜を順次パターニングしてゲート導電膜パターンとゲート絶縁膜パターンとで構成されたゲートパターンを形成する段階と、を含むことを特徴とするゲート構造物の製造方法。 - 前記ゲート絶縁膜を形成する段階は、
ａ）第１反応物質としてＴＥＭＡＨを基板の上部に導入する段階と、
ｂ）前記第１反応物質の第１部分は前記基板上に化学吸着させ、前記第１反応物質の第２部分は前記基板上に物理吸着させる段階と、
ｃ）前記第１反応物質の第２部分を除去する段階と、
ｄ）前記基板の上部に酸化剤を導入する段階と、
ｅ）前記第１反応物質の第１部分と前記酸化剤を化学的に反応させ、前記基板上にハフニウム酸化物を含む第１固状物質を形成する段階と、
ｆ）前記第１反応物質の第１部分と反応しない酸化剤を除去する段階と、
ｇ）第２反応物質としてＴＥＭＡＳを前記第１固状物質を上部に導入する段階と、
ｈ）前記第２反応物質の第１部分は前記第１固状物質上に化学吸着させ、前記第２反応物質の第２部分は前記第１固状物質上に物理吸着させる段階と、
ｉ）前記第２反応物質の第２部分を除去する段階と、
ｊ）前記第１固状物質の上部に酸化剤を導入する段階と、
ｋ）前記第２反応物質の第１部分と前記酸化剤を化学的に反応させ、前記第１固状物質上にシリコン酸化物を含む第２固状物質を形成する段階と、
ｌ）前記第２反応物質の第１部分と反応しない酸化剤を除去する段階と、を含むことを特徴とする請求項１０記載のゲート構造物の製造方法。 - 前記酸化剤は、Ｏ３、Ｈ２Ｏ、ＣＨ３ＯＨ、及びＣ２Ｈ５ＯＨで構成される群から選択される少なくともいずれか一つであることを特徴とする請求項１０記載のゲート構造物の製造方法。
- 前記ａ）〜ｌ）は、１５０℃〜４００℃の温度にて行うことを特徴とする請求項１０記載のゲート構造物の製造方法。
- 前記ａ）〜ｆ）と前記ｇ）〜ｌ）のそれぞれは、少なくとも一回反復することを特徴とする請求項１０記載のゲート構造物の製造方法。
- 前記ａ）〜ｌ）は、少なくとも一回反復することを特徴とする請求項１０記載のゲート構造物の製造方法。
- 基板上に下部電極を形成する段階と、
ＴＥＭＡＨとＴＥＭＡＳ、及び酸化剤を用いた原子層の積層方法を行い、前記下部電極上にハフニウムシリコン酸化物を含む誘電膜を形成する段階と、
前記誘電膜上に上部電極を形成する段階と、を含むことを特徴とするキャパシタの製造方法。 - 前記誘電膜を形成する段階は、
ａ）第１反応物質としてＴＥＭＡＨを下部電極の上部に導入する段階と、
ｂ）前記第１反応物質の第１部分は前記下部電極上に化学吸着させ、前記第１反応物質の第２部分は前記下部電極上に物理吸着させる段階と、
ｃ）前記第１反応物質の第２部分を除去する段階と、
ｄ）前記下部電極の上部に酸化剤を導入する段階と、
ｅ）前記第１反応物質の第１部分と前記酸化剤を化学的に反応させ、前記下部電極上にハフニウム酸化物を含む第１固状物質を形成する段階と、
ｆ）前記第１反応物質の第１部分と反応しない酸化剤を除去する段階と、
ｇ）第２反応物質としてＴＥＭＡＳを前記第１固状物質の上部に導入する段階と、
ｈ）前記第２反応物質の第１部分は前記第１固状物質上に化学吸着させ、前記第２反応物質の第２部分は前記第１固状物質上に物理吸着させる段階と、
ｉ）前記第２反応物質の第２部分を除去する段階と、
ｊ）前記第１固状物質の上部に酸化剤を導入する段階と、
ｋ）前記第２反応物質の第１部分と前記酸化剤を化学的に反応させ、前記第１固状物質上にシリコン酸化物を含む第２固状物質を形成する段階と、
ｌ）前記第２反応物質の第１部分と反応しない酸化剤を除去する段階と、を含むことを特徴とする請求項１６記載のキャパシタの製造方法。 - 前記酸化剤は、Ｏ３、Ｈ２Ｏ、Ｈ２Ｏ２、ＣＨ３ＯＨ、及びＣ２Ｈ２ＯＨで構成される群から選択される少なくともいずれか一つであることを特徴とする請求項１６記載のキャパシタの製造方法。
- 前記ａ）〜ｌ）は、１５０℃〜４００℃の温度にて行うことを特徴とする請求項１６記載のキャパシタの製造方法。
- 前記ａ）〜ｆ）と前記ｇ）〜ｌ）のそれぞれは、少なくとも一回反復することを特徴とする請求項１６記載のキャパシタの製造方法。
- 前記ａ）〜ｌ）それぞれは、少なくとも一回反復することを特徴とする請求項１６記載のキャパシタの製造方法。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040056865A KR100593659B1 (ko) | 2004-07-21 | 2004-07-21 | 원자층 적층 방법과 이를 이용한 게이트 구조물의 제조방법 및 커패시터의 제조 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2006049882A true JP2006049882A (ja) | 2006-02-16 |
Family
ID=35657806
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005207860A Pending JP2006049882A (ja) | 2004-07-21 | 2005-07-15 | 原子層の積層方法、これを用いたゲート構造物の製造方法、及びキャパシタの製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US20060019501A1 (ja) |
| JP (1) | JP2006049882A (ja) |
| KR (1) | KR100593659B1 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7589029B2 (en) * | 2002-05-02 | 2009-09-15 | Micron Technology, Inc. | Atomic layer deposition and conversion |
| US7588988B2 (en) * | 2004-08-31 | 2009-09-15 | Micron Technology, Inc. | Method of forming apparatus having oxide films formed using atomic layer deposition |
| US7927948B2 (en) | 2005-07-20 | 2011-04-19 | Micron Technology, Inc. | Devices with nanocrystals and methods of formation |
| US8110469B2 (en) | 2005-08-30 | 2012-02-07 | Micron Technology, Inc. | Graded dielectric layers |
| EP2889017A4 (en) * | 2012-08-27 | 2016-03-16 | Terumo Corp | MEDICAL TUBE, MEDICAL TUBE ASSEMBLY AND PUNCHING NEEDLE |
| WO2018057021A1 (en) * | 2016-09-25 | 2018-03-29 | Intel Corporation | Metal filament memory cells |
| JP7123100B2 (ja) * | 2020-09-24 | 2022-08-22 | 株式会社Kokusai Electric | 半導体装置の製造方法、基板処理装置、およびプログラム |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5416356A (en) * | 1993-09-03 | 1995-05-16 | Motorola, Inc. | Integrated circuit having passive circuit elements |
| US5747373A (en) * | 1996-09-24 | 1998-05-05 | Taiwan Semiconductor Manufacturing Company Ltd. | Nitride-oxide sidewall spacer for salicide formation |
| US7371633B2 (en) * | 2001-02-02 | 2008-05-13 | Samsung Electronics Co., Ltd. | Dielectric layer for semiconductor device and method of manufacturing the same |
| US6348386B1 (en) * | 2001-04-16 | 2002-02-19 | Motorola, Inc. | Method for making a hafnium-based insulating film |
| US6828218B2 (en) * | 2001-05-31 | 2004-12-07 | Samsung Electronics Co., Ltd. | Method of forming a thin film using atomic layer deposition |
| KR20030018134A (ko) * | 2001-08-27 | 2003-03-06 | 한국전자통신연구원 | 조성과 도핑 농도의 제어를 위한 반도체 소자의 절연막형성 방법 |
| US6858547B2 (en) * | 2002-06-14 | 2005-02-22 | Applied Materials, Inc. | System and method for forming a gate dielectric |
| US6607973B1 (en) * | 2002-09-16 | 2003-08-19 | Advanced Micro Devices, Inc. | Preparation of high-k nitride silicate layers by cyclic molecular layer deposition |
| KR100578819B1 (ko) * | 2004-07-15 | 2006-05-11 | 삼성전자주식회사 | 원자층 적층 방법과 이를 이용한 게이트 구조물의 제조방법 및 커패시터의 제조 방법 |
-
2004
- 2004-07-21 KR KR1020040056865A patent/KR100593659B1/ko not_active IP Right Cessation
-
2005
- 2005-07-13 US US11/180,121 patent/US20060019501A1/en not_active Abandoned
- 2005-07-15 JP JP2005207860A patent/JP2006049882A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| KR20060008563A (ko) | 2006-01-27 |
| US20060019501A1 (en) | 2006-01-26 |
| KR100593659B1 (ko) | 2006-06-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100578819B1 (ko) | 원자층 적층 방법과 이를 이용한 게이트 구조물의 제조방법 및 커패시터의 제조 방법 | |
| US7427573B2 (en) | Forming composite metal oxide layer with hafnium oxide and titanium oxide | |
| US7521331B2 (en) | High dielectric film and related method of manufacture | |
| US7396719B2 (en) | Method of forming high dielectric film using atomic layer deposition and method of manufacturing capacitor having the high dielectric film | |
| US7459372B2 (en) | Methods of manufacturing a thin film including hafnium titanium oxide and methods of manufacturing a semiconductor device including the same | |
| US7410913B2 (en) | Method of manufacturing silicon rich oxide (SRO) and semiconductor device employing SRO | |
| US20070105398A1 (en) | Method of producing insulator thin film, insulator thin film, method of manufacturing semiconductor device, and semiconductor device | |
| JP2002359370A (ja) | 半導体装置、相補型半導体装置 | |
| JP4887604B2 (ja) | 半導体装置の製造方法 | |
| JP2006049882A (ja) | 原子層の積層方法、これを用いたゲート構造物の製造方法、及びキャパシタの製造方法 | |
| KR100639673B1 (ko) | 고유전 합금으로 이루어지는 게이트 유전막을 구비하는반도체 소자 및 그 제조 방법 | |
| US20070063266A1 (en) | Semiconductor device and method for manufacturing the same | |
| US7939396B2 (en) | Base oxide engineering for high-K gate stacks | |
| KR100693890B1 (ko) | 반응 장벽막을 갖는 반도체 장치의 제조 방법 | |
| JP2005064317A (ja) | 半導体装置 | |
| KR100685748B1 (ko) | 박막 형성 방법 및 이를 이용한 게이트 구조물의 제조 방법 | |
| US20060273320A1 (en) | Method of manufacturing semiconductor device | |
| US20130316546A1 (en) | Methods of atomic layer deposition of hafnium oxide as gate dielectrics | |
| KR100584783B1 (ko) | 복합막 형성 방법과 이를 이용한 게이트 구조물 및 커패시터 제조 방법 | |
| KR100945935B1 (ko) | 불휘발성 메모리소자의 제조방법 | |
| KR100593645B1 (ko) | 반도체 장치의 제조 방법 | |
| KR100667633B1 (ko) | 박막 제조 방법 및 이를 이용한 게이트 구조물,커패시터와 플래시 메모리 장치의 제조 방법 | |
| JP2006156516A (ja) | 金属シリケート窒化膜の製造方法および半導体装置の製造方法 | |
| KR100790567B1 (ko) | 고유전율의 복합 게이트절연막을 갖는 반도체소자 및 그제조방법 | |
| KR20210102857A (ko) | 고 종횡비 홀 내에서의 하프늄 옥사이드의 증착 |