JP2002359370A - 半導体装置、相補型半導体装置 - Google Patents

半導体装置、相補型半導体装置

Info

Publication number
JP2002359370A
JP2002359370A JP2002077055A JP2002077055A JP2002359370A JP 2002359370 A JP2002359370 A JP 2002359370A JP 2002077055 A JP2002077055 A JP 2002077055A JP 2002077055 A JP2002077055 A JP 2002077055A JP 2002359370 A JP2002359370 A JP 2002359370A
Authority
JP
Japan
Prior art keywords
layer
atoms
oxygen
atom
bonded
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002077055A
Other languages
English (en)
Other versions
JP3792589B2 (ja
Inventor
Kiyoshi Irino
清 入野
Yusuke Morizaki
祐輔 森崎
Yoshihiro Sugita
義博 杉田
Yoshiaki Tanida
義明 谷田
Yoshihisa Iba
義久 射場
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2002077055A priority Critical patent/JP3792589B2/ja
Priority to KR1020020016641A priority patent/KR100757645B1/ko
Priority to TW091106211A priority patent/TW544735B/zh
Priority to CNB021218447A priority patent/CN1206736C/zh
Priority to US10/109,001 priority patent/US6894369B2/en
Publication of JP2002359370A publication Critical patent/JP2002359370A/ja
Application granted granted Critical
Publication of JP3792589B2 publication Critical patent/JP3792589B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/308—Oxynitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45529—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations specially adapted for making a layer stack of alternating different compositions or gradient compositions
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45531—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations specially adapted for making ternary or higher compositions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02181—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing hafnium, e.g. HfO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3143—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers
    • H01L21/3144—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers on silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/823456—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different shapes, lengths or dimensions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823462—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823481—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Mechanical Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

(57)【要約】 【課題】 高誘電体ゲート絶縁膜を有する超高速半導体
装置において、高誘電体ゲート絶縁膜を介したゲート電
極からＳｉ基板への不純物元素の拡散や、高誘電体ゲー
ト絶縁膜からＳｉ基板あるいはゲート電極への金属元素
や酸素の拡散を抑制する。 【解決手段】 高誘電体ゲート絶縁膜を原子層の積層に
より形成する際、Ｓｉ基板表面を酸素原子層により一様
に覆い、その上に高誘電体膜を、高誘電体膜の上下が窒
素原子層により一様に覆われた状態で形成する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は一般に半導体装置に
係り、特に金属酸化物あるいは金属シリケートよりなる
高誘電体絶縁膜を有する半導体装置およびその製造方法
に関する。
【０００２】
【従来の技術】超高速動作が要求されるＣＭＯＳＬＳＩ
などの半導体集積回路装置では、半導体集積回路装置を
構成する電界効果型トランジスタ（ＭＯＳＦＥＴ）が非
常に短いゲート長を有することが要求されており、この
ためＭＯＳＦＥＴの微細化に対して多大の努力がなされ
ている。
【０００３】このように微細化されたＭＯＳＦＥＴで
は、スケーリング則による要請からゲート絶縁膜の膜厚
に対しても制限が加えられ、例えばゲート絶縁膜の膜厚
を酸化膜厚換算で２．５ｎｍ程度以下に減少させること
が求められている。
【０００４】従来より、ゲート絶縁膜として、一般にリ
ーク電流特性が良好で界面準位密度の低いシリコン酸化
膜が使用されている。しかしシリコン酸化膜よりなる従
来のゲート絶縁膜では、ゲート絶縁膜の物理膜厚の減少
に伴い直接トンネル電流が増加してしまい、このためゲ
ート絶縁膜の膜厚が上記の値よりもさらに減少すると、
トンネル電流によるゲートリーク電流が大きな問題にな
る。ゲートリーク電流が増大すると、例えばゲートオフ
時において実質的なリーク電流が生じ、半導体装置の回
路が正常に動作しない、あるいは消費電力が増加する等
の問題が生じてしまう。
【０００５】そこで上記の問題を解消するため、ゲート
絶縁膜の材料として高い誘電率を有する金属酸化物や金
属シリケートなどの高誘電体膜を使用することが検討さ
れている。
【０００６】
【発明が解決しようとする課題】しかしながら、このよ
うな金属酸化物や金属シリケートを用いた高誘電体ゲー
ト絶縁膜では、ゲート電極にドープしたボロンが高誘電
体ゲート絶縁膜へと抜けていく現象や、半導体装置の製
造時にゲート電極上に層間絶縁膜等を形成する工程など
で使われる原料ガス中の水素が高誘電体ゲート絶縁膜を
アタックする現象等により、ＭＯＳＦＥＴの動作特性が
不安定になる問題が生じる。またシリコン基板表面への
高誘電体ゲート絶縁膜を含むゲート構造の形成の際に、
シリコン基板と高誘電体ゲート絶縁膜との間の界面、あ
るいは高誘電体ゲート絶縁膜とポリシリコンゲート電極
との間の界面において、シリサイド形成などの反応が生
じるおそれがある。
【０００７】従来、高誘電体ゲート絶縁膜は直接トンネ
ル電流の抑制について主として検討されてきたものであ
り、素子構造中における特性の安定性についての調査は
十分に行われたとは言えない。
【０００８】例えば特開２００１−２６７５６６号公報
は、Ｓｉ基板表面にいわゆる単原子層堆積（atomic lay
er CVD）法により形成された単分子層のＳｉＮ層と、か
かる単分子ＳｉＮ層上に同じく単原子層堆積法により酸
素原子層とＺｒ原子層の繰り返しとして形成されたＺｒ
Ｏ2層などの高誘電体層と、さらに前記高誘電体層上に
再び単原子層堆積法により形成された単分子層ＳｉＮ層
とよりなるゲート絶縁層が開示されている。また前記従
来技術には、Ｓｉ基板表面に単原子層堆積法により形成
された単分子層のＳｉＯ2層と、前記単分子層ＳｉＯ2層
上に同様な単原子層堆積法により酸素原子層とＺｒなど
の金属原子層の繰り返しとして形成された高誘電体膜
と、さらに前記高誘電体膜上に再び単原子層堆積法によ
り形成された単分子層ＳｉＮ層とよりなるゲート絶縁膜
が開示されている。
【０００９】このような高誘電体膜を有するゲート絶縁
膜は酸化膜換算膜厚が小さく、ゲート長が例えば０．１
μｍ以下の超高速半導体装置に使った場合でも、直接ト
ンネル効果によるゲートリークを抑制することができ
る。
【００１０】しかし、高誘電体膜の上下をＳｉＮ単分子
層で狭持した構成では、Ｓｉと窒素の原子価の差が原因
でＳｉ基板表面を窒素原子により一様にかつ完全に覆う
ことができず、必ずダングリングボンドが生じてしま
う。このようにゲート絶縁膜の特にチャネル領域となる
Ｓｉ基板表面との界面にダングリングボンドが生じる
と、キャリアのトラップなどにより、半導体装置の閾値
特性が変化してしまう。
【００１１】一方、上記従来技術に開示された高誘電体
膜の上下をＳｉＯ2単分子層で狭持した構成では、Ｓｉ
基板とゲート絶縁膜との界面におけるダングリングボン
ドは生じないが、ゲート絶縁膜中に窒素原子層が形成さ
れていないため、ポリシリコンゲート電極中のＢドーパ
ントがゲート絶縁膜を通ってＳｉ基板中に拡散し、半導
体装置の閾値特性を変化させてしまう問題が生じる。ま
たこのような構成では、ゲート絶縁膜中に窒素原子層が
含まれていないことに起因して、高誘電体膜中の酸素が
容易にＳｉ基板中に拡散し、チャネル領域のキャリアモ
ビリティが低下してしまう問題が生じる。さらにこのよ
うな構成では、Ｚｒなどの金属元素がゲート絶縁膜を通
過してＳｉ基板に到達し、シリサイド形成などの反応を
生じる恐れがある。
【００１２】このように、従来の高誘電体ゲート絶縁膜
構造では、Ｓｉ基板との界面におけるダングリングボン
ド形成の問題、あるいは高誘電体ゲート絶縁膜を通過す
る不純物元素、酸素あるいは金属元素の拡散の問題が解
決されておらず、半導体装置を構成しても、所期の効果
を奏することができない。
【００１３】そこで本発明は上記の課題を解決する新規
で有用な半導体装置およびその製造方法を提供すること
を概括的課題とする。
【００１４】本発明のより具体的な課題は、高誘電体ゲ
ート絶縁膜を有する半導体装置であって、ゲート電極等
にドープしたボロンの抜けを抑制でき、製造時に用いる
原料ガス中の水素などの還元雰囲気の影響による特性バ
ラツキを抑制でき、また高誘電体ゲート絶縁膜とシリコ
ン基板あるいはゲート電極との間の反応を抑制できる半
導体装置およびその製造方法を提供することにある。
【００１５】
【課題を解決するための手段】本発明は上記の課題を、
Ｓｉ結晶層よりなるチャネル領域と、前記チャネル領域
上に形成され、前記Ｓｉ結晶層上に形成されたＳｉＯ2
層と、前記ＳｉＯ2層上に形成された第１のＳｉＮ層
と、前記第１のＳｉＮ層上に形成された、高誘電体金属
酸化物層と、前記高誘電体金属酸化物層上に形成された
第２のＳｉＮ層とを含むゲート絶縁膜と、前記ゲート絶
縁膜上に形成されたゲート電極とよりなることを特徴と
する半導体装置により、解決する。
【００１６】本発明において、前記ＳｉＯ2層は、前記
Ｓｉ基板表面を一様に覆う酸素原子層を含むのが好まし
い。また前記酸素原子層は、１原子層分の酸素原子層で
あるのが好ましい。さらに前記第１のＳｉＮ層は、前記
ＳｉＯ2層表面を一様に覆う窒素原子層を含むのが好ま
しい。また前記第１のＳｉＮ層中の前記窒素原子層は、
１原子層分の窒素原子層であるのが好ましい。さらに前
記ＳｉＯ2層を構成する前記酸素原子層中の酸素原子の
９０％以上が、前記Ｓｉ結晶層表面のＳｉ原子に結合し
ているのが好ましい。さらに前記第１のＳｉＮ層におい
て、前記窒素原子層中の窒素原子の９０％以上が、前記
ＳｉＯ2層中のＳｉ原子に結合しているのが好ましい。
また前記ＳｉＯ2層は約１分子層分の厚さを有し、前記
ＳｉＮ層および前記別のＳｉＮ層は約１分子層の厚さを
有するのが好ましい。また前記高誘電体金属酸化物層の
表面は、酸素原子よりなる酸素原子層により一様に覆わ
れているのが好ましい。前記第２のＳｉＮ層において、
前記窒素原子層は、前記高誘電体金属酸化物層を一様に
覆う窒素原子層を含むのが好ましい。前記第２のＳｉＮ
層において、前記窒素原子層は１原子層分の窒素原子層
であるのが好ましい。前記第２のＳｉＮ層において、前
記窒素原子層中の窒素原子は、主として前記高誘電体金
属酸化物層表面を覆う酸素原子層中の酸素原子と結合し
ているのが好ましい。前記高誘電体金属酸化物層は、１
原子層分の酸素原子よりなる酸素原子層と１原子層分の
金属原子よりなる金属原子層とを交互に繰り返す構造を
有するのが好ましい。前記高誘電体金属酸化物層は、Ｚ
ｒ，Ｈｆ，Ｓｒ，Ｂａ，Ｔａ，Ｔｉ，Ｙ，Ｌｒおよびラ
ンタノイド族金属元素のうちの少なくとも一つから選ば
れる金属元素の酸化物あるいはシリケートであるのが好
ましい。また前記ゲート電極はポリシリコンよりなるの
が好ましい。
【００１７】本発明はまた上記の課題を、Ｓｉ基板と、
前記Ｓｉ基板上に形成されたゲート絶縁膜と、前記ゲー
ト絶縁膜上に形成されたゲート電極とよりなる半導体装
置であって、前記ゲート絶縁膜は、各々Ｓｉ基板表面の
Ｓｉ原子に結合した酸素原子よりなる酸素原子層と、各
々前記酸素原子層中の酸素原子に結合したＳｉ原子より
なるＳｉ原子層と、各々前記Ｓｉ原子層中のＳｉ原子に
結合した窒素原子よりなる窒素原子層と、各々前記窒素
原子層中の窒素原子に結合したＳｉ原子とよりなる第１
の絶縁膜と、各々前記Ｓｉ原子層中のＳｉ原子に結合し
た酸素原子よりなる酸素原子層と、各々前記酸素原子層
中の酸素原子に結合した金属原子よりなる金属原子層
と、各々前記金属原子層中の金属原子に結合した酸素原
子よりなる酸素原子層とを含み、最上部に金属原子層中
の金属原子に結合した酸素原子よりなる最上部酸素原子
層を有する第２の絶縁膜と、各々前記最上部酸素原子層
中の酸素原子に結合したＳｉ原子よりなり前記最上部酸
素原子層を覆うＳｉ原子層と、各々前記最上部酸素原子
層を覆う前記Ｓｉ原子層中のＳｉ原子に結合した窒素原
子よりなる窒素原子層とよりなる第３の絶縁膜とより構
成されることを特徴とする半導体装置により、解決す
る。
【００１８】本発明はまた上記の課題を、第１の導電型
の第１の素子領域と第２の導電型の第２の素子領域とを
素子分離領域により画成された基板と、前記基板上の前
記第１の領域に形成された第１のゲート絶縁膜と、前記
基板上の前記第２の領域に形成された第２のゲート絶縁
膜と、前記第１のゲート絶縁膜上に形成された第１のゲ
ート電極と、前記第２のゲート絶縁膜上に形成された第
２のゲート電極とを備えた相補型半導体装置であって、
前記第１および第２のゲート絶縁膜は、各々Ｓｉ基板表
面のＳｉ原子に結合した酸素原子よりなる酸素原子層
と、各々前記酸素原子層中の酸素原子に結合したＳｉ原
子よりなるＳｉ原子層と、各々前記Ｓｉ原子層中のＳｉ
原子に結合した窒素原子よりなる窒素原子層と、各々前
記窒素原子層中の窒素原子に結合したＳｉ原子とよりな
る第１の絶縁膜と、各々前記Ｓｉ原子層中のＳｉ原子に
結合した酸素原子よりなる酸素原子層と、各々前記酸素
原子層中の酸素原子に結合した金属原子よりなる金属原
子層と、各々前記金属原子層中の金属原子に結合した酸
素原子よりなる酸素原子層とを含み、最上部に金属原子
層中の金属原子に結合した酸素原子よりなる最上部酸素
原子層を有する第２の絶縁膜と、各々前記最上部酸素原
子層中の酸素原子に結合したＳｉ原子よりなり前記最上
部酸素原子層を覆うＳｉ原子層と、各々前記最上部酸素
原子層を覆う前記Ｓｉ原子層中のＳｉ原子に結合した窒
素原子よりなる窒素原子層とよりなる第３の絶縁膜とよ
り構成されることを特徴とする相補型半導体装置によ
り、解決する。
【００１９】本発明において前記工程（Ｅ）は、前記Ｓ
ｉ基板表面に前記酸素を含むガスを供給する工程で開始
され、前記Ｓｉ基板表面に前記酸素を含むガスを供給す
る工程で終了されるのが好ましい。
【００２０】本発明によれば、Ｓｉ基板表面を直接に酸
素原子層により覆っているため、Ｓｉ基板表面を窒素原
子層で覆った場合のようなダングリングボンドの形成が
生じることはなく、半導体装置の電気特性が安定する。
また本発明によれば、高誘電体ゲート絶縁膜中に酸素原
子層の他に窒素原子層が含まれるため、このような窒素
原子層は、高誘電体ゲート絶縁膜を通過するＢなどの不
純物元素の拡散、また酸素の拡散、さらにＺｒなどの金
属元素の拡散を効果的に抑制し、その結果、Ｓｉ基板と
ゲート絶縁膜、およびゲート絶縁膜とゲート電極との界
面における反応が抑制され、酸化膜換算膜厚の小さい高
誘電体ゲート絶縁膜を有する超高速半導体装置を、安定
に、再現性良く製造することが可能になる。
【００２１】また本発明の半導体装置では、Ｓｉ基板表
面と窒素原子層との間に酸素原子層とＳｉ原子層とが介
在するため窒素原子層がＳｉ基板表面から離間し、その
結果、窒素原子の固定電荷に起因する半導体装置の動作
特性の変化が効果的に抑制される。
【００２２】
【発明の実施の形態】［第１実施例］図１（Ａ）〜図８
（Ｊ）は、Ｓｉ基板１上への本発明の第１実施例による
高誘電体ゲート絶縁膜の形成工程を示す。
【００２３】以下の説明では、高誘電体ゲート絶縁膜は
原子層堆積法により形成されるが、かかる高誘電体ゲー
ト絶縁膜は、例えばＭＢＥ法などによって形成すること
も可能である。
【００２４】図１（Ａ）を参照するに、Ｓｉ基板１表面
の自然酸化膜を除去し、基板表面のＳｉ原子を露出した
後、図１（Ｂ）の工程において、典型的には３００℃の
基板温度でＨ2Ｏ（水蒸気）を供給し、前記Ｓｉ基板１
表面にＨ2Ｏ分子を吸着させる。その結果前記Ｓｉ基板
１の表面は１原子層分の酸素原子層ＯＬ1により一様に
覆われる。その際、前記酸素原子層Ｏ１中の各々の酸素
原子はＳｉ基板表面のＳｉ原子に結合し、また前記酸素
原子の反対側の結合手には水素原子が結合している。そ
の結果、前記Ｓｉ基板１の表面には１分子層分の厚さの
ＳｉＯ2層２が形成され、前記ＳｉＯ2分子層２の表面は
ＯＨ基により覆われる。前記酸素原子層ＯＬ1は厳密に
１原子層である必要はないが、９０％以上の酸素原子が
Ｓｉ基板表面の対応するＳｉ原子と結合しており、実質
的に１原子層とみなすことができる。
【００２５】次に図２（Ｃ）の工程において前記図１
（Ｂ）の構造の表面にＳｉＣｌ4ガスを４００℃の基板
温度で供給し、ＳｉＣｌ4分子層を吸着させる。その
際、前記酸素原子層ＯＬ1表面のＯＨ基中の水素原子は
ＳｉＣｌ4分子と反応し、ＨＣｌの形で除去され、その
結果、前記Ｓｉ基板の表面は１原子層分のＳｉ原子層Ｓ
Ｌ1により一様に覆われる。このようにして形成された
Ｓｉ原子層ＳＬ1中のＳｉ原子の二つの結合手は前記酸
素原子層Ｏ1中の二つの酸素原子にそれぞれ結合し、残
りの二つの結合手にはＣｌ原子がそれぞれ結合してい
る。前記Ｓｉ原子層ＳＬ 1も厳密に１原子層である必要
はないが、９０％以上のＳｉ原子が酸素原子層ＯＬ1中
の対応する酸素原子と結合しており、実質的に１原子層
とみなすことができる。
【００２６】次に図２（Ｄ）の工程において前記図２
（Ｃ）の構造の表面にＮＨ3ガスを４００℃の基板温度
で供給し、前記Ｓｉ原子層中のＳｉ原子の各々に、前記
Ｃｌ原子を置換することにより１原子層分の窒素原子を
結合させ、１原子層分の窒素原子層ＮＬ1を形成する。
その際、前記Ｓｉ原子層ＳＬ1中のＳｉ原子に結合して
いたＣｌ原子はＨＣｌの形で除去される。このようにし
て形成された窒素原子においては、Ｓｉ原子に結合して
いない二つの結合手に水素原子がそれぞれ結合してい
る。図２（Ｄ）の工程により、前記１分子層分の厚さの
ＳｉＯ2分子層２上に、１分子層分の厚さのＳｉＮ層３
が形成される。前記窒素原子層ＮＬ1は厳密に１原子層
である必要はないが、９０％以上の窒素原子が前記Ｓｉ
原子層ＳＬ1中の対応するＳｉ原子と結合しており、実
質的に１原子層とみなすことができる。
【００２７】次に図３（Ｅ）の工程において前記図２
（Ｄ）の構造の表面にＳｉＣｌ4ガスを４００℃の基板
温度で供給し、ＳｉＣｌ4分子を一様に吸着させる。そ
の際、前記窒素原子層ＮＬ1中の窒素原子に結合してい
た水素原子は、ＨＣｌの形で除去され、その結果、前記
窒素原子層ＮＬ1の表面は１原子層分のＳｉ原子層ＳＬ2
により一様に覆われる。このようにして形成されたＳｉ
原子層ＳＬ2中のＳｉ原子の結合手のうち二つは前記窒
素原子層中の二つの窒素原子にそれぞれ結合する。前記
ＳｉＮ分子層中のＳｉ原子の残り二つの結合手にはＣｌ
原子がそれぞれ結合している。前記Ｓｉ原子層ＳＬ2も
厳密に１原子層である必要はないが、９０％以上のＳｉ
原子がその下の窒素原子層ＮＬ1中の対応する窒素原子
に結合しており、実質的に１原子層とみなすことができ
る。
【００２８】次に図４（Ｆ）の工程において、図３
（Ｅ）の構造の表面に水蒸気（Ｈ2Ｏ）が４００℃の基
板温度で供給され、その結果、前記Ｓｉ原子層ＳＬ2中
のＳｉ原子に結合していたＣｌ原子がＨＣｌの形で除去
され、各々前記Ｓｉ原子層ＳＬ2中のＳｉ原子に結合し
た酸素原子よりなる酸素原子層ＯＬ2が形成される。前
記酸素原子層ＯＬ2中の酸素原子は前記Ｓｉ原子層ＳＬ2
中のＳｉ原子と共に一つのＳｉＯ2単分子層を形成する
と見ることもできるが、また以下に説明する高誘電体膜
の一部を構成すると見ることもできる。前記酸素原子層
ＯＬ2中の酸素原子の各々には水素原子が結合してＯＨ
基が形成されている。前記酸素原子層ＯＬ2も厳密に１
原子層である必要はないが、９０％以上の酸素原子がＳ
ｉ原子層ＳＬ 2中のＳｉ原子に結合しており、実質的に
１原子層とみなすことができる。
【００２９】図５（Ｇ）の工程において図４（Ｆ）の構
造の表面にＨｆＣｌ4ガスが供給され、前記酸素原子層
ＯＬ2上にＨｆＣｌ4分子が一様に吸着される。その際、
前記酸素単原子層ＯＬ2表面でＯＨ基を形成する水素原
子はＨｆＣｌ4分子と反応し、ＨＣｌの形で除去され、
その結果、前記酸素原子層ＯＬ2は１原子層分のＨｆ原
子層ＨＬ1により一様に覆われる。このようにして形成
されたＨｆ原子層ＨＬ1中のＨｆ原子の二つの結合手は
前記酸素原子層Ｏ2中の二つの酸素原子にそれぞれ結合
し、残りの二つの結合手にはＣｌ原子がそれぞれ結合し
ている。前記Ｈｆ原子層ＨＬ1も厳密に１原子層である
必要はないが、Ｈｆ原子層ＨＬ1中のＨｆ原子の９０％
以上は酸素原子層ＯＬ2中の対応する酸素原子に結合し
ており、実質的に１原子層とみなすことができる。
【００３０】次に図６（Ｈ）の工程において図５（Ｇ）
の構造の表面に水蒸気（Ｈ2Ｏ）が４００℃の基板温度
で供給され、その結果、前記Ｈｆ原子層ＨＬ1中のＨｆ
原子に結合していたＣｌ原子がＨＣｌの形で除去され、
各々前記Ｈｆ原子層ＳＬ2中のＨｆ原子に結合した酸素
原子よりなる酸素原子層ＯＬ3が形成される。前記酸素
原子層ＯＬ3中の酸素原子は前記Ｈｆ原子層ＨＬ1中のＨ
ｆ原子と共に一つのＨｆＯ2単分子層を形成する。また
前記酸素原子層ＯＬ3中の酸素原子の各々には水素原子
が結合してＯＨ基が形成されている。前記酸素原子層Ｏ
Ｌ3においても９０％以上の酸素原子がＨｆ原子層ＨＬ1
中の対応するＨｆ原子と結合しており、実質的に１原子
層とみなすことができる。
【００３１】さらに図７（Ｉ）の工程で図５（Ｇ）と図
６（Ｈ）の工程を任意の回数繰り返すことにより、前記
ＨｆＯ2単分子層上に、酸素原子層ＯＬ3およびＨｆ原子
層ＨＬ2よりなるＨｆＯ2層４が形成され、さらに前記Ｈ
ｆ原子層ＨＬ2上に酸素原子層ＯＬ4が形成される。前記
酸素原子層ＯＬ3およびＨｆ原子層ＨＬ2も、厳密に１原
子層である必要はないが、実質的に１原子層とみなすこ
とができる。
【００３２】さらに図８（Ｊ）の工程において、図７
（Ｉ）の構造上にＳｉＣｌ4ガスおよびＮＨ3ガスを順次
供給し、前記酸素原子層ＯＬ4上にＳｉ原子層ＳＬ3と窒
素原子層ＮＬ2とよりなるＳｉＮ単分子層５を形成す
る。前記Ｓｉ原子層ＳＬ3と窒素原子層ＮＬ2も、厳密に
１原子層である必要はないが、先の原子層ＯＬ1〜ＯＬ4
と同様に、実質的に１原子層とみなすことができる。
【００３３】図１（Ａ）〜図８（Ｊ）の工程は、前記原
子層ＯＬ1から原子層ＮＬ1までの厚さが１〜数ナノメー
トル程度になるように形成され、このようにして形成さ
れて高誘電体ゲート絶縁膜上にはポリシリコンなどのゲ
ート電極が形成される。
【００３４】図１（Ａ）〜図８（Ｊ）の工程では、特に
図１（Ａ）の工程でＳｉ基板表面が直接に酸素原子層Ｏ
Ｌ1により一様に覆われるため、界面にダングリングボ
ンドや界面準位が形成されることがなく、非常に高品質
のＳｉＯ2単分子層２が形成される。これに伴い、半導
体装置が動作する場合にチャネル領域をキャリアが高速
で輸送される場合でも、キャリアがダングリングボンド
や界面準位に捕獲されることがなく、半導体装置の閾値
特性が劣化したり、リーク特性が劣化する問題を回避す
ることができる。
【００３５】さらに図２（Ｄ）の工程において前記Ｓｉ
Ｏ2単分子層２上にＳｉＮ単分子層３が形成されるた
め、図５（Ｇ）〜図７（Ｉ）の工程においてＨｆＯ2層
をかかるＳｉＮ層３上に形成した場合、前記ＨｆＯ2層
中のＨｆおよび酸素がＳｉ基板中に拡散するのが効果的
に抑制される。さらにかかる構成では、ＳｉＮ単分子層
中のＮ原子層がＳｉ基板表面から前記酸素原子層ＯＬ1
およびＳｉ原子層ＳＬ1の分だけ離間して形成されるた
め、Ｎ原子が有する固定電荷による半導体装置の閾値特
性の変動が回避される。また、同様に、本実施例では前
記ＨｆＯ2層上に前記窒素原子層ＮＬ2を含むＳｉＮ分子
層が形成されているため、前記ＨｆＯ2層からポリシリ
コンゲート電極へのＨｆおよび酸素の拡散が効果的に抑
制される。また、前記ポリシリコンゲート電極から前記
Ｓｉ基板へのＢなどのドーパント拡散も効果的に抑制さ
れる。
【００３６】図８（Ｊ）の構成の高誘電体ゲート絶縁膜
では、前記ＨｆＯ2層の積層よりなる高誘電体膜の最下
面および最上面に酸素原子層ＯＬ2およびＯＬ4が形成さ
れているのは重要である。これにより、Ｈｆ原子は四つ
の酸素原子により配位されることになるが、その結果、
Ｈｆ原子は安定して４価の状態を維持することができ、
還元などによる酸素欠損の発生を抑制することが可能に
なる。
【００３７】本実施例において、前記酸素原子層ＯＬ1
およびＳｉ原子層ＳＬ1は任意の回数繰り返すことが可
能である。同様に前記窒素原子層ＮＬ1とＳｉ原子層Ｓ
Ｌ2も任意の回数繰り返すことが可能である。しかし、
誘電率の低いＳｉＯ2層の厚さがＨｆＯ2層の下で増大す
ると、高い誘電率のＨｆＯ2を使った効果が減少するの
で、ＳｉＯ2層の膜厚の増大にはおのずから限界があ
る。
【００３８】なお前記高誘電体膜としてはＨｆＯ2以外
にＺｒＯ2を使うことも可能であるが、ＺｒＯ2は半導体
プロセスで使われる温度においてマルテンサイト型の相
転移を生じる恐れがあるため、相転移温度の高いＨｆＯ
2を使う方がより好ましい。
【００３９】また、前記高誘電体膜としては、Ｓｒ，Ｂ
ａ，Ｔａ，Ｔｉ，Ｙ，Ｌｒおよびランタノイド族金属元
素の酸化物あるいはシリケートを使うことが可能であ
る。
【００４０】図９は、このようにして形成された高誘電
体ゲート絶縁膜上にポリシリコン層６を電極として形成
した構成を示す。
【００４１】図１０および図１１は、図９の試料につい
て行った、リーク電流特性の測定結果を示す。ただし図
１０の結果は、図８（Ｊ）における窒素原子層ＮＬ1お
よびＮＬ2を省略した場合を示す。これに対し、図１１
の場合には、前記窒素原子層ＮＬ1およびＮＬ2を、それ
ぞれ図２Ｄおよび図８（Ｊ）の工程で、ＮＨ3ガスによ
る熱処理を６５０℃で行うことにより形成しており、前
記酸素原子層および窒素原子層は合計で約１ｎｍの膜厚
になるように形成されている。いずれの場合でも、前記
ＨｆＯ2層は全体で３ｎｍの膜厚を有し、層形成後に７
００℃で３０秒間の急速熱処理を行い、さらにポリシリ
コン電極を５９０℃で形成した後、ドーパントの活性化
熱処理に対応して１０００℃で５秒間の熱処理を行って
いる。図中、異なった曲線は異なった試料の結果を表し
ている。
【００４２】図１０を参照するに、この場合にはリーク
電流密度Ｊｇは＋１Ｖの印加電圧で０．４３〜５５Ａｃ
ｍ-2であるのに対し、図１１の場合にはリーク電流密度
Ｊｇは＋１Ｖの印加電圧において０．８４〜７．８８×
１０-5Ａｃｍ-2と著しく減少していることがわかる。ま
た図１１の場合、酸化層換算層厚は１．７７から１．８
４ｎｍであった。
【００４３】このように、本発明によれば、Ｓｉ基板表
面を酸素原子層で覆い、さらに高誘電率層の上下を窒素
原子層により覆うことにより、高誘電体ゲート絶縁層の
リーク電流特性を大きく向上することが可能である。 ［第２実施例］図１２（Ａ）〜図１５（Ｇ）は、本発明
の第２実施例による半導体装置１０の製造工程を示す。
【００４４】図１２（Ａ）を参照するに、ｐ型の（１０
０）面方位を有するＳｉ基板１１上には熱酸化処理によ
り熱酸化層１１ａが形成され、さらにＣＶＤ法によりＳ
ｉＮ膜１１ｂが前記熱酸化膜１１ａ上に形成される。
【００４５】さらに図１２（Ａ）の工程では前記ＳｉＮ
膜１１ｂをドライエッチング法によりパターニングして
素子分離領域に対応して開口部を形成し、前記ＳｉＮ膜
１１ｂをマスクに前記熱酸化膜１１ａをドライエッチン
グ法によりパターニングしてＳｉ基板１１を露出する開
口部を形成する。さらに前記露出されたＳｉ基板１１
を、前記ＳｉＮ膜１１ｂをマスクとしたウェットエッチ
ングによりエッチングし、前記開口部に対応して傾斜側
壁面で画成された素子分離溝１１Ａ，１１Ｂを形成す
る。
【００４６】次に図１２（Ｂ）の工程で図１２（Ａ）の
構造を熱酸化処理し、前記素子分離溝１１Ａ，１１Ｂの
側壁面および底面に図示を省略したライナー酸化膜を形
成した後、前記素子分離溝１１Ａ，１１ＢをＣＶＤ−Ｓ
ｉＯ2膜で充填し、さらにＣＭＰ法により前記ＣＶＤ−
ＳｉＯ2膜およびその下のＳｉＮ膜１１ｂ、またその下
の熱酸化膜１１ａをＣＭＰ法により研磨・除去し、前記
素子分離溝１１Ａ，１１Ｂを充填するＳｉＯ2素子分離
領域１１Ｃおよび１１Ｄを形成する。
【００４７】さらに図１２（Ｂ）の工程では、露出され
たＳｉ基板１１の表面を犠牲酸化し、さらに形成された
犠牲酸化膜をＨＦ処理により除去することにより、新鮮
なＳｉ基板表面を露出する。
【００４８】次に図１３（Ｃ）の工程において、前記Ｓ
ｉ基板１１表面に先に図１（Ａ）〜図８（Ｊ）で説明し
た処理を行い、図８（Ｊ）に示す層構造のゲート絶縁膜
１２を形成する。
【００４９】次に図１３（Ｄ）の工程において前記ゲー
ト絶縁膜１２上にポリシリコン層１３を堆積し、図９と
同様な構成を形成する。
【００５０】次に図１４（Ｅ）の工程で前記ポリシリコ
ン膜１３およびゲート絶縁膜１２をパターニングし、ポ
リシリコンゲート電極１３Ａ，１３Ｂ，１３Ｃを形成す
る。
【００５１】図１４（Ｅ）の工程ではさらに前記ポリシ
リコンゲート電極１３Ａ〜１３Ｃをマスクにｎ型不純物
のイオン注入を行い、前記Ｓｉ基板１１中、前記ゲート
電極１３Ａの両側にＬＤＤ拡散領域１４Ａを、また前記
ゲート電極１３Ｂの両側にＬＤＤ拡散領域１４Ｂを、さ
らに前記ゲート電極１３Ｃの両側にＬＤＤ拡散領域１４
Ｃを形成する。
【００５２】図１４（Ｅ）の工程では、さらに前記ゲー
ト電極１３Ａ，１３Ｂおよび１３Ｃの側壁に側壁絶縁膜
を形成し、前記ゲート電極１３Ａ〜１３Ｃおよび側壁絶
縁膜をマスクにイオン注入を行い、前記ＬＤＤ拡散領域
１４Ａ，１４Ｂ，１４Ｃのそれぞれ外側に、拡散領域１
５Ａ，１５Ｂ，１５Ｃを形成する。
【００５３】さらに図１４（Ｆ）の工程では前記ゲート
電極１３Ａ〜１３Ｃおよび拡散領域１５Ａ〜１５Ｃの表
面にサリサイド工程によりＣｏＳｉ2などの低抵抗シリ
サイド層１３ａ〜１３ｃおよび１５ａ〜１５ｃを、それ
ぞれ形成する。
【００５４】最後に図１５（Ｇ）の工程において図１５
（Ｆ）の構造上に、前記ゲート電極１３Ａ〜１３Ｃを覆
うようにＳｉＮ膜１６がＣＶＤ法により形成され、さら
に前記ＳｉＮ膜１６上に層間絶縁膜１７が形成される。
【００５５】図１５（Ｇ）の工程では、前記層間絶縁膜
１７がさらにＣＭＰ法により平坦化され、前記拡散領域
１５Ａ〜１５Ｃを露出するコンタクトホールを形成した
後、前記コンタクトホールに、前記拡散領域１５Ａ〜１
５Ｃとそれぞれコンタクトするように、コンタクトプラ
グ１８Ａ〜１８Ｃを形成する。
【００５６】本発明の半導体装置は、図１３（Ｃ）の工
程においてゲート絶縁膜１２として高誘電体ゲート絶縁
膜を形成しているため、ゲート長が０．１μｍ以下に短
縮され、従って非常に薄いゲート絶縁膜が要求される場
合でも、１〜数ナノメートルの物理膜厚に形成すること
ができ、直接トンネル効果によるゲートリーク電流を抑
制することができる。
【００５７】また、本発明の半導体装置では、前記ゲー
ト絶縁膜１２として、チャネル領域を構成するＳｉ基板
１１に直接接する部分に酸素原子層を形成しているた
め、基板とゲート絶縁膜の界面にダングリングボンドや
界面準位が形成されることがなく、安定した閾値特性が
得られる。
【００５８】また本発明の半導体装置では、高誘電体膜
の上下を窒素原子層で狭持しているため、高誘電体膜中
の金属元素や酸素がＳｉ基板１１あるいはポリシリコン
ゲート電極１３Ａ〜１３Ｃに拡散することがなく、良好
な閾値特性が保証される。またポリシリコンゲート電極
からＳｉ基板への、ゲート絶縁膜１２を通ったドーパン
ト不純物元素の拡散も抑制され、閾値特性の変動が抑制
される。
【００５９】さらに本実施例では前記窒素原子層がＳｉ
基板表面か前記酸素原子層およびＳｉ原子層により隔て
られた位置に形成されるため、窒素原子の固定電荷によ
る閾値特性の変動を抑制することができる。
【００６０】さらに本実施例では、前記高誘電体層の上
下面が酸素原子層で終端されているため、高誘電体層中
のＺｒやＨｆなどの金属元素の原子価が安定し、比誘電
率の低下などの問題を回避することができる。 ［第３実施例］図１６は、本発明の第３実施例によるＣ
ＭＯＳ半導体装置２０の構成を示す。
【００６１】図１６を参照するに、ＣＭＯＳ半導体装置
２０は素子分離領域２２Ａ，２２Ｂにより、ｐチャネル
ＭＯＳ領域２０ＡとｎチャネルＭＯＳ領域２０Ｂとに分
割されたｐ型Ｓｉ基板２１上に形成されており、前記ｐ
チャネルＭＯＳ領域２０Ａにはｎ型ウェル２０Ｗが形成
されている。
【００６２】前記素子領域２０Ａ上にはチャネル領域に
対応して、先の図８（Ｊ）と同様な層構造の高誘電体ゲ
ート絶縁膜２３Ａが形成されており、前記ゲート絶縁膜
２３Ａ上にはＢでドープされたポリシリコンゲート電極
２４Ａが形成されている。さらに前記ポリシリコンゲー
ト電極２４Ａ上にはサリサイド工程により形成されたシ
リサイド層２５Ａが形成されている。さらに前記ポリシ
リコンゲート電極２５Ａの両側には側壁絶縁膜が形成さ
れている。
【００６３】前記素子領域２０Ａでは前記ウェル２０Ｗ
中に、前記ゲート電極２４Ａの両側壁面に対応して、Ｂ
のイオン注入によりｐ型のＬＤＤ領域２６Ｌｐが形成さ
れ、さらに側壁絶縁膜の外側にｐ+型拡散領域２６ｐが
形成されている。また前記ｐ+型拡散領域の表面にはシ
リサイド低抵抗層２７ｐが形成されている。
【００６４】同様に前記素子領域２０Ｂではチャネル領
域に対応して、先の図８（Ｊ）と同様な層構造の高誘電
体ゲート絶縁膜２３Ｂが形成されており、前記ゲート絶
縁膜２３Ｂ上にはＡｓあるいはＰでドープされたポリシ
リコンゲート電極２４Ｂが形成されている。さらに前記
ポリシリコンゲート電極２４Ｂ上にはサリサイド工程に
より形成されたシリサイド層２５Ｂが形成されている。
さらに前記ポリシリコンゲート電極２５Ｂの両側には側
壁絶縁膜が形成されている。
【００６５】前記素子領域２０Ｂでは前記ゲート電極２
４Ｂの両側壁面に対応して、ＡｓまたはＰのイオン注入
によりｎ型のＬＤＤ領域２６Ｌｎが形成され、さらに側
壁絶縁膜の外側にｎ+型拡散領域２６ｎが形成されてい
る。また前記ｎ+型拡散領域２６ｎの表面にはシリサイ
ド低抵抗層２７ｎが形成されている。
【００６６】かかる構成のＣＭＯＳ装置では、図８
（Ｊ）に示す構造の高誘電体ゲート絶縁膜を使うことに
より、ｐチャネルＭＯＳトランジスタおよびｎチャネル
ＭＯＳトランジスタの各々を０．１μｍ以下の非常に短
いゲート長に形成し、これに応じてゲート絶縁膜の酸化
膜換算膜厚を減少させた場合でも、ゲート絶縁膜２３
Ａ，２３Ｂを１〜数ナノメートルの物理膜厚に形成で
き、トンネル電流によるゲートリーク電流の増大を回避
することができる。
【００６７】図８（Ｊ）の構造の高誘電体ゲート絶縁膜
では、膜中に窒素原子層ＮＬ1およびＮＬ2が形成されて
いるため、ゲート絶縁膜２３Ａあるいは２３Ｂを介した
酸素やＨｆあるいはＺｒなどの金属元素の拡散は効果的
に抑制される。またＳｉチャネル領域に接する部分に高
品質のＳｉＯ2分子層が形成されるため、Ｓｉ基板とゲ
ート絶縁膜との間の界面におけるダングリングボンドや
界面準位の形成が回避され、安定した閾値特性が得られ
る。また窒素原子層ＮＬ1がＳｉ基板表面から離間して
形成されるため、窒素原子の固定電荷による閾値特性の
変動も回避される。
【００６８】特に図１６のＣＭＯＳ半導体装置では、ｐ
型にドープされたポリシリコンゲート電極２４Ａを使う
ｐチャネルＭＯＳトランジスタにおいて、前記窒素原子
層ＮＬ1およびＮＬ2の形成により、ポリシリコンゲート
電極２４ＡからのＢのＳｉ基板２１への拡散が抑制さ
れ、閾値特性の変動をもたらすチャネル領域のドーピン
グが回避される。
【００６９】以上、本発明を好ましい実施例について説
明したが、本発明はかかる特定の実施例に限定されるも
のではなく、特許請求の範囲に記載した要旨内において
様々な変形・変更が可能である。
【００７０】（付記１） Ｓｉ結晶層よりなるチャネル
領域と、前記チャネル領域上に形成され、前記Ｓｉ結晶
層上に形成されたＳｉＯ2層と、前記ＳｉＯ2層上に形成
された第１のＳｉＮ層と、前記第１のＳｉＮ層上に形成
された、高誘電体金属酸化物層と、前記高誘電体金属酸
化物層上に形成された第２のＳｉＮ層とを含むゲート絶
縁膜と、前記ゲート絶縁膜上に形成されたゲート電極と
よりなることを特徴とする半導体装置。
【００７１】（付記２） 前記ＳｉＯ2層は、前記Ｓｉ
基板表面を一様に覆う酸素原子層を含むことを特徴とす
る付記１記載の半導体装置。
【００７２】（付記３） 前記酸素原子層は、１原子層
分の酸素原子層であることを特徴とする付記２記載の半
導体装置。
【００７３】（付記４） 前記第１のＳｉＮ層は、前記
ＳｉＯ2層表面を一様に覆う窒素原子層を含むことを特
徴とする付記１〜３のうち、いずれか一項記載の半導体
装置。
【００７４】（付記５） 前記第１のＳｉＮ層におい
て、前記窒素原子層は、１原子層分の窒素原子層である
ことを特徴とする付記２記載の半導体装置。
【００７５】（付記６） 前記ＳｉＯ2層において、前
記酸素原子層中の酸素原子の９０％以上が、前記Ｓｉ結
晶層表面のＳｉ原子に結合していることを特徴とする付
記１〜５のうち、いずれか一項記載の半導体装置。
【００７６】（付記７） 前記第１のＳｉＮ層におい
て、前記窒素原子層中の窒素原子の９０％以上が、前記
ＳｉＯ2層中のＳｉ原子に結合していることを特徴とす
る付記１〜６のうち、いずれか一項記載の半導体装置。
【００７７】（付記８） 前記ＳｉＯ2層は約１分子層
分の厚さを有し、前記ＳｉＮ層および前記別のＳｉＮ層
は約１分子層の厚さを有することを特徴とする付記１〜
７のうち、いずれか一項記載の半導体装置。
【００７８】（付記９） 前記高誘電体金属酸化物層の
表面は、酸素原子よりなる酸素原子層により一様に覆わ
れていることを特徴とする付記１〜８のうち、いずれか
一項記載の半導体装置。
【００７９】（付記１０） 前記第２のＳｉＮ層におい
て、前記窒素原子層は、前記高誘電体金属酸化物層を一
様に覆う窒素原子層を含むことを特徴とする付記１〜９
のうち、いずれか一項記載の半導体装置。
【００８０】（付記１１） 前記第２のＳｉＮ層におい
て、前記窒素原子層は１原子層分の窒素原子層であるこ
とを特徴とする付記１０記載の半導体装置。
【００８１】（付記１２） 前記第２のＳｉＮ層におい
て、前記窒素原子層中の窒素原子は、主として前記高誘
電体金属酸化物層表面を覆う酸素原子層中の酸素原子と
結合していることを特徴とする付記９記載の半導体装
置。
【００８２】（付記１３） 前記高誘電体金属酸化物層
は、１原子層分の酸素原子よりなる酸素原子層と１原子
層分の金属原子よりなる金属原子層とを交互に繰り返す
構造を有することを特徴とする付記１〜１２のうち、い
ずれか一項記載の半導体装置。
【００８３】（付記１４） 前記高誘電体金属酸化物層
は、Ｚｒ，Ｈｆ，Ｓｒ，Ｂａ，Ｔａ，Ｔｉ，Ｙ，Ｌｒお
よびランタノイド族金属元素のうちの少なくとも一つか
ら選ばれる金属元素の酸化物あるいはシリケートである
ことを特徴とする付記１〜１３のうち、いずれか一項記
載の半導体装置。
【００８４】（付記１５） 前記ゲート電極はポリシリ
コンよりなることを特徴とする付記１〜１４のうち、い
ずれか一項記載の半導体装置。
【００８５】（付記１６） Ｓｉ基板と、前記Ｓｉ基板
上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に
形成されたゲート電極とよりなる半導体装置であって、
前記ゲート絶縁膜は、各々Ｓｉ基板表面のＳｉ原子に結
合した酸素原子よりなる酸素原子層と、各々前記酸素原
子層中の酸素原子に結合したＳｉ原子よりなるＳｉ原子
層と、各々前記Ｓｉ原子層中のＳｉ原子に結合した窒素
原子よりなる窒素原子層と、各々前記窒素原子層中の窒
素原子に結合したＳｉ原子とよりなる第１の絶縁膜と、
各々前記Ｓｉ原子層中のＳｉ原子に結合した酸素原子よ
りなる酸素原子層と、各々前記酸素原子層中の酸素原子
に結合した金属原子よりなる金属原子層と、各々前記金
属原子層中の金属原子に結合した酸素原子よりなる酸素
原子層とを含み、最上部に金属原子層中の金属原子に結
合した酸素原子よりなる最上部酸素原子層を有する第２
の絶縁膜と、各々前記最上部酸素原子層中の酸素原子に
結合したＳｉ原子よりなり前記最上部酸素原子層を覆う
Ｓｉ原子層と、各々前記最上部酸素原子層を覆う前記Ｓ
ｉ原子層中のＳｉ原子に結合した窒素原子よりなる窒素
原子層とよりなる第３の絶縁膜とより構成されることを
特徴とする半導体装置。
【００８６】（付記１７） 第１の導電型の第１の素子
領域と第２の導電型の第２の素子領域とを素子分離領域
により画成された基板と、前記基板上の前記第１の領域
に形成された第１のゲート絶縁膜と、前記基板上の前記
第２の領域に形成された第２のゲート絶縁膜と、前記第
１のゲート絶縁膜上に形成された第１のゲート電極と、
前記第２のゲート絶縁膜上に形成された第２のゲート電
極とを備えた相補型半導体装置であって、前記第１およ
び第２のゲート絶縁膜は、各々Ｓｉ基板表面のＳｉ原子
に結合した酸素原子よりなる酸素原子層と、各々前記酸
素原子層中の酸素原子に結合したＳｉ原子よりなるＳｉ
原子層と、各々前記Ｓｉ原子層中のＳｉ原子に結合した
窒素原子よりなる窒素原子層と、各々前記窒素原子層中
の窒素原子に結合したＳｉ原子とよりなる第１の絶縁膜
と、各々前記Ｓｉ原子層中のＳｉ原子に結合した酸素原
子よりなる酸素原子層と、各々前記酸素原子層中の酸素
原子に結合した金属原子よりなる金属原子層と、各々前
記金属原子層中の金属原子に結合した酸素原子よりなる
酸素原子層とを含み、最上部に金属原子層中の金属原子
に結合した酸素原子よりなる最上部酸素原子層を有する
第２の絶縁膜と、各々前記最上部酸素原子層中の酸素原
子に結合したＳｉ原子よりなり前記最上部酸素原子層を
覆うＳｉ原子層と、各々前記最上部酸素原子層を覆う前
記Ｓｉ原子層中のＳｉ原子に結合した窒素原子よりなる
窒素原子層とよりなる第３の絶縁膜とより構成されるこ
とを特徴とする相補型半導体装置。
【００８７】（付記１８） 半導体装置の製造方法であ
って、（Ａ） Ｓｉ基板表面にＳｉの気相原料を供給
し、１分子層分のＳｉ原料分子を吸着させる工程と、
（Ｂ） 前記工程（Ａ）の後、前記Ｓｉ原料分子を吸着
したＳｉ基板表面に酸素を含むガスを供給し、前記吸着
されているＳｉの原料分子を酸化し、前記Ｓｉ基板表面
にＳｉＯ2分子層を形成する工程と、（Ｃ） 前記工程
（Ｂ）の後、前記ＳｉＯ2分子層で覆われた前記Ｓｉ基
板表面にＳｉの気相原料を供給し、１分子層分のＳｉ原
料分子を吸着させる工程と、（Ｄ） 前記工程（Ｃ）の
後、前記Ｓｉ原料分子を吸着した前記Ｓｉ基板表面に窒
素を含むガスを供給し、前記吸着されているＳｉの原料
分子を窒化し、前記Ｓｉ基板表面にＳｉＮ分子層を形成
する工程と、（Ｅ） 前記工程（Ｄ）の後、前記ＳｉＮ
分子層で覆われた前記Ｓｉ基板表面に、酸素を含むガス
と金属元素を含む原料ガスとを交互に供給し、高誘電体
金属酸化膜を形成する工程と、（Ｆ） 前記工程（Ｅ）
の後、前記高誘電体金属酸化膜で覆われた前記基板表面
にＳｉの気相原料を供給し、１分子層分のＳｉ原料分子
を吸着させる工程と、（Ｇ） 前記工程（Ｆ）の後、前
記Ｓｉ原料分子層で覆われた前記基板表面に窒素を含む
ガスを供給し、前記吸着されているＳｉの原料分子を窒
化し、前記Ｓｉ基板表面にＳｉＮ分子層を形成する工程
とよりなることを特徴とする半導体装置の製造方法。
【００８８】（付記１９） 前記工程（Ｅ）は、前記Ｓ
ｉ基板表面に前記酸素を含むガスを供給する工程で開始
され、前記Ｓｉ基板表面に前記酸素を含むガスを供給す
る工程で終了されることを特徴とする請求項１８記載の
半導体装置の製造方法。
【００８９】
【発明の効果】本発明によれば、Ｓｉ基板表面を直接に
酸素原子層により覆っているため、Ｓｉ基板表面を窒素
原子層で覆った場合のようなダングリングボンドの形成
が生じることはなく、半導体装置の電気特性が安定す
る。また本発明によれば、高誘電体ゲート絶縁膜中に酸
素原子層の他に窒素原子層が含まれるため、このような
窒素原子層は、高誘電体ゲート絶縁膜を通過するＢなど
の不純物元素の拡散、また酸素の拡散、さらにＺｒなど
の金属元素の拡散を効果的に抑制し、その結果、Ｓｉ基
板とゲート絶縁膜、およびゲート絶縁膜とゲート電極と
の界面における反応が抑制され、酸化膜換算膜厚の小さ
い高誘電体ゲート絶縁膜を有する超高速半導体装置を、
安定に、再現性良く製造することが可能になる。
【００９０】また本発明の半導体装置では、Ｓｉ基板表
面と窒素原子層との間に酸素原子層とＳｉ原子層とが介
在するため窒素原子層がＳｉ基板表面から離間し、その
結果、窒素原子の固定電荷に起因する半導体装置の動作
特性の変化が効果的に抑制される。
【図面の簡単な説明】
【図１】（Ａ），（Ｂ）は、本発明の第１実施例による
半導体装置の製造工程を示す図（その１）である。
【図２】（Ｃ），（Ｄ）は、本発明の第１実施例による
半導体装置の製造工程を示す図（その２）である。
【図３】（Ｅ）は、本発明の第１実施例による半導体装
置の製造工程を示す図（その３）である。
【図４】（Ｆ）は、本発明の第１実施例による半導体装
置の製造工程を示す図（その４）である。
【図５】（Ｇ）は、本発明の第１実施例による半導体装
置の製造工程を示す図（その５）である。
【図６】（Ｈ）は、本発明の第１実施例による半導体装
置の製造工程を示す図（その６）である。
【図７】（Ｉ）は、本発明の第１実施例による半導体装
置の製造工程を示す図（その７）である。
【図８】（Ｊ）は、本発明の第１実施例による半導体装
置の製造工程を示す図（その８）である。
【図９】図８（Ｊ）の構成をもとに、ゲートリーク電流
の測定のために作製された試料の構成を示す図である。
【図１０】図９の試料において、図８（Ｊ）の窒素原子
層を形成しなかった場合のリーク電流特性を示す図であ
る。
【図１１】図９の試料において、図８（Ｊ）の窒素原子
層を形成した場合のリーク電流特性を示す図である。
【図１２】（Ａ），（Ｂ）は、本発明の第２実施例によ
る半導体装置の製造工程を説明する図（その１）であ
る。
【図１３】（Ｃ），（Ｄ）は、本発明の第２実施例によ
る半導体装置の製造工程を説明する図（その２）であ
る。
【図１４】（Ｅ），（Ｆ）は、本発明の第２実施例によ
る半導体装置の製造工程を説明する図（その３）であ
る。
【図１５】（Ｇ）は、本発明の第２実施例による半導体
装置の製造工程を説明する図（その４）である。
【図１６】本発明の第３実施例によるＣＭＯＳ半導体装
置の構成を示す図である。
【符号の説明】
１，１１，２１ Ｓｉ基板 ２ ＳｉＯ2分子層 ３ ＳｉＮ分子層 ４ ＨｆＯ2層 ５，１３ ポリシリコン層 １０ 半導体装置 １１Ａ，１１Ｂ 溝 １１Ｃ，１１Ｄ，２２ 素子分離領域 １２ 高誘電体ゲート絶縁膜 １３Ａ，１３Ｂ，１３Ｃ，２４Ａ，２４Ｂ ポリシリコ
ンゲート電極 １３ａ，１３ｂ，１３ｃ シリサイド領域 １４Ａ〜１４Ｃ，２６Ｌｐ，２６Ｌｎ ＬＤＤ領域 １５Ａ〜１５Ｃ，２６ｐ，２６ｎ 拡散領域 １５ａ，１５ｂ，１５ｃ，２５ａ，２５ｂ，２７ｐ，２
７ｎ シリサイド領域 ２０ ＣＭＯＳ半導体装置 ２０Ａ，２０Ｂ 素子領域 ２０Ｗ ウェル ２３Ａ，２３Ｂ 高誘電体ゲート電極
───────────────────────────────────────────────────── フロントページの続き (72)発明者 杉田 義博 神奈川県川崎市中原区上小田中４丁目１番 １号 富士通株式会社内 (72)発明者 谷田 義明 神奈川県川崎市中原区上小田中４丁目１番 １号 富士通株式会社内 (72)発明者 射場 義久 神奈川県川崎市中原区上小田中４丁目１番 １号 富士通株式会社内 Ｆターム(参考） 5F048 AA01 AA07 AC01 AC03 BB03 BB04 BB05 BB06 BB07 BB08 BB09 BB11 BB12 BB13 BC06 BF06 BF11 BF16 BG14 DA25 5F140 AA01 AA06 AA24 AA28 AA39 AB03 BA01 BA20 BD00 BD02 BD05 BD07 BD11 BD12 BD13 BD20 BE01 BE03 BE09 BE16 BE19 BF01 BF04 BF11 BF18 BG08 BG34 BG46 BH15 BJ08 BJ11 BJ27 BK02 BK13 BK25 BK34 CB04 CB08 CC01 CC08 CC12 CE07 CF04

Claims (9)

    【特許請求の範囲】
  1. 【請求項１】 Ｓｉ結晶層よりなるチャネル領域と、 前記チャネル領域上に形成され、前記Ｓｉ結晶層上に形
    成されたＳｉＯ層と、前記ＳｉＯ層上に形成された第１
    のＳｉＮ層と、前記第１のＳｉＮ層上に形成された、高
    誘電体金属酸化物層と、前記高誘電体金属酸化物層上に
    形成された第２のＳｉＮ層とを含むゲート絶縁膜と、 前記ゲート絶縁膜上に形成されたゲート電極とよりなる
    ことを特徴とする半導体装置。
  2. 【請求項２】 前記ＳｉＯ層は、前記Ｓｉ基板表面を一
    様に覆う酸素原子層を含むことを特徴とする請求項１記
    載の半導体装置。
  3. 【請求項３】 前記第１のＳｉＮ層は、前記ＳｉＯ層表
    面を一様に覆う窒素原子層を含むことを特徴とする請求
    項１または２記載の半導体装置。
  4. 【請求項４】 前記高誘電体金属酸化物層の表面は、酸
    素原子よりなる酸素原子層により一様に覆われているこ
    とを特徴とする請求項１〜３のうち、いずれか一項記載
    の半導体装置。
  5. 【請求項５】 前記第２のＳｉＮ層において、前記窒素
    原子層は、前記高誘電体金属酸化物層を一様に覆う窒素
    原子層を含むことを特徴とする請求項１〜４のうち、い
    ずれか一項記載の半導体装置。
  6. 【請求項６】 前記第２のＳｉＮ層において、前記窒素
    原子層中の窒素原子は、主として前記高誘電体金属酸化
    物層表面を覆う酸素原子層中の酸素原子と結合している
    ことを特徴とする請求項５記載の半導体装置。
  7. 【請求項７】 前記高誘電体金属酸化物層は、１原子層
    分の酸素原子よりなる酸素原子層と１原子層分の金属原
    子よりなる金属原子層とを交互に繰り返す構造を有する
    ことを特徴とする請求項１〜６のうち、いずれか一項記
    載の半導体装置。
  8. 【請求項８】 Ｓｉ基板と、 前記Ｓｉ基板上に形成されたゲート絶縁膜と、 前記ゲート絶縁膜上に形成されたゲート電極とよりなる
    半導体装置であって、 前記ゲート絶縁膜は、 各々Ｓｉ基板表面のＳｉ原子に結合した酸素原子よりな
    る酸素原子層と、各々前記酸素原子層中の酸素原子に結
    合したＳｉ原子よりなるＳｉ原子層と、各々前記Ｓｉ原
    子層中のＳｉ原子に結合した窒素原子よりなる窒素原子
    層と、各々前記窒素原子層中の窒素原子に結合したＳｉ
    原子とよりなる第１の絶縁膜と、 各々前記Ｓｉ原子層中のＳｉ原子に結合した酸素原子よ
    りなる酸素原子層と、各々前記酸素原子層中の酸素原子
    に結合した金属原子よりなる金属原子層と、各々前記金
    属原子層中の金属原子に結合した酸素原子よりなる酸素
    原子層とを含み、最上部に金属原子層中の金属原子に結
    合した酸素原子よりなる最上部酸素原子層を有する第２
    の絶縁膜と、 各々前記最上部酸素原子層中の酸素原子に結合したＳｉ
    原子よりなり前記最上部酸素原子層を覆うＳｉ原子層
    と、各々前記最上部酸素原子層を覆う前記Ｓｉ原子層中
    のＳｉ原子に結合した窒素原子よりなる窒素原子層とよ
    りなる第３の絶縁膜とより構成されることを特徴とする
    半導体装置。
  9. 【請求項９】 第１の導電型の第１の素子領域と第２の
    導電型の第２の素子領域とを素子分離領域により画成さ
    れた基板と、 前記基板上の前記第１の領域に形成された第１のゲート
    絶縁膜と、 前記基板上の前記第２の領域に形成された第２のゲート
    絶縁膜と、 前記第１のゲート絶縁膜上に形成された第１のゲート電
    極と、 前記第２のゲート絶縁膜上に形成された第２のゲート電
    極とを備えた相補型半導体装置であって、 前記第１および第２のゲート絶縁膜は、各々Ｓｉ基板表
    面のＳｉ原子に結合した酸素原子よりなる酸素原子層
    と、各々前記酸素原子層中の酸素原子に結合したＳｉ原
    子よりなるＳｉ原子層と、各々前記Ｓｉ原子層中のＳｉ
    原子に結合した窒素原子よりなる窒素原子層と、各々前
    記窒素原子層中の窒素原子に結合したＳｉ原子とよりな
    る第１の絶縁膜と、 各々前記Ｓｉ原子層中のＳｉ原子に結合した酸素原子よ
    りなる酸素原子層と、各々前記酸素原子層中の酸素原子
    に結合した金属原子よりなる金属原子層と、各々前記金
    属原子層中の金属原子に結合した酸素原子よりなる酸素
    原子層とを含み、最上部に金属原子層中の金属原子に結
    合した酸素原子よりなる最上部酸素原子層を有する第２
    の絶縁膜と、 各々前記最上部酸素原子層中の酸素原子に結合したＳｉ
    原子よりなり前記最上部酸素原子層を覆うＳｉ原子層
    と、各々前記最上部酸素原子層を覆う前記Ｓｉ原子層中
    のＳｉ原子に結合した窒素原子よりなる窒素原子層とよ
    りなる第３の絶縁膜とより構成されることを特徴とする
    相補型半導体装置。
JP2002077055A 2001-03-29 2002-03-19 半導体装置の製造方法 Expired - Lifetime JP3792589B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2002077055A JP3792589B2 (ja) 2001-03-29 2002-03-19 半導体装置の製造方法
KR1020020016641A KR100757645B1 (ko) 2001-03-29 2002-03-27 반도체 장치 및 상보형 반도체 장치
TW091106211A TW544735B (en) 2001-03-29 2002-03-28 Semiconductor device having a high-dielectric gate insulation film and fabrication process thereof
CNB021218447A CN1206736C (zh) 2001-03-29 2002-03-29 半导体装置、互补型半导体装置
US10/109,001 US6894369B2 (en) 2001-03-29 2002-03-29 Semiconductor device having a high-dielectric gate insulation film and fabrication process thereof

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2001097128 2001-03-29
JP2001-97128 2001-03-29
JP2002077055A JP3792589B2 (ja) 2001-03-29 2002-03-19 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2002359370A true JP2002359370A (ja) 2002-12-13
JP3792589B2 JP3792589B2 (ja) 2006-07-05

Family

ID=26612622

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002077055A Expired - Lifetime JP3792589B2 (ja) 2001-03-29 2002-03-19 半導体装置の製造方法

Country Status (5)

Country Link
US (1) US6894369B2 (ja)
JP (1) JP3792589B2 (ja)
KR (1) KR100757645B1 (ja)
CN (1) CN1206736C (ja)
TW (1) TW544735B (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002314067A (ja) * 2001-04-13 2002-10-25 Toshiba Corp 半導体装置およびｍｉｓ型電界効果トランジスタの製造方法
WO2004086510A1 (ja) * 2003-03-24 2004-10-07 Horiba, Ltd. 半導体装置とその製造方法
JP2005023199A (ja) * 2003-07-02 2005-01-27 Chisso Corp 機能性超薄膜およびその形成方法
JP2005505920A (ja) * 2001-10-02 2005-02-24 エーエスエム アメリカ インコーポレイテッド 高ｋ誘電膜への窒素の取り込み
WO2005093845A1 (ja) * 2004-03-25 2005-10-06 National Institute Of Advanced Industrial Science And Technology 半導体装置およびその製造方法
JPWO2004114390A1 (ja) * 2003-06-20 2006-08-03 日本電気株式会社 半導体装置及びその製造方法
US7265401B2 (en) 2005-01-28 2007-09-04 Fujitsu Limited Semiconductor device having high dielectric constant gate insulating layer and its manufacture method
US7743614B2 (en) 2005-04-08 2010-06-29 Bsst Llc Thermoelectric-based heating and cooling system
US10106011B2 (en) 2009-05-18 2018-10-23 Gentherm Incorporated Temperature control system with thermoelectric device

Families Citing this family (54)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3792589B2 (ja) * 2001-03-29 2006-07-05 富士通株式会社 半導体装置の製造方法
US6844203B2 (en) * 2001-08-30 2005-01-18 Micron Technology, Inc. Gate oxides, and methods of forming
US8026161B2 (en) 2001-08-30 2011-09-27 Micron Technology, Inc. Highly reliable amorphous high-K gate oxide ZrO2
US6953730B2 (en) * 2001-12-20 2005-10-11 Micron Technology, Inc. Low-temperature grown high quality ultra-thin CoTiO3 gate dielectrics
US6767795B2 (en) 2002-01-17 2004-07-27 Micron Technology, Inc. Highly reliable amorphous high-k gate dielectric ZrOXNY
US6893984B2 (en) * 2002-02-20 2005-05-17 Micron Technology Inc. Evaporated LaA1O3 films for gate dielectrics
US6812100B2 (en) 2002-03-13 2004-11-02 Micron Technology, Inc. Evaporation of Y-Si-O films for medium-k dielectrics
US7160577B2 (en) 2002-05-02 2007-01-09 Micron Technology, Inc. Methods for atomic-layer deposition of aluminum oxides in integrated circuits
US7205218B2 (en) 2002-06-05 2007-04-17 Micron Technology, Inc. Method including forming gate dielectrics having multiple lanthanide oxide layers
US7221586B2 (en) 2002-07-08 2007-05-22 Micron Technology, Inc. Memory utilizing oxide nanolaminates
US6921702B2 (en) 2002-07-30 2005-07-26 Micron Technology Inc. Atomic layer deposited nanolaminates of HfO2/ZrO2 films as gate dielectrics
US6967154B2 (en) * 2002-08-26 2005-11-22 Micron Technology, Inc. Enhanced atomic layer deposition
US7199023B2 (en) * 2002-08-28 2007-04-03 Micron Technology, Inc. Atomic layer deposited HfSiON dielectric films wherein each precursor is independendently pulsed
US6607973B1 (en) * 2002-09-16 2003-08-19 Advanced Micro Devices, Inc. Preparation of high-k nitride silicate layers by cyclic molecular layer deposition
US7101813B2 (en) 2002-12-04 2006-09-05 Micron Technology Inc. Atomic layer deposited Zr-Sn-Ti-O films
US6958302B2 (en) 2002-12-04 2005-10-25 Micron Technology, Inc. Atomic layer deposited Zr-Sn-Ti-O films using TiI4
JP3776889B2 (ja) * 2003-02-07 2006-05-17 株式会社東芝 半導体装置およびその製造方法
US7183186B2 (en) 2003-04-22 2007-02-27 Micro Technology, Inc. Atomic layer deposited ZrTiO4 films
JP2005064317A (ja) * 2003-08-18 2005-03-10 Semiconductor Leading Edge Technologies Inc 半導体装置
JP4059183B2 (ja) * 2003-10-07 2008-03-12 ソニー株式会社 絶縁体薄膜の製造方法
US20050233477A1 (en) * 2004-03-05 2005-10-20 Tokyo Electron Limited Substrate processing apparatus, substrate processing method, and program for implementing the method
US7380586B2 (en) * 2004-05-10 2008-06-03 Bsst Llc Climate control system for hybrid vehicles using thermoelectric devices
US7601649B2 (en) 2004-08-02 2009-10-13 Micron Technology, Inc. Zirconium-doped tantalum oxide films
US7081421B2 (en) 2004-08-26 2006-07-25 Micron Technology, Inc. Lanthanide oxide dielectric layer
US7494939B2 (en) 2004-08-31 2009-02-24 Micron Technology, Inc. Methods for forming a lanthanum-metal oxide dielectric layer
US7588988B2 (en) 2004-08-31 2009-09-15 Micron Technology, Inc. Method of forming apparatus having oxide films formed using atomic layer deposition
US7235501B2 (en) 2004-12-13 2007-06-26 Micron Technology, Inc. Lanthanum hafnium oxide dielectrics
US7564108B2 (en) * 2004-12-20 2009-07-21 Taiwan Semiconductor Manufacturing Company, Ltd. Nitrogen treatment to improve high-k gate dielectrics
US7560395B2 (en) 2005-01-05 2009-07-14 Micron Technology, Inc. Atomic layer deposited hafnium tantalum oxide dielectrics
US7508648B2 (en) 2005-02-08 2009-03-24 Micron Technology, Inc. Atomic layer deposition of Dy doped HfO2 films as gate dielectrics
US7374964B2 (en) 2005-02-10 2008-05-20 Micron Technology, Inc. Atomic layer deposition of CeO2/Al2O3 films as gate dielectrics
US7399666B2 (en) * 2005-02-15 2008-07-15 Micron Technology, Inc. Atomic layer deposition of Zr3N4/ZrO2 films as gate dielectrics
US7498247B2 (en) 2005-02-23 2009-03-03 Micron Technology, Inc. Atomic layer deposition of Hf3N4/HfO2 films as gate dielectrics
US7687409B2 (en) 2005-03-29 2010-03-30 Micron Technology, Inc. Atomic layer deposited titanium silicon oxide films
US7662729B2 (en) 2005-04-28 2010-02-16 Micron Technology, Inc. Atomic layer deposition of a ruthenium layer to a lanthanide oxide dielectric layer
US7390756B2 (en) 2005-04-28 2008-06-24 Micron Technology, Inc. Atomic layer deposited zirconium silicon oxide films
US8783397B2 (en) 2005-07-19 2014-07-22 Bsst Llc Energy management system for a hybrid-electric vehicle
US7927948B2 (en) 2005-07-20 2011-04-19 Micron Technology, Inc. Devices with nanocrystals and methods of formation
US7473637B2 (en) 2005-07-20 2009-01-06 Micron Technology, Inc. ALD formed titanium nitride films
US8110469B2 (en) 2005-08-30 2012-02-07 Micron Technology, Inc. Graded dielectric layers
US7709402B2 (en) 2006-02-16 2010-05-04 Micron Technology, Inc. Conductive layers for hafnium silicon oxynitride films
US7870745B2 (en) * 2006-03-16 2011-01-18 Bsst Llc Thermoelectric device efficiency enhancement using dynamic feedback
US7779639B2 (en) * 2006-08-02 2010-08-24 Bsst Llc HVAC system for hybrid vehicles using thermoelectric devices
US20100155018A1 (en) * 2008-12-19 2010-06-24 Lakhi Nandlal Goenka Hvac system for a hybrid vehicle
US7605030B2 (en) 2006-08-31 2009-10-20 Micron Technology, Inc. Hafnium tantalum oxynitride high-k dielectric and metal gates
US7563730B2 (en) 2006-08-31 2009-07-21 Micron Technology, Inc. Hafnium lanthanide oxynitride films
CN104990301B (zh) * 2007-05-25 2019-04-16 詹思姆公司 分配式热电加热和冷却的系统和方法
US7759237B2 (en) * 2007-06-28 2010-07-20 Micron Technology, Inc. Method of forming lutetium and lanthanum dielectric structures
US7998820B2 (en) * 2007-08-07 2011-08-16 Taiwan Semiconductor Manufacturing Company, Ltd. High-k gate dielectric and method of manufacture
EP2291856A4 (en) * 2008-06-27 2015-09-23 Semiconductor Energy Lab THIN FILM TRANSISTOR
JP5124376B2 (ja) * 2008-07-22 2013-01-23 富士フイルム株式会社 内視鏡の光学系装置およびこれを備えた内視鏡
US8613200B2 (en) 2008-10-23 2013-12-24 Bsst Llc Heater-cooler with bithermal thermoelectric device
JP6005754B2 (ja) 2011-11-17 2016-10-12 ジェンサーム インコーポレイテッドＧｅｎｔｈｅｒｍ Ｉｎｃｏｒｐｏｒａｔｅｄ 界面材料を有する熱電デバイスおよびその製造方法
US11075331B2 (en) 2018-07-30 2021-07-27 Gentherm Incorporated Thermoelectric device having circuitry with structural rigidity

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100256137B1 (ko) * 1996-03-26 2000-05-15 아사무라 타카싯 반도체장치및그제조방법
KR100567299B1 (ko) * 1998-03-27 2006-04-04 텍사스 인스트루먼츠 인코포레이티드 반도체 장치 및 반도체 장치의 게이트 구조 제조 방법
JP3513018B2 (ja) * 1998-06-30 2004-03-31 株式会社東芝 半導体装置及びその製造方法
KR100297719B1 (ko) * 1998-10-16 2001-08-07 윤종용 박막제조방법
US6294807B1 (en) * 1999-02-26 2001-09-25 Agere Systems Guardian Corp. Semiconductor device structure including a tantalum pentoxide layer sandwiched between silicon nitride layers
JP2000349285A (ja) * 1999-06-04 2000-12-15 Hitachi Ltd 半導体集積回路装置の製造方法および半導体集積回路装置
US6407435B1 (en) 2000-02-11 2002-06-18 Sharp Laboratories Of America, Inc. Multilayer dielectric stack and method
US6770974B2 (en) * 2000-06-30 2004-08-03 Sony Corporation Semiconductor device and its manufacturing method
US6602753B2 (en) * 2000-07-26 2003-08-05 Kabushiki Kaisha Toshiba Semiconductor device having a gate insulating film comprising a metal oxide and method of manufacturing the same
JP3792589B2 (ja) * 2001-03-29 2006-07-05 富士通株式会社 半導体装置の製造方法
KR101030068B1 (ko) * 2002-07-08 2011-04-19 니치아 카가쿠 고교 가부시키가이샤 질화물 반도체 소자의 제조방법 및 질화물 반도체 소자

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002314067A (ja) * 2001-04-13 2002-10-25 Toshiba Corp 半導体装置およびｍｉｓ型電界効果トランジスタの製造方法
US7569284B2 (en) 2001-10-02 2009-08-04 Asm America, Inc. Incorporation of nitrogen into high k dielectric film
JP2005505920A (ja) * 2001-10-02 2005-02-24 エーエスエム アメリカ インコーポレイテッド 高ｋ誘電膜への窒素の取り込み
WO2004086510A1 (ja) * 2003-03-24 2004-10-07 Horiba, Ltd. 半導体装置とその製造方法
US8044452B2 (en) 2003-03-24 2011-10-25 Rohm Co., Ltd. Semiconductor device and method for manufacturing the same
JP2011151409A (ja) * 2003-06-20 2011-08-04 Nec Corp 半導体装置及びその製造方法
JPWO2004114390A1 (ja) * 2003-06-20 2006-08-03 日本電気株式会社 半導体装置及びその製造方法
JP4747840B2 (ja) * 2003-06-20 2011-08-17 日本電気株式会社 半導体装置の製造方法
JP2005023199A (ja) * 2003-07-02 2005-01-27 Chisso Corp 機能性超薄膜およびその形成方法
WO2005093845A1 (ja) * 2004-03-25 2005-10-06 National Institute Of Advanced Industrial Science And Technology 半導体装置およびその製造方法
US7265401B2 (en) 2005-01-28 2007-09-04 Fujitsu Limited Semiconductor device having high dielectric constant gate insulating layer and its manufacture method
US7743614B2 (en) 2005-04-08 2010-06-29 Bsst Llc Thermoelectric-based heating and cooling system
US8408012B2 (en) 2005-04-08 2013-04-02 Bsst Llc Thermoelectric-based heating and cooling system
US10106011B2 (en) 2009-05-18 2018-10-23 Gentherm Incorporated Temperature control system with thermoelectric device
US11203249B2 (en) 2009-05-18 2021-12-21 Gentherm Incorporated Temperature control system with thermoelectric device

Also Published As

Publication number Publication date
KR100757645B1 (ko) 2007-09-10
JP3792589B2 (ja) 2006-07-05
CN1206736C (zh) 2005-06-15
US20020146916A1 (en) 2002-10-10
US6894369B2 (en) 2005-05-17
KR20020077126A (ko) 2002-10-11
CN1384549A (zh) 2002-12-11
TW544735B (en) 2003-08-01

Similar Documents

Publication Publication Date Title
JP2002359370A (ja) 半導体装置、相補型半導体装置
JP4212435B2 (ja) 半導体装置およびその製造方法
JP5535706B2 (ja) 半導体装置の製造方法
US6992357B2 (en) Semiconductor device and method of manufacturing the same
JP5282419B2 (ja) 半導体装置及びその製造方法
KR101100428B1 (ko) ＳＲＯ(Ｓｉｌｉｃｏｎ Ｒｉｃｈ Ｏｘｉｄｅ) 및 이를적용한 반도체 소자의 제조방법
JP5126060B2 (ja) 半導体装置及びその製造方法
US8350335B2 (en) Semiconductor device including off-set spacers formed as a portion of the sidewall
JP4607645B2 (ja) 半導体装置及びその製造方法
JP2012004577A (ja) 高誘電率のゲート絶縁膜を有する半導体装置及びそれの製造方法
KR20080079940A (ko) Ｃｍｏｓ 반도체 소자 및 그 제조방법
JP2008060538A (ja) 半導体装置およびその製造方法
JP2005191482A (ja) 半導体装置及びその製造方法
JP4574951B2 (ja) 半導体装置及びその製造方法
JP2005064317A (ja) 半導体装置
JP2009522796A (ja) 同じ基板上に同じ導電型の低性能及び高性能デバイスを有する半導体デバイス構造体
JP2005064523A (ja) 半導体装置のキャパシタとその製造方法、およびそのキャパシタを備えるメモリ装置
JP2003023152A (ja) Ｍｉｓ型トランジスタ及びその製造方法
KR100685748B1 (ko) 박막 형성 방법 및 이를 이용한 게이트 구조물의 제조 방법
JP2006024894A (ja) 高誘電率のゲート絶縁膜を有する半導体装置及びそれの製造方法
JP2006049882A (ja) 原子層の積層方法、これを用いたゲート構造物の製造方法、及びキャパシタの製造方法
KR101212567B1 (ko) 반도체 장치 및 반도체 장치의 제조방법
JP2004241733A (ja) 半導体装置及びその製造方法
JP5177980B2 (ja) 半導体装置およびその製造方法
JP5141321B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041006

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050916

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050927

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051128

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20051220

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060213

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20060301

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060404

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060405

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 3792589

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090414

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090414

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100414

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110414

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110414

Year of fee payment: 5

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110414

Year of fee payment: 5

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120414

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130414

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130414

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140414

Year of fee payment: 8

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

EXPY Cancellation because of completion of term