CN1516242A - 多重闸极介电层的结构及其制造方法 - Google Patents
多重闸极介电层的结构及其制造方法 Download PDFInfo
- Publication number
- CN1516242A CN1516242A CNA031539521A CN03153952A CN1516242A CN 1516242 A CN1516242 A CN 1516242A CN A031539521 A CNA031539521 A CN A031539521A CN 03153952 A CN03153952 A CN 03153952A CN 1516242 A CN1516242 A CN 1516242A
- Authority
- CN
- China
- Prior art keywords
- dielectric layer
- semiconductor
- oxide
- manufacture method
- dielectric constant
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 156
- 239000004065 semiconductor Substances 0.000 claims abstract description 142
- 239000000758 substrate Substances 0.000 claims abstract description 30
- 230000001590 oxidative effect Effects 0.000 claims abstract description 14
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 56
- 238000007254 oxidation reaction Methods 0.000 claims description 52
- 238000004519 manufacturing process Methods 0.000 claims description 51
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 49
- 230000003647 oxidation Effects 0.000 claims description 48
- MWUXSHHQAYIFBG-UHFFFAOYSA-N Nitric oxide Chemical compound O=[N] MWUXSHHQAYIFBG-UHFFFAOYSA-N 0.000 claims description 44
- MCMNRKCIXSYSNV-UHFFFAOYSA-N Zirconium dioxide Chemical compound O=[Zr]=O MCMNRKCIXSYSNV-UHFFFAOYSA-N 0.000 claims description 44
- 239000003989 dielectric material Substances 0.000 claims description 41
- 239000000463 material Substances 0.000 claims description 39
- 229910052751 metal Inorganic materials 0.000 claims description 37
- 239000002184 metal Substances 0.000 claims description 37
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 35
- GQPLMRYTRLFLPF-UHFFFAOYSA-N Nitrous Oxide Chemical compound [O-][N+]#N GQPLMRYTRLFLPF-UHFFFAOYSA-N 0.000 claims description 22
- 150000004645 aluminates Chemical class 0.000 claims description 18
- 229910052757 nitrogen Inorganic materials 0.000 claims description 18
- 230000008021 deposition Effects 0.000 claims description 17
- MRELNEQAGSRDBK-UHFFFAOYSA-N lanthanum(3+);oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[La+3].[La+3] MRELNEQAGSRDBK-UHFFFAOYSA-N 0.000 claims description 16
- 229910044991 metal oxide Inorganic materials 0.000 claims description 16
- 229910052914 metal silicate Inorganic materials 0.000 claims description 16
- 150000004706 metal oxides Chemical class 0.000 claims description 14
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 12
- 239000001301 oxygen Substances 0.000 claims description 12
- 229910052760 oxygen Inorganic materials 0.000 claims description 12
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 claims description 11
- 239000007789 gas Substances 0.000 claims description 11
- 239000001272 nitrous oxide Substances 0.000 claims description 11
- 229910052726 zirconium Inorganic materials 0.000 claims description 10
- -1 zirconium aluminate Chemical class 0.000 claims description 10
- GFQYVLUOOAAOGM-UHFFFAOYSA-N zirconium(iv) silicate Chemical compound [Zr+4].[O-][Si]([O-])([O-])[O-] GFQYVLUOOAAOGM-UHFFFAOYSA-N 0.000 claims description 10
- 150000004767 nitrides Chemical class 0.000 claims description 9
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Inorganic materials [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 claims description 9
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 claims description 8
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 claims description 8
- 229910004143 HfON Inorganic materials 0.000 claims description 7
- BRGOCSWOKBOIOJ-UHFFFAOYSA-N N.[O-2].[Hf+4] Chemical compound N.[O-2].[Hf+4] BRGOCSWOKBOIOJ-UHFFFAOYSA-N 0.000 claims description 7
- 229910006501 ZrSiO Inorganic materials 0.000 claims description 7
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 claims description 7
- 229910052710 silicon Inorganic materials 0.000 claims description 6
- 239000010703 silicon Substances 0.000 claims description 6
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 4
- 239000001257 hydrogen Substances 0.000 claims description 4
- 229910052739 hydrogen Inorganic materials 0.000 claims description 4
- BPQQTUXANYXVAA-UHFFFAOYSA-N Orthosilicate Chemical compound [O-][Si]([O-])([O-])[O-] BPQQTUXANYXVAA-UHFFFAOYSA-N 0.000 claims description 2
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(iv) oxide Chemical compound O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 claims 6
- 238000000151 deposition Methods 0.000 abstract description 17
- 238000005530 etching Methods 0.000 description 15
- 238000002955 isolation Methods 0.000 description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 10
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 9
- 229920005591 polysilicon Polymers 0.000 description 9
- 230000015572 biosynthetic process Effects 0.000 description 7
- 229920002120 photoresistant polymer Polymers 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 238000001039 wet etching Methods 0.000 description 5
- 238000006243 chemical reaction Methods 0.000 description 4
- 238000005137 deposition process Methods 0.000 description 4
- PNEYBMLMFCGWSK-UHFFFAOYSA-N Alumina Chemical compound [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 239000000428 dust Substances 0.000 description 3
- 230000005611 electricity Effects 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 239000002002 slurry Substances 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000010276 construction Methods 0.000 description 2
- 229910000449 hafnium oxide Inorganic materials 0.000 description 2
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 2
- 239000001307 helium Substances 0.000 description 2
- 229910052734 helium Inorganic materials 0.000 description 2
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 description 2
- 229910001936 tantalum oxide Inorganic materials 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000012530 fluid Substances 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000003701 mechanical milling Methods 0.000 description 1
- 150000002831 nitrogen free-radicals Chemical class 0.000 description 1
- SIWVEOZUMHYXCS-UHFFFAOYSA-N oxo(oxoyttriooxy)yttrium Chemical compound O=[Y]O[Y]=O SIWVEOZUMHYXCS-UHFFFAOYSA-N 0.000 description 1
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 description 1
- 238000005546 reactive sputtering Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 1
- 229910001928 zirconium oxide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823462—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
- H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Semiconductor Memories (AREA)
- Formation Of Insulating Films (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
本发明提供多重闸极介电层的制造方法及其结构。其中一种方法是为于具有原生氧化层的半导体基底上沉积一高介电常数介电层，其介电常数大于8。之后，移除高效能组件区的高介电常数介电层，使高介电常数介电层做为低漏电流组件区的一闸极介电层的一部分。
Description
技术领域
本发明是有关于一种多重闸极介电层的结构及其制造方法，且特别是有关于一种可应用于高效能组件和低漏电流组件的双闸极介电层的结构及其制造方法。
背景技术
多重功能的集成电路是为目前整合的趋势，其必须具备在同一芯片(chip)上制造具有不同特性的晶体管。具体而言，是为在同一芯片上设置不同厚度的闸极氧化层，以提供具有不同操作电压的晶体管。
为了提升组件的操作速度，往往将逻辑电路(logic circuit)与内存电路(memory circuit)混合制作于同一芯片上，此种混合设置的组件称为嵌入式半导体装置(embedded semiconductor device)。通常，逻辑电路需要较薄的闸极氧化层，并能于约1.8至2.5伏特左右的操作电压下工作，以提高晶体管的切换速度(switching speed)；而存储单元区和其周边电路区则需要较厚的闸极氧化层，并能于约3.0至5.0伏特左右的操作电压下工作。
传统在两个不同区域分别制造两种不同闸极氧化层厚度的方法，是先于硅基底上形成第一层闸极氧化层，之后借由光阻层保护第一区域的闸极氧化层，并利用蚀刻法移除第二区域的闸极氧化层。将光阻层移除之后，进行第二次的闸极氧化层的制程，以于第二区域形成具有第二厚度的闸极氧化层，而此时位于第一区域的第一闸极氧化层的厚度亦会增加。因此，硅基底的第一区域具有第一厚度的第一闸极氧化层，第二区域具有第二厚度的第二闸极氧化层。
另外，美国专利第5,668,035号Fang等人揭露一种双闸极氧化层的制造方法，可以避免光阻直接接触闸极氧化层而使其受污染，其是首先在基底上形成第一闸极氧化层后，在存储单元区的第一闸极氧化层上形成第一多晶硅层，之后移除暴露于逻辑电路区的第一闸极氧化层，取而代之的是厚度较薄的第二闸极氧化层，之后形成一层第二多晶硅层，并利用微影蚀刻使第二多晶硅层覆盖于逻辑电路区的第二闸极氧化层上，继续于第一和第二多晶硅层上形成一层绝缘层，并利用微影蚀刻制程加以定义其与下方的第一和第二多晶硅层，以形成闸极电极。美国专利第6,265,325号Cao等人更揭露一种改良上述Fang案的制程的方法，其是于形成第二多晶硅层后，利用化学机械研磨法移除部分第二多晶硅层，使第一多晶硅层和第二多晶硅层具有相同的水平。不过，基本上，其形成双闸极氧化层的方法是相同的。
美国专利第6,383,861号Gonzalez等人揭露一种在基底上形成一层氮化硅层，之后移除存储单元区的氮化硅层，接着于整个基底上成长一层氧化硅层，存储单元区所成长的氧化硅层的厚度会厚于逻辑电路区的氮化硅层上的氧化硅层的厚度。
美国专利第6,168,958号Gardner等人揭露一种具有不同厚度的高介电常数介电层的制造方法，其是于基底上沉积一层厚度约为100-500埃介电常数约为20的介电层，并于此介电层上形成第一闸极导电层，接着利用微影蚀刻制程移除部分区域的第一闸极导电层，并蚀刻该区域暴露出的介电层，使其厚度降低至第二厚度，再于该区域的介电层上形成第二闸极导电层。
发明内容
有鉴于多重功能的集成电路对不同特性的晶体管的需求，本发明提供一种多重闸极介电层的结构及其制造方法。
本发明提供一种多重闸极介电层的制造方法，其方法如下。首先，提供一半导体基底，其表面具有一原生氧化层，且可区分为高效能组件区和低漏电流组件区。接着，于半导体基底上沉积一高介电常数介电层，其介电常数大于8。之后，移除高效能组件区的高介电常数介电层，使高介电常数介电层做为低漏电流组件区的一闸极介电层的一部分。
在第二实施例中，其中于半导体基底上的低漏电流组件区形成高介电常数介电层之后更包括：移除高效能组件区的原生氧化层；以及于高效能组件区的半导体基底表面形成一介电层。而此介电层的方法包括进行氧化处理，或者是依序进行氧化处理和氮化处理。其中，氧化处理所使用的氧化气体包括水蒸气(H2O(g))、氧气(O2)、臭氧(O3)、一氧化一氮(NO)、和一氧化二氮(N2O)。因此，此介电层的材质包括SiO2、SiON、和SiO2/SiON迭层。
在第三实施例中，其中于半导体基底上形成高介电常数介电层之前，更包括移除原生氧化层；且于半导体基底上形成高介电常数介电层，并移除位于高效能组件区的部分之后，更包括于高效能组件区的半导体基底表面以及低漏电流组件区的半导体基底表面和高介电常数介电层之间形成一界面介电层。其中，移除原生氧化层的方法包括在温度大致高于700℃下进行氢烘烤。其中，形成界面介电层的方法包括进行氧化处理，或者依序进行氧化处理和氮化处理。其中，氧化处理所使用的氧化气体包括水蒸气(H2O(g))、氧气(O2)、臭氧(O3)、一氧化一氮(NO)、和一氧化二氮(N2O)。因此，界面介电层的材质包括SiO2、SiON、和SiO2/SiON迭层。
在第四实施例中，其中于半导体基底上形成高介电常数介电层之前，更包括移除原生氧化层；且于半导体基底上形成高介电常数介电层，并移除位于高效能组件区的部分之后，更包括于半导体基底表面形成一界面介电层；以及于低漏电流区的界面介电层上形成高介电常数介电层。其中，界面介电层的材质包括SiO2、SiON、和SiO2/SiON迭层。
在第五实施例中，其中于半导体基底上形成高介电常数介电层之前，更包括移除原生氧化层。而且，于半导体基底上形成高介电常数介电层，并移除位于高效能组件区的部分之后，更包括于该半导体基底表面形成一界面介电层；于低漏电流区的界面介电层上形成高介电常数介电层；移除高效能组件区的界面介电层；以及于高效能组件区的半导体基底表面形成一介电层。其中，界面介电层的材质包括SiO2、SiON、和SiO2/SiON迭层。其中，介电层的材质包括SiO2、SiON、和SiO2/SiON迭层。
本发明并提供一种多重闸极介电层的制造方法。首先，提供一半导体基底，其表面具有一原生氧化层，可区分为第一、第二和第三区域。接着，沉积一高介电常数介电层覆盖于原生氧化层上，其介电常数大于8。之后，定义高介电常数介电层，以移除位于第一和第二区域的高介电常数介电层。继续，移除位于第一区域的原生氧化层。接着，进行半导体基底表面介电层成长程序，以于第一区域的半导体基底表面生成一第一介电层。其中，第一区域是以第一介电层做为闸极介电层，第二区域是以原生氧化层做为闸极介电层，第三区域是以高介电常数介电材质层和原生氧化层的迭层做为闸极介电层。
本发明另提供一种多重闸极介电层的制造方法。首先，提供一半导体基底，表面具有一原生氧化层，且可区分为第一、第二和第三区域。于移除原生氧化层后，沉积一界面介电层于半导体基底上，并沉积高介电常数介电层于界面介电上，其介电常数大于8。接着，定义高介电常数介电层，以移除位于第一和第二区域的高介电常数介电层，至暴露出界面介电层的表面。之后，移除位于第一区域的界面介电层，至暴露出半导体基底的表面。接着，进行半导体基底表面介电层成长程序，以于第一区域的半导体基底表面生成第一介电层。其中，第一区域是以第一介电层做为闸极介电层，第二区域是以界面介电层做为闸极介电层，第三区域是以高介电常数介电材质层和界面介电层的迭层做为闸极介电层。
本发明提供一种多重闸极介电层的结构。其包括：设置于高效能组件区的第一闸极介电层；以及设置于低漏电流组件区的由高介电常数介电层和界面介电层堆栈而成的第二闸极介电层。其中，界面介电层是位于高介电常数介电层和半导体基底之间，高介电常数介电层的介电常数大于8。
本发明另提供一种多重闸极介电层的结构。其包括：设置于第一区域的第一闸极介电层；设置于第二区域的由原生氧化层所构成的第二闸极介电层；以及设置于第三区由一高介电常数介电层和该原生氧化层堆栈而成的一第三闸极介电层。其中，第一闸极介电层的介电常数不同于第二闸极介电层的介电常数。其中，原生氧化层是位于高介电常数介电层和半导体基底之间，高介电常数介电层的介电常数大于8。
本发明还提供一种多重闸极介电层的结构。其包括：设置于第一区域的第一闸极介电层；设置于第二区域的由一沉积层所构成的一第二闸极介电层；设置于第三区域由一高介电常数介电层和该沉积层堆栈而成的一第三闸极介电层。其中，第一闸极介电层的材质包含半导体基底的一元素。其中，第一闸极介电层的介电常数不同于第二闸极介电层的介电常数。其中，沉积层是位于高介电常数介电层和半导体基底之间，高介电常数介电层的介电常数大于8。
附图说明
图1A至图1B是为剖面图，其表示本发明第一实施例的分别于半导体基底的高效能组件区和低漏电流组件区形成闸极介电层的方法；
图2A至图2D是为剖面图，其表示本发明第二实施例的分别于半导体基底的高效能组件区和低漏电流组件区形成闸极介电层的方法；
图3A至图3C是为剖面图，其表示本发明第三实施例的分别于半导体基底的高效能组件区和低漏电流组件区形成闸极介电层的方法；
图4A至图4B是为剖面图，其表示本发明第四实施例的分别于半导体基底的高效能组件区和低漏电流组件区形成闸极介电层的方法；
图5A至图5D是为剖面图，其表示本发明第五实施例的分别于半导体基底的高效能组件区和低漏电流组件区形成闸极介电层的方法；
图6是表示本发明第一和第二实施例的分别于半导体基底的高效能组件区和低漏电流组件区形成闸极介电层的方法流程图；
图7是表示本发明第三实施例的分别于半导体基底的高效能组件区和低漏电流组件区形成闸极介电层的方法流程图；
图8是表示本发明第四和第五实施例的分别于半导体基底的高效能组件区和低漏电流组件区形成闸极介电层的方法流程图。
符号说明：
高效能组件区：I
低漏电流组件区：II
半导体基底：10、20、30、40、50
组件隔离结构：12、22、32、42、52
原生氧化层：13、23
高介电常数的介电材质层：15、25、35、45、55
蚀刻罩幕层：16；
半导体基底表面介电层成长程序：80
介电层：26
界面介电层：36、44、54
制程：A、B、C、D、E
步骤1：提供一半导体基底，表面具有一原生氧化层；
步骤2：移除原生氧化层；
步骤3：沉积一界面介电层；
步骤4：沉积并定义高介电常数介电层于低漏电流组件区；
步骤5：移除高效能组件区的界面介电层；
步骤6：移除高效能组件区的原生氧化层；
步骤7：进行半导体基底表面介电层成长程序；
步骤7’：进行半导体基底表面及其与高介电常数介电层的界面的介电层成长程序。
具体实施方式
本发明是利用高介电常数介电层和其它介电材质组成具有不同介电常数的闸极介电层，其中高介电常数介电层通常用于要求漏电流要低的晶体管组件。此外，高介电常数介电层和半导体基底之间会有一界面，用以避免高介电常数介电层直接与半导体基底接触。对于要求开关切换速度要快，效能要好的晶体管的闸极介电层，对漏电流的要求并不高，则通常采用介电常数相对低的介电材质。以下是举数个实施例详细说明本发明。
第一实施例：
图1A至图1B是为剖面图，其表示本发明第一实施例的分别于半导体基底的高效能组件区和低漏电流组件区形成闸极介电层的方法。
首先请参照图1A，提供一半导体基底10，例如是基体型半导体基底(bulk semiconductor substrate)(例如硅基底、硅锗基底)、或硅覆绝缘型基底(silicon-on-insulator substrate，SOI substrate)。在半导体基底10中已形成组件隔离结构12，例如场氧化层(field oxidelayer)或沟槽隔离结构(trench isolation)，在图式中是以后者为例。此半导体基底10可大致区分为高效能组件区(high-performance deviceregion)I和低漏电流组件区(low-leakage device region)II。
通常，半导体基底10在等待下一道制程期间，会于表面生成一层氧化层，通常称之为原生氧化层(native oxide)13，其厚度为数埃()，通常是小于5埃。接着，于原生氧化层13上沉积一层高介电常数(highK)的介电材质，其沉积方法例如是化学气相沉积法(CVD)、溅镀法(sputtering)、反应式溅镀法(reactive sputtering)。接着，定义高介电常数的介电材质层15，使其覆盖于低漏电流组件区II，高效能组件区I的部分则借由湿蚀刻或干蚀刻移除。其定义方法例如是先于高介电常数的介电材质层15上形成一层蚀刻罩幕层16，例如是能量感应层(具体而言例如是光阻层)，且此蚀刻罩幕层具有覆盖低漏电流组件区II的图案，接着以此蚀刻罩幕层保护低漏电流组件区II的高介电常数的介电材质层15，借由蚀刻步骤移除暴露于高效能组件区I的高介电常数的介电材质层15，至暴露出高效能组件区I的原生氧化层13止。之后，将此蚀刻罩幕层16移除。
其中，在此所指的高介电常数的介电材质是指介电常数大于8以上的材质。上述的高介电常数的介电材质例如是金属氧化物(metallicoxides)、金属氮氧化物、金属氮化物(metalli nitride)、金属硅酸盐(metallic silicate)和金属铝酸盐(metallic aluminates)。其中，高介电常数的金属氧化物例如氧化铪(hafnium oxide，HfO2)、氧化锆(zirconium oxide，ZrO2)、氧化铝(aluminum oxide，Al2O3)、氧化镧(lanthanum oxide，La2O3)、氧化钛(titanium oxide，TiO2)、氧化钇(yttrium oxide，Y2O3)、氧化钽(tantalum oxide，Ta2O5)等；高介电常数的金属氮氧化物例如氮氧化锆(ZrON)、氮氧化铪(HfON)等；高介电常数的金属硅酸盐例如硅酸锆(zirconium silicate，ZrSiO4)；高介电常数的金属铝酸盐例如铝酸锆(zirconium aluminate)。
其中，在定义高介电常数的介电材质层15方面，举例而言，可利用硫酸(H2SO4)蚀刻材质为氧化锆(ZrO2)的介电材质层。
经过上述对应于图6的A制程，依序进行步骤1和步骤4的制程后，半导体基底10表面的高效能组件区I以原生氧化层13做为闸极介电层，低漏电流组件区II以原生氧化层13和高介电常数介电材质层15的迭层做为闸极介电层。
第二实施例：
图2A至图2D是为剖面图，其表示本发明第二实施例的分别于半导体基底的高效能组件区和低漏电流组件区形成闸极介电层的方法。
首先请参照图2A，提供一半导体基底20，例如是基体型半导体基底、或硅覆绝缘型基底。在半导体基底20中已形成组件隔离结构22，例如场氧化层或沟槽隔离结构，在图式中是以后者为例。此半导体基底20可大致区分为高效能组件区I和低漏电流组件区II。
通常，半导体基底20在等待下一道制程期间，会于表面生成一层氧化层，通常称的为原生氧化层23，其厚度为数埃，通常是小于5埃。
请参照图2B，接着于原生氧化层23上沉积一层高介电常数的介电材质，其材质和沉积方法如第一实施例所述，在此不多赘言。接着，定义高介电常数的介电材质层25，使其覆盖于低漏电流组件区II，高效能组件区I的部分则借由湿蚀刻或干蚀刻移除。
接着请参照图2C，移除暴露于高效能组件区I的原生氧化层23。
上述移除部分高介电常数的介电材质层25和原生氧化层23的方法例如是先于高介电常数的介电材质层25上形成一层能量感应层(未绘示)，例如是光阻层，且此能量感应层具有覆盖低漏电流组件区II的图案，接着以此能量感应层为蚀刻罩幕，借由蚀刻步骤依序移除暴露于高效能组件区I的高介电常数的介电材质层25和原生氧化层23，之后将此能量感应层移除。
接着请参照图2D，进行半导体基底表面介电层成长程序80，例如是氧化处理(oxidizing treatment)，或者是氧化处理加上氮化处理，以于基底20的表面形成一层介电层26，其材质例如是SiO2、SiON、或SiO2/SiON迭层。
其中，以材质为SiO2的介电层26为例，其在高效能组件区I的厚度约为2-30埃左右，形成方法例如是进行高温氧化制程，所使用的氧化气体包括水蒸气(H2O(g))、氧气(O2)、臭氧(O3)、一氧化一氮(NO)、或一氧化二氮(N2O)。具体而言，高温氧化制程例如是单片晶圆型快速热制程(single-wafer rapid-thermal based process)，在温度约为850℃，压力约为6托尔(torr)下，以同步蒸汽产生(in-situ steamgeneration；ISSG)方式生成的氧化硅。或者是炉管氧化制程，在温度约为600-800℃，在压力为大气压力且含氧(O2)的环境下，氧化1-30分钟。
其中，以材质为SiON或SiO2/SiON迭层的介电层26为例，其在高效能组件区I的等效氧化硅厚度约小于10埃，其形成方法例如是在进行高温氧化制程后，再进行远程电浆氮化反应(remote plasmanitridation，RPN)。在进行远程电浆氮化反应时，由于在高温氧化制程所形成的氧化硅会暴露在高密度的远程的以氦基氮流体(high-density remote helium-based nitrogen discharge)下，以进行氮化处理。在电浆中的氮自由基会与氧化硅反应生成含氮的闸极介电层。
经过上述对应于图6的B制程，依序进行步骤1、步骤4、步骤6和步骤7的制程后，半导体基底20表面的高效能组件区I以介电层26做为闸极介电层，低漏电流组件区II以原生氧化层23和高介电常数介电材质层25的迭层做为闸极介电层。
第三实施例：
图3A至图3C是为剖面图，其表示本发明第三实施例的分别于半导体基底的高效能组件区和低漏电流组件区形成闸极介电层的方法。
首先请参照图3A，提供一半导体基底30，其中已形成组件隔离结构32，例如场氧化层或浅沟槽隔离结构，在图式中是以后者为例。
接着，在半导体基底30表面沉积之前，进行表面清洗步骤，以移除半导体基底30表面的原生氧化层，其移除方法例如是在高温下进行氢烘烤(hydrogen baking)，温度大约高于700℃，使原生氧化层形成可挥发性的一氧化硅(SiO(g))或水气(H2O(g))而移除。其它移除原生氧化层的方法亦适用于此。
接着请参照图3B，于半导体基底30表面沉积一层高介电常数(highK)的介电材质，其材质和沉积方法如第一实施例所述，在此不多赘言。接着，定义高介电常数的介电材质层35，使其覆盖于低漏电流组件区II，高效能组件区I的部分则借由湿蚀刻或干蚀刻移除。其定义方法例如是先于高介电常数的介电材质层35上形成一层能量感应层(未绘示)，例如是光阻层，且此能量感应层具有覆盖低漏电流组件区II的图案，接着以此能量感应层为蚀刻罩幕，借由蚀刻步骤移除暴露于高效能组件区I的高介电常数的介电材质层35，之后将此能量感应层移除。
请参照图3C，接着进行半导体基底表面介电层成长程序80，例如是氧化处理(oxidizing treatment)，或者是氧化处理加上氮化处理，以于基底30的表面以及基底30和高介电常数的介电材质层35之间形成薄薄一层界面介电层36。界面介电层36的材质例如是SiO2、SiON、或SiO2/SiON迭层，其形成方法如第二实施例所述的介电层26的形成，在此不多赘述。
经过上述对应于图7的C制程，依序进行步骤1、步骤2、步骤4和步骤7’的制程后，半导体基底30表面的高效能组件区I以界面介电层36做为闸极介电层，低漏电流组件区II以界面介电层36和高介电常数介电材质层35的迭层做为闸极介电层。
第四实施例：
图4A至图4B是为剖面图，其表示本发明第四实施例的分别于半导体基底的高效能组件区和低漏电流组件区形成闸极介电层的方法。
首先请参照图4A，提供一半导体基底40，其中已形成组件隔离结构42，例如场氧化层或浅沟槽隔离结构，在图式中是以后者为例。
接着请参照图4B，于半导体基底40表面沉积一层界面介电层44，其材质例如是SiO2、SiON、SiO2/SiON迭层、金属硅酸盐(例如硅酸锆)、或金属铝酸盐(例如铝酸锆)。
接着，继续在界面介电层44上方形成一层高介电常数的介电材质层45，其材质和沉积方法如第一实施例所述，在此不多赘言。接着，进行微影蚀刻制程，定义高介电常数的介电材质层45，使其覆盖于低漏电流组件区II，高效能组件区I的部分则借由湿蚀刻或干蚀刻移除。
经过上述对应于图8的D制程，依序进行步骤1、步骤2、步骤3和步骤4的制程后，半导体基底40表面的高效能组件区I以界面介电层44做为闸极介电层，低漏电流组件区II以界面介电层44和高介电常数介电材质层45的迭层做为闸极介电层。
第五实施例：
图5A至图5D是为剖面图，其表示本发明第五实施例的分别于半导体基底的高效能组件区和低漏电流组件区形成闸极介电层的方法。
首先请参照图5A，提供一半导体基底50，其中已形成组件隔离结构52，例如场氧化层或浅沟槽隔离结构，在图式中是以后者为例。
接着请参照图5B，于半导体基底50表面沉积一层界面介电层54，其材质例如是SiO2、SiON、SiO2/SiON迭层、金属硅酸盐(例如硅酸锆)、或金属铝酸盐(例如铝酸锆)。
接着，继续在界面介电层54上方形成一层高介电常数的介电材质层55，其材质如第一实施例所述，在此不多赘言。接着，进行微影蚀刻制程，定义高介电常数的介电材质层55，使其覆盖于低漏电流组件区II，高效能组件区I的部分则借由湿蚀刻或干蚀刻移除。
接着请参照图5C，继续移除暴露于高效能组件区I的界面介电层54。
上述移除部分高介电常数的介电材质层55和界面介电层54的方法例如是先于高介电常数的介电材质层55上形成一层能量感应层(未绘示)，例如是光阻层，且此能量感应层具有覆盖低漏电流组件区II的图案，接着以此能量感应层为蚀刻罩幕，借由蚀刻步骤依序移除暴露于高效能组件区I的高介电常数的介电材质层55和界面介电层54，之后将此能量感应层移除。
接着请参照图5D，接着，进行半导体基底表面介电层成长程序80，以于暴露出的半导体基底50的表面形成薄薄一层介电层56。介电层56的材质例如是SiO2、SiON、SiO2/SiON迭层，其形成方法如第二实施例所述的介电层26的形成，在此不多赘述。
经过上述的制程后，经过上述对应于图8的E制程，依序进行步骤1、步骤2、步骤3、步骤4、步骤5和步骤7的制程后，半导体基底50表面的高效能组件区I以介电层56做为闸极介电层，低漏电流组件区II以高介电常数介电材质层55和界面介电层54的迭层做为闸极介电层。
第六实施例：
上述的第一实施例和第二实施例的制程，亦可以相整合，而制备出三种不同闸极介电层。第一种是以进行半导体基底表面介电层成长程序所生成的介电层(例如是SiO2、SiON、或SiO2/SiON迭层)做为闸极介电层；第二种是以原生氧化层做为闸极介电层；第三种是以高介电常数介电材质层和原生氧化层的迭层做为闸极介电层。
以下是以表一，并配合图6做说明。首先如步骤1提供一半导体基底表面具有一原生氧化层；接着如步骤4沉积高介电常数介电层覆盖整个半导体基底，之后定义高介电常数介电层，以移除区域I和II的高介电常数介电层，其定义方法例如是于高介电常数介电层上形成一层蚀刻罩幕层，以此蚀刻罩幕层做为蚀刻阻挡，利用蚀刻制程移除暴露于区域I和II的高介电常数介电层；接着如步骤6定义原生氧化层，以移除区域I的原生氧化层，其定义方法例如是于高介电常数介电层和原生氧化层上形成一层蚀刻罩幕层，以此蚀刻罩幕层做为蚀刻阻挡，利用蚀刻制程移除暴露于区域I的原生氧化层；接着如步骤7进行半导体基底表面介电层成长程序，以于区域I的半导体基底表面成长一层介电层。
表一 第一和第二实施例的整合制程
| 对应图6的步骤 | 依序的制程步骤 | 区域I | 区域II | 区域III |
| 步骤4 | 沉积高介电常数介电层 | 覆盖 | 覆盖 | 覆盖 |
| 定义高介电常数介电层 | 移除 | 移除 | 保留 | |
| 步骤6 | 定义原生氧化层 | 移除 | 保留 | 保留 |
| 步骤7 | 进行半导体基底表面介电层成长程序 | 成长 | ||
| 完成的闸极介电层的结构 | 第一种 | 第二种 | 第三种 | |
第七实施例：
上述的第四实施例和第五实施例的制程，亦可以相整合，而制备出三种不同闸极介电层。第一种是以进行半导体基底表面介电层成长程序所生成的介电层(例如是SiO2、SiON、或SiO2/SiON迭层)做为闸极介电层；第二种是以沉积的界面介电层做为闸极介电层；第三种是以高介电常数介电材质层和沉积的界面介电层的迭层做为闸极介电层。
以下是以表二，并配合图8做说明。首先如步骤1提供一半导体基底表面具有一原生氧化层；接着如步骤2移除半导体基底表面的原生氧化层；接着如步骤3沉积一层界面介电层覆盖整个半导体基底；接着如步骤4沉积高介电常数介电层覆盖整个半导体基底区域，之后定义高介电常数介电层，以移除区域I和II的高介电常数介电层，其定义方法例如是于高介电常数介电层上形成一层蚀刻罩幕层，以此蚀刻罩幕层做为蚀刻阻挡，利用蚀刻制程移除暴露于区域I和II的高介电常数介电层；接着如步骤5定义界面介电层，以移除区域I的界面介电层，其定义方法例如是于高介电常数介电层和界面介电层上形成一层蚀刻罩幕层，以此蚀刻罩幕层做为蚀刻阻挡，利用蚀刻制程移除暴露于区域I的界面介电层；接着如步骤7进行半导体基底表面介电层成长程序，以于区域I的半导体基底表面成长一层介电层。
表二 第四和第五实施例的整合制程
| 对应图8的步骤 | 依序的制程步骤 | 区域I | 区域II | 区域III |
| 步骤2 | 移除原生氧化层 | 移除 | 移除 | 移除 |
| 步骤3 | 沉积一界面介电层 | 覆盖 | 覆盖 | 覆盖 |
| 步骤4 | 沉积高介电常数介电层 | 覆盖 | 覆盖 | 覆盖 |
| 定义高介电常数介电层 | 移除 | 移除 | 保留 | |
| 步骤5 | 定义界面介电层 | 移除 | 保留 | |
| 步骤7 | 进行半导体基底表面介电层成长程序 | 成长 | ||
| 完成的闸极介电层的结构 | 第一种 | 第二种 | 第三种 | |
Claims (54)
1.一种多重闸极介电层的制造方法，包括：
提供一半导体基底，该半导体基底表面具有一原生氧化层，该半导体基底包含一高效能组件区和一低漏电流组件区；
于该半导体基底上沉积一高介电常数介电层，该高介电常数介电层的介电常数大于8；以及
移除该高效能组件区的该高介电常数介电层，使该高介电常数介电层做为该低漏电流组件区的一闸极介电层的一部分。
2.根据权利要求1所述的多重闸极介电层的制造方法，其中该高介电常数介电层的材质包括金属氧化物(metallic oxides)、金属氮氧化物、金属氮化物(metallic nitride)、金属硅酸盐(metallic silicate)和金属铝酸盐(metallic aluminates)。
3.根据权利要求2所述的多重闸极介电层的制造方法，其中
该金属氧化物包括氧化铪(HfO2)、氧化锆(ZrO2)、氧化铝(Al2O3)、氧化镧(La2O3)、氧化钛(TiO2)、氧化钇(Y2O3)和氧化钽(Ta2O5)；
该金属氮氧化物包括氮氧化锆(ZrON)和氮氧化铪(HfON)；
该金属硅酸盐包括硅酸锆(ZrSiO4)；以及
该金属铝酸盐包括铝酸锆。
4.根据权利要求1所述的多重闸极介电层的制造方法，其中于该半导体基底上的该低漏电流组件区形成该高介电常数介电层之后更包括：
移除该高效能组件区的该原生氧化层；以及
于该高效能组件区的该半导体基底表面形成一介电层。
5.根据权利要求4所述的多重闸极介电层的制造方法，其中形成该介电层的方法包括进行氧化处理。
6.根据权利要求5所述的多重闸极介电层的制造方法，其中该氧化处理所使用的氧化气体包括水蒸气(H2O(g))、氧气(O2)、臭氧(O3)、一氧化一氮(NO)、和一氧化二氮(N2O)。
7.根据权利要求4所述的多重闸极介电层的制造方法，其中形成该介电层的方法包括依序进行氧化处理和氮化处理。
8.根据权利要求7所述的多重闸极介电层的制造方法，其中该氧化处理所使用的氧化气体包括水蒸气(H2O(g))、氧气(O2)、臭氧(O3)、一氧化一氮(NO)、和一氧化二氮(N2O)。
9.根据权利要求4所述的多重闸极介电层的制造方法，其中该介电层的材质包括SiO2、SiON、和SiO2/SiON迭层。
10.根据权利要求1所述的多重闸极介电层的制造方法，其中
于该半导体基底上形成该高介电常数介电层之前，更包括移除该原生氧化层；且
于该半导体基底上形成该高介电常数介电层，并移除位于该高效能组件区的部分之后，更包括于该高效能组件区的该半导体基底表面以及该低漏电流组件区的该半导体基底表面和该高介电常数介电层之间形成一界面介电层。
11.根据权利要求10所述的多重闸极介电层的制造方法，其中移除该原生氧化层的方法包括在温度高于700℃下进行氢烘烤。
12.根据权利要求10所述的多重闸极介电层的制造方法，其中于该高效能组件区的该半导体基底表面以及该低漏电流组件区的该半导体基底表面和该高介电常数介电层之间形成该界面介电层的方法包括进行氧化处理。
13.根据权利要求12所述的多重闸极介电层的制造方法，其中该氧化处理所使用的氧化气体包括水蒸气(H2O(g))、氧气(O2)、臭氧(O3)、一氧化一氮(NO)、和一氧化二氮(N2O)。
14.根据权利要求10所述的多重闸极介电层的制造方法，其中于该高效能组件区的该半导体基底表面以及该低漏电流组件区的该半导体基底表面和该高介电常数介电层之间形成该界面介电层的方法包括依序进行氧化处理和氮化处理。
15.根据权利要求14所述的多重闸极介电层的制造方法，其中该氧化处理所使用的氧化气体包括水蒸气(H2O(g))、氧气(O2)、臭氧(O3)、一氧化一氮(NO)、和一氧化二氮(N2O)。
16.根据权利要求10所述的多重闸极介电层的制造方法，其中该界面介电层的材质包括SiO2、SiON、和SiO2/SiON迭层。
17.根据权利要求1所述的多重闸极介电层的制造方法，其中
于该半导体基底上形成该高介电常数介电层之前，更包括：移除该原生氧化层；且
于该半导体基底上形成该高介电常数介电层，并移除位于该高效能组件区的部分之后，更包括：
于该半导体基底表面形成一界面介电层；以及
于该低漏电流区的该界面介电层上形成该高介电常数介电层。
18.根据权利要求17所述的多重闸极介电层的制造方法，其中该界面介电层的材质包括SiO2、SiON、和SiO2/SiON迭层。
19.根据权利要求1所述的多重闸极介电层的制造方法，其中
于该半导体基底上形成该高介电常数介电层之前，更包括：移除该原生氧化层；且
于该半导体基底上形成该高介电常数介电层，并移除位于该高效能组件区的部分之后，更包括：
于该半导体基底表面形成一界面介电层；
于该低漏电流区的该界面介电层上形成该高介电常数介电层；
移除该高效能组件区的该界面介电层；以及
于该高效能组件区的该半导体基底表面形成一介电层。
20.根据权利要求19所述的多重闸极介电层的制造方法，其中该界面介电层的材质包括SiO2、SiON、和SiO2/SiON迭层。
21.根据权利要求19所述的多重闸极介电层的制造方法，其中该介电层的材质包括SiO2、SiON、和SiO2/SiON迭层。
22.一种多重闸极介电层的制造方法，包括：
提供一半导体基底，表面具有一原生氧化层，该半导体基底包括第一、第二和第三区域；
沉积一高介电常数介电层覆盖于该原生氧化层上，该高介电常数介电层的介电常数大于8；
定义该高介电常数介电层，以移除位于该第一和第二区域的高介电常数介电层；
移除位于该第一区域的该原生氧化层；以及
进行半导体基底表面介电层成长程序，以于该第一区域的该半导体基底表面生成一第一介电层，
其中，该第一区域是以该第一介电层做为闸极介电层，该第二区域是以该原生氧化层做为闸极介电层，该第三区域是以该高介电常数介电材质层和该原生氧化层的迭层做为闸极介电层。
23.根据权利要求22所述的多重闸极介电层的制造方法，其中该高介电常数介电层的材质包括金属氧化物、金属氮氧化物、金属氮化物、金属硅酸盐和金属铝酸盐。
24.根据权利要求23所述的多重闸极介电层的制造方法，其中
该金属氧化物包括氧化铪(HfO2)、氧化锆(ZrO2)、氧化铝(Al2O3)、氧化镧(La2O3)、氧化钛(TiO2)、氧化钇(Y2O3)和氧化钽(Ta2O5)；
该金属氮氧化物包括氮氧化锆(ZrON)和氮氧化铪(HfON)；
该金属硅酸盐包括硅酸锆(ZrSiO4)；以及
该金属铝酸盐包括铝酸锆。
25.根据权利要求22所述的多重闸极介电层的制造方法，其中形成该第一介电层的方法包括进行氧化处理。
26.根据权利要求25所述的多重闸极介电层的制造方法，其中该氧化处理所使用的氧化气体包括水蒸气(H2O(g))、氧气(O2)、臭氧(O3)、一氧化一氮(NO)、和一氧化二氮(N2O)。
27.根据权利要求22所述的多重闸极介电层的制造方法，其中形成该第一介电层的方法包括依序进行氧化处理和氮化处理。
28.根据权利要求27所述的多重闸极介电层的制造方法，其中该氧化处理所使用的氧化气体包括水蒸气(H2O(g))、氧气(O2)、臭氧(O3)、一氧化一氮(NO)、和一氧化二氮(N2O)。
29.根据权利要求22所述的多重闸极介电层的制造方法，其中该第一介电层的材质包括SiO2、SiON、和SiO2/SiON迭层。
30.一种多重闸极介电层的制造方法，包括：
提供一半导体基底，表面具有一原生氧化层，该半导体基底包括第一、第二和第三区域；
移除该原生氧化层；
沉积一界面介电层于该半导体基底上；
沉积一高介电常数介电层于该界面介电上，该高介电常数介电层的介电常数大于8；
定义该高介电常数介电层，以移除位于该第一和第二区域的高介电常数介电层，至暴露出该界面介电层的表面；
移除位于该第一区域的该界面介电层，至暴露出该半导体基底的表面；以及
进行半导体基底表面介电层成长程序，以于该第一区域的该半导体基底表面生成一第一介电层，
其中，该第一区域是以该第一介电层做为闸极介电层，该第二区域是以该界面介电层做为闸极介电层，该第三区域是以该高介电常数介电材质层和该界面介电层的迭层做为闸极介电层。
31.根据权利要求30所述的多重闸极介电层的制造方法，其中该高介电常数介电层的材质包括金属氧化物、金属氮氧化物、金属氮化物、金属硅酸盐和金属铝酸盐。
32.根据权利要求31所述的多重闸极介电层的制造方法，其中
该金属氧化物包括氧化铪(HfO2)、氧化锆(ZrO2)、氧化铝(Al2O3)、氧化镧(La2O3)、氧化钛(TiO2)、氧化钇(Y2O3)和氧化钽(Ta2O5)；
该金属氮氧化物包括氮氧化锆(ZrON)和氮氧化铪(HfON)；
该金属硅酸盐包括硅酸锆(ZrSiO4)；以及
该金属铝酸盐包括铝酸锆。
33.根据权利要求31所述的多重闸极介电层的制造方法，其中该界面介电层的材质包括SiO2、SiON、和SiO2/SiON迭层。
34.根据权利要求31所述的多重闸极介电层的制造方法，其中该第一介电层的材质包括SiO2、SiON、和SiO2/SiON迭层。
35.根据权利要求31所述的多重闸极介电层的制造方法，其中形成该第一介电层的方法包括进行氧化处理。
36.根据权利要求35所述的多重闸极介电层的制造方法，其中该氧化处理所使用的氧化气体包括水蒸气(H2O(g))、氧气(O2)、臭氧(O3)、一氧化一氮(NO)、和一氧化二氮(N2O)。
37.根据权利要求31所述的多重闸极介电层的制造方法，其中形成该第一介电层的方法包括依序进行氧化处理和氮化处理。
38.根据权利要求37所述的多重闸极介电层的制造方法，其中该氧化处理所使用的氧化气体包括水蒸气(H2O(g))、氧气(O2)、臭氧(O3)、一氧化一氮(NO)、和一氧化二氮(N2O)。
39.一种多重闸极介电层的结构，其特征在于所述结构包括：
一半导体基底，该半导体基底包含一高效能组件区和一低漏电流组件区；
一第一闸极介电层，设置于该高效能组件区的该半导体基底表面；
由一高介电常数介电层和一界面介电层堆栈而成的一第二闸极介电层，设置于该低漏电流组件区的该半导体基底表面，该界面介电层是位于该高介电常数介电层和该半导体基底之间，该高介电常数介电层的介电常数大于8。
40.根据权利要求39所述的多重闸极介电层的结构，其特征在于：该第一闸极介电层的材质包括一原生氧化层、该界面介电层、SiO2、SiON、和SiO2/SiON迭层。
41.根据权利要求39所述的多重闸极介电层的结构，其特征在于：该高介电常数介电层的材质包括金属氧化物、金属氮氧化物、金属氮化物、金属硅酸盐和金属铝酸盐，该界面介电层的材质包括SiO2、SiON、和SiO2/SiON迭层。
42.根据权利要求41所述的多重闸极介电层的结构，其特征在于：
该金属氧化物包括氧化铪(HfO2)、氧化锆(ZrO2)、氧化铝(Al2O3)、氧化镧(La2O3)、氧化钛(TiO2)、氧化钇(Y2O3)和氧化钽(Ta2O5)；
该金属氮氧化物包括氮氧化锆(ZrON)和氮氧化铪(HfON)；
该金属硅酸盐包括硅酸锆(ZrSiO4)；以及
该金属铝酸盐包括铝酸锆。
43.根据权利要求39所述的多重闸极介电层的结构，其特征在于：该第一闸极氧化层的等效氧化层厚度小于10埃。
44.根据权利要求39所述的多重闸极介电层的结构，其特征在于：该第二闸极氧化层中该高介电常数介电层的厚度介于2和500埃之间。
45.根据权利要求39所述的多重闸极介电层的结构，其特征在于：该第二闸极氧化层中该界面介电层的厚度介于2和30埃之间。
46.一种多重闸极介电层的结构，其特征在于所述结构包括：
一半导体基底，该半导体基底包含一第一区域、一第二区域和一第三区域；
一第一闸极介电层，设置于该第一区域的该半导体基底表面；
由一原生氧化层所构成的一第二闸极介电层，设置于该第二区域的该半导体基底表面，其中该第一闸极介电层的介电常数不同于该第二闸极介电层的介电常数；
由一高介电常数介电层和该原生氧化层堆栈而成的一第三闸极介电层，设置于该第三区域的该半导体基底表面，该原生氧化层是位于该高介电常数介电层和该半导体基底之间，该高介电常数介电层的介电常数大于8。
47.根据权利要求46所述的多重闸极介电层的结构，其特征在于：该第一闸极介电层的材质SiO2、SiON、和SiO2/SiON迭层。
48.根据权利要求46所述的多重闸极介电层的结构，其特征在于：该高介电常数介电层的材质包括金属氧化物、金属氮氧化物、金属氮化物、金属硅酸盐和金属铝酸盐。
49.根据权利要求48所述的多重闸极介电层的结构，其特征在于：
该金属氧化物包括氧化铪(HfO2)、氧化锆(ZrO2)、氧化铝(Al2O3)、氧化镧(La2O3)、氧化钛(TiO2)、氧化钇(Y2O3)和氧化钽(Ta2O5)；
该金属氮氧化物包括氮氧化锆(ZrON)和氮氧化铪(HfON)；
该金属硅酸盐包括硅酸锆(ZrSiO4)；以及
该金属铝酸盐包括铝酸锆。
50.一种多重闸极介电层的结构，其特征在于所述结构包括：
一半导体基底，该半导体基底包含一第一区域、一第二区域和一第三区域；
一第一闸极介电层，设置于该第一区域的该半导体基底表面，其中该第一闸极介电层的材质包含该半导体基底的一元素；
由一沉积层所构成的一第二闸极介电层，设置于该第二区域的该半导体基底表面，其中该第一闸极介电层的介电常数不同于该第二闸极介电层的介电常数；
由一高介电常数介电层和该沉积层堆栈而成的一第三闸极介电层，设置于该第三区域的该半导体基底表面，该沉积层是位于该高介电常数介电层和该半导体基底之间，该高介电常数介电层的介电常数大于8。
51.根据权利要求50所述的多重闸极介电层的结构，其特征在于：该第一闸极介电层的材质是为含该半导体基底的硅元素的介电材质，包括SiO2、SiON、和SiO2/SiON迭层。
52.根据权利要求50所述的多重闸极介电层的结构，其特征在于：该沉积层的材质包括SiO2、SiON、和SiO2/SiON迭层。
53.根据权利要求50所述的多重闸极介电层的结构，其特征在于：该高介电常数介电层的材质包括金属氧化物、金属氮氧化物、金属氮化物、金属硅酸盐和金属铝酸盐。
54.根据权利要求53所述的多重闸极介电层的结构，其特征在于：
该金属氧化物包括氧化铪(HfO2)、氧化锆(ZrO2)、氧化铝(Al2O3)、氧化镧(La2O3)、氧化钛(TiO2)、氧化钇(Y2O3)和氧化钽(Ta2O5)；
该金属氮氧化物包括氮氧化锆(ZrON)和氮氧化铪(HfON)；
该金属硅酸盐包括硅酸锆(ZrSiO4)；以及
该金属铝酸盐包括铝酸锆。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US10/335,962 | 2003-01-02 | ||
| US10/335,962 US6906398B2 (en) | 2003-01-02 | 2003-01-02 | Semiconductor chip with gate dielectrics for high-performance and low-leakage applications |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1516242A true CN1516242A (zh) | 2004-07-28 |
| CN1253926C CN1253926C (zh) | 2006-04-26 |
Family
ID=32680894
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB031539521A Expired - Lifetime CN1253926C (zh) | 2003-01-02 | 2003-08-21 | 多重栅极介电层的结构及其制造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6906398B2 (zh) |
| CN (1) | CN1253926C (zh) |
| SG (1) | SG135010A1 (zh) |
| TW (1) | TWI292589B (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102194692A (zh) * | 2010-03-04 | 2011-09-21 | 中国科学院微电子研究所 | 一种半导体器件的制造方法 |
| CN102956465A (zh) * | 2011-08-24 | 2013-03-06 | 中芯国际集成电路制造(上海)有限公司 | 金属栅极和mos晶体管的形成方法 |
| CN101924035B (zh) * | 2008-08-22 | 2013-05-29 | 台湾积体电路制造股份有限公司 | 形成半导体元件及其栅极结构的方法 |
| CN103325672A (zh) * | 2012-07-20 | 2013-09-25 | 成都芯源系统有限公司 | 双栅介电层及半导体器件的制造方法 |
Families Citing this family (36)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7508048B2 (en) * | 2003-01-16 | 2009-03-24 | Samsung Electronics Co., Ltd. | Methods of fabricating a semiconductor device having multi-gate insulation layers and semiconductor devices fabricated thereby |
| US6967130B2 (en) * | 2003-06-20 | 2005-11-22 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of forming dual gate insulator layers for CMOS applications |
| JP4138601B2 (ja) * | 2003-07-14 | 2008-08-27 | セイコーエプソン株式会社 | 半導体装置の製造方法 |
| US7180123B2 (en) * | 2003-07-21 | 2007-02-20 | Macronix International Co., Ltd. | Method for programming programmable eraseless memory |
| US20050035429A1 (en) * | 2003-08-15 | 2005-02-17 | Yeh Chih Chieh | Programmable eraseless memory |
| US7132350B2 (en) | 2003-07-21 | 2006-11-07 | Macronix International Co., Ltd. | Method for manufacturing a programmable eraseless memory |
| US7045847B2 (en) * | 2003-08-11 | 2006-05-16 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor device with high-k gate dielectric |
| US7291568B2 (en) * | 2003-08-26 | 2007-11-06 | International Business Machines Corporation | Method for fabricating a nitrided silicon-oxide gate dielectric |
| JP2005175361A (ja) * | 2003-12-15 | 2005-06-30 | Toshiba Corp | 半導体装置およびその製造方法 |
| US7514360B2 (en) * | 2004-03-17 | 2009-04-07 | Hong Yu Yu | Thermal robust semiconductor device using HfN as metal gate electrode and the manufacturing process thereof |
| US7416933B2 (en) * | 2004-08-06 | 2008-08-26 | Micron Technology, Inc. | Methods of enabling polysilicon gate electrodes for high-k gate dielectrics |
| US20060060930A1 (en) * | 2004-09-17 | 2006-03-23 | Metz Matthew V | Atomic layer deposition of high dielectric constant gate dielectrics |
| US7101763B1 (en) | 2005-05-17 | 2006-09-05 | International Business Machines Corporation | Low capacitance junction-isolation for bulk FinFET technology |
| US7183596B2 (en) * | 2005-06-22 | 2007-02-27 | Taiwan Semiconductor Manufacturing Company, Ltd. | Composite gate structure in an integrated circuit |
| KR100673228B1 (ko) * | 2005-06-30 | 2007-01-22 | 주식회사 하이닉스반도체 | 낸드 플래쉬 메모리 소자의 제조방법 |
| US20070034922A1 (en) * | 2005-08-11 | 2007-02-15 | Micron Technology, Inc. | Integrated surround gate multifunctional memory device |
| KR100652433B1 (ko) * | 2005-09-08 | 2006-12-01 | 삼성전자주식회사 | 다중 비트 저장이 가능한 비휘발성 메모리 소자 및 그 제조방법 |
| US8580034B2 (en) * | 2006-03-31 | 2013-11-12 | Tokyo Electron Limited | Low-temperature dielectric formation for devices with strained germanium-containing channels |
| CN101123252B (zh) * | 2006-08-10 | 2011-03-16 | 松下电器产业株式会社 | 半导体装置及其制造方法 |
| US7916571B2 (en) * | 2008-05-21 | 2011-03-29 | Qualcomm Incorporated | Apparatus for implementing multiple integrated circuits using different gate oxide thicknesses on a single integrated circuit die |
| JP2010021295A (ja) * | 2008-07-09 | 2010-01-28 | Nec Electronics Corp | 半導体装置およびその製造方法 |
| US8791001B2 (en) * | 2008-09-08 | 2014-07-29 | Taiwan Semiconductor Manufacturing Company, Ltd. | N2 based plasma treatment and ash for HK metal gate protection |
| CN102214687A (zh) * | 2010-04-07 | 2011-10-12 | 中国科学院微电子研究所 | 一种栅堆叠结构、半导体器件及二者的制造方法 |
| DE112011106052B4 (de) * | 2011-12-28 | 2021-10-28 | Intel Corporation | Integration von dielektrischen Multigate-Transistoren in einen Tri-Gate-Prozess (FINFET) |
| US9181497B2 (en) | 2012-05-16 | 2015-11-10 | Chevon U.S.A. Inc. | Process, method, and system for removing mercury from fluids |
| US9447675B2 (en) | 2012-05-16 | 2016-09-20 | Chevron U.S.A. Inc. | In-situ method and system for removing heavy metals from produced fluids |
| CA2872793C (en) | 2012-05-16 | 2020-08-25 | Chevron U.S.A. Inc. | Process, method, and system for removing mercury from fluids |
| SG11201407510UA (en) | 2012-05-16 | 2014-12-30 | Chevron Usa Inc | Process, method, and system for removing heavy metals from fluids |
| CN103824771A (zh) * | 2012-11-16 | 2014-05-28 | 中芯国际集成电路制造(上海)有限公司 | 栅氧化层的形成方法 |
| US9169445B2 (en) | 2013-03-14 | 2015-10-27 | Chevron U.S.A. Inc. | Process, method, and system for removing heavy metals from oily solids |
| US9234141B2 (en) | 2013-03-14 | 2016-01-12 | Chevron U.S.A. Inc. | Process, method, and system for removing heavy metals from oily solids |
| US9023196B2 (en) | 2013-03-14 | 2015-05-05 | Chevron U.S.A. Inc. | Process, method, and system for removing heavy metals from fluids |
| US9122828B2 (en) | 2013-05-17 | 2015-09-01 | Taiwan Semiconductor Manufacturing Co., Ltd. | Apparatus and method for designing an integrated circuit layout having a plurality of cell technologies |
| US9437470B2 (en) | 2013-10-08 | 2016-09-06 | Cypress Semiconductor Corporation | Self-aligned trench isolation in integrated circuits |
| KR102428659B1 (ko) * | 2015-08-24 | 2022-08-04 | 삼성전자주식회사 | 반도체 소자의 제조 방법 |
| US20190206691A1 (en) * | 2018-01-04 | 2019-07-04 | Applied Materials, Inc. | High-k gate insulator for a thin-film transistor |
Family Cites Families (31)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4246753A (en) * | 1979-10-24 | 1981-01-27 | Benjamin Redmond | Energy salvaging system |
| US4541246A (en) * | 1982-08-09 | 1985-09-17 | Chang Yan P | Limitless heat source power plants |
| US4907410A (en) * | 1987-12-14 | 1990-03-13 | Chang Yan P | Thermal energy from environmental fluids |
| DE4026678C1 (zh) * | 1990-08-23 | 1991-09-26 | Coleman (Deutschland) Gmbh, 6303 Hungen, De | |
| US5951867A (en) * | 1991-04-18 | 1999-09-14 | Sewage Aeration System Systems, Inc. | Method for vacuum aeration of septic tanks to provide low pressure microbubbles |
| US5228923A (en) * | 1991-12-13 | 1993-07-20 | Implemed, Inc. | Cylindrical thermoelectric cells |
| JP3167457B2 (ja) * | 1992-10-22 | 2001-05-21 | 株式会社東芝 | 半導体装置 |
| WO1995027873A1 (en) * | 1994-04-08 | 1995-10-19 | Winston Mackelvie | Wastewater heat recovery apparatus |
| US5635039A (en) * | 1993-07-13 | 1997-06-03 | Lynntech, Inc. | Membrane with internal passages to permit fluid flow and an electrochemical cell containing the same |
| US5702835A (en) * | 1994-05-16 | 1997-12-30 | Larue; Ross Carson | Sewage sludge compost battery |
| US5744037A (en) * | 1995-11-28 | 1998-04-28 | Ebara Corporation | Method of treating foul water |
| US5668035A (en) * | 1996-06-10 | 1997-09-16 | Taiwan Semiconductor Manufacturing Company Ltd. | Method for fabricating a dual-gate dielectric module for memory with embedded logic technology |
| JPH10163538A (ja) * | 1996-12-04 | 1998-06-19 | Ngk Insulators Ltd | 熱交換器用熱電変換装置 |
| US6020243A (en) * | 1997-07-24 | 2000-02-01 | Texas Instruments Incorporated | Zirconium and/or hafnium silicon-oxynitride gate dielectric |
| US6015739A (en) * | 1997-10-29 | 2000-01-18 | Advanced Micro Devices | Method of making gate dielectric for sub-half micron MOS transistors including a graded dielectric constant |
| US6087225A (en) * | 1998-02-05 | 2000-07-11 | International Business Machines Corporation | Method for dual gate oxide dual workfunction CMOS |
| US6479341B1 (en) * | 1998-03-02 | 2002-11-12 | Vanguard International Semiconductor Corporation | Capacitor over metal DRAM structure |
| US5960289A (en) * | 1998-06-22 | 1999-09-28 | Motorola, Inc. | Method for making a dual-thickness gate oxide layer using a nitride/oxide composite region |
| US6168958B1 (en) * | 1998-08-07 | 2001-01-02 | Advanced Micro Devices Inc. | Semiconductor structure having multiple thicknesses of high-K gate dielectrics and process of manufacture therefor |
| US6030862A (en) * | 1998-10-13 | 2000-02-29 | Advanced Micro Devices, Inc. | Dual gate oxide formation with minimal channel dopant diffusion |
| US6383861B1 (en) * | 1999-02-18 | 2002-05-07 | Micron Technology, Inc. | Method of fabricating a dual gate dielectric |
| JP3973819B2 (ja) * | 1999-03-08 | 2007-09-12 | 株式会社東芝 | 半導体記憶装置およびその製造方法 |
| US6640403B2 (en) * | 1999-03-22 | 2003-11-04 | Vanguard International Semiconductor Corporation | Method for forming a dielectric-constant-enchanced capacitor |
| US6265325B1 (en) * | 1999-04-26 | 2001-07-24 | Agilent Technologies, Inc. | Method for fabricating dual gate dielectric layers |
| TW426941B (en) | 1999-08-13 | 2001-03-21 | United Microelectronics Corp | Manufacturing method of dual-gate dielectric layer |
| US6448127B1 (en) * | 2000-01-14 | 2002-09-10 | Advanced Micro Devices, Inc. | Process for formation of ultra-thin base oxide in high k/oxide stack gate dielectrics of mosfets |
| US6303418B1 (en) * | 2000-06-30 | 2001-10-16 | Chartered Semiconductor Manufacturing Ltd. | Method of fabricating CMOS devices featuring dual gate structures and a high dielectric constant gate insulator layer |
| US6495422B1 (en) * | 2001-11-09 | 2002-12-17 | Taiwan Semiconductor Manfacturing Company | Methods of forming high-k gate dielectrics and I/O gate oxides for advanced logic application |
| US6528858B1 (en) * | 2002-01-11 | 2003-03-04 | Advanced Micro Devices, Inc. | MOSFETs with differing gate dielectrics and method of formation |
| US6621114B1 (en) * | 2002-05-20 | 2003-09-16 | Advanced Micro Devices, Inc. | MOS transistors with high-k dielectric gate insulator for reducing remote scattering |
| US6706581B1 (en) * | 2002-10-29 | 2004-03-16 | Taiwan Semiconductor Manufacturing Company | Dual gate dielectric scheme: SiON for high performance devices and high k for low power devices |
-
2003
- 2003-01-02 US US10/335,962 patent/US6906398B2/en not_active Expired - Lifetime
- 2003-06-23 TW TW092116927A patent/TWI292589B/zh not_active IP Right Cessation
- 2003-08-21 CN CNB031539521A patent/CN1253926C/zh not_active Expired - Lifetime
- 2003-12-30 SG SG200307767-4A patent/SG135010A1/en unknown
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101924035B (zh) * | 2008-08-22 | 2013-05-29 | 台湾积体电路制造股份有限公司 | 形成半导体元件及其栅极结构的方法 |
| CN102194692A (zh) * | 2010-03-04 | 2011-09-21 | 中国科学院微电子研究所 | 一种半导体器件的制造方法 |
| CN102956465A (zh) * | 2011-08-24 | 2013-03-06 | 中芯国际集成电路制造(上海)有限公司 | 金属栅极和mos晶体管的形成方法 |
| CN103325672A (zh) * | 2012-07-20 | 2013-09-25 | 成都芯源系统有限公司 | 双栅介电层及半导体器件的制造方法 |
| CN103325672B (zh) * | 2012-07-20 | 2016-09-07 | 成都芯源系统有限公司 | 双栅介电层及半导体器件的制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6906398B2 (en) | 2005-06-14 |
| TW200412626A (en) | 2004-07-16 |
| CN1253926C (zh) | 2006-04-26 |
| SG135010A1 (en) | 2007-09-28 |
| TWI292589B (en) | 2008-01-11 |
| US20040129995A1 (en) | 2004-07-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1253926C (zh) | 多重栅极介电层的结构及其制造方法 | |
| CN1310336C (zh) | 半导体器件及其制造方法 | |
| CN1129171C (zh) | 半导体器件的电容器的形成方法 | |
| CN1301549C (zh) | 半导体集成电路器件的制造方法 | |
| CN1767205A (zh) | 包括高k－介质材料的半导体器件及其形成方法 | |
| CN1725507A (zh) | 半导体装置及其制造方法 | |
| CN1619817A (zh) | 具有不同栅极介质的半导体器件及其制造方法 | |
| CN2736934Y (zh) | 静态随机存储单元及半导体元件 | |
| CN1855548A (zh) | 半导体存储器件及其制造方法 | |
| CN1670965A (zh) | 源极及漏极中聚含掺质金属的晶体管 | |
| CN1540757A (zh) | 具应变通道的互补式金氧半导体及其制作方法 | |
| CN1641854A (zh) | 制造半导体器件的方法 | |
| CN1881590A (zh) | 半导体器件和半导体器件的制造方法 | |
| CN1722437A (zh) | 包括双栅极堆叠结构的集成电路器件及其形成方法 | |
| CN1145208C (zh) | 半导体装置的制造方法和半导体装置 | |
| CN1663045A (zh) | 半导体器件及其制造方法 | |
| CN1649105A (zh) | 干蚀刻装置及干蚀刻方法 | |
| CN1507654A (zh) | 含高介电常数绝缘膜的半导体设备和该设备的制造方法 | |
| US7629232B2 (en) | Semiconductor storage device and manufacturing method thereof | |
| CN1320653C (zh) | 半导体集成电路器件 | |
| CN1423306A (zh) | 具有双栅极氧化物层的半导体器件的制造方法 | |
| CN1174406A (zh) | 半导体集成电路装置的制造方法 | |
| CN2751446Y (zh) | 多重栅极介电层的结构 | |
| CN1490882A (zh) | 半导体器件和半导体器件的制造方法 | |
| CN1278407C (zh) | 生产半导体器件的方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CX01 | Expiry of patent term | ||
| CX01 | Expiry of patent term |
Granted publication date: 20060426 |