JP5548550B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP5548550B2 JP5548550B2 JP2010172900A JP2010172900A JP5548550B2 JP 5548550 B2 JP5548550 B2 JP 5548550B2 JP 2010172900 A JP2010172900 A JP 2010172900A JP 2010172900 A JP2010172900 A JP 2010172900A JP 5548550 B2 JP5548550 B2 JP 5548550B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- layer
- dielectric constant
- metal
- high dielectric
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
- H01L21/823857—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
- H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
- H01L21/823842—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different gate conductor materials or different gate conductor implants, e.g. dual gate structures
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Description
p型電界効果トランジスタおよびn型電界効果トランジスタを備える半導体装置の製造方法であって、
基板上に、界面絶縁層および高誘電率層をこの順で形成する工程と、
前記高誘電率層上に、犠牲層のパターンを形成する工程と、
前記犠牲層が形成されている第1の領域の前記高誘電率層上および前記犠牲層が形成されていない第2の領域の前記高誘電率層上に、金属元素を含む金属含有膜を形成する工程と、
熱処理を行うことにより、前記第2の領域における前記界面絶縁層と前記高誘電率層との界面に前記金属元素を導入する工程と、
前記犠牲層をウエットエッチングにより除去する工程と、を含み、
除去する前記工程において、前記犠牲層は、前記高誘電率層よりもエッチングされやすい、半導体装置の製造方法が提供される。
まず、第1の実施の形態について説明する。
図1は、本実施の形態における半導体装置の構成を示す断面図である。
第1の実施の形態の半導体装置100は、同一の半導体基板106上に設けられた、P型電界効果トランジスタおよびN型電界効果トランジスタを備える。pMOS領域102およびnMOS領域104には、それぞれ、ゲート絶縁膜(界面酸化膜110、高誘電率膜112)およびゲート電極(TiN電極124、アモルファス電極126)の共通の構造が設けられている。pMOS領域102において、界面酸化膜110と高誘電率膜112との界面に、仕事関数変調金属122が導入されている。一方、nMOS領域104において、界面酸化膜110と高誘電率膜112との界面に、仕事関数変調金属122とは異なる種類の仕事関数変調金属120が導入されている。
この半導体装置100の製造方法は、p型電界効果トランジスタおよびn型電界効果トランジスタを備える半導体装置の製造方法であって、以下の工程を含む。
半導体基板106上に、界面絶縁層(界面酸化膜110)および高誘電率層(高誘電率膜112)をこの順で形成する工程。
高誘電率膜112上に、犠牲膜114のパターンを形成する工程。
犠牲膜114が形成されている第1の領域(pMOS領域102)および犠牲膜114が形成されていない第2の領域(nMOS領域104)の高誘電率膜112上に、金属元素を含む金属含有膜118を形成する工程。
熱処理を行うことにより、第2の領域(nMOS領域104)における界面酸化膜110と高誘電率膜112との界面に金属元素を導入する工程。
犠牲膜114をウエットエッチングにより除去する工程。
この本実施の形態の半導体装置100の製造方法の除去する上記工程において、犠牲膜114は、高誘電率膜112よりもエッチングされやすい。
第1の実施の形態では、犠牲膜114を除去する際、下地の高誘電率膜112とのエッチング選択比が高い条件で除去できるので、レジストをアッシングで除去する方法と比較して、高誘電率膜112へのダメージを低減できる。したがって、トランジスタ特性の変動が少なくなり、信頼性に優れた半導体装置100が得られる。
比較例のプロセスは、特許文献1と同様に、レジストパターン16を用いて、仕事関数変調金属を含む金属含有膜18を、pMOS領域2以外のnMOS領域上に作り分けるものである。つまり、この比較例は、犠牲膜114ではなく、レジストパターン16を用いる点が本実施の形態と相違する。
次に、第2の実施の形態について説明する。
図5〜図7は、第2の実施の形態の半導体装置の製造手順を示す工程断面図である。
第2の実施の形態の半導体装置100の製造方法は、犠牲膜134を形成する工程以外は、第1の実施の形態と同様である。つまり、この半導体装置100の製造方法の犠牲膜134のパターンを形成する工程は、Ti、Al、第3族の金属元素、および第5族の金属元素からなる群から選択される少なくとも一種を金属層(犠牲膜134)を形成する工程と、犠牲膜134のパターンを形成する工程と、犠牲膜134の表層に対して窒化処理を行う工程と、を含む。
第3の実施の形態では、リフトオフ法により、犠牲膜114を除去する工程が異なる以外は、第1の実施の形態と同様である。
第3の実施の形態では、図3(a)に示す工程において、犠牲膜114を除去することにより、pMOS領域102の金属含有膜118のみ除去することができる。このようなリフトオフ法により、金属含有膜118を、nMOS領域104の高誘電率膜112上のみに残すことができる。この後、熱処理により、pMOS領域102のみの界面酸化膜110と高誘電率膜112との界面に、仕事関数変調金属120を導入することができる。
以上により、第3の実施の形態でも、第1の実施の形態と同様の効果が得られる。
4 nMOS領域
6 半導体基板
8 STI
10 界面酸化膜
12 高誘電率膜
16 レジストパターン
18 金属含有膜
20 残渣
22 反応物
100 半導体装置
102 pMOS領域
104 nMOS領域
106 半導体基板
108 STI
110 界面酸化膜
112 高誘電率膜
114 犠牲膜
116 レジストパターン
118 金属含有膜
120 仕事関数変調金属
122 仕事関数変調金属
124 TiN電極
126 アモルファス電極
128 ソースドレインエクステンション領域
130 ソースドレイン領域
132 サイドウオール
134 犠牲膜
136 窒化層
Claims (4)
- p型電界効果トランジスタおよびn型電界効果トランジスタを備える半導体装置の製造方法であって、
基板上に、界面絶縁層および高誘電率層をこの順で形成する工程と、
前記高誘電率層上に、犠牲層のパターンを形成する工程と、
前記犠牲層が形成されている第1の領域の前記高誘電率層上および前記犠牲層が形成されていない第2の領域の前記高誘電率層上に、金属元素を含む金属含有膜を形成する工程と、
熱処理を行うことにより、前記第2の領域における前記界面絶縁層と前記高誘電率層との界面に前記金属元素を導入する工程と、
前記犠牲層をウエットエッチングにより除去する工程と、を含み、
除去する前記工程において、前記犠牲層は、前記高誘電率層よりもエッチングされやすく、
前記犠牲層のパターンを形成する工程は、
チタン、アルミニウム、第3族の金属元素、および第5族の金属元素からなる群から選択される少なくとも一種を含む金属層を形成する工程と、
前記金属層のパターンを形成する工程と、
前記金属層の表層に対して窒化処理を行う工程と、を含む半導体装置の製造方法。 - 前記犠牲層の少なくとも一部が、チタン、アルミニウム、第3族の金属元素、および第5族の金属元素からなる群から選択される少なくとも一種を含む窒化金属層を備える、請求項1に記載の半導体装置の製造方法。
- 前記金属元素が、ランタノイド、イットリウム、マグネシウム、アルミニウムからなる群から選択される少なくとも一種を含む、請求項1または2に記載の半導体装置の製造方法。
- 前記界面に前記金属元素を導入する前記工程は、前記p型電界効果トランジスタの前記界面にAlを導入する工程と、前記n型電界効果トランジスタの前記界面にLaを導入する工程と、を含む、請求項1から3のいずれか1項に記載の半導体装置の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010172900A JP5548550B2 (ja) | 2010-07-30 | 2010-07-30 | 半導体装置の製造方法 |
US13/067,788 US8440521B2 (en) | 2010-07-30 | 2011-06-27 | Method of manufacturing a semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010172900A JP5548550B2 (ja) | 2010-07-30 | 2010-07-30 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012033770A JP2012033770A (ja) | 2012-02-16 |
JP5548550B2 true JP5548550B2 (ja) | 2014-07-16 |
Family
ID=45527170
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010172900A Expired - Fee Related JP5548550B2 (ja) | 2010-07-30 | 2010-07-30 | 半導体装置の製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8440521B2 (ja) |
JP (1) | JP5548550B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20160064285A1 (en) * | 2013-03-27 | 2016-03-03 | Ps4 Luxco S.A.R.L.) | Manufacturing method for semiconductor device |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3790237B2 (ja) * | 2003-08-26 | 2006-06-28 | 株式会社東芝 | 半導体装置の製造方法 |
JP2007036116A (ja) * | 2005-07-29 | 2007-02-08 | Renesas Technology Corp | 半導体装置の製造方法 |
EP1914800A1 (en) | 2006-10-20 | 2008-04-23 | Interuniversitair Microelektronica Centrum | Method of manufacturing a semiconductor device with multiple dielectrics |
EP2053653A1 (en) | 2007-10-24 | 2009-04-29 | Interuniversitair Microelektronica Centrum Vzw | Dual work function semiconductor device and method for manufacturing the same |
US7994036B2 (en) * | 2008-07-01 | 2011-08-09 | Panasonic Corporation | Semiconductor device and fabrication method for the same |
JP5314964B2 (ja) * | 2008-08-13 | 2013-10-16 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
JP2010177265A (ja) * | 2009-01-27 | 2010-08-12 | Fujitsu Semiconductor Ltd | 半導体装置の製造方法 |
JP2010238685A (ja) * | 2009-03-30 | 2010-10-21 | Fujitsu Semiconductor Ltd | 半導体装置の製造方法 |
JP2011054843A (ja) * | 2009-09-03 | 2011-03-17 | Panasonic Corp | 半導体装置及びその製造方法 |
US8343865B2 (en) * | 2010-01-21 | 2013-01-01 | Renesas Electronics Corporation | Semiconductor device having dual work function metal |
JP2013084637A (ja) * | 2010-02-23 | 2013-05-09 | Panasonic Corp | 半導体装置の製造方法 |
JP2011187478A (ja) * | 2010-03-04 | 2011-09-22 | Toshiba Corp | 半導体装置およびその製造方法 |
KR20120054935A (ko) * | 2010-11-22 | 2012-05-31 | 삼성전자주식회사 | 고유전체층을 게이트 절연층으로 채택하는 반도체 소자 및 그 제조방법들 |
-
2010
- 2010-07-30 JP JP2010172900A patent/JP5548550B2/ja not_active Expired - Fee Related
-
2011
- 2011-06-27 US US13/067,788 patent/US8440521B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US8440521B2 (en) | 2013-05-14 |
JP2012033770A (ja) | 2012-02-16 |
US20120028455A1 (en) | 2012-02-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5135250B2 (ja) | 半導体装置の製造方法 | |
JP5375362B2 (ja) | 半導体装置の製造方法 | |
JP2010161308A (ja) | 半導体装置およびその製造方法 | |
JP2009194352A (ja) | 半導体装置の製造方法 | |
US9449883B2 (en) | Semiconductor device and method for manufacturing the same | |
JP2010262977A (ja) | 半導体装置の製造方法 | |
JP2008270380A (ja) | 半導体装置及びその製造方法 | |
JP2010067785A (ja) | 半導体装置及びその製造方法 | |
JP2007158065A (ja) | 半導体装置の製造方法および半導体装置 | |
JP2011029483A (ja) | 半導体装置およびその製造方法 | |
JP2010232426A (ja) | 半導体装置およびその製造方法 | |
JP2010177265A (ja) | 半導体装置の製造方法 | |
JP2008004578A (ja) | 半導体装置の製造方法および半導体装置 | |
JP2010147104A (ja) | 半導体装置の製造方法 | |
JP2003152101A (ja) | 半導体集積回路装置およびその製造方法 | |
JP5548550B2 (ja) | 半導体装置の製造方法 | |
KR100920054B1 (ko) | 반도체 소자의 제조방법 | |
JP4996890B2 (ja) | 半導体装置の製造方法 | |
JP2012054531A (ja) | 半導体装置及びその製造方法 | |
JP2008117842A (ja) | 半導体装置、およびその製造方法 | |
US7709911B2 (en) | Semiconductor device having silicide transistors and non-silicide transistors formed on the same substrate and method for fabricating the same | |
JP2009111072A (ja) | 半導体装置及びその製造方法 | |
JP2006339327A (ja) | 半導体装置及びその製造方法 | |
JP2005353655A (ja) | 半導体装置の製造方法 | |
JP4532925B2 (ja) | 半導体装置の製造方法及び半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130430 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140225 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140228 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140414 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140507 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140519 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5548550 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |