CN102427042B - 一种改善nmos器件载流子迁移率的方法 - Google Patents

一种改善nmos器件载流子迁移率的方法 Download PDF

Info

Publication number
CN102427042B
CN102427042B CN201110222138.2A CN201110222138A CN102427042B CN 102427042 B CN102427042 B CN 102427042B CN 201110222138 A CN201110222138 A CN 201110222138A CN 102427042 B CN102427042 B CN 102427042B
Authority
CN
China
Prior art keywords
nitrogen
substrate
carrier mobility
oxide layer
oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201110222138.2A
Other languages
English (en)
Other versions
CN102427042A (zh
Inventor
谢欣云
陈玉文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Microelectronics Corp
Original Assignee
Shanghai Huali Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Microelectronics Corp filed Critical Shanghai Huali Microelectronics Corp
Priority to CN201110222138.2A priority Critical patent/CN102427042B/zh
Publication of CN102427042A publication Critical patent/CN102427042A/zh
Application granted granted Critical
Publication of CN102427042B publication Critical patent/CN102427042B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明涉及半导体制造领域，尤其涉及一种改善NMOS器件载流子迁移率的方法。本发明公开了一种改善NMOS器件载流子迁移率的方法，通过在栅氧制备过程中，根据最后所需栅氧电性厚度目标，通过优化硅基氧化物的氧化时间来控制氧化层厚度，再通过调节去耦等离子氮化工艺的时间或功率，以及精确优化快速氮化退火工艺的时间，使得在基底氧化物层与硅衬底接触面上具有少量的氮，以提高其电子的迁移率，从而改善NMOS晶体管的性能。

Description

一种改善NMOS器件载流子迁移率的方法
技术领域
本发明涉及半导体制造领域，尤其涉及一种改善NMOS器件载流子迁移率的方法。
背景技术
在半导体制造领域，提高金属氧化物半导体场效应晶体管（Metal-Oxide -Semiconductor Field Effect Transistor，简称MOSFET）载流子迁移率一直是热门主题；现今，业界通常在制程中通过引入应力工程或采用不同半导体材料沟道等方法来改善N沟道场效应晶体管（Negative Channel Metal-Oxide -Semiconductor ，简称NMOS）载流子（电子）的迁移率，但这些方法大大提高了制程的复杂程度。
发明内容
本发明公开了一种改善NMOS器件载流子迁移率的方法，其中，包括以下步骤：
步骤S1：在一硅衬底上生长基底氧化物层后，采用去耦等离子氮化工艺，氮化该基底氧化物层；
步骤S2：采用快速氮化退火工艺修复去耦等离子氮化工艺时的等离子损伤及氮气泡沫调剖工艺，淀积多晶硅栅；
其中, 修复后的氧化物层中的氮部分位于其与硅衬底的接触面上。
上述的改善NMOS器件载流子迁移率的方法，其中，采用快速加热氧化工艺或原位水气生成工艺，在硅衬底上生长基底氧化物层。
上述的改善NMOS器件载流子迁移率的方法，其中，基底氧化物层的厚度为7-15A。
上述的改善NMOS器件载流子迁移率的方法，其中，氮化基底氧化物层的氮的剂量为2E15atom/cm2-8E15atom/cm2。
上述的改善NMOS器件载流子迁移率的方法，其中，去耦等离子氮化工艺采用软等离子进行氮化工艺。
上述的改善NMOS器件载流子迁移率的方法，其中，快速氮化退火工艺的温度为1000-1100℃。
上述的改善NMOS器件载流子迁移率的方法，其中，快速氮化退火工艺的退火时间为30-100秒。
上述的改善NMOS器件载流子迁移率的方法，其中，基底氧化物层的材质为二氧化硅。
综上所述，由于采用了上述技术方案，本发明提出一种改善NMOS器件载流子迁移率的方法，通过在栅氧制备过程中，根据最后所需栅氧电性厚度目标，通过优化硅基氧化物的氧化时间来控制氧化层厚度，再通过调节去耦等离子氮化（Decouple Plasma Nitridation，简称DPN）工艺的时间或功率，以及精确优化快速氮化退火（Post Nitridation Anneal ，简称PNA）工艺的时间，使得在基底氧化物层与硅衬底接触面上具有少量的氮，以提高其电子的迁移率，从而改善NMOS晶体管的性能。
附图说明
图1-3是本发明改善NMOS器件载流子迁移率的方法的流程示意图；
图4是改善前基底氧化物物层中氮的分布示意图；
图5是本发明改善NMOS器件载流子迁移率的方法改善后氮的分布示意图。
具体实施方式
下面结合附图对本发明的具体实施方式作进一步的说明：
如图1-3所示，一种改善NMOS器件载流子迁移率的方法，首先，在硅衬底1上采用快速加热氧化（Rapid Thermal Oxidation）或原位水气生成（In Situ Steam Generation，简称ISSG）工艺，生长覆盖硅衬底1的基底氧化物层2，该基底氧化物层2的材质为二氧化硅（SiO2）；根据最后所需栅氧电性厚度目标，通过优化基底氧化物层2的氧化时间来控制基底氧化物层2的厚度；其中，基底氧化物层2的厚度在7-15A。
其次，采用软等离子进行去耦等离子氮化（Decoupled Plasma Nitridation，简称DPN）工艺3，利用剂量为2E15atom/cm2-8E15atom/cm2的氮（nitrogen）将基底氧化物层2氮化为氮硅氧化物（SiON）层4。
之后，在温度为1000-1100℃的环境下，进行快速氮化退火（Post Nitridation Anneal ，简称PNA）工艺5，其退火时间为30-100秒，以修复去耦等离子氮化工艺3时的等离子损伤（plasma damage），并进行氮气泡沫调剖（Nitrogen profile control）工艺后，淀积多晶硅栅（Poly deposition）7覆盖修复后的氮硅氧化物层6；其中，通过调节去耦等离子氮化工艺3的时间或功率，以及精确优化氮化退火工艺5的时间，使得在基底氧化物层2与硅衬底1接触面上具有少量的氮。
图4是改善前基底氧化物物层中氮的分布示意图；图5是本发明改善NMOS器件载流子迁移率的方法改善后氮的分布示意图。如图4-5所示，当进行DPN工艺后，氮硅氧化物层4中的氮（N）与硅衬底1之间有一定间隙；继续进行PNA工艺后，被修复的氮硅氧化物层4中的氮（N）部分扩散至与硅衬底1的接触面上，由于二氧化硅与硅衬底1的接触面上的氮能有效的提高电子的迁移率，所以可以改善NMOS晶体管的性能。
综上所述，由于采用了上述技术方案，本发明提出一种改善NMOS器件载流子迁移率的方法，通过优化二氧化硅（SiO2）与硅衬底（Si-substrate）的接触面可以有效的提高载流子迁移率，即通过在栅氧制备过程中，根据最后所需栅氧电性厚度目标，通过优化硅基氧化物的氧化时间来控制氧化层厚度，再通过调节去耦等离子氮化（Decouple Plasma Nitridation，简称DPN）工艺的时间或功率，以及精确优化快速氮化退火（Post Nitridation Anneal ，简称PNA）工艺的时间，使得在基底氧化物层与硅衬底接触面上具有少量的氮，以提高其电子的迁移率，从而改善NMOS晶体管的性能。
以上对本发明的具体实施例进行了详细描述，但其只是作为范例，本发明并不限制于以上描述的具体实施例。对于本领域技术人员而言，任何对本发明进行的等同修改和替代也都在本发明的范畴之中。因此，在不脱离本发明的精神和范围下所作的均等变换和修改，都应涵盖在本发明的范围内。

Claims (3)

1.一种改善NMOS器件载流子迁移率的方法，其特征在于，包括以下步骤：
步骤S1：在一硅衬底上生长基底氧化物层后，采用去耦等离子氮化工艺，氮化该基底氧化物层；
步骤S2：采用快速氮化退火工艺修复去耦等离子氮化工艺时的等离子损伤及氮气泡沫调剖工艺，淀积多晶硅栅；
所述去耦等离子氮化工艺采用软等离子进行氮化工艺，氮化基底氧化物层的氮的剂量为2E15atom/cm2-8E15atom/cm2，快速氮化退火工艺的退火时间为30-100秒；
其中,修复后的氧化物层中的氮部分位于其与硅衬底的接触面上；
采用快速加热氧化工艺或原位水气生成工艺，在硅衬底上生长基底氧化物层；
进行所述去耦等离子氮化工艺后，氮硅氧化物层中的氮与硅衬底之间有一定间隙；
基底氧化物层的材质为二氧化硅。
2.根据权利要求1所述的改善NMOS器件载流子迁移率的方法，其特征在于，基底氧化物层的厚度为7-15A。
3.根据权利要求1所述的改善NMOS器件载流子迁移率的方法，其特征在于，快速氮化退火工艺的温度为1000-1100℃。
CN201110222138.2A 2011-08-04 2011-08-04 一种改善nmos器件载流子迁移率的方法 Active CN102427042B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201110222138.2A CN102427042B (zh) 2011-08-04 2011-08-04 一种改善nmos器件载流子迁移率的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110222138.2A CN102427042B (zh) 2011-08-04 2011-08-04 一种改善nmos器件载流子迁移率的方法

Publications (2)

Publication Number Publication Date
CN102427042A CN102427042A (zh) 2012-04-25
CN102427042B true CN102427042B (zh) 2015-05-20

Family

ID=45961007

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110222138.2A Active CN102427042B (zh) 2011-08-04 2011-08-04 一种改善nmos器件载流子迁移率的方法

Country Status (1)

Country Link
CN (1) CN102427042B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101577225A (zh) * 2008-05-09 2009-11-11 茂德科技股份有限公司 形成氮化硅层于栅极氧化物膜上的制备方法
CN101620995A (zh) * 2008-06-30 2010-01-06 中芯国际集成电路制造(北京)有限公司 栅极介质层及其制造方法、半导体器件及其制造方法
CN101728269A (zh) * 2008-10-21 2010-06-09 中芯国际集成电路制造(北京)有限公司 Pmos晶体管的制造方法及pmos晶体管
CN102122614A (zh) * 2010-01-08 2011-07-13 中芯国际集成电路制造(上海)有限公司 一种氮氧化硅栅氧化层制造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7138691B2 (en) * 2004-01-22 2006-11-21 International Business Machines Corporation Selective nitridation of gate oxides
CN101740365A (zh) * 2008-11-17 2010-06-16 中芯国际集成电路制造(上海)有限公司 制造半导体器件的方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101577225A (zh) * 2008-05-09 2009-11-11 茂德科技股份有限公司 形成氮化硅层于栅极氧化物膜上的制备方法
CN101620995A (zh) * 2008-06-30 2010-01-06 中芯国际集成电路制造(北京)有限公司 栅极介质层及其制造方法、半导体器件及其制造方法
CN101728269A (zh) * 2008-10-21 2010-06-09 中芯国际集成电路制造(北京)有限公司 Pmos晶体管的制造方法及pmos晶体管
CN102122614A (zh) * 2010-01-08 2011-07-13 中芯国际集成电路制造(上海)有限公司 一种氮氧化硅栅氧化层制造方法

Also Published As

Publication number Publication date
CN102427042A (zh) 2012-04-25

Similar Documents

Publication Publication Date Title
KR100935039B1 (ko) 성막 장치 및 성막 방법
KR20070088711A (ko) 인장 응력 및 압축 응력을 받은 반도체용 재료
CN101290886B (zh) 栅极介质层及栅极的制造方法
TW200541013A (en) Tunnel oxynitride in flash memories
CN102122614B (zh) 一种氮氧化硅栅氧化层制造方法
US20110027979A1 (en) Dielectric film, method of manufacutring semiconductor device using dielectric film, and semiconductor manufacturing apparatus
CN101740365A (zh) 制造半导体器件的方法
CN104821276A (zh) Mos晶体管的制作方法
CN103855035A (zh) 一种制备栅介质层的设备
CN103903986A (zh) 栅介质层的制作方法
CN102427043B (zh) 一种改善pmos器件载流子迁移率的方法
CN101120437B (zh) 电介质膜及其形成方法
CN102487003B (zh) 辅助侧墙的形成方法
CN102427042B (zh) 一种改善nmos器件载流子迁移率的方法
US20150179743A1 (en) Graphene as a Ge Surface Passivation Layer to Control Metal-Semiconductor Junction Resistivity
CN101783298B (zh) 抑制高k栅介质/金属栅结构界面层生长的方法
CN103515483A (zh) 一种晶体硅太阳能电池发射结的制备方法
CN104051506B (zh) 氟掺杂信道硅锗层
CN103943479A (zh) 栅氧化层的制备方法
CN103972071A (zh) 含氮栅极氧化层的制作方法
CN105097570B (zh) 钝化层制造方法及高压半导体功率器件
CN102867755A (zh) 一种形成具有低gidl电流的nmos器件的方法
CN110364436B (zh) 半导体器件及其形成方法
US8741784B2 (en) Process for fabricating semiconductor device and method of fabricating metal oxide semiconductor device
CN103887162A (zh) 一种高介电SiON栅介质的制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant