CN101740365A

CN101740365A - 制造半导体器件的方法

Info

Publication number: CN101740365A
Application number: CN200810202832A
Authority: CN
Inventors: 陈旺; 何永根; 刘云珍; 郭佳衢
Original assignee: Semiconductor Manufacturing International Shanghai Corp
Current assignee: Semiconductor Manufacturing International Shanghai Corp
Priority date: 2008-11-17
Filing date: 2008-11-17
Publication date: 2010-06-16

Abstract

一种制造半导体器件的方法，包括：提供半导体衬底，所述半导体衬底上形成有栅极介电层；将氮离子引入栅极介电层；所述产生氮离子的电压为脉冲射频方式。本发明通过采用脉冲射频方式产生氮离子体，可以灵活控制注入的氮的能量，对于pMOS晶体管，可以防止氮离子注入能量过大，导致注入至栅极介电层与半导体衬底中的沟道内，恶化半导体器件的负偏压温度不稳定性。

Description

制造半导体器件的方法

技术领域

本发明涉及半导体技术领域，特别涉及制造半导体器件的方法。

背景技术

自1957年发明MOS晶体管以来，由于SiO₂易于与平面晶体管工艺集成，MOS绝缘栅普遍采用SiO₂。随着集成度的不断提高，绝缘栅厚度也在不断减小，对于纳米级厚度的栅氧化，工艺难度大，氧化层厚度均匀性难以控制。减小有效绝缘栅厚度，将影响到栅与沟道间的隧道电流，增加器件的功耗。根据隧道理论，隧道电流将随着绝缘栅厚度的减小而迅速增大。从工艺制造角度来看，目前普遍采用的是栅氧化后进行氮化处理，提高绝缘栅介电常数，以期在理想的物理栅厚度下，尽量减小有效绝缘栅厚度。

对栅介质层进行氮化处理，大大降低了硼的渗透，在更高的浓度下，引入的氮减轻了栅极泄露。遗憾的是，高浓度的氮导致阈值电压漂移，尤其是在pMOS晶体管上，因此，为了减轻对pMOS晶体管的不良影响，所引入的最大氮量受到了限制，而该限制是以nMOS晶体管中的栅极泄露为代价的。

现有技术公开了一种栅极氧化物的选择性渗氮的技术方案，通过降低pFET栅极电介质层中注入的氮原子的浓度来减少由于注入氮而造成的负偏压温度不稳定性(Negative bias Temperature instability，NBTI)的影响。

在申请号为200510005624.3的中国专利申请中还可以发现更多与上述技术方案相关的信息。

但是，随着先进IC设计中尺寸连续变小，需要进一步降低注入pMOS的栅极电介质层中的氮的量以及能量，而上述技术方案仅仅指出控制注入pMOS的栅极电介质层中的氮的量，而至于如何控制、如何实现小剂量的注入以及如何控制注入至栅极介电层中的氮的能量并未给出解决方案。

目前常用的渗氮技术有：快速热渗氮(RTN)、炉中渗氮、远距离等离子渗氮(RPN)、去耦等离子体渗氮(DPN)、阱注入和/或多晶硅注入。而去耦等离子体渗氮(DPN，decoupled plasma nitridation)技术以其注入的氮离子浓度容易调控且注入的氮离子附在表面，远离硅衬底的优点成为目前最为常用的渗氮技术，在现有使用去耦等离子体渗氮技术中，通常使用连续波(continuewave)的方式来形成含氮的等离子体，但是采用该方式难以控制形成的含氮的等离子体的能量，因为连续波的能量不能无限制地降低，否则在产生等离子体的腔室内达到同样的氮离子浓度需要的时间很长，会增加工艺循环时间。而在pMOS晶体管的栅极介电层中，需要精确控制引入的氮的量以及氮的能量，现有的形成氮离子的能量过大，对于采用连续波方式渗入氮离子的方法来说，其产生的氮离子的能量范围主要为10-20eV，在该范围内的氮离子注入注入至栅极介电层很深，可能甚至达到栅极介电层和栅极沟道之间的界面处，如图1所示。

图1给出采用现有的连续波方式渗氮技术注入将氮离子注入栅极介电层的结构示意图，包括：半导体衬底11、位于半导体衬底上的栅极介电层12、以及栅极介电层12上方的含氮的等离子体13，可以看出，大量的氮离子被注入至栅极介电层与半导体衬底之间的界面，甚至注入至半导体衬底中，这将引入更多的界面态和对栅极介电层造成更大的伤害，而该界面态和对栅极介电层的伤害将严重恶化pMOS晶体管的负偏压不稳定性。

发明内容

本发明解决的问题是提供一种制造半导体器件的方法，易于控制在MOS晶体管的栅极介电层中引入的氮的量，尤其可以精确控制引入pMOS晶体管的栅极介电层中的氮的量，防止由于引入的氮的量过多导致恶化pMOS晶体管的负偏压温度不稳定性。

为解决上述问题，本发明提供了一种制造半导体器件的方法，包括：提供半导体衬底，所述半导体衬底上形成有栅极介电层；将氮离子引入栅极介电层；所述产生氮离子的电压为脉冲射频方式。

所述将氮离子引入栅极介电层为采用去耦等离子体渗氮方法。

所述脉冲射频方式产生氮离子的频率为13.56MHz，占空比为15％至35％。

所述脉冲射频方式产生氮离子的功率范围为1500至2500W。

所述脉冲射频方式产生氮离子的电压范围为0至2000V。

所述产生的氮离子的能量主要分布范围为0至5eV。

所述栅极介电层中引入的氮离子的浓度范围为5E14至6E15cm^-2。

形成氮离子的氮源为N₂或N₂与惰性气体的混合物。

通入的氮源为N₂时，其流量为100至500sccm；通入的氮源为N₂与惰性气体的混合物时，通入的总的气体流量范围为200至500sccm，其中N₂的流量为50至450sccm，惰性气体的流量为50至450sccm形成所述氮离子的腔室内的气压范围为5至100mTorr。

在将氮离子引入栅极介电层之后还包括对栅极介电层进行退火步骤。

所述退火采用快速热退火，所述退火温度范围为900至1100℃，退火气氛为O₂或者O₂与N₂的混合气体，气压为0.1至100Torr，退火时间为5至100s。

与现有技术相比，本技术方案具有以下优点：通过采用脉冲射频方式产生氮离子体，可以灵活控制注入的氮的能量，对于pMOS，可以防止氮离子注入能量过大，导致注入至栅极介电层与半导体衬底中的沟道内，恶化半导体器件的负偏压温度不稳定性。

本技术方案还通过采用功率为1500至2500W，占空比为15％至35％的脉冲射频方式产生氮离子，使得引入栅极介电层的氮离子的能量范围主要分布于0-5eV范围内，可以进一步优化注入栅极介电层的氮离子的能量，使得绝大部分氮离子不会进入栅极介电层与半导体衬底的界面，有利于进一步提高其对负偏压温度不稳定性的控制。

附图说明

图1是采用现有的渗氮技术注入将氮离子注入栅极介电层的结构示意图；

图2是本发明的一个实施例的制造半导体器件的方法流程示意图；

图3至图4是本发明的一个实施例的制造半导体器件的结构示意图；

图5是采用本发明的方法以及采用现有技术制造的MOS晶体管的NBTI特性比较。

具体实施方式

以下通过依据附图详细地描述具体实施例，上述的目的和本发明的优点将更加清楚：

本发明首先提供一种形成半导体器件的方法，请参照图2，给出本发明的一个实施例的形成半导体器件的方法流程示意图，具体包括：执行步骤S11，提供半导体衬底，所述半导体衬底上形成有栅极介电层；执行步骤S13，将氮离子引入栅极介电层，所述产生氮离子的电压为脉冲射频方式。

下面参照图3至4对上述形成半导体器件的方法加以详细说明。下面的实施例中的半导体器件以pMOS晶体管为例加以说明。

首先参照图3，提供半导体衬底101，所述半导体衬底101可以为硅基半导体衬底，比如为硅、绝缘体上硅(SOI)，所述半导体衬底101还可以为III-V族、II-VI族的化合物半导体衬底，比如砷化镓、硫化锌等。

所述半导体衬底101上形成有栅极介电层102，所述栅极介电层102通常为二氧化硅，但是随着器件的缩小，为了不降低栅极介电层102的有效绝缘栅的厚度，通常采用介电常数大于二氧化硅的材料来替代，比如氮化硅、氮氧化硅、氧化铪、氧化锆、氧化铝等。在本实施例中，栅极介电层102为二氧化硅，在后续的对栅极介电层102的进行氮化的处理工艺其目的也是为了增加栅极介电层102的介电常数，在等同的物理厚度下，增加栅极介电层102的等效氧化层厚度(EOT)。

接着，参照图4，对栅极介电层102进行渗氮处理，即将氮引入栅极介电层102，所述将氮离子引入栅极介电层采用去耦等离子体渗氮方法实现。在去耦等离子体渗氮方法中产生氮离子的电压为脉冲射频电压。

具体的工艺步骤包括：将带有上述栅极介电层102的半导体衬底101置入等离子体反应腔中，对等离子体反应腔进行抽取气体，并通入含氮的气体，通入的含氮气体可以为：N₂或N₂与惰性气体的混合物，所述惰性气体可以为He，也可以为Ar，优选He；所述通入的氮源为N₂时，其流量为100至500sccm；通入的氮源为N₂与惰性气体的混合物时，其中N₂的流量为50至450sccm，惰性气体的流量为50至450sccm，总的混合气体的流量为200至500sccm。

上述通入的含氮气体还可以为NO或者NO₂。

对通入的气体施加脉冲射频电压以产生等离子体，所述脉冲射频电压的频率为13.56MHz，占空比为5％至90％，优选15至35％；所述脉冲射频方式产生氮离子的功率范围为200至3000W，优选1500至2500W；在上述条件下，在等离子体腔室内形成含氮的等离子体，形成的等离子体的腔室内的气压范围为5至100mTorr，从而在等离子体腔室内产生的氮离子的能量主要分布范围为0-5eV，这样可以进一步降低氮离子的注入深度，防止对pMOS晶体管的性能产生影响。

在采用射频脉冲方式注入氮离子中，在关闭射频源的时间内(off cycle)，由于没有能量供给，降低了整体的等离子体的能量，因此脉冲射频方式可以产生更为“温和”的等离子体，其离子能量比采用连续波的方式要低得多。

在上述条件下，所述栅极介电层中引入的氮离子的浓度范围为5E14至6E15cm^-2。

作为一个实施例，在栅极介电层厚度为条件下，在等离子体反应腔内通入的含氮气体为N₂和He的混合气体，所述通入的N₂的流量为80sccm，所述通入的He的流量为120sccm，等离子体反应腔内的气压为15mTorr，对通入的气体施加脉冲射频电压以产生等离子体，所述脉冲射频电压的频率为13.56MHz，占空比为30％，产生等离子体的功率为2500W，经上述施加电压，从而在腔室内形成含氮的等离子体，整个采用射频脉冲方式产生等离子体的时间为36s。所述氮离子在电场的作用下被注入至栅极介电层的表面层附近。

作为另一个实施例，在等离子体反应腔内通入的含氮气体为N₂，所述通入的N₂流量为200sccm；对通入的气体施加脉冲射频电压以产生等离子体，所述脉冲射频电压的频率为13.56MHz，占空比为30％，产生等离子体的功率为2000W，经上述施加电压，从而在腔室内形成含氮的等离子体。在上述电压下，所述氮离子在电场的作用下被注入至栅极介电层的表面层附近。

作为又一个实施例，在等离子体反应腔内通入的含氮气体为N₂和He的混合气体，所述通入的N₂流量为350sccm，通入的He的流量为150sccm；对通入的气体施加脉冲射频电压以产生等离子体，所述脉冲射频电压的频率为13.56MHz，占空比为20％，产生等离子体的功率为1800W，经上述施加电压，从而在腔室内形成含氮的等离子体。在上述电压下，所述氮离子在电场的作用下被注入至栅极介电层的表面层附近。

图4给出采用本发明注入氮离子后的结构示意图，可以看出，更多的氮停留在栅极介电层的上部，这样停留在栅极介电层与半导体衬底内的沟道中的氮极少，从而对栅极介电层的损伤也比较小。

本发明通过采用脉冲射频方式的电压来产生含氮的等离子体，可以灵活控制注入的氮的能量，对于pMOS晶体管，可以防止氮注入至栅极介电层与半导体衬底中的沟道内，恶化半导体器件的负偏压温度不稳定性。

本发明通过采用功率为1500至2500W，占空比为15％至35％的脉冲射频方式产生氮离子，使得后续引入栅极介电层的氮离子的能量范围主要分布在0-5eV范围内，可以进一步优化注入栅极介电层的氮离子的能量，使得绝大部分氮离子不会进入栅极介电层与半导体衬底的界面，而是进入栅极介电层的表面，这样，有利于进一步提高其对负偏压温度不稳定性的控制。

经过上述将氮引入栅极介电层102之后，还需要对栅极介电层102进行退火，以便使注入的氮离子扩散均匀，所述退火可以采用普通的炉中退火或者快速退火。

所述退火采用快速热退火，所述退火温度范围为900至1100℃，升温速率为35至75℃/s，退火气氛为O₂或者O₂与N₂的混合气体，气压为0.1至100Torr，退火时间为5至100s，所述退火时间与栅极介电层的厚度有关，然后采用35至50℃/s的降温速率降至室温。经上述退火后，使得注入的氮离子扩散均匀且与栅极介电层内的硅原子形成稳定的硅-氮键。

作为一个实施例，以栅极介电层厚度为

为例，采用快速退火装置进行退火，升温速率为50℃/s，退火气氛为O₂与N₂的混合气体，N₂流量为8.8slm，O₂流量为3.5slm，退火温度为1100℃，退火时间为61s，退火时气压为50Torr，降温速率为40℃/s。

经过上述退火之后，完成对栅极介电层的渗氮工艺，随后的形成半导体器件的工艺还包括：形成MOS晶体管的多晶硅栅极、进行低掺杂源/漏极(LDD)注入、源/漏极注入等步骤，所述步骤为本领域人员公知技术，在此不加详述。

在上述实施例中的对栅极介电层进行渗氮是对pMOS晶体管，在实际操作中也可以采用上述技术方案对nMOS晶体管进行。

当对nMOS晶体管进行的时候，由于渗入的氮的量和能量相对较大，因此，工艺条件需要适应性地改变。

基于上述方法，形成本发明的半导体器件，图5给出了采用本发明的方法以及采用现有技术形成的半导体器件的NBTI特性比较。图5中横坐标为饱和漏极电流(Idsat)的漂移率(％)，纵坐标为pMOS晶体管的偏移的百分比(即在饱和漏极电流(Idsat)的漂移率(％)下，pMOS晶体管的偏移百分比)，图5中黑色方点代表采用射频脉冲方式注入氮离子、圆点和菱形点表示采用连续波的方式注入氮离子，其中黑色方点的主要注入条件为：功率为2500W，占空比为17％；菱形点的主要注入条件为：功率为1585W；圆点的主要注入条件为：1030W，其余的形成MOS晶体管的条件均相同，比如DPN的退火的温度均为1100℃，退火时通入的氧气与氮气的流量比为8/3.5，栅极介电层的厚度为

在栅极介电层上形成的多晶硅栅的厚度为

进行NBTI测试的条件均相同，测试条件均为：温度为125℃，电压为1.32V。

由图5可以看出，在同样的饱和Idsat的漂移率条件下，采用射频脉冲方式注入氮离子形成的MOS晶体管百分比数均低于采用连续波注入氮离子形成的MOS晶体管的百分比数，即在同样的测试条件下，采用射频脉冲方式注入氮离子形成的MOS晶体管的饱和漏极电流(Idsat)的偏移率低，也即采用射频脉冲方式注入氮离子形成的MOS晶体管的负偏压温度系数不稳定性(NBTI)低。

另外，根据图5的数据，外推至5年后MOS晶体管的饱和漏极电流(Idsat)的偏移率，菱形点所代表的MOS晶体管的饱和漏极电流(Idsat)的偏移率为13.44％，黑色方点所代表的MOS晶体管的偏移率为11.57％，在其他条件相同的情况下，说明采用射频脉冲方式注入氮离子所形成的MOS晶体管的性能优于采用连续波方式注入氮离子的MOS晶体管。

虽然本发明已以较佳实施例披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims

1.一种制造半导体器件的方法，包括：

提供半导体衬底，所述半导体衬底上形成有栅极介电层；

将氮离子引入栅极介电层；

其特征在于，所述产生氮离子的电压为脉冲射频方式。

2.根据权利要求1所述的制造半导体器件的方法，所述将氮离子引入栅极介电层为采用去耦等离子体渗氮方法。

3.根据权利要求1或2所述的制造半导体器件的方法，所述脉冲射频方式产生氮离子的频率为13.56MHz，占空比为15％至35％。

4.根据权利要求1或2所述的制造半导体器件的方法，所述脉冲射频方式产生氮离子的功率范围为1500-2500W。

5.根据权利要求4所述的制造半导体器件的方法，所述栅极介电层中引入的氮离子的浓度范围为5E14至6E15cm^-2。

6.根据权利要求1或2所述的制造半导体器件的方法，形成氮离子的氮源为N₂或N₂与惰性气体的混合物。

7.根据权利要求6所述的制造半导体器件的方法，通入的氮源为N₂时，其流量为100至500sccm；通入的氮源为N₂与惰性气体的混合物时，通入的总的气体流量范围为200-500sccm，其中N₂的流量为50至450sccm，惰性气体的流量为50至450sccm。

8.根据权利要求1或2所述的制造半导体器件的方法，在将氮离子引入栅极介电层之后还包括对栅极介电层进行退火步骤。

9.根据权利要求8所述的制造半导体器件的方法，所述退火采用快速热退火，所述退火温度范围为900至1100℃，退火气氛为O₂或者O₂与N₂的混合气体，气压为0.1至100Torr，退火时间为5至100s。