CN110491775A - 高介电常数金属栅极器件及其制造方法 - Google Patents
高介电常数金属栅极器件及其制造方法 Download PDFInfo
- Publication number
- CN110491775A CN110491775A CN201910777192.XA CN201910777192A CN110491775A CN 110491775 A CN110491775 A CN 110491775A CN 201910777192 A CN201910777192 A CN 201910777192A CN 110491775 A CN110491775 A CN 110491775A
- Authority
- CN
- China
- Prior art keywords
- nitrogen
- dielectric constant
- metal grid
- grid pole
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229910052751 metal Inorganic materials 0.000 title claims abstract description 32
- 239000002184 metal Substances 0.000 title claims abstract description 32
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 17
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims abstract description 119
- 229910052757 nitrogen Inorganic materials 0.000 claims abstract description 71
- 238000000034 method Methods 0.000 claims abstract description 59
- 239000000758 substrate Substances 0.000 claims abstract description 35
- 238000000137 annealing Methods 0.000 claims abstract description 29
- 238000009826 distribution Methods 0.000 claims abstract description 16
- 230000007547 defect Effects 0.000 claims abstract description 12
- 238000010348 incorporation Methods 0.000 claims abstract description 10
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 5
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 5
- 239000001301 oxygen Substances 0.000 claims abstract description 5
- 238000009792 diffusion process Methods 0.000 claims description 5
- 230000006641 stabilisation Effects 0.000 claims description 3
- 238000011105 stabilization Methods 0.000 claims description 3
- 230000003647 oxidation Effects 0.000 claims description 2
- 238000007254 oxidation reaction Methods 0.000 claims description 2
- 239000010410 layer Substances 0.000 claims 12
- 238000005121 nitriding Methods 0.000 claims 2
- 239000002344 surface layer Substances 0.000 claims 1
- -1 Nitrogen ion Chemical class 0.000 description 16
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 229910000449 hafnium oxide Inorganic materials 0.000 description 5
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- IATRAKWUXMZMIY-UHFFFAOYSA-N strontium oxide Chemical compound [O-2].[Sr+2] IATRAKWUXMZMIY-UHFFFAOYSA-N 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- MCMNRKCIXSYSNV-UHFFFAOYSA-N ZrO2 Inorganic materials O=[Zr]=O MCMNRKCIXSYSNV-UHFFFAOYSA-N 0.000 description 1
- ILCYGSITMBHYNK-UHFFFAOYSA-N [Si]=O.[Hf] Chemical compound [Si]=O.[Hf] ILCYGSITMBHYNK-UHFFFAOYSA-N 0.000 description 1
- 230000001154 acute effect Effects 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(iv) oxide Chemical compound O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 1
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000004151 rapid thermal annealing Methods 0.000 description 1
- 239000013049 sediment Substances 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910001928 zirconium oxide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
- H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
- H01L21/02181—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing hafnium, e.g. HfO2
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
- H01L21/02252—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by plasma treatment, e.g. plasma oxidation of the substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
- H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
- H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
- H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
- H01L21/02329—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
- H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
- H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
- H01L21/02329—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen
- H01L21/02332—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen into an oxide layer, e.g. changing SiO to SiON
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Plasma & Fusion (AREA)
- Ceramic Engineering (AREA)
- Formation Of Insulating Films (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明公开了一种高介电常数金属栅极器件及其制造方法，该高介电常数金属栅极器件包括：衬底；位于衬底上的界面层；以及位于界面层上的高介电氧化层；高介电氧化层中包括有用于修复氧空位缺陷的氮元素掺杂，氮元素通过去耦等离子体氮化工艺加后氮化退火工艺处理掺入到高介电氧化层中，通过降低去耦等离子体氮化工艺中的氮离子能量使掺入的氮元素具有远离界面层，以及界面层和衬底的界面的空间分布结构，以提高器件的温度偏压稳定性。本发明能够提高高介电常数金属栅极器件的温度偏压稳定性和可靠性。
Description
技术领域
本发明涉及半导体技术领域，具体涉及一种高介电常数金属栅极器件及其制造方法。
背景技术
随着互补金属氧化物半导体(Complementary Metal Oxide Semiconductor，CMOS)器件的特征尺寸不断缩小，传统的二氧化硅(SiO2)介电层由于栅极漏电流较大等问题不再能满足需求。
针对上述问题，现有技术中提出了高介电常数金属栅极(High-k Metal Gate，HKMG)替代传统的以二氧化硅为介电层的栅极结构。由于介电常数合适且易于工艺集成等优势，通常HKMG器件中采用氧化铪作为高介电氧化层，由于氧化铪存在热稳定性差，且在淀积后存在氧空位等缺陷，在氧化铪介电层制备完成后，通常会引入栅极去耦等离子体氮化(Decoupled Plasma Nitridation，DPN)工艺以及后氮化退火(Post Nitridation Anneal，PNA)工艺，以提高氧化铪介电层的热稳定性，减小栅极漏电流。然而，氮的引入会导致器件偏压温度不稳定性退化，引起器件可靠性问题，这种情况在氮元素分布更靠近衬底界面时尤为严重。
图1是现有技术中提供的高介电常数金属栅极器件的剖面图；图2是现有技术中提供的去耦等离子体氮化工艺的射频信号波形图；图3是现有技术中提供的高介电常数金属栅极器件的氮元素分布图，该曲线的纵坐标为器件100的高度，方向由高介电氧化层指向衬底。
如图1所示，该高介电常数金属栅极器件100包括衬底110、界面层120以及高介电氧化层130。其中，高介电氧化130层中包括有用于修复氧空位缺陷的氮元素131掺杂。
现有技术中，高介电常数金属栅极器件100通过制造方法101(依次包括界面层生成、高介电氧化层生成、去耦等离子氮化处理以及后氮化退火)制造得到。其中，通过去耦等离子体氮化工艺加后氮化退火工艺处理将氮元素131掺入到高介电氧化层130中。其中，去耦等离子体氮化工艺的射频信号的波形图如图2所示；后氮化退火工艺采用通过快速热退火(Rapid Thermal Annealing，RTA)工艺。
如图1和图3所示，氮元素131的分布更为靠近界面层120，以及界面层120和衬底层110之间的界面，导致器件偏压温度稳定性较差，从而导致器件的可靠性较差。
发明内容
本发明所要解决的问题是提供一种高介电常数金属栅极器件及其制造方法，可以提高器件的可靠性。
为解决上述问题，一方面，本发明提供了一种高介电常数金属栅极器件，包括：
衬底；
位于所述衬底上的界面层；以及
位于所述界面层上的高介电氧化层；
所述高介电氧化层中包括有用于修复氧空位缺陷的氮元素掺杂，所述氮元素通过去耦等离子体氮化工艺加后氮化退火工艺处理掺入到所述高介电氧化层中，通过降低所述去耦等离子体氮化工艺中的氮离子能量使掺入的所述氮元素具有远离所述界面层，以及所述界面层和所述衬底的界面的空间分布结构，以提高器件的温度偏压稳定性。
可选的，在所述去耦等离子体氮化工艺中，通过采用具有占空比的射频信号来降低氮离子能量且所述射频信号的占空比越小所述氮离子能量越低。
可选的，所述占空比的取值范围为5％至20％。
可选的，在所述去耦等离子体氮化工艺中，通过降低射频信号的功率来降低氮离子能量。
可选的，所述功率的取值范围为1300瓦至1700瓦。
可选的，所述后氮化退火工艺采用尖峰退火，以保证使所述氮元素稳定以及缺陷得到修复的同时减少所述氮元素的扩散。
可选的，所述尖峰退火的峰值温度为800摄氏度至950摄氏度。
另一方面，本发明提供了一种高介电常数金属栅极器件的制造方法，其特征在于，所述方法包括：
提供一衬底；
在所述衬底上生成界面层；
在所述界面层上生成高介电氧化层；
通过去耦等离子体氮化工艺加后氮化退火工艺处理将氮元素掺入到所述高介电氧化层中，通过降低所述去耦等离子体氮化工艺中的氮离子能量使掺入的所述氮元素具有远离所述界面层，以及所述界面层和所述衬底的界面的空间分布结构，以提高器件的温度偏压稳定性。
可选的，在所述去耦等离子体氮化工艺中，通过采用具有占空比的射频信号来降低氮离子能量且所述射频信号的占空比越小所述氮离子能量越低。
可选的，所述占空比的取值范围为5％至20％。
可选的，在所述去耦等离子体氮化工艺中，通过降低射频信号的功率来降低氮离子能量。
可选的，所述功率的取值范围为1300瓦至1700瓦。
可选的，所述后氮化退火工艺采用尖峰退火，以保证使所述氮元素稳定以及缺陷得到修复的同时减少所述氮元素的扩散。
可选的，所述尖峰退火的峰值温度为800摄氏度至950摄氏度。
本发明技术方案，至少包括如下优点：
通过降低去耦等离子体氮化工艺中的氮离子能量使掺入的氮元素具有远离界面层，以及界面层和衬底的界面的空间分布结构，从而提高器件的温度偏压稳定性，进而提高了器件的可靠性。
附图说明
为了更清楚地说明本发明具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是现有技术中提供的高介电常数金属栅极器件的剖面图；
图2是现有技术中提供的去耦等离子体氮化工艺的射频信号波形图；
图3是现有技术中提供的高介电常数金属栅极器件的氮元素分布图；
图4是本发明一个示例性实施例提供的高介电常数金属栅极器件的剖面图；
图5是本发明一个示例性实施例提供的高介电常数金属栅极器件的氮元素分布图；
图6是本发明一个示例性实施例提供的高介电常数金属栅极器件的制造方法的流程图；
图7是本发明一个示例性实施例提供的去耦等离子体氮化工艺的射频信号的波形图。
具体实施方式
下面将结合附图，对本发明中的技术方案进行清楚、完整的描述，显然，所描述的实施例是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在不做出创造性劳动的前提下所获得的所有其它实施例，都属于本发明保护的范围。
在本发明的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。
此外，下面所描述的本发明不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。
图4是本发明一个示例性实施例提供的高介电常数金属栅极器件的剖面图；图5是本发明一个示例性实施例提供的高介电常数金属栅极器件的氮元素分布图，该曲线的纵坐标为器件400的高度，方向由高介电氧化层指向衬底。
如图4所示，该高介电常数金属栅极器件400包括衬底410、位于衬底410上的界面层420以及位于界面层上的高介电氧化层430。
高介电氧化层430中包括有用于修复氧空位缺陷的氮元素431掺杂，氮元素431通过去耦等离子体氮化工艺加后氮化退火工艺处理掺入到高介电氧化层430中。如图4，通过降低去耦等离子体氮化工艺中的氮离子能量能够使掺入的氮元素431具有远离界面层420，以及界面层420和衬底410的界面的空间分布结构；如图5所示，氮元素的分布更靠近高介电氧化层430的上表面，从而提高了器件的温度偏压稳定性。
本实施例中，在对氮元素431进行掺杂的去耦等离子体氮化工艺中，通过降低去耦等离子体氮化工艺中的氮离子能量使掺入的氮元素具有远离界面层，以及界面层和衬底的界面的空间分布结构，从而提高了器件的温度偏压稳定性，进而提高了器件的可靠性。
可选的，图4实施例中对氮元素431进行掺杂的去耦等离子体氮化工艺中，可通过采用具有占空比的射频信号来降低氮离子能量且射频信号的占空比(Duty Cycle)越小氮离子能量越低。进一步的，该占空比的取值范围为5％至20％。
可选的，上述任一实施例中，对氮元素431进行掺杂的去耦等离子体氮化工艺中，可通过降低射频信号的功率来降低氮离子能量。进一步的，该功率的取值范围为1300瓦至1700瓦。
可选的，上述实施例中，对氮元素431进行掺杂的后氮化退火工艺可采用尖峰(Spike，SPK)退火，以保证使氮元素稳定以及缺陷得到修复的同时减少氮元素的扩散。
可选的，上述实施例中，尖峰退火的峰值温度为800摄氏度至950摄氏度。
可选的，图4实施例中的衬底410包括纯度较高的硅(Si)，或者，混合了诸如锗(Ge)、碳(C)等其它元素的硅，或者，锗、砷化镓(GaAs)等半导体材料。
可选的，图4实施例中的衬底410为绝缘硅(Silicon-On-Insulator，SOI)衬底，该绝缘硅衬底从下而上依次包括底层、隔离层以及硅层，该隔离层包括二氧化硅、氮化硅(SiN)或者氮氧化硅(SiON)。通过将衬底410设置为SOI衬底，能够在一定程度上降低器件的漏电流。
可选的，图4实施例中的衬底410中还形成有浅槽隔离(Shallow TrenchIsolation，STI)结构。
可选的，图4实施例中的高介电氧化层430包括高k材料，该高k材料包括介电常数“k”高于10的材料，例如，该高k材料包括氧化钽(Ta2O5)、氧化锶钛(SrTiO3)、氧化铪(HfO2)、氧化铪硅(HfSiO)、氧化锆(ZrO2)中的至少一种。在一个优选的实施例中，该高介电氧化层包括氧化铪。
图6是本发明一个示例性实施例提供的高介电常数金属栅极器件的制造方法的流程图。可通过本发明实施例中的制造方法制造上述实施例中提供的金属栅极器件。如图6所示，该制造方法包括：
步骤601，提供一衬底。
步骤602，在衬底上生成界面层。
步骤603，在界面层上生成高介电氧化层。
步骤604，通过去耦等离子体氮化工艺加后氮化退火工艺处理将氮元素掺入到高介电氧化层中，通过降低去耦等离子体氮化工艺中的氮离子能量使掺入的氮元素具有远离界面层，以及界面层和衬底的界面的空间分布结构，以提高器件的温度偏压稳定性。
本实施例中，通过降低去耦等离子体氮化工艺中的氮离子能量使掺入的氮元素具有远离界面层，以及界面层和衬底的界面的空间分布结构，从而提高了器件的温度偏压稳定性，进而提高了器件的可靠性。
可选的，图6实施例中，在步骤604的去耦等离子体氮化工艺中，通过采用具有占空比的射频信号来降低氮离子能量且射频信号的占空比越小氮离子能量越低。该具有占空比的射频信号的波形图如图7所示。进一步的，该射频信号的占空比的取值范围为5％至20％
可选的，上述任一方法实施例中，在步骤604的去耦等离子体氮化工艺中，通过降低射频信号的功率来降低氮离子能量。进一步的，该功率的取值范围为1300瓦至1700瓦。
可选的，上述任一方法实施例中，在步骤604的后氮化退火工艺采用尖峰退火，以保证使氮元素稳定以及缺陷得到修复的同时减少氮元素的扩散。
可选的，上述实施例中，尖峰退火的峰值温度为800摄氏度至950摄氏度。
显然，上述实施例仅仅是为清楚地说明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本发明创造的保护范围之中。
Claims (14)
1.一种高介电常数金属栅极器件，其特征在于，包括：
衬底；
位于所述衬底上的界面层；以及
位于所述界面层上的高介电氧化层；
所述高介电氧化层中包括有用于修复氧空位缺陷的氮元素掺杂，所述氮元素通过去耦等离子体氮化工艺加后氮化退火工艺处理掺入到所述高介电氧化层中，通过降低所述去耦等离子体氮化工艺中的氮离子能量使掺入的所述氮元素具有远离所述界面层，以及所述界面层和所述衬底的界面的空间分布结构，以提高器件的温度偏压稳定性。
2.根据权利要求1所述的高介电常数金属栅极器件，其特征在于，在所述去耦等离子体氮化工艺中，通过采用具有占空比的射频信号来降低氮离子能量且所述射频信号的占空比越小所述氮离子能量越低。
3.根据权利要求2所述的高介电常数金属栅极器件，其特征在于，所述占空比的取值范围为5％至20％。
4.根据权利要求2或3所述的高介电常数金属栅极器件，其特征在于，在所述去耦等离子体氮化工艺中，通过降低射频信号的功率来降低氮离子能量。
5.根据权利要求4所述的高介电常数金属栅极器件，其特征在于，所述功率的取值范围为1300瓦至1700瓦。
6.根据权利要求1所述的高介电常数金属栅极器件，其特征在于，所述后氮化退火工艺采用尖峰退火，以保证使所述氮元素稳定以及缺陷得到修复的同时减少所述氮元素的扩散。
7.根据权利要求6所述的高介电常数金属栅极器件，其特征在于，所述尖峰退火的峰值温度为800摄氏度至950摄氏度。
8.一种高介电常数金属栅极器件的制造方法，其特征在于，所述方法包括：
提供一衬底；
在所述衬底上生成界面层；
在所述界面层上生成高介电氧化层；
通过去耦等离子体氮化工艺加后氮化退火工艺处理将氮元素掺入到所述高介电氧化层中，通过降低所述去耦等离子体氮化工艺中的氮离子能量使掺入的所述氮元素具有远离所述界面层，以及所述界面层和所述衬底的界面的空间分布结构，以提高器件的温度偏压稳定性。
9.根据权利要求8所述的制造方法，其特征在于，在所述去耦等离子体氮化工艺中，通过采用具有占空比的射频信号来降低氮离子能量且所述射频信号的占空比越小所述氮离子能量越低。
10.根据权利要求9所述的制造方法，其特征在于，所述占空比的取值范围为5％至20％。
11.根据权利要求9或10所述的制造方法，其特征在于，在所述去耦等离子体氮化工艺中，通过降低射频信号的功率来降低氮离子能量。
12.根据权利要求11所述的制造方法，其特征在于，所述功率的取值范围为1300瓦至1700瓦。
13.根据权利要求8所述的制造方法，其特征在于，所述后氮化退火工艺采用尖峰退火，以保证使所述氮元素稳定以及缺陷得到修复的同时减少所述氮元素的扩散。
14.根据权利要求13所述的制造方法，其特征在于，所述尖峰退火的峰值温度为800摄氏度至950摄氏度。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910777192.XA CN110491775A (zh) | 2019-08-22 | 2019-08-22 | 高介电常数金属栅极器件及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910777192.XA CN110491775A (zh) | 2019-08-22 | 2019-08-22 | 高介电常数金属栅极器件及其制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN110491775A true CN110491775A (zh) | 2019-11-22 |
Family
ID=68552814
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910777192.XA Pending CN110491775A (zh) | 2019-08-22 | 2019-08-22 | 高介电常数金属栅极器件及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110491775A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116721905A (zh) * | 2023-06-12 | 2023-09-08 | 上海陛通半导体能源科技股份有限公司 | 半导体器件及其制作方法和电子设备 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6362051B1 (en) * | 2000-08-25 | 2002-03-26 | Advanced Micro Devices, Inc. | Method of forming ONO flash memory devices using low energy nitrogen implantation |
| CN101740365A (zh) * | 2008-11-17 | 2010-06-16 | 中芯国际集成电路制造(上海)有限公司 | 制造半导体器件的方法 |
| CN104681440A (zh) * | 2013-11-28 | 2015-06-03 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制备方法 |
| CN104821276A (zh) * | 2014-01-30 | 2015-08-05 | 中芯国际集成电路制造(上海)有限公司 | Mos晶体管的制作方法 |
| CN105304691A (zh) * | 2015-10-14 | 2016-02-03 | 上海华力微电子有限公司 | 用于制备高k介质层的界面层的方法 |
| CN105932053A (zh) * | 2016-06-01 | 2016-09-07 | 中国科学院微电子研究所 | 半导体结构及其形成方法 |
-
2019
- 2019-08-22 CN CN201910777192.XA patent/CN110491775A/zh active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6362051B1 (en) * | 2000-08-25 | 2002-03-26 | Advanced Micro Devices, Inc. | Method of forming ONO flash memory devices using low energy nitrogen implantation |
| CN101740365A (zh) * | 2008-11-17 | 2010-06-16 | 中芯国际集成电路制造(上海)有限公司 | 制造半导体器件的方法 |
| CN104681440A (zh) * | 2013-11-28 | 2015-06-03 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制备方法 |
| CN104821276A (zh) * | 2014-01-30 | 2015-08-05 | 中芯国际集成电路制造(上海)有限公司 | Mos晶体管的制作方法 |
| CN105304691A (zh) * | 2015-10-14 | 2016-02-03 | 上海华力微电子有限公司 | 用于制备高k介质层的界面层的方法 |
| CN105932053A (zh) * | 2016-06-01 | 2016-09-07 | 中国科学院微电子研究所 | 半导体结构及其形成方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116721905A (zh) * | 2023-06-12 | 2023-09-08 | 上海陛通半导体能源科技股份有限公司 | 半导体器件及其制作方法和电子设备 |
| CN116721905B (zh) * | 2023-06-12 | 2024-03-08 | 上海陛通半导体能源科技股份有限公司 | 半导体器件及其制作方法和电子设备 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI334157B (en) | Semiconductor device and method for manufacturing semiconductor device | |
| TWI627734B (zh) | Semiconductor integrated circuit and method of manufacturing same | |
| TW546734B (en) | Method of forming insulating film and method of producing semiconductor device | |
| US20050070123A1 (en) | Method for forming a thin film and method for fabricating a semiconductor device | |
| US8598002B2 (en) | Method for manufacturing metal gate stack structure in gate-first process | |
| TW200919589A (en) | Isolated tri-gate transistor fabricated on bulk substrate | |
| CN107425058A (zh) | 间隔物整合的方法及所产生的装置 | |
| CN106653589A (zh) | 高压低热预算高k后退火工艺 | |
| JP2003309188A (ja) | 半導体装置およびその製造方法 | |
| KR20040076798A (ko) | 반도체 장치 및 그 제조 방법 | |
| US4584205A (en) | Method for growing an oxide layer on a silicon surface | |
| CN110491775A (zh) | 高介电常数金属栅极器件及其制造方法 | |
| CN102956466B (zh) | 鳍状晶体管与其制作方法 | |
| US9786762B2 (en) | Gate electrode of a semiconductor device, and method for producing same | |
| TW201715644A (zh) | Ｓｏｉ基底及其製備方法 | |
| CN105932053A (zh) | 半导体结构及其形成方法 | |
| US20170358657A1 (en) | Method for manufacturing laterally insulated-gate bipolar transistor | |
| US9431524B2 (en) | Method of manufacturing IC comprising a bipolar transistor and IC | |
| CN100454483C (zh) | 一种离子注入厚膜soi晶片材料的制备方法 | |
| JP3647785B2 (ja) | 半導体装置の製造方法 | |
| CN101740389A (zh) | Mos晶体管及其形成方法 | |
| US8691636B2 (en) | Method for removing germanium suboxide | |
| JP4261276B2 (ja) | 半導体装置の製造方法 | |
| KR20120140112A (ko) | 반도체 장치의 제조 방법 | |
| US6391724B1 (en) | Method for manufacturing a gate structure incorporating aluminum oxide as a gate dielectric |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20191122 |