CN105932053A - 半导体结构及其形成方法 - Google Patents
半导体结构及其形成方法 Download PDFInfo
- Publication number
- CN105932053A CN105932053A CN201610384301.8A CN201610384301A CN105932053A CN 105932053 A CN105932053 A CN 105932053A CN 201610384301 A CN201610384301 A CN 201610384301A CN 105932053 A CN105932053 A CN 105932053A
- Authority
- CN
- China
- Prior art keywords
- substrate
- dielectric layer
- layer
- semiconductor structure
- medium layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 53
- 238000000034 method Methods 0.000 title claims abstract description 31
- 239000000758 substrate Substances 0.000 claims abstract description 58
- 230000007704 transition Effects 0.000 claims abstract description 14
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 7
- 239000001301 oxygen Substances 0.000 claims abstract description 7
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 7
- 238000000137 annealing Methods 0.000 claims description 26
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(IV) oxide Inorganic materials O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 claims description 16
- MCMNRKCIXSYSNV-UHFFFAOYSA-N Zirconium dioxide Chemical compound O=[Zr]=O MCMNRKCIXSYSNV-UHFFFAOYSA-N 0.000 claims description 11
- MRELNEQAGSRDBK-UHFFFAOYSA-N lanthanum oxide Inorganic materials [O-2].[O-2].[O-2].[La+3].[La+3] MRELNEQAGSRDBK-UHFFFAOYSA-N 0.000 claims description 7
- KTUFCUMIWABKDW-UHFFFAOYSA-N oxo(oxolanthaniooxy)lanthanum Chemical compound O=[La]O[La]=O KTUFCUMIWABKDW-UHFFFAOYSA-N 0.000 claims description 6
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 4
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 4
- 229910052710 silicon Inorganic materials 0.000 claims description 4
- 150000001875 compounds Chemical class 0.000 claims description 3
- RKTYLMNFRDHKIL-UHFFFAOYSA-N copper;5,10,15,20-tetraphenylporphyrin-22,24-diide Chemical group [Cu+2].C1=CC(C(=C2C=CC([N-]2)=C(C=2C=CC=CC=2)C=2C=CC(N=2)=C(C=2C=CC=CC=2)C2=CC=C3[N-]2)C=2C=CC=CC=2)=NC1=C3C1=CC=CC=C1 RKTYLMNFRDHKIL-UHFFFAOYSA-N 0.000 claims description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 3
- 239000011261 inert gas Substances 0.000 claims description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims 1
- 229910021419 crystalline silicon Inorganic materials 0.000 claims 1
- 239000010703 silicon Substances 0.000 claims 1
- 238000009792 diffusion process Methods 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 62
- 239000012071 phase Substances 0.000 description 24
- 239000000463 material Substances 0.000 description 10
- 238000005240 physical vapour deposition Methods 0.000 description 6
- 230000008569 process Effects 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 230000009466 transformation Effects 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 229910052681 coesite Inorganic materials 0.000 description 3
- 229910052906 cristobalite Inorganic materials 0.000 description 3
- 125000004430 oxygen atom Chemical group O* 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- 229910052682 stishovite Inorganic materials 0.000 description 3
- 229910052905 tridymite Inorganic materials 0.000 description 3
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000007792 gaseous phase Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 230000005641 tunneling Effects 0.000 description 2
- 208000035985 Body Odor Diseases 0.000 description 1
- 206010055000 Bromhidrosis Diseases 0.000 description 1
- 241000196324 Embryophyta Species 0.000 description 1
- 240000007594 Oryza sativa Species 0.000 description 1
- 235000007164 Oryza sativa Nutrition 0.000 description 1
- 238000010420 art technique Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000002085 persistent effect Effects 0.000 description 1
- 238000004151 rapid thermal annealing Methods 0.000 description 1
- 235000009566 rice Nutrition 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000010792 warming Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
- H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28158—Making the insulator
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28158—Making the insulator
- H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
- H01L21/28185—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the gate insulator and before the formation of the definitive gate conductor
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Chemical & Material Sciences (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明提供了一种半导体结构，包括：半导体衬底；界面层，形成于半导体衬底上；第一介质层，形成于所述界面层上；以及第二介质层，形成于所述第一介质层上，其中，所述第二介质层的相变温度低于所述第一介质层的相变温度。本发明的半导体结构及其形成方法在提高介质层介电常数的同时有助于外界的氧扩散穿过第二介质层并进入第一介质层，减少第一介质层中的氧空位，从而减小栅漏电流。
Description
技术领域
本发明涉及集成电路制造领域，更具体来说，涉及具有高介电常数栅介质的半导体结构及其形成方法。
背景技术
随着金属-氧化物-半导体场效应晶体管(MOSFET)的特征尺寸根据摩尔定律的持续缩小，栅介质层(通常为SiO2或SiON)也等比例缩小到纳米量级。当栅介质层的厚度薄至一定程度后，由于量子隧穿效应的影响以及栅电极中的杂质向衬底扩散，导致栅极漏电流显著增大，使器件功耗变大，严重影响器件的稳定性和可靠性。在现有技术中已使用high-k材料代替SiO2形成栅介质。采用high-k材料作为栅介质能够在等效氧化层厚度(EOT)保持不变的同时，使栅介质仍具有足够的厚度来抑制隧穿效应，从而减小栅极漏电流。其中HfO2是业界最常使用的high-k材料，然而随着工艺技术节点的持续缩小，非晶HfO2较小的介电常数限制了EOT的缩小，期待更高介电常数的材料出现。与非晶相HfO2(介电常数约为19)相比，四方晶相和立方晶相HfO2的介电常数更高，分别是70和29。另外，四方晶相ZrO2和立方晶相ZrO2的介电常数分别是49和39。然而，HfO2四方相变和立方相变的温度分别大约是1700℃和2600℃，ZrO2四方相变和立方相变的温度分别大约是1170℃和2300℃。而且传统的快速热退火(rapidthermal anneal)工艺时间为15-60秒。这样高的退火温度和长的退火时间会使得氧原子从外部或者high-k层中扩散至high-k层与衬底之间的界面处，不但会增加界面层的厚度，界面缺陷的数量也会增多。与传统的快速热退火工艺(rapid thermal anneal)相比，尖峰退火(spike anneal)可以使样品温度在很短的时间(升温速率每秒钟可以达到几百℃)内迅速升高到设置好的峰值温度，然后迅速冷却(降温速率每秒钟可以达到几百℃)，整个过程持续时间非常短，所以样品经历的热预算(thermal budget)与快速热退火时相比大大降低。
发明内容
为了解决现有技术中存在的问题，根据本发明的一个方面，提供了一种一种半导体结构，包括：半导体衬底；界面层，形成于半导体衬底上；第一介质层HfO2或者La2O3，形成于所述界面层上；以及第二介质层，形成于所述第一介质层上，其中，所述第二介质层的相变温度低于所述第一介质层的相变温度。
根据本发明一个方面的半导体结构，其中，所述第二介质层是单层或多层结构。
根据本发明一个方面的半导体结构，其中，所述半导体衬底包括非本征p型掺杂区、非本征n型掺杂区、本征区或其组合。
根据本发明一个方面的半导体结构，其中，所述半导体衬底是单晶硅衬底、多晶硅衬底、非晶硅衬底、SOI衬底、SiGe衬底、Ge衬底、GeOI衬底、III-V族化合物衬底等中的一种或其组合。
根据本发明一个方面的半导体结构，其中，所述第一介质层是HfO2或者La2O3，所述第二介质层可以是被极少量元素M掺杂后的HfO2或者是被极少量元素M掺杂后的ZrO2，其中M元素可以是Si，Ge，Al，Gd，Y，La，Ti等中的一种或更多种。
根据本发明的第二方面，提供了一种半导体结构形成方法，包括：提供半导体衬底；在所述半导体衬底上形成界面层；在所述界面层上形成第一介质层HfO2或者La2O3；在所述第一介质层上形成第二介质层；以及执行尖峰退火，该尖峰退火的峰值温度范围是500℃-650℃，使得所述第二介质层由非晶相或单斜相转变为四方相或立方相而所述第一介质层仍保持非晶相，并且由于退火时间非常短，不会增加所述第一介质层与所述半导体衬底之间的界面层的厚度，且所述第一介质层与所述第二介质层之间不会发生互相扩散。
根据本发明第二方面的半导体结构形成方法，其中，温度范围是500℃-650℃。
根据本发明第二方面的半导体结构形成方法，其中，在含氧的惰性气体气氛中执行所述尖峰退火。
根据本发明的实施方式的半导体结构及其形成方法，由于第二介质层在尖峰退火后会形成多晶态，有助于外界的氧原子沿着晶界扩散穿过进入第一介质层，从而填充减少第一介质层中的氧空位，而第一介质层保持非晶态，从而可以减小栅漏电流。
附图说明
通过阅读参照以下附图所作的对非限制性实施例所作的详细描述，本发明的其它特征、目的和优点将会变得更明显。在附图中：
图1是根据本发明的一个实施方式的半导体结构的示意图；以及
图2是根据本发明的一个实施方式的图1所示半导体结构的形成方法的流程图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明的实施例作详细描述。
下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本发明，而不能解释为对本发明的限制。
下面结合附图和实施例，参照图1对本发明作进一步详细说明，其中，图1是根据本发明的一个实施方式的半导体结构的示意图。图1所示的半导体结构包括：半导体衬底100；界面层101，形成于半导体衬底上；第一介质层102，形成于所述界面层上；以及第二介质层103，形成于所述第一介质层上，其中，所述第二介质层的相变温度低于所述第一介质层的相变温度。
接下来，参照图2详细描述图1所示半导体结构的形成方法。图2是根据本发明的一个实施方式的图1所示半导体结构的形成方法的流程图。
首先，提供半导体衬底100。该半导体衬底100可以是单晶硅衬底、多晶硅衬底、非晶硅衬底、SOI衬底、SiGe衬底、Ge衬底、GeOI衬底、III-V族化合物衬底等中的一种或其组合。该半导体衬底100还可以包括非本征p型掺杂区、非本征n型掺杂区、本征区或其组合。可以通过现有技术中的离子注入技术在半导体衬底100中形成上述区域。
接下来，在半导体衬底100上形成界面层101。可以通过现有技术中的化学氧化方法在半导体衬底100上形成由SiO2构成的界面层101。
然后，在界面层101上形成第一介质层102。可以通过现有技术中已知的工艺，例如原子层沉积(ALD)、物理气相沉积(PVD)、化学气相沉积(CVD)等，在半导体衬底100上形成第一介质层102。该第一介质层102的材料是HfO2或者La2O3。
接下来，在第一介质层102上形成第二介质层103。可以通过现有技术中已知的工艺，例如原子层沉积(ALD)、物理气相沉积(PVD)、化学气相沉积(CVD)等，在第一介质层102上形成第二介质层103。该第二介质层103的材料可以是被极少量(例如原子百分比不超过5％)元素M掺杂后的HfO2或者是被极少量(例如原子百分比不超过5％)元素M掺杂后的ZrO2，其中M元素可以是从Si，Ge，Al，Gd，Y，La，Ti等中选择的一种或更多种。第二介质层103的相变温度低于第一介质层102的相变温度。
随后，在含氧的惰性气体气氛中执行尖峰退火，该尖峰退火的峰值温度范围是500℃-650℃。退火温度的选择与第二介质层的材料以及元素M的含量有关。例如，如果第二介质层103是被极少量(例如原子百分比不超过5％)元素M掺杂的HfO2时，其相变温度大约在650℃左右，因此尖峰退火的峰值温度设置为650℃左右；如果第二介质层103是被极少量(例如原子百分比不超过5％)元素M掺杂的ZrO2时，其相变温度更低，大约在500℃左右，因此尖峰退火的峰值温度设置为500℃左右。被极少量元素掺杂后的HfO2和ZrO2的相变温度大大低于其掺杂前的相变温度，认为是由于掺杂引入的应力在退火时应力释放，从而引起系统吉布斯自由能降低，最终相变温度降低。在这两个温度条件下，第一介质层102的HfO2或者La2O3基本可以保持非晶相不变。由于尖峰退火工艺可以非常快速的升温至峰值温度并且迅速冷却，所以整个退火过程的持续时间非常短。在如此低的退火温度和退火时间条件下，第一介质层102与半导体衬底100之间的界面层101的厚度基本不会增加，并且第一介质层102与第二介质层103之间基本不会发生互相扩散。另外该尖峰退火的峰值温度与CMOS工艺兼容。
至此，形成了根据本发明的实施方式的半导体结构。
这样形成的根据本发明的半导体结构中的退火后的第二介质层是多晶结构，所以尽管整个退火过程热预算比较低，但外界的氧原子可以沿着退火后第二介质层中形成的多晶晶界扩散进入第一介质层102，减少第一介质层102中的氧空位，从而减小栅漏电流。
随后，可以按照现有技术中的已有的方法，继续形成源漏区、沟道区、栅极等，最终形成完整的CMOS晶体管。
虽然关于示例实施例及其优点已经详细说明，应当理解在不脱离本发明的精神和所附权利要求限定的保护范围的情况下，可以对这些实施例进行各种变化、替换和修改。对于其他例子，本领域的普通技术人员应当容易理解在保持本发明保护范围内的同时，工艺步骤的次序可以变化。
此外，本发明的应用范围不局限于说明书中描述的特定实施例的工艺、结构、制造、物质组成、手段、方法及步骤。从本发明的公开内容，作为本领域的普通技术人员将容易理解，对于目前已存在或者以后即将开发出的工艺、结构、制造、物质组成、手段、方法或步骤，其中它们执行与本发明描述的对应实施例大体相同的功能或者获得大体相同的结果，依照本发明可以对它们进行应用。因此，本发明所附权利要求旨在将这些工艺、结构、制造、物质组成、手段、方法或步骤包含在其保护范围内。
Claims (9)
1.一种半导体结构，包括：
半导体衬底；
界面层，形成于半导体衬底上；
第一介质层，形成于所述界面层上；以及
第二介质层，形成于所述第一介质层上，
其中，所述第二介质层的相变温度低于所述第一介质层的相变温度。
2.根据权利要求1所述的半导体结构，其中，所述半导体衬底包括非本征p型掺杂区、非本征n型掺杂区、本征区或其组合。
3.根据权利要求1所述的半导体结构，其中，所述半导体衬底是单晶硅衬底、多晶硅衬底、非晶硅衬底、SOI衬底、SiGe衬底、Ge衬底、GeOI衬底、III-V族化合物衬底等中的一种或其组合。
4.根据权利要求1所述的半导体结构，其中，所述第一介质层是La2O3或者HfO2，所述第二介质层是被原子百分比不超过5％的元素M掺杂后的HfO2或者是被原子百分比不超过5％的元素M掺杂后的ZrO2，其中M元素可以是Si，Ge，Al，Gd，Y，La，Ti等中的一种或更多种。
5.一种半导体结构形成方法，包括：
提供半导体衬底；
在所述半导体衬底上形成界面层；
在所述界面层上形成第一介质层；
在所述第一介质层上形成第二介质层；以及
执行尖峰退火，使得所述第二介质层由非晶相或单晶相转变为四方相或立方相而所述第一介质层仍保持非晶相。
6.根据权利要求5所述的方法，其中，所述半导体衬底是单晶硅衬底、多晶硅衬底、非晶硅衬底、SOI衬底、SiGe衬底、Ge衬底、GeOI衬底、III-V族化合物衬底等中的一种或其组合。
7.根据权利要求5所述的方法，其中，所述第一介质层是HfO2或者La2O3，所述第二介质层是被极少量元素M掺杂后的HfO2或者是被极少量元素M掺杂后的ZrO2，其中M元素可以是Si，Ge，Al，Gd，Y，La，Ti等中的一种或更多种。
8.根据权利要求5所述的方法，其中，如果所述第二介质层是被原子百分比不超过5％的元素M掺杂后的HfO2，那么尖峰退火的峰值温度大约是650℃。如果所述第二介质层是被原子百分比不超过5％的元素M掺杂后的ZrO2，那么尖峰退火的温度范围大约是500-650℃。
9.根据权利要求5所述的方法，其中，在含氧的惰性气体气氛中执行所述尖峰退火。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610384301.8A CN105932053B (zh) | 2016-06-01 | 2016-06-01 | 半导体结构及其形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610384301.8A CN105932053B (zh) | 2016-06-01 | 2016-06-01 | 半导体结构及其形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105932053A true CN105932053A (zh) | 2016-09-07 |
| CN105932053B CN105932053B (zh) | 2019-06-11 |
Family
ID=56833306
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610384301.8A Active CN105932053B (zh) | 2016-06-01 | 2016-06-01 | 半导体结构及其形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105932053B (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110491775A (zh) * | 2019-08-22 | 2019-11-22 | 上海华力集成电路制造有限公司 | 高介电常数金属栅极器件及其制造方法 |
| CN110931467A (zh) * | 2018-09-19 | 2020-03-27 | 三星电子株式会社 | 半导体器件及其制造方法 |
| CN110993567A (zh) * | 2019-12-09 | 2020-04-10 | 中国科学院微电子研究所 | 一种半导体结构及其形成方法 |
| CN112713081A (zh) * | 2019-10-24 | 2021-04-27 | 夏泰鑫半导体(青岛)有限公司 | 半导体元件及其制备方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030176049A1 (en) * | 2002-03-15 | 2003-09-18 | Hegde Rama I. | Gate dielectric and method therefor |
| CN101964345A (zh) * | 2009-07-22 | 2011-02-02 | 中国科学院微电子研究所 | 控制阈值电压特性的CMOSFETs器件结构及其制造方法 |
| CN102044442A (zh) * | 2009-10-14 | 2011-05-04 | 中国科学院微电子研究所 | 一种改善高介电常数栅介质界面特性的方法 |
| US20140242808A1 (en) * | 2011-09-07 | 2014-08-28 | Tokyo Electron Limited | Semiconductor device manufacturing method and substrate processing system |
-
2016
- 2016-06-01 CN CN201610384301.8A patent/CN105932053B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030176049A1 (en) * | 2002-03-15 | 2003-09-18 | Hegde Rama I. | Gate dielectric and method therefor |
| CN101964345A (zh) * | 2009-07-22 | 2011-02-02 | 中国科学院微电子研究所 | 控制阈值电压特性的CMOSFETs器件结构及其制造方法 |
| CN102044442A (zh) * | 2009-10-14 | 2011-05-04 | 中国科学院微电子研究所 | 一种改善高介电常数栅介质界面特性的方法 |
| US20140242808A1 (en) * | 2011-09-07 | 2014-08-28 | Tokyo Electron Limited | Semiconductor device manufacturing method and substrate processing system |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110931467A (zh) * | 2018-09-19 | 2020-03-27 | 三星电子株式会社 | 半导体器件及其制造方法 |
| CN110931467B (zh) * | 2018-09-19 | 2024-04-02 | 三星电子株式会社 | 半导体器件及其制造方法 |
| CN110491775A (zh) * | 2019-08-22 | 2019-11-22 | 上海华力集成电路制造有限公司 | 高介电常数金属栅极器件及其制造方法 |
| CN112713081A (zh) * | 2019-10-24 | 2021-04-27 | 夏泰鑫半导体(青岛)有限公司 | 半导体元件及其制备方法 |
| CN110993567A (zh) * | 2019-12-09 | 2020-04-10 | 中国科学院微电子研究所 | 一种半导体结构及其形成方法 |
| CN110993567B (zh) * | 2019-12-09 | 2022-08-30 | 中国科学院微电子研究所 | 一种半导体结构及其形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN105932053B (zh) | 2019-06-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Kamata | High-k/Ge MOSFETs for future nanoelectronics | |
| CN105932053A (zh) | 半导体结构及其形成方法 | |
| US10002766B1 (en) | High pressure low thermal budge high-k post annealing process | |
| Chung et al. | High mobility, dual layer, c-axis aligned crystalline/amorphous IGZO thin film transistor | |
| US9478616B2 (en) | Semiconductor device having high performance channel | |
| Zhao et al. | Passivation mechanism of thermal atomic layer-deposited Al 2 O 3 films on silicon at different annealing temperatures | |
| US20160172481A1 (en) | Silicon carbide semiconductor devices | |
| Murphy et al. | Competitive gettering of iron in silicon photovoltaics: Oxide precipitates versus phosphorus diffusion | |
| CN112786438A (zh) | 半导体器件及其栅极结构的形成方法 | |
| WO2015015672A1 (ja) | 炭化珪素半導体装置及びその製造方法 | |
| CN100429761C (zh) | 通过氧化掩埋多孔硅层形成绝缘体上硅锗结构 | |
| Jamison et al. | SiO 2 free HfO 2 gate dielectrics by physical vapor deposition | |
| Placidi et al. | Deposited thin SiO2 for gate oxide on n-type and p-type GaN | |
| CN107527803A (zh) | SiC器件栅介质层及SiC器件结构的制备方法 | |
| CN108155101A (zh) | 一种堆叠纳米线及其制造方法 | |
| CN104701360B (zh) | 一种绝缘层上高浓度n型掺杂薄锗材料及其制作方法 | |
| JP6169182B2 (ja) | ゲルマニウム層を熱処理する半導体基板の製造方法および半導体装置の製造方法 | |
| Kolkovsky et al. | Detrimental effects of atomic hydrogen on the formation of Schottky barriers in p-type Ge | |
| Duffy et al. | Germanium doping, contacts, and thin-body structures | |
| CN107689393A (zh) | 一种半导体器件及其制造方法 | |
| CN106024717B (zh) | 带隙改性Ge CMOS集成器件及其制备方法 | |
| TWI650820B (zh) | 以鍺層作爲通道區域的半導體裝置及其製造方法 | |
| CN102931086B (zh) | 一种半导体器件的制造方法 | |
| CN109755135A (zh) | 用于制造非易失性电荷俘获存储器装置的自由基氧化工艺 | |
| Gamble et al. | Germanium processing |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |