CN110931467A - 半导体器件及其制造方法 - Google Patents
半导体器件及其制造方法 Download PDFInfo
- Publication number
- CN110931467A CN110931467A CN201910777718.4A CN201910777718A CN110931467A CN 110931467 A CN110931467 A CN 110931467A CN 201910777718 A CN201910777718 A CN 201910777718A CN 110931467 A CN110931467 A CN 110931467A
- Authority
- CN
- China
- Prior art keywords
- dielectric layer
- electrode
- initial
- semiconductor device
- phase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 74
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 19
- 238000000034 method Methods 0.000 title claims description 96
- 229910000449 hafnium oxide Inorganic materials 0.000 claims description 81
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 claims description 43
- CFJRGWXELQQLSA-UHFFFAOYSA-N azanylidyneniobium Chemical compound [Nb]#N CFJRGWXELQQLSA-UHFFFAOYSA-N 0.000 claims description 26
- RKTYLMNFRDHKIL-UHFFFAOYSA-N copper;5,10,15,20-tetraphenylporphyrin-22,24-diide Chemical compound [Cu+2].C1=CC(C(=C2C=CC([N-]2)=C(C=2C=CC=CC=2)C=2C=CC(N=2)=C(C=2C=CC=CC=2)C2=CC=C3[N-]2)C=2C=CC=CC=2)=NC1=C3C1=CC=CC=C1 RKTYLMNFRDHKIL-UHFFFAOYSA-N 0.000 claims description 19
- 230000007704 transition Effects 0.000 claims description 13
- 238000000137 annealing Methods 0.000 claims description 12
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 4
- 239000000463 material Substances 0.000 claims description 4
- 229910052684 Cerium Inorganic materials 0.000 claims description 2
- 229910052692 Dysprosium Inorganic materials 0.000 claims description 2
- 229910052782 aluminium Inorganic materials 0.000 claims description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 2
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 claims description 2
- GWXLDORMOJMVQZ-UHFFFAOYSA-N cerium Chemical compound [Ce] GWXLDORMOJMVQZ-UHFFFAOYSA-N 0.000 claims description 2
- KBQHZAAAGSGFKK-UHFFFAOYSA-N dysprosium atom Chemical compound [Dy] KBQHZAAAGSGFKK-UHFFFAOYSA-N 0.000 claims description 2
- 229910052747 lanthanoid Inorganic materials 0.000 claims description 2
- 150000002602 lanthanoids Chemical class 0.000 claims description 2
- 229910052746 lanthanum Inorganic materials 0.000 claims description 2
- FZLIPJUXYLNCLC-UHFFFAOYSA-N lanthanum atom Chemical compound [La] FZLIPJUXYLNCLC-UHFFFAOYSA-N 0.000 claims description 2
- 229910052706 scandium Inorganic materials 0.000 claims description 2
- SIXSYDAISGFNSX-UHFFFAOYSA-N scandium atom Chemical compound [Sc] SIXSYDAISGFNSX-UHFFFAOYSA-N 0.000 claims description 2
- 229910052715 tantalum Inorganic materials 0.000 claims description 2
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims description 2
- 229910052727 yttrium Inorganic materials 0.000 claims description 2
- VWQVUPCCIRVNHF-UHFFFAOYSA-N yttrium atom Chemical compound [Y] VWQVUPCCIRVNHF-UHFFFAOYSA-N 0.000 claims description 2
- MCMNRKCIXSYSNV-UHFFFAOYSA-N Zirconium dioxide Chemical compound O=[Zr]=O MCMNRKCIXSYSNV-UHFFFAOYSA-N 0.000 claims 2
- QCWXUUIWCKQGHC-UHFFFAOYSA-N Zirconium Chemical compound [Zr] QCWXUUIWCKQGHC-UHFFFAOYSA-N 0.000 claims 1
- 229910052726 zirconium Inorganic materials 0.000 claims 1
- 239000010410 layer Substances 0.000 description 238
- 239000007789 gas Substances 0.000 description 18
- 229910052735 hafnium Inorganic materials 0.000 description 18
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 18
- 239000000758 substrate Substances 0.000 description 18
- 238000000231 atomic layer deposition Methods 0.000 description 13
- 238000000313 electron-beam-induced deposition Methods 0.000 description 11
- 238000004549 pulsed laser deposition Methods 0.000 description 11
- 238000010926 purge Methods 0.000 description 11
- 238000004544 sputter deposition Methods 0.000 description 11
- 239000003990 capacitor Substances 0.000 description 9
- 238000005229 chemical vapour deposition Methods 0.000 description 9
- 239000011229 interlayer Substances 0.000 description 9
- 238000000151 deposition Methods 0.000 description 7
- 230000008021 deposition Effects 0.000 description 6
- 239000012495 reaction gas Substances 0.000 description 6
- 238000005137 deposition process Methods 0.000 description 4
- 239000000376 reactant Substances 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- GQPLMRYTRLFLPF-UHFFFAOYSA-N Nitrous Oxide Chemical compound [O-][N+]#N GQPLMRYTRLFLPF-UHFFFAOYSA-N 0.000 description 2
- GEIAQOFPUVMAGM-UHFFFAOYSA-N Oxozirconium Chemical compound [Zr]=O GEIAQOFPUVMAGM-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 239000005380 borophosphosilicate glass Substances 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910001928 zirconium oxide Inorganic materials 0.000 description 2
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 125000004429 atom Chemical group 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000006227 byproduct Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- -1 for example Substances 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000001272 nitrous oxide Substances 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 125000004430 oxygen atom Chemical group O* 0.000 description 1
- 239000000047 product Substances 0.000 description 1
- VSZWPYCFIRKVQL-UHFFFAOYSA-N selanylidenegallium;selenium Chemical compound [Se].[Se]=[Ga].[Se]=[Ga] VSZWPYCFIRKVQL-UHFFFAOYSA-N 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/642—Capacitive arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
- H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
- H01L21/02356—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment to change the morphology of the insulating layer, e.g. transformation of an amorphous layer into a crystalline layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Formation Of Insulating Films (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
提供了一种半导体器件及其制造方法，所述制造半导体器件的方法包括：形成第一电极；在第一电极上形成初始介电层；在初始介电层上形成第二电极；以及使初始介电层至少部分地相变以形成介电层。第一电极与介电层之间的界面能可以小于第一电极与初始介电层之间的界面能。
Description
通过引用将于2018年9月19日向韩国知识产权局提交的名称为“SemiconductorDevice and Method of Manufacturing the Same”的第10-2018-0112262号韩国专利申请完全包括于此。
技术领域
实施例涉及一种半导体器件和一种制造该半导体器件的方法。
背景技术
在目前的工业中，半导体器件被用在许多电子产品中，并可以表现出多功能性、紧凑性、低功耗等。半导体器件可以由诸如半导体层、导电层和介电层的各种材料层组成。
发明内容
实施例涉及一种制造半导体器件的方法，该方法包括：形成第一电极；在第一电极上形成初始介电层；在初始介电层上形成第二电极；以及使初始介电层至少部分地相变以形成介电层。第一电极与介电层之间的界面能可以小于第一电极与初始介电层之间的界面能。
实施例还涉及一种半导体器件，该半导体器件包括第一电极、在第一电极上的第二电极以及在第一电极与第二电极之间的介电层。介电层可以包括与第一电极相邻的第一部分和与第二电极相邻的第二部分。第一部分和第二部分可以具有彼此不同的晶相。
附图说明
通过参照附图详细描述示例实施例，特征对本领域技术人员而言将变得明显，在附图中：
图1到图4示出了展示根据示例实施例的制造半导体器件的方法的剖视图。
图5和图6示出了展示根据示例实施例的制造半导体器件的方法的剖视图。
图7示出了展示根据示例实施例的半导体器件的剖视图。
图8到图11示出了展示根据示例实施例的制造半导体器件的方法的剖视图。
图12到图17示出了展示根据示例实施例的制造半导体器件的方法的剖视图。
图18示出了展示实验示例1中的介电层的XRD结果的图。
图19示出了展示实验示例2和实验示例3中测得的介电常数的图。
具体实施方式
现在将参照附图来描述示例实施例。
图1到图4示出了展示根据示例实施例的制造半导体器件的方法的剖视图。
参照图1，可以提供半导体基底10。半导体基底10可以是包括各种半导体组件的半导体晶片(例如，硅晶片)。例如，半导体基底10可以包括与半导体组件对应的下结构。下结构可以包括接触垫、导电图案、电线、栅极结构、晶体管等。下结构可以包括例如存储器电路、逻辑电路或者它们的组合。半导体基底10还可以在其顶表面上设置有覆盖半导体组件的介电层。
可以在半导体基底10上形成第一电极21。可以通过原子层沉积工艺、溅射工艺、电子束沉积工艺、化学气相沉积工艺、脉冲激光沉积工艺等来形成第一电极21。第一电极21可以设置在形成在半导体基底10上的介电层上。第一电极21可以形成为具有诸如板形状、圆柱形状或叠层形状的各种形状。在示例实施例中，第一电极21可以包括氮化铌(NbN)。
可以在第一电极21上形成初始介电层31。可以执行沉积工艺以形成初始介电层31。初始介电层31可以包括氧化铪(HfO2)。例如，初始介电层31可以包括未掺杂的氧化铪层。可以通过溅射工艺、脉冲激光沉积工艺、电子束沉积工艺等来形成初始介电层31。在另一实施方式中，可以通过使用铪源气体和反应气体的原子层沉积工艺形成初始介电层31。铪源气体可以包括铪(Hf)原子。反应气体可以包括氧原子。例如，反应气体可以包括蒸气、臭氧(O3)气体、活性氧(O2)气体或一氧化二氮(N2O)气体中的一种或更多种。可以在大约200℃至大约300℃的工艺温度下进行原子层沉积工艺。可以通过重复一次或更多次的沉积循环来沉积初始介电层31。沉积循环的次数可以决定初始介电层31的厚度。初始介电层31可以形成为具有大约1nm至大约10nm的厚度。初始介电层31可以具有单斜晶相或非晶相。在另一实施方式中，初始介电层31的一部分可以具有单斜晶相，并且初始介电层31的另一部分可以具有非晶相。
下文将讨论沉积循环的示例。沉积循环可以包括可以重复一次或更多次的铪循环。铪循环可以包括铪源气体的供给、第一次吹扫、反应气体的供给和第二次吹扫。例如，可以向其中装载有半导体基底10的处理室供给铪源气体以吸附在半导体基底10上。可以执行第一次吹扫以吹扫未被吸附的铪源气体。其后，可以向处理室供给反应气体以与被吸附的铪源气体反应，然后，可以执行第二次吹扫以吹扫反应副产物和未反应的反应气体。第一次吹扫和第二次吹扫中的每个可以使用惰性气体(例如，氩气(Ar))作为吹扫气体。
在示例实施例中，可以对初始介电层31执行掺杂工艺。例如，可以用高介电元素对初始介电层31进行掺杂。高介电元素可以包括例如锆(Zr)、铝(Al)、钇(Y)、钪(Sc)、镧(La)、铈(Ce)、镝(Dy)、钽(Ta)等。在实施方式中，高介电元素的离子尺寸可以大于铪原子的原子尺寸。
在示例实施例中，掺杂工艺可以与初始介电层31的形成同时执行。可以通过例如使用铪源气体、反应气体和高介电元素源气体的原子层沉积工艺来形成初始介电层31。沉积循环可以包括例如可以重复一次或更多次的铪循环和可以重复一次或更多次的高介电元素循环。铪循环可以包括铪源气体的供给、第一次吹扫、反应气体的供给和第二次吹扫。高介电元素循环可以包括向处理室供给高介电元素源气体以吸收在半导体基底10上，以及向处理室供给反应气体以与吸收的高介电元素源气体反应。在沉积循环中，可以控制铪循环和高介电元素循环的次数以调节包含在初始介电层31中的高介电元素的含量比。
在实施方式中，可以不对初始介电层31执行掺杂。
参照图2，可以在初始介电层31上形成第二电极22。可以通过原子层沉积工艺、溅射工艺、电子束沉积工艺、化学气相沉积工艺、脉冲激光沉积工艺等来形成第二电极22。第二电极22可以形成为覆盖初始介电层31。在示例实施例中，第二电极22可以包括氮化铌(NbN)。
参照图3和图4，可以使初始介电层31相变为介电层32。例如，当包括在第一电极21和第二电极22中的氮化铌(NbN)与包括在初始介电层31中的单斜氧化铪(HfO2)接触时，可以获得高界面能。例如，当氮化铌(NbN)与单斜氧化铪(HfO2)接触时的晶格失配可以大于当氮化铌(NbN)与四方氧化铪(HfO2)接触时的晶格失配。因此，当氮化铌(NbN)与四方氧化铪(HfO2)接触时的界面能可以小于当氮化铌(NbN)与单斜氧化铪(HfO2)接触时的界面能。如此，在第一电极21与初始介电层31之间的界面SF1处以及在第二电极22与初始介电层31之间的界面SF2处可以提供高界面能。在这种情况下，初始介电层31可以相变以降低在第一电极21与初始介电层31之间的界面SF1处以及在第二电极22与初始介电层31之间的界面SF2处的界面能。尽管氧化铪(HfO2)在单斜晶相下是热力学最稳定的，但是初始介电层31与第一电极21和第二电极22之间的高界面能可以用于驱动初始介电层31向目标晶相的相变。例如，在第一电极21和第二电极22由在与单斜氧化铪(HfO2)接触时具有高界面能的氮化铌(NbN)形成的情况下，初始介电层31可以相变为具有其介电常数高的晶相。在示例实施例中，包括单斜氧化铪(HfO2)的初始介电层31可以相变为包括四方氧化铪(HfO2)的介电层32。在示例实施例中，初始介电层31中的单斜氧化铪(HfO2)可以全部相变，或者单斜氧化铪(HfO2)的一部分可以被保留且单斜氧化铪(HfO2)的剩余部分可以相变。在初始介电层31中，单斜氧化铪(HfO2)可以以大约70％至大约100％的比例相变。因此，在介电层32中，四方氧化铪(HfO2)可以具有大约70％至大约100％的含量。
如图3中所示，初始介电层31可以从与第一电极21和第二电极22相邻的部分开始相变。例如，初始介电层31的相变可以开始于初始介电层31的与用作种子的第一电极21和/或第二电极22接触的表面处。其后，初始介电层31的相变可以沿着由从与第一电极21和第二电极22相邻的部分朝向初始介电层31的内部的箭头所表示的方向持续进行，从而可以形成如图4中所示的介电层32。
根据示例实施例，可以执行退火工艺以驱动初始介电层31的相变。例如，退火工艺可以用于加速相变和增大初始介电层31中单斜氧化铪(HfO2)的相变比例。
四方氧化铪(HfO2)可以具有比单斜或非晶氧化铪(HfO2)的介电常数大的介电常数。因此，根据示例实施例，介电层32可以具有比初始介电层31的介电常数大的介电常数。另外，介电层32可以具有大约1nm至大约10nm的厚度。因此，第一电极21、介电层32和第二电极22可以形成为具有高电容的电容器。在示例实施例中，第一电极21和第二电极22可以设置为彼此充分隔开，相应地，电容器可以表现出减小的漏电流。因此，实施例可以提供具有改善的电特性和提高的稳定性的半导体器件。
在示例实施例中，介电层32与第一电极21和第二电极22之间的界面能可以用于防止介电层32的氧化铪(HfO2)相变回到比四方晶相热力学更稳定的单斜晶相。
当初始介电层31具有非晶相时，也可以在第一电极21与初始介电层31之间的界面SF1处以及在第二电极22与初始介电层31之间的界面SF2处提供高界面能。在这种情况下，当初始介电层31经历退火工艺时，初始介电层31可以相变为包括四方氧化铪(HfO2)的介电层32。
然后，可以沿着期望形状使第一电极21、介电层32和第二电极22图案化。通过以上工艺，可以提供具有包括第一电极21、介电层32和第二电极22的电容器的半导体器件。
在示例实施例中，第二电极22可以不包括氮化铌(NbN)。图5和图6示出了展示根据示例实施例的制造半导体器件的方法的剖视图。为描述方便，将省略重复的解释。
参照图5和图6，初始介电层31可以在图3的步骤中相变。第一电极21可以包括氮化铌(NbN)，第二电极22a可以不包括氮化铌(NbN)。在第一电极21与初始介电层31之间的界面SF1处的界面能可以大于在第二电极22a与初始介电层31之间的界面SF2处的界面能。当初始介电层31经历退火工艺时，初始介电层31可以相变以减小第一电极21与初始介电层31之间的界面SF1处的界面能。
如图5和图6中所示，初始介电层31的相变可以在与第一电极21相邻的第一部分P1处开始。其后，初始介电层31的相变可以沿着由从第一部分P1朝向初始介电层31的内部的箭头所表示的方向持续进行。在退火工艺之后，与第一电极21相邻的第一部分P1可以相变为介电层32，并且与第二电极22a相邻的第二部分P2可以不相变。相变可以减小第一部分P1与第一电极21之间的界面SF1处的界面能。
根据示例实施例，形成有介电层32的第一部分P1可以包括四方氧化铪(HfO2)，且保留有初始介电层31的第二部分P2可以包括单斜的或非晶氧化铪(HfO2)。形成有介电层32的第一部分P1可以具有比保留有初始介电层31的第二部分P2的介电常数大的介电常数。
图7示出了展示根据示例实施例的半导体器件的剖视图。
参照图7，根据示例实施例的半导体器件可以包括与第一电极21相邻的第一导电层23和与第二电极22相邻的第二导电层24。第一电极21和第二电极22可以与介电层32(或初始介电层31)接触。第一导电层23可以设置在第一电极21的一个表面上，第二导电层24可以设置在第二电极22的一个表面上，第一电极21的所述一个表面与第二电极22的所述一个表面中的每个可以与介电层32(或初始介电层31)背对。第一电极21和第二电极22中的每个可以具有比第一导电层23和第二导电层24中的每个的厚度小的厚度。第一导电层23和第二导电层24中的每个可以具有比第一电极21和第二电极22中的每个的导电率大的导电率。半导体器件可以呈现出改善的电特性。在示例实施例中，第一导电层23和第二导电层24可以包括氮化钛(TiN)。
在形成第一电极21之前，可以在半导体基底10上形成第一导电层23，并且在形成第二电极22之后，可以在第二电极22上形成第二导电层24。第一导电层23和第二导电层24可以通过原子层沉积工艺、溅射工艺、电子束沉积工艺、化学气相沉积工艺、脉冲激光沉积工艺等来形成。
在示例实施例中，可以分别形成嵌入到第一电极21和第二电极22中的第一导电层23和第二导电层24。
图8到图11示出了展示根据示例实施例的制造半导体器件的方法的剖视图。
参照图8，可以在半导体基底10上形成第一电极21。可以通过原子层沉积工艺、溅射工艺、电子束沉积工艺、化学气相沉积工艺、脉冲激光沉积工艺等来形成第一电极21。在示例实施例中，第一电极21可以包括氮化铌(NbN)。
可以在第一电极21上形成第一初始介电层31a。可以执行沉积工艺以形成第一初始介电层31a。可以通过原子层沉积工艺、溅射工艺、脉冲激光沉积工艺或电子束沉积工艺来形成第一初始介电层31a。在示例实施例中，第一初始介电层31a可以包括氧化铪(HfO2)。在示例实施例中，第一初始介电层31a可以具有单斜晶相或非晶相。
参照图9，可以在第一初始介电层31a上形成高介电层33。可以通过原子层沉积工艺、溅射工艺、电子束沉积工艺、化学气相沉积工艺、脉冲激光沉积工艺等来形成高介电层33。第一初始介电层31a可以将高介电层33与第一电极21分开。高介电层33可以具有比第一初始介电层31a的介电常数和/或下面将讨论的第二初始介电层31b的介电常数大的介电常数。在示例实施例中，高介电层33可以包括氧化锆(ZrO2)、氧化铝(Al2O3)或镧系元素。
可以在高介电层33上形成第二初始介电层31b。可以执行沉积工艺以形成第二初始介电层31b。可以通过原子层沉积工艺、溅射工艺、脉冲激光沉积工艺或电子束沉积工艺来形成第二初始介电层31b。在示例实施例中，第二初始介电层31b可以包括氧化铪(HfO2)。在示例实施例中，第二初始介电层31b可以具有单斜晶相或非晶相。
参照图10，可以在第二初始介电层31b上形成第二电极22。可以通过原子层沉积工艺、溅射工艺、电子束沉积工艺、化学气相沉积工艺、脉冲激光沉积工艺等来形成第二电极22。第二初始介电层31b可以将第二电极22与高介电层33分开。在示例实施例中，第二电极22可以包括氮化铌(NbN)。
参照图11，可以分别使第一初始介电层31a和第二初始介电层31b相变为第一介电层32a和第二介电层32b。当第一初始介电层31a和第二初始介电层31b经历退火工艺时，第一初始介电层31a和第二初始介电层31b可以发生相变。退火工艺可以在400摄氏度至600摄氏度的温度下执行且执行大约2小时的时间。在示例实施例中，相变可以减小在第一电极21与第一初始介电层31a之间的界面处以及在第二电极22与第二初始介电层31b之间的界面处的界面能。第一初始介电层31a的相变可以从与第一电极21相邻的部分开始，且第二初始介电层31b的相变可以从与第二电极22相邻的部分开始。其后，第一初始介电层31a的相变可以从与第一电极21相邻的部分朝向高介电层33持续进行，且第二初始介电层31b的相变可以从与第二电极22相邻的部分朝向高介电层33持续进行。
在示例实施例中，第一电极21可以包括氮化铌(NbN)，且第二电极22可以不包括氮化铌(NbN)。在第一电极21与第一初始介电层31a之间的界面处的界面能可以大于在第二电极22与第二初始介电层31b之间的界面处的界面能。在示例实施例中，第一初始介电层31a可以相变为第一介电层32a，且第二初始介电层31b可以不发生相变。
图12到图17示出了展示根据示例实施例的制造半导体器件的方法的剖视图。
参照图12，可以提供半导体基底110。半导体基底110可以是半导体晶片(例如，硅晶片)，其可成形为包括各种半导体组件。
可以在半导体基底110上形成层间介电层120。可以通过例如在半导体基底110上沉积氧化硅或氮化硅来形成层间介电层120。
可以部分蚀刻层间介电层120以形成使半导体基底110的顶表面部分暴露的接触孔，然后，可以用导电材料填充接触孔以形成接触塞130。在实施方式中，可以在层间介电层120上形成覆盖层间介电层120和接触塞130的蚀刻终止层(未示出)。
可以在层间介电层120上形成第一牺牲层140。可以通过化学气相沉积工艺来形成第一牺牲层140。第一牺牲层140可以形成为覆盖层间介电层120和接触塞130。相对于层间介电层120，第一牺牲层140可以具有蚀刻选择性。第一牺牲层140可以包括容易被蚀刻的材料。例如，第一牺牲层140可以包括BPSG、TOSZ、HDP或PE-TEOS。
参照图13，可以部分蚀刻第一牺牲层140以形成使接触塞130的顶表面暴露的开口OP。每个开口OP可以具有与每个接触塞130的宽度相同的宽度或比每个接触塞130的宽度大的宽度。
可以在第一牺牲层140上形成第一电极层202。可以沿第一牺牲层140的顶表面并沿开口OP的内表面和底表面形成第一电极层202。第一电极层202可以共形地覆盖第一牺牲层140的顶表面以及开口OP的内表面和底表面。第一电极层202可以不完全填充开口OP。在示例实施例中，第一电极层202可以包括氮化铌(NbN)。
参照图14，可以在第一电极层(见图13的202)上形成第二牺牲层150。例如，在第一电极层202上，第二牺牲层150可以填充开口OP。可以通过例如化学气相沉积工艺来形成第二牺牲层150。第二牺牲层150可以包括例如BPSG、TOSZ、HDP或PE-TEOS。
其后，可以去除第一电极层(见图13的202)的部分202'。例如，半导体基底110可以经历研磨工艺以去除第一牺牲层140的部分140'、第一电极层202的部分202'和第二牺牲层150的部分150'。在此步骤中，第一电极层202的部分202'可以从第一牺牲层140的顶表面被去除，因此，可以形成第一电极210。第一电极210可以保留在开口OP中。
参照图15，可以去除第一牺牲层140和第二牺牲层150。例如，可以执行湿法蚀刻工艺来去除第一牺牲层140和第二牺牲层150。第一牺牲层140和第二牺牲层150的去除可以使第一电极210的内壁和外壁暴露。第一电极210可以具有圆柱形状。
参照图16，可以在半导体基底110上形成初始介电层310。可以执行沉积工艺以形成初始介电层310。可以通过例如原子层沉积工艺、溅射工艺、脉冲激光沉积工艺或电子束沉积工艺来形成初始介电层310。初始介电层310可以沿第一电极210的形状共形地形成，同时覆盖层间介电层120的顶表面。例如，初始介电层310可以覆盖第一电极210的内壁和外壁。初始介电层310可以不完全填充第一电极210的内部。在示例实施例中，初始介电层310可以包括氧化铪(HfO2)。在示例实施例中，初始介电层310可以具有单斜相或非晶相。
可以在初始介电层310上形成第二电极220。可以通过例如原子层沉积工艺、溅射工艺、电子束沉积工艺、化学气相沉积工艺或脉冲激光沉积工艺来形成第二电极220。第二电极220可以覆盖第一电极210。第二电极220对于第一电极210可以是公共对电极。在示例实施例中，第二电极220可以包括氮化铌(NbN)。
参照图17，可以使初始介电层310相变以形成介电层320。当初始介电层310经历退火处理时，可以使初始介电层310相变。相变可以减小在第一电极210与初始介电层310之间的界面处以及在第二电极220与初始介电层310之间的界面处的界面能。在示例实施例中，包括单斜氧化铪(HfO2)的初始介电层310可以相变为包括四方氧化铪(HfO2)的介电层320。介电层320可以具有比初始介电层310的介电常数大的介电常数。
通过以上工艺，可以提供具有包括第一电极210、介电层320和第二电极220的电容器的半导体器件。
实验示例1——方法
当制造与图4中所示的半导体器件相似的半导体器件时，第一电极和第二电极由氮化铌(NbN)形成且初始介电层由氧化铪(HfO2)形成。初始介电层由具有相对低的热力学能的单斜氧化铪(HfO2)形成。然后，执行退火工艺以使初始介电层相变为具有四方氧化铪(HfO2)的介电层。
实验示例1——分析
图18示出了展示实验示例1中介电层的XDR结果的图。
如图18中所示，m-峰表示单斜氧化铪的峰，t-峰表示四方氧化铪的峰，在实验示例1(其中，第一电极和第二电极由氮化铌(NbN)形成)中，大约84％的初始介电层从单斜晶相相变为了四方晶相。四方氧化铪(HfO2)具有比单斜氧化铪(HfO2)的介电常数大的介电常数。因此，初始介电层可以以高比例相变为四方晶相，且实验示例1展示出形成高电容的电容器是可能的。
实验示例2——方法
当制造与图11中所示的半导体器件相似的半导体器件时，第一电极由氮化铌(NbN)形成，第二电极由氮化钛(TiN)形成，第一初始介电层和第二初始介电层由氧化铪(HfO2)形成，位于第一初始介电层与第二初始介电层之间的高介电层由氧化锆(ZrO2)形成。然后，执行退火工艺以使与包括氮化铌(NbN)的第一电极相邻的第一初始介电层相变为第一介电层。
实验示例3——方法
当制造与实验示例2中的半导体器件相似的半导体器件时，第一电极和第二电极由氮化铌(NbN)形成，第一初始介电层和第二初始介电层由氧化铪(HfO2)形成，位于第一初始介电层与第二初始介电层之间的高介电层由氧化锆(ZrO2)形成。然后，执行退火工艺以使第一初始介电层和第二初始介电层相变为第一介电层和第二介电层。
实验示例2和实验示例3——分析
图19示出了展示在实验示例2和实验示例3中所测得的介电常数(k)的图。
如图19中所示，可以看到，实验示例3的介电常数大于实验示例2的介电常数。在实验示例2中使用氮化钛(TiN)来形成第二电极，在实验示例3中使用氮化铌(NbN)来形成第二电极。因此，在实验示例3的第二介电层中的四方氧化铪(HfO2)的量可以大于在实验示例2的第二初始介电层中的四方氧化铪(HfO2)的量。因此，初始介电层的氧化铪(HfO2)可以从单斜晶相相变为四方晶相，且可以在半导体器件中提供高介电常数。
在根据示例实施例的制造半导体器件的方法中，电极与初始介电层之间的高界面能可以用于使初始介电层易于相变为目标晶相。例如，电极可以由当与单斜氧化铪(HfO2)接触时具有高界面能的氮化铌(NbN)形成，因此，使初始介电层相变以具有介电常数高的晶相可以是容易的。
通过总结和回顾，介电层在半导体器件中可以具有各种用途。例如，介电层可以用于使导体绝缘，如晶体管的栅极介电层，或如电容器介电层。为了改善半导体器件的特性，期望介电层具有优异的性质。
如上所述，实施例涉及具有电容器的半导体器件和制造该半导体器件的方法。实施例可以提供具备改善的电特性的半导体器件和制备该半导体器件的方法。
根据示例实施例，半导体器件可以包括介电常数高的介电层，并且可以具有电容高的电容器。此外，电容器可以减小漏电流。总之，根据本发明构思的方法，提供具有改善的电特性和增强的稳定性的半导体器件是可能的。
在这里已经公开了示例实施例，且尽管采用了特定术语，但应仅以一般的和描述性的含义来使用和解释它们，而不是出于限制的目的。在某些情况下，自提交本申请之时起，如本领域普通技术人员将清楚的，除非另外特别说明，否则结合具体实施例描述的特征、特性和/或元件可以单独使用，或者可以与结合其他实施例描述的特征、特性和/或元件组合起来使用。因此，本领域技术人员将理解的是，在不脱离本发明的由权利要求书阐述的精神和范围的情况下，可以做出形式上和细节上的各种改变。
Claims (20)
1.一种制造半导体器件的方法，所述方法包括以下步骤：
形成第一电极；
在第一电极上形成初始介电层；
在初始介电层上形成第二电极；以及，
使初始介电层至少部分地相变以形成介电层，第一电极与介电层之间的界面能小于第一电极与初始介电层之间的界面能。
2.根据权利要求1所述的方法，其中：
第一电极和第二电极中的一个或更多个包括氮化铌，并且
初始介电层和介电层包括氧化铪。
3.根据权利要求2所述的方法，其中：
初始介电层具有单斜晶相或非晶相氧化铪，并且
介电层具有四方晶相氧化铪。
4.根据权利要求1所述的方法，其中，介电层的介电常数大于初始介电层的介电常数。
5.根据权利要求1所述的方法，其中，初始介电层与第一电极和第二电极接触。
6.根据权利要求1所述的方法，其中，初始介电层的相变从初始介电层与第一电极之间的第一界面和初始介电层与第二电极之间的第二界面中的一个或更多个朝向初始介电层的内部持续进行。
7.根据权利要求1所述的方法，其中，使初始介电层相变的步骤包括执行退火工艺。
8.根据权利要求1所述的方法，所述方法还包括以下步骤中的一个或更多个：
用高介电元素对初始介电层进行掺杂；以及
用高介电元素对介电层进行掺杂。
9.根据权利要求8所述的方法，其中，所述高介电元素包括锆、铝、钇、钪、镧、铈、镝和钽中的一种或更多种。
10.根据权利要求1所述的方法，所述方法还包括形成嵌入在初始介电层中的高介电层，
其中，初始介电层将高介电层与第一电极和第二电极分开。
11.根据权利要求10所述的方法，其中，高介电层包括氧化锆、氧化铝和镧系元素中的一种或更多种。
12.一种半导体器件，所述半导体器件包括：
第一电极；
第二电极，位于第一电极上；以及，
介电层，位于第一电极与第二电极之间，介电层包括与第一电极相邻的第一部分和与第二电极相邻的第二部分，第一部分和第二部分具有彼此不同的晶相。
13.根据权利要求12所述的半导体器件，其中，第一电极与介电层的第一部分之间的界面能小于第二电极与介电层的第二部分之间的界面能。
14.根据权利要求12所述的半导体器件，其中，第一部分的介电常数大于第二部分的介电常数。
15.根据权利要求12所述的半导体器件，其中：
介电层的第一部分包括四方氧化铪，并且
介电层的第二部分包括单斜氧化铪或非晶氧化铪。
16.根据权利要求12所述的半导体器件，其中：
第一电极和第二电极包括彼此不同的材料，并且
第一电极包括氮化铌。
17.根据权利要求12所述的半导体器件，其中，介电层的厚度为1nm至10nm。
18.根据权利要求12所述的半导体器件，其中：
介电层还包括位于第一部分与第二部分之间的高介电层，并且
高介电层的介电常数大于第一部分的介电常数和第二部分的介电常数。
19.根据权利要求12所述的半导体器件，所述半导体器件还包括导电层，
其中，导电层嵌入在第一电极中或者设置在第一电极的一个表面上，第一电极的所述一个表面与介电层背对。
20.根据权利要求19所述的半导体器件，其中，导电层包括氮化钛。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020180112262A KR102656062B1 (ko) | 2018-09-19 | 2018-09-19 | 반도체 장치 및 그 제조 방법 |
| KR10-2018-0112262 | 2018-09-19 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110931467A true CN110931467A (zh) | 2020-03-27 |
| CN110931467B CN110931467B (zh) | 2024-04-02 |
Family
ID=69774537
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910777718.4A Active CN110931467B (zh) | 2018-09-19 | 2019-08-22 | 半导体器件及其制造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US10854709B2 (zh) |
| KR (1) | KR102656062B1 (zh) |
| CN (1) | CN110931467B (zh) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20200122175A (ko) * | 2019-04-17 | 2020-10-27 | 에스케이하이닉스 주식회사 | 반도체 장치 및 그 제조 방법 |
| KR20200145871A (ko) * | 2019-06-11 | 2020-12-31 | 삼성전자주식회사 | 집적회로 소자 및 그 제조 방법 |
| US11335702B1 (en) * | 2020-11-13 | 2022-05-17 | Renesas Electronics Corporation | Semiconductor device and method of manufacturing the same |
| KR20220114406A (ko) | 2021-02-08 | 2022-08-17 | 삼성전자주식회사 | 유전 박막 구조체 및 이를 포함하는 전자 소자 |
| US20220310457A1 (en) * | 2021-03-26 | 2022-09-29 | Taiwan Semiconductor Manufacturing Company, Ltd. | High-k dielectric materials with dipole layer |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005259954A (ja) * | 2004-03-11 | 2005-09-22 | Toshiba Corp | 半導体装置 |
| KR20110008398A (ko) * | 2009-07-20 | 2011-01-27 | 삼성전자주식회사 | 막 구조물, 이를 포함하는 커패시터 및 그 제조 방법 |
| KR20120009893A (ko) * | 2010-07-22 | 2012-02-02 | 서울대학교산학협력단 | 반도체 소자의 커패시터 및 그 제조 방법 |
| CN102543964A (zh) * | 2010-11-15 | 2012-07-04 | 三星电子株式会社 | 电容器及其形成方法、半导体存储器装置及其制造方法 |
| CN105932053A (zh) * | 2016-06-01 | 2016-09-07 | 中国科学院微电子研究所 | 半导体结构及其形成方法 |
| US20170004967A1 (en) * | 2015-07-01 | 2017-01-05 | SK Hynix Inc. | Method of fabricating hafnium oxide layer and semiconductor device having the same |
| CN108231787A (zh) * | 2016-12-22 | 2018-06-29 | 联华电子股份有限公司 | 介电结构与其制作方法和存储器结构 |
| CN108511424A (zh) * | 2018-05-30 | 2018-09-07 | 睿力集成电路有限公司 | 集成电路电容器及其制造方法、半导体器件 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3363091B2 (ja) * | 1998-05-15 | 2003-01-07 | 株式会社東芝 | 誘電体メモリの製造方法 |
| KR100849854B1 (ko) * | 2007-02-23 | 2008-08-01 | 삼성전자주식회사 | 반도체 소자 및 그 제조 방법 |
| KR101547313B1 (ko) | 2008-11-25 | 2015-09-07 | 삼성전자주식회사 | 유전막을 포함하는 반도체 소자 |
| KR101607263B1 (ko) | 2009-02-06 | 2016-03-30 | 삼성전자주식회사 | 유전층의 전기적 특성을 향상시킬 수 있는 반도체 소자의 제조방법 |
| KR20120055363A (ko) | 2010-11-23 | 2012-05-31 | 삼성전자주식회사 | 커패시터 및 이를 포함하는 반도체 소자 |
| US8435854B1 (en) * | 2011-11-11 | 2013-05-07 | Intermolecular, Inc. | Top electrode templating for DRAM capacitor |
| KR101725222B1 (ko) | 2011-12-13 | 2017-04-11 | 삼성전자 주식회사 | 반도체 소자의 제조 방법 |
| KR102131078B1 (ko) * | 2013-09-05 | 2020-08-06 | 삼성전자 주식회사 | Mim 커패시터 및 이의 제조 방법, mim 커패시터를 포함하는 반도체 소자 |
| KR102184355B1 (ko) | 2014-09-16 | 2020-11-30 | 삼성전자주식회사 | 반도체 소자 |
| KR101741573B1 (ko) | 2014-11-12 | 2017-06-15 | 주식회사 솔루엠 | 커패시터 및 그 제조 방법 |
| KR102322960B1 (ko) | 2015-07-15 | 2021-11-05 | 삼성전자주식회사 | 반도체 소자 제조 방법 |
| KR102335280B1 (ko) | 2015-10-02 | 2021-12-03 | 삼성전자주식회사 | 커패시터를 갖는 반도체 장치 및 이의 제조 방법 |
| US10714350B2 (en) | 2016-11-01 | 2020-07-14 | ASM IP Holdings, B.V. | Methods for forming a transition metal niobium nitride film on a substrate by atomic layer deposition and related semiconductor device structures |
| US10453913B2 (en) * | 2017-04-26 | 2019-10-22 | Samsung Electronics Co., Ltd. | Capacitor, semiconductor device and methods of manufacturing the capacitor and the semiconductor device |
-
2018
- 2018-09-19 KR KR1020180112262A patent/KR102656062B1/ko active IP Right Grant
-
2019
- 2019-04-23 US US16/392,097 patent/US10854709B2/en active Active
- 2019-08-22 CN CN201910777718.4A patent/CN110931467B/zh active Active
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005259954A (ja) * | 2004-03-11 | 2005-09-22 | Toshiba Corp | 半導体装置 |
| KR20110008398A (ko) * | 2009-07-20 | 2011-01-27 | 삼성전자주식회사 | 막 구조물, 이를 포함하는 커패시터 및 그 제조 방법 |
| KR20120009893A (ko) * | 2010-07-22 | 2012-02-02 | 서울대학교산학협력단 | 반도체 소자의 커패시터 및 그 제조 방법 |
| CN102543964A (zh) * | 2010-11-15 | 2012-07-04 | 三星电子株式会社 | 电容器及其形成方法、半导体存储器装置及其制造方法 |
| US20170004967A1 (en) * | 2015-07-01 | 2017-01-05 | SK Hynix Inc. | Method of fabricating hafnium oxide layer and semiconductor device having the same |
| CN105932053A (zh) * | 2016-06-01 | 2016-09-07 | 中国科学院微电子研究所 | 半导体结构及其形成方法 |
| CN108231787A (zh) * | 2016-12-22 | 2018-06-29 | 联华电子股份有限公司 | 介电结构与其制作方法和存储器结构 |
| CN108511424A (zh) * | 2018-05-30 | 2018-09-07 | 睿力集成电路有限公司 | 集成电路电容器及其制造方法、半导体器件 |
Non-Patent Citations (1)
| Title |
|---|
| WANG, JOURNAL OF MATERIALS SCIENCE, pages 1627 - 1641 * |
Also Published As
| Publication number | Publication date |
|---|---|
| US20200091278A1 (en) | 2020-03-19 |
| US10854709B2 (en) | 2020-12-01 |
| KR102656062B1 (ko) | 2024-04-11 |
| KR20200032966A (ko) | 2020-03-27 |
| CN110931467B (zh) | 2024-04-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110931467B (zh) | 半导体器件及其制造方法 | |
| US9887083B2 (en) | Methods of forming capacitors | |
| KR20110008398A (ko) | 막 구조물, 이를 포함하는 커패시터 및 그 제조 방법 | |
| US20080182427A1 (en) | Deposition method for transition-metal oxide based dielectric | |
| US20080116543A1 (en) | Semiconductor devices and methods of manufacture thereof | |
| JP5265848B2 (ja) | 半導体メモリ素子のキャパシタ及びその製造方法 | |
| JP2008258623A (ja) | 酸化ジルコニウム系キャパシタ及び同キャパシタの製造方法 | |
| TWI443745B (zh) | 高ｋ介電材料及形成高ｋ介電材料之方法 | |
| KR100728959B1 (ko) | 반도체 소자의 캐패시터 형성방법 | |
| KR100968427B1 (ko) | 불순물이 도핑된 유전막을 포함하는 캐패시터 및 그 제조방법 | |
| US11257899B2 (en) | Film structure including hafnium oxide, electronic device including the same, and method of manufacturing the same | |
| US8298909B2 (en) | Semiconductor device and method for fabricating the same | |
| KR101234690B1 (ko) | 유전막을 갖는 반도체 소자 및 그 형성방법 | |
| KR101116166B1 (ko) | 반도체 소자의 커패시터 및 그 제조 방법 | |
| US20100164064A1 (en) | Capacitor and Method for Manufacturing the Same | |
| CN115568279A (zh) | 电容器和包括电容器的dram器件 | |
| US20080211065A1 (en) | Semiconductor devices and methods of manufacture thereof | |
| KR20070110748A (ko) | 커패시터 형성 방법 | |
| KR101170261B1 (ko) | 집적 회로 및 그 제조 방법과, 전하 저장을 위해 구성된 디바이스 | |
| US11973106B2 (en) | Semiconductor device and method for manufacturing the same | |
| KR20070045661A (ko) | 캐패시터 제조 방법 | |
| KR100745068B1 (ko) | 금속막전극을 갖는 반도체소자의 커패시터 형성방법 | |
| CN109148567A (zh) | 半导体器件 | |
| CN115472743A (zh) | 半导体器件及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |