CN108231787A - 介电结构与其制作方法和存储器结构 - Google Patents

介电结构与其制作方法和存储器结构 Download PDF

Info

Publication number
CN108231787A
CN108231787A CN201611198365.5A CN201611198365A CN108231787A CN 108231787 A CN108231787 A CN 108231787A CN 201611198365 A CN201611198365 A CN 201611198365A CN 108231787 A CN108231787 A CN 108231787A
Authority
CN
China
Prior art keywords
dielectric
layer
crystal grain
dielectric materials
materials
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201611198365.5A
Other languages
English (en)
Inventor
林哲平
詹电鍼
詹书俨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujian Jinhua Integrated Circuit Co Ltd
United Microelectronics Corp
Original Assignee
Fujian Jinhua Integrated Circuit Co Ltd
United Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujian Jinhua Integrated Circuit Co Ltd, United Microelectronics Corp filed Critical Fujian Jinhua Integrated Circuit Co Ltd
Priority to CN201611198365.5A priority Critical patent/CN108231787A/zh
Priority to US15/464,358 priority patent/US20180182760A1/en
Publication of CN108231787A publication Critical patent/CN108231787A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/315—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with the capacitor higher than a bit line
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02189—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing zirconium, e.g. ZrO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02194—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing more than one metal element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02356—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment to change the morphology of the insulating layer, e.g. transformation of an amorphous layer into a crystalline layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor

Abstract

本发明公开一种介电结构以及其制作方法和存储器结构。介电结构包括介电层以及设置于介电层中的多个结晶粒。介电层包括第一高介电常数介电材料。各结晶粒包括第二高介电常数介电材料，其中各第一结晶粒具有结晶结构，使得各结晶粒的介电常数大于第一高介电常数介电材料的介电常数与20。通过退火工艺于介电层中形成结晶粒可提升介电结构的整体介电常数，并提升存储器结构存储电荷的容量。

Description

介电结构与其制作方法和存储器结构
技术领域
本发明涉及一种介电结构以及其制作方法和存储器结构，特别是涉及一种包含有由高介电常数介电材料所形成的结晶粒的介电结构以及制作方法和使用其的存储器结构。
背景技术
一般而言，随机动态存取存储器(dynamic random access memory，DRAM)的单元结构由一个晶体管以及一个电容所构成，并通过其中的电容来存储电荷，进而记录所欲数据。随着应用的增加，DRAM的尺寸需要不断微缩，以提升DRAM的积极度、加快元件的操作速度、提高DRAM的容量以及符合消费者对于小型化电子装置的需求。
然而，当DRAM微缩时，电容的尺寸也需随之缩小，如此一来会影响电容的电容值，使得维持一定量的电容值更加困难，故确保存储足够量的电荷。其中，电容中的介电材料的介电常数为决定电容值的关键因素之一。为在缩小元件面积的情况下避免影响电容的电容值，提升介电材料的介电常数，以缩减电容的厚度并提供足够的电容值，实为业界不断改善的目标。
发明内容
本发明的目的之一在于提供一种介电结构以及其制作方法和存储器结构，以提升介电结构的整体介电常数，并提升存储器结构存储电荷的容量。
为达上述的目的，本发明提供一种介电结构，其包括第一介电层以及多个第一结晶粒。第一介电层包括第一高介电常数介电材料，且第一高介电常数介电材料在非晶状态具有第一介电常数。第一结晶粒设置于第一介电层中。各第一结晶粒包括第二高介电常数介电材料，其中各第一结晶粒具有一结晶结构，使得各第一结晶粒的介电常数大于第一高介电常数介电材料的介电常数与20。
为达上述的目的，本发明提供一种存储器结构，其包括晶体管、下电极、上电极以及介电结构。晶体管设置于基板上。下电极电连接至晶体管的源极。上电极设置于下电极上。介电结构设置于下电极与上电极之间，且介电结构包括第一介电层以及多个第一结晶粒。第一介电层包括第一高介电常数介电材料。第一结晶粒设置于第一介电层中。各第一结晶粒包括第二高介电常数介电材料，其中各第一结晶粒具有一结晶结构，使得各第一结晶粒的介电常数大于第一高介电常数介电材料的介电常数与20。
为达上述的目的，本发明提供一种制作介电结构的方法，其中介电结构形成于下电极上。首先，在下电极上形成非晶沉积层，其包括第一高介电常数介电材料以及第二高介电常数介电材料，其中第一高介电常数介电材料与第二高介电常数介电材料彼此混和，且第二高介电常数介电材料的第二介电常数大于第一高介电常数介电材料的第一介电常数。接着，对非晶沉积层进行退火工艺，以将第一高介电常数介电材料偏析出，进而形成介电层以及多个结晶粒，结晶粒设置于介电层中，其中介电层包括第一高介电常数介电材料，且各结晶粒包括第二高介电常数介电材料。
在本发明制作介电结构的方法中，通过于形成第一非晶粒与第二非晶粒之后进行退火工艺，可有效地将第二非晶粒结晶化，进而形成结晶结构，借此可大幅地将非结晶的第二HK介电材料的介电常数提升至结晶的第一结晶粒的介电常数，进而增加介电结构的整体介电常数，故应用介电结构的存储器结构可在缩小元件面积的情况下不降低电容的电容值，甚至还可提升电容的电容值，以提升存储电荷的容量。
附图说明
图1为本发明第一实施例的电容结构的剖视示意图；
图2为本发明第一实施例制作介电结构的方法流程图；
图3为本发明第一实施例尚未进行退火工艺的介电结构的剖面示意图；
图4为本发明第一实施例的一变化实施例的制作介电结构的方法示意图；
图5为本发明第二实施例的电容结构的剖视示意图；
图6为本发明第三实施例的电容结构的剖视示意图；
图7为本发明一实施例的存储器结构的立体示意图。
其中，附图标记说明如下：
100、200、300、Cp 电容结构
102、402 上电极 104、404 下电极
106、206、306、406 介电结构
108 第一介电层 110 第一结晶粒
112、112’ 非晶沉积层 112a 第一非晶粒
112b 第二非晶粒 112a’ 第一非晶层
112b’ 第二非晶层 208 第二介电层
210 第二结晶粒 308 第三介电层
400 存储器结构 408 第一掺杂区
410 第二掺杂区 BL 位线
G 栅极 H 水平方向
P1、P2 接触插塞 S10、S12 步骤
Sub 基板 T 厚度方向
Tr 晶体管
具体实施方式
为使所属技术领域的一般技术人员能更进一步了解本发明，下文特列举本发明的多个优选实施例，并配合所附附图，详细说明本发明的构成内容及所欲达成的功效。
请参考图1，其为本发明第一实施例的电容结构100的剖视示意图。如图1所示，本实施例的电容结构100可包括上电极102、下电极104与介电结构106。介电结构106夹设于上电极102与下电极104之间。并且，介电结构106包括第一介电层108以及多个第一结晶粒110。第一结晶粒110设置于第一介电层108中。具体而言，第一结晶粒110可镶嵌于第一介电层108中。其中，第一介电层108包括第一高介电常数(high-K，以下称为HK)介电材料。各第一结晶粒110包括第二HK介电材料，且第二HK介电材料的介电常数大于第一HK介电材料的介电常数与20。值得一提的是，由于各第一结晶粒110可通过对第二HK介电材料进行高温的退火工艺所形成，因此可分别具有结晶结构，使得各第一结晶粒110的介电常数大于尚未结晶的第二HK介电材料的介电常数。并且，第一HK介电材料与第二HK介电材料彼此不互熔，使得两者在退火工艺中不会彼此融合在一起。
具体而言，第一结晶粒110可通过第一介电层108将彼此分隔开，使第一结晶粒110彼此不相接触，进而产生不连续的结晶结构。由于各第一结晶粒110具有结晶结构，且其粒径小于100纳米，因此第一结晶粒110的缺陷会增加，使得空间电荷效应对介电常数的影响显着。借此，可将第一结晶粒110的介电常数提升至大于尚未结晶的第二HK介电材料的介电常数，进而提升介电结构106的整体介电常数。较佳地，各第一结晶粒110的粒径可大于1纳米。各第一结晶粒110的结晶结构可随着第二HK介电材料的不同而可有不同的类型。举例而言，各第二HK介电材料可为氧化锆(ZrO2)，且所形成的各第一结晶粒的结晶结构可例如为立方(cubic)晶体结构、四方(tetragonal)晶体结构或斜方(monoclinic)晶体结构。当各第一结晶粒110的结晶结构为立方(cubic)晶格结构时，第一结晶粒110的介电常数可达到37，当各第一结晶粒110的结晶结构为四方(tetragonal)晶格结构时，第一结晶粒110的介电常数甚至可达到47。在另一实施例中，第二HK介电材料也可以包括氧化鋡(HfO2)、氧化镧(La2O3)、氧化铈(Ce2O3)、钛酸钡(BaTiO3)、钪酸钆(GdScO3)、钪酸镝(DyScO3)、钪酸镧(LaScO3)、铝酸镧(LaAlO3)、镏酸镧(LaLuO3)、氧化钽(Ta2O5)、氧化钛(TiO2)或钛酸锶(SrTiO3)，但本发明不以此为限。
在本实施例中，介电结构106可由第一介电层108以及多个第一结晶粒110所构成，且第一介电层108是由第一HK介电材料所构成，第一结晶粒110由第二HK介电材料所构成。由于第二HK介电材料的介电常数大于第一HK介电材料的介电常数，因此为确保介电结构106可具有足够高的介电常数，第一介电层108的体积小于整体介电结构106的体积的45％，也就是说第一结晶粒110的体积与第一介电层108的体积比例可大于11/9。第一HK介电材料可例如为氧化铝(Al2O3)或氮化硅(Si3N4)，但本发明不限于此。第一HK介电材料的介电常数较佳可大于20，使得介电结构106可具有大于20的介电常数。举例而言，第一HK介电材料可包括氧化锆、氧化鋡、氧化镧、氧化铈、钛酸钡、钪酸钆、钪酸镝、钪酸镧、铝酸镧、镏酸镧、氧化钽、氧化钛或钛酸锶，其中第一HK介电材料需与第二HK介电材料不相同。在另一实施例中，介电结构106也可包括其他不同于第一HK介电材料与第二HK介电材料的HK介电材料。
以下将进一步说明本实施例的介电结构106的制作方法。请参考图2与图3，并搭配图1。图2为本发明第一实施例制作介电结构的方法流程图，图3为本发明第一实施例尚未进行退火工艺的介电结构的剖面示意图。如图1所示，第一实施例制作介电结构106的方法可包括下列步骤。首先，进行步骤S10，在下电极104上形成非晶沉积层112。其中，非晶沉积层112可包括第一HK介电材料以及第二HK介电材料，且第一HK介电材料与第二HK介电材料彼此混和。具体而言，非晶沉积层112可包括多个包括第一HK介电材料的第一非晶粒(amorphous grain)112a以及多个包括第二HK介电材料的第二非晶粒112b，第一非晶粒112a与第二非晶粒112b在厚度方向T上彼此交替设置，且第一非晶粒112a与第二非晶粒112b在水平方向H上也彼此交替设置，使得第一非晶粒112a与第二非晶粒112b可混和在非晶沉积层112中，如图3所示。
在本实施例中，形成第一非晶粒112a与第二非晶粒112b的方式进一步说明如下。首先可同时通入第一HK介电材料的第一前驱物(precursor)以及第二HK介电材料的第二前驱物，然后再通入可与第一前驱物与第二前驱物反应的气体，以沉积形成彼此混和的第一HK介电材料与第二HK介电材料。此步骤可通过原子层沉积(atomic layer deposition，ALD)工艺或化学气相沉积(chemical vapor deposition，CVD)工艺进行，但不限于此。须注意，本实施例的第一HK介电材料与第二HK介电材料需可通过相同的气体反应而成。举例而言，第一HK介电材料与第二HK介电材料可均为氧化物，例如分别为氧化铝以及氧化锆，且使用相同的气体，例如臭氧，以与不同的前驱物反应，进而可分别形成氧化铝以及氧化锆，但不限于此。
接着，如图1所示，进行步骤S12，对非晶沉积层112进行退火工艺(annealprocess)，以将第一HK介电材料偏析(segregate)出，进而于下电极104上形成包括第一HK介电材料的第一介电层108以及多个包括第二HK介电材料的第一结晶粒110。举例而言，退火工艺的温度可约略为摄氏350至700度。由于第一HK介电材料与第二HK介电材料彼此不互熔，使得第一介电层108与第一结晶粒110在退火工艺中不会彼此融合在一起。举例而言，当第一HK介电材料可为氧化铝时，高温的退火工艺会将由第一HK介电材料所构成的第一非晶粒112a偏析出，以形成第一介电层108，并使彼此较接近且由第二HK介电材料所构成的第二非晶粒112b聚合并形成结晶结构，进而产生第一结晶粒110。值得说明的是，为使第一结晶粒110的粒径小于100纳米，步骤S10中所形成的第二非晶粒112b的大小是小于第一结晶粒110的粒径。在本实施例中，退火工艺之后，可于第一介电层108上形成上电极102，进而形成电容结构100。在另一实施例中，退火工艺也可以在不影响上电极102的情况下于形成上电极102之后才进行。
在本实施例制作介电结构106的方法中，通过于形成第一非晶粒112a与第二非晶粒112b之后进行退火工艺，可有效地将第二非晶粒112b结晶化，进而形成结晶结构，借此可大幅地将非结晶的第二HK介电材料的介电常数提升至结晶的第一结晶粒110的介电常数，进而增加介电结构106的整体介电常数。
在另一实施例中，第一HK介电材料也可以通过退火工艺形成具结晶结构的第一介电层108，使得结晶的第一介电层108的介电常数可大于未结晶的第一HK介电材料的介电常数，故可进一步提升介电结构106的整体介电常数。
本发明制作介电结构的方法并不以上述实施例为限。请参考图4，其为本发明第一实施例的一变化实施例的制作介电结构的方法示意图。如图4所示，本变化实施例与上述实施例的差异在于步骤S10中包括第一HK介电材料的第一非晶粒与包括第二HK介电材料的第二非晶粒可分开形成。具体而言，本变化实施例于步骤S10中所形成的非晶沉积层112’是包括多层包括第一HK介电材料的第一非晶层112a’以及多层包括第二HK介电材料的第二非晶层112b’，且形成非晶沉积层112’的步骤S10包括交替形成各第一非晶层112a’与各第二非晶层112b’于下电极104上。也就是说，以第一HK介电材料为氮化硅，且第二HK介电材料为氧化锆为例，可交替进行氮化硅的第一非晶层112a’的沉积工艺以及氧化锆的第二非晶层112b’的沉积工艺，以形成交替堆叠的第一非晶层112a’与第二非晶层112b’。然后，进行步骤S12的退火工艺，以形成第一介电层108与第一结晶粒110。接着，在第一介电层108上形成上电极102，进而形成电容结构100，如图1所示。在另一实施例中，退火工艺也可以在不影响上电极102的情况下于形成上电极102之后才进行。由于本变化实施例的步骤S12与上述实施例相同，因此在此不再赘述。
本发明的介电结构并不以上述实施例为限。下文将继续揭示本发明的其它实施例，然为了简化说明并突显各实施例或变化型之间的差异，下文中使用相同标号标注相同元件，并不再对重复部分作赘述。
请参考图5，其为本发明第二实施例的电容结构200的剖视示意图。如图5所示，相较于第一实施例，本实施例的介电结构206可另包括至少一第二介电层208与多个第二结晶粒210，第二结晶粒210设置于第二介电层208中，其中第二介电层208堆叠于第一介电层108上。第二介电层208的介电常数小于各第二结晶粒210的介电常数。第二介电层208可包括氧化铝、氮化硅、氧化锆、氧化鋡、氧化镧、氧化铈、钛酸钡、钪酸钆、钪酸镝、钪酸镧、铝酸镧、镏酸镧、氧化钽、氧化钛或钛酸锶，其中第二介电层208可与第一介电层108由相同或不相同的HK介电材料所构成。各第二结晶粒210可包括氧化锆、氧化鋡、氧化镧、氧化铈、钛酸钡、钪酸钆、钪酸镝、钪酸镧、铝酸镧、镏酸镧、氧化钽、氧化钛或钛酸锶，其中各第二结晶粒210可与第一结晶粒110由相同或不相同的HK介电材料所构成。在本实施例中，第二结晶粒210的体积与第二介电层208的体积比例也可大于11/9。换言之，本实施例的介电结构206可为多层结构，且每一层介电层中可设置有结晶粒。并且，不同介电层的HK介电材料可相同或不同，且不同介电层中的结晶粒可相同或不同。举例来说，当不同介电层中的结晶粒由相同的HK介电材料所构成时，不同介电层中的结晶粒可具有不同的粒径，例如可通过调整退火工艺的退火温度、时间或次数来形成。或者，不同介电层中的结晶粒的大小也可通过调整不同介电层的HK介电材料比例来控制。
请参考图6，其为本发明第三实施例的电容结构300的剖视示意图。如图6所示，相较于第一实施例，本实施例的介电结构306另包括一第三介电层308，堆叠于第一介电层108上，其中第三介电层308包括一第三HK介电材料，且第三HK介电材料的介电常数小于第二HK介电材料的介电常数。举例而言，第三HK介电材料可包括非结晶的氧化铝，用以降低电容结构的漏电流。在另一实施例中，第三介电层308也可以适用其他介电材料，以提供其他功能，或者介电结构可另包括至少一由其他介电材料所构成的介电层。在又一实施例中，介电结构306可还包括另一第一介电层108，且第三介电层308设置于两第一介电层108之间，以于下电极104与上电极102之间形成第一介电层、第三介电层308与第一介电层108的依序堆叠。
上述本发明的任一实施例的电容结构可适用于存储器结构中，下文的存储器结构以动态随机存取存储器为例，但不以此为限。请参考图7，其为本发明一实施例的存储器结构的立体示意图。如图7所示，本实施例的存储器结构400可包括至少一个晶体管Tr以及至少一个电容结构Cp，且电容结构Cp为堆叠式电容。晶体管Tr形成于基板Sub上，且电容结构Cp形成于晶体管Tr上，其中电容结构Cp的下电极404电连接至晶体管Tr的源极。并且，晶体管Tr的栅极G电连接至字元线(图未示)，漏极电连接至位线BL。具体而言，存储器结构400可包括两个晶体管Tr以及两个电容结构Cp。晶体管Tr可共用设置于基板Sub中的同一第一掺杂区408，作为两者的漏极，且第一掺杂区408可通过接触插塞P1电连接至位线BL。各晶体管Tr可分别另包括一第二掺杂区410，分别作为源极。第二掺杂区410分别设置于第一掺杂区408的两侧，并与第一掺杂区408分隔开，且各晶体管Tr的栅极G分别设置于对应的第二掺杂区410与第一掺杂区408之间。第二掺杂区410可分别通过接触插塞P2电连接至对应电容结构Cp的下电极404。第一掺杂区408与第二掺杂区410可具有相同导电类型，并与基板Sub具有相反的导电类型，但不以此为限。在另一实施例中，第一掺杂区408与第二掺杂区410可设置于位于基板Sub中的阱区中，且第一掺杂区408与第二掺杂区410的导电类型可与阱区的导电类型相反。在本实施例的各电容结构Cp中，下电极404可具有U型结构，且凹口朝上。介电结构406均匀地形成于下电极404弯曲的上表面，借此增加电容结构Cp的有效面积，以在不改变水平方向H的尺寸大小的情况下提升电容结构Cp的电容量。本实施例的介电结构406的内部材料与结构可适用上述任一实施例的介电结构，在此不多赘述。上电极402形成于介电结构406上。在另一实施例中，下电极404的U型结构的两突出部可具有不平滑的表面，也就是其表面可为凹凸不平的表面，例如采用半球晶粒(Hemispherical grain，HSG)工艺所形成的凹凸不平表面，使均匀形成于下电极404上的介电结构406的表面积增加，进而提升电容结构Cp的电容量。在又一实施例中，电容结构Cp也可以为深沟式电容，其中电容结构Cp设置于晶体管Tr下方。
综上所述，本发明于制作介电结构的方法中通过于形成第一非晶粒与第二非晶粒之后进行退火工艺，可有效地将第二非晶粒结晶化，进而形成结晶结构，借此可大幅地将非结晶的第二HK介电材料的介电常数提升至结晶的第一结晶粒的介电常数，进而增加介电结构的整体介电常数，故应用介电结构的存储器结构可在缩小元件面积的情况下不降低电容的电容值，甚至还可提升电容的电容值，以提升存储电荷的容量。
以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (25)

1.一种介电结构，包括：
第一介电层，包括第一高介电常数介电材料；以及
多个第一结晶粒，设置于该第一介电层中，各该第一结晶粒包括第二高介电常数介电材料，其中各该第一结晶粒具有结晶结构，使得各该第一结晶粒的介电常数大于该第一高介电常数介电材料的介电常数与20。
2.如权利要求1所述的介电结构，其中各该第一结晶粒的粒径小于100纳米。
3.如权利要求1所述的介电结构，其中该多个第一结晶粒通过该第一介电层将彼此分隔开。
4.如权利要求1所述的介电结构，其中该第二高介电常数介电材料包括氧化锆、氧化鋡、氧化镧、氧化铈、钛酸钡、钪酸钆、钪酸镝、钪酸镧、铝酸镧、镏酸镧、氧化钽、氧化钛或钛酸锶。
5.如权利要求1所述的介电结构，其中各该第一结晶粒的该结晶结构为立方晶体结构、四方晶体结构或斜方晶体结构。
6.如权利要求1所述的介电结构，其中该第一高介电常数介电材料的介电常数大于20。
7.如权利要求1所述的介电结构，其中该第一高介电常数介电材料包括氧化铝、氮化硅、氧化锆、氧化鋡、氧化镧、氧化铈、钛酸钡、钪酸钆、钪酸镝、钪酸镧、铝酸镧、镏酸镧、氧化钽、氧化钛或钛酸锶。
8.如权利要求1所述的介电结构，其中该多个第一结晶粒的体积与该第一介电层的体积比例大于11/9。
9.如权利要求1所述的介电结构，其中该第一高介电常数介电材料与该第二高介电常数介电材料彼此不互熔。
10.如权利要求1所述的介电结构，另包括第二介电层与多个第二结晶粒，该多个第二结晶粒设置于该第二介电层中，其中该第二介电层堆叠于该第一介电层上。
11.如权利要求1所述的介电结构，另包括第三介电层，堆叠于该第一介电层上，其中该第三介电层包括第三高介电常数介电材料，且该第三高介电常数介电材料的介电常数小于各该第一结晶粒的介电常数。
12.如权利要求11所述的介电结构，其中该第三高介电常数介电材料包括非结晶的氧化铝。
13.一种存储器结构，包括：
晶体管，设置于一基板上；
下电极，电连接至该晶体管的一源极；
上电极，设置于该下电极上；以及
介电结构，设置于该下电极与该上电极之间，且该介电结构包括：
第一介电层，包括第一高介电常数介电材料；以及
多个第一结晶粒，设置于该第一介电层中，各该第一结晶粒包括第二高介电常数介电材料，其中各该第一结晶粒具有结晶结构，使得各该第一结晶粒的介电常数大于该第一高介电常数介电材料的介电常数与20。
14.一种制作介电结构的方法，其中该介电结构形成于一下电极上，且该方法包括：
在该下电极上形成一非晶沉积层，该非晶沉积层包括第一高介电常数介电材料以及第二高介电常数介电材料，其中该第一高介电常数介电材料与该第二高介电常数介电材料彼此混和，且该第二高介电常数介电材料的介电常数大于该第一高介电常数介电材料的介电常数；以及
对该非晶沉积层进行一退火工艺，以将该第一高介电常数介电材料偏析出，进而形成一介电层以及多个结晶粒，该多个结晶粒设置于该介电层中，其中该介电层包括该第一高介电常数介电材料，且各该结晶粒包括该第二高介电常数介电材料。
15.如权利要求14所述的制作介电结构的方法，其中该第二高介电常数介电材料的介电常数大于20，且各该第一结晶粒具有结晶结构，使得各该第一结晶粒的介电常数大于该第二高介电常数介电材料的介电常数。
16.如权利要求14所述的制作介电结构的方法，其中该多个第一结晶粒通过该第一介电层将彼此分隔开。
17.如权利要求14所述的制作介电结构的方法，其中该非晶沉积层包括多个第一非晶粒以及多个第二非晶粒，各该第一非晶粒包括该第一高介电常数介电材料，各该第二非晶粒包括该第二高介电常数介电材料，且形成该非晶沉积层包括形成彼此混和的该多个第一非晶粒与该多个第二非晶粒于该下电极上。
18.如权利要求14所述的制作介电结构的方法，其中该非晶沉积层包括多层第一非晶层以及多层第二非晶层，各该第一非晶层包括该第一高介电常数介电材料，各该第二非晶层包括该第二高介电常数介电材料，且形成该非晶沉积层包括交替形成各该第一非晶层与各该第二非晶层于该下电极上。
19.如权利要求14所述的制作介电结构的方法，其中该第一高介电常数介电材料与该第二高介电常数介电材料彼此不互熔。
20.如权利要求14所述的制作介电结构的方法，其中各该第一结晶粒的粒径小于100纳米。
21.如权利要求14所述的制作介电结构的方法，其中该第二高介电常数介电材料包括氧化锆、氧化鋡、氧化镧、氧化铈、钛酸钡、钪酸钆、钪酸镝、钪酸镧、铝酸镧、镏酸镧、氧化钽、氧化钛或钛酸锶。
22.如权利要求14所述的制作介电结构的方法，其中该退火工艺包括将该第二高介电常数介电材料结晶化为立方晶体结构、四方晶体结构或斜方晶体结构。
23.如权利要求14所述的制作介电结构的方法，其中该第一高介电常数介电材料的介电常数大于20。
24.如权利要求14所述的制作介电结构的方法，其中该第一高介电常数介电材料包括氧化铝、氮化硅、氧化锆、氧化鋡、氧化镧、氧化铈、钛酸钡、钪酸钆、钪酸镝、钪酸镧、铝酸镧、镏酸镧、氧化钽、氧化钛或钛酸锶。
25.如权利要求14所述的制作介电结构的方法，其中该多个第一结晶粒的体积与该第一介电层的体积比例大于11/9。
CN201611198365.5A 2016-12-22 2016-12-22 介电结构与其制作方法和存储器结构 Pending CN108231787A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201611198365.5A CN108231787A (zh) 2016-12-22 2016-12-22 介电结构与其制作方法和存储器结构
US15/464,358 US20180182760A1 (en) 2016-12-22 2017-03-21 Dielectric structure and manufacturing method thereof and memory structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201611198365.5A CN108231787A (zh) 2016-12-22 2016-12-22 介电结构与其制作方法和存储器结构

Publications (1)

Publication Number Publication Date
CN108231787A true CN108231787A (zh) 2018-06-29

Family

ID=62629934

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611198365.5A Pending CN108231787A (zh) 2016-12-22 2016-12-22 介电结构与其制作方法和存储器结构

Country Status (2)

Country Link
US (1) US20180182760A1 (zh)
CN (1) CN108231787A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110931467A (zh) * 2018-09-19 2020-03-27 三星电子株式会社 半导体器件及其制造方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102397393B1 (ko) * 2017-11-28 2022-05-12 삼성전자주식회사 반도체 장치
TWI782464B (zh) * 2021-03-26 2022-11-01 力晶積成電子製造股份有限公司 半導體元件及其製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6660660B2 (en) * 2000-10-10 2003-12-09 Asm International, Nv. Methods for making a dielectric stack in an integrated circuit
US7087482B2 (en) * 2001-01-19 2006-08-08 Samsung Electronics Co., Ltd. Method of forming material using atomic layer deposition and method of forming capacitor of semiconductor device using the same
EP2292357B1 (en) * 2009-08-10 2016-04-06 BEGO Bremer Goldschlägerei Wilh.-Herbst GmbH & Co KG Ceramic article and methods for producing such article
JP2011054708A (ja) * 2009-09-01 2011-03-17 Elpida Memory Inc 絶縁膜およびその製造方法、半導体装置、ならびにデータ処理システム
JP2013122953A (ja) * 2011-12-09 2013-06-20 Toyota Motor Corp 半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110931467A (zh) * 2018-09-19 2020-03-27 三星电子株式会社 半导体器件及其制造方法
CN110931467B (zh) * 2018-09-19 2024-04-02 三星电子株式会社 半导体器件及其制造方法

Also Published As

Publication number Publication date
US20180182760A1 (en) 2018-06-28

Similar Documents

Publication Publication Date Title
JP6783290B2 (ja) 有極性、カイラル、非中心対称性強誘電体材料、その材料を含むメモリセルおよび関連するデバイスと方法
US10403630B2 (en) Semiconductor devices including ferroelectric materials
Ritala et al. Industrial applications of atomic layer deposition
Riedel et al. A thermally robust and thickness independent ferroelectric phase in laminated hafnium zirconium oxide
US9281357B2 (en) DRAM MIM capacitor using non-noble electrodes
US9553141B2 (en) Semiconductor device having supporter
KR101505693B1 (ko) 지르코늄 치환된 티탄산바륨 게이트 유전체
US8574983B2 (en) Method for fabricating a DRAM capacitor having increased thermal and chemical stability
CN109075176A (zh) 存储器阵列、铁电晶体管以及与存储器阵列的存储器单元相关的读取与写入方法
US20150228710A1 (en) Methods to Improve Electrical Performance of ZrO2 Based High-K Dielectric Materials for DRAM Applications
TW200834821A (en) Method of forming a structure having a high dielectric constant, a structure having a high dielectric constant, a capacitor including the structure, and method of forming the capacitor
CN108231787A (zh) 介电结构与其制作方法和存储器结构
TW202105528A (zh) 半導體裝置及其製造方法
US20170117282A1 (en) DRAM Capacitors and Methods for Forming the Same
US8420208B2 (en) High-k dielectric material and methods of forming the high-k dielectric material
CN111261774A (zh) 电容器及其制造方法、半导体器件
US11935916B2 (en) Dielectric thin-film structure and electronic device including the same
EP4008810A2 (en) Fluorite-based material thin film and semiconductor device comprising the same
US9318546B1 (en) Doped electrode for DRAM capacitor stack
CN102148228A (zh) 半导体器件以及半导体器件的制造方法
CN209183578U (zh) 一种电容器及半导体器件
US20220140147A1 (en) Thin film structure and semiconductor device comprising the same
EP4295381A1 (en) Capacitor dielectric for shorter capacitor height and quantum memory dram
CN117219622A (zh) 电容器和包括其的器件以及其制备方法
CN116230698A (zh) 包括钙钛矿材料的介电薄膜、包括介电薄膜的电容器、和包括电容器的电子器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20180629