CN116230698A - 包括钙钛矿材料的介电薄膜、包括介电薄膜的电容器、和包括电容器的电子器件 - Google Patents

包括钙钛矿材料的介电薄膜、包括介电薄膜的电容器、和包括电容器的电子器件 Download PDF

Info

Publication number
CN116230698A
CN116230698A CN202211108147.3A CN202211108147A CN116230698A CN 116230698 A CN116230698 A CN 116230698A CN 202211108147 A CN202211108147 A CN 202211108147A CN 116230698 A CN116230698 A CN 116230698A
Authority
CN
China
Prior art keywords
dielectric film
perovskite material
rock salt
capacitor
group
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211108147.3A
Other languages
English (en)
Inventor
李基荣
D.G.施洛姆
M.R.巴龙
郑明镐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Cornell University
Original Assignee
Samsung Electronics Co Ltd
Cornell University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020220004771A external-priority patent/KR20230083189A/ko
Application filed by Samsung Electronics Co Ltd, Cornell University filed Critical Samsung Electronics Co Ltd
Publication of CN116230698A publication Critical patent/CN116230698A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/55Capacitors with a dielectric comprising a perovskite structure material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/33Thin- or thick-film capacitors 
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • H01G4/1209Ceramic dielectrics characterised by the ceramic dielectric material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • H01G4/1209Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • H01G4/1209Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • H01G4/1227Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates based on alkaline earth titanates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/40Structural combinations of fixed capacitors with other electric elements, the structure mainly consisting of a capacitor, e.g. RC combinations
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/58Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64Impedance arrangements
    • H01L23/642Capacitive arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/55Capacitors with a dielectric comprising a perovskite structure material
    • H01L28/56Capacitors with a dielectric comprising a perovskite structure material the dielectric comprising two or more layers, e.g. comprising buffer layers, seed layers, gradient layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/60Electrodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B12/00Dynamic random access memory [DRAM] devices
    • H10B12/30DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/20Dielectrics using combinations of dielectrics from more than one of groups H01G4/02 - H01G4/06
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B53/00Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/30Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

本发明涉及包括钙钛矿材料的介电薄膜、包括介电薄膜的电容器、和包括电容器的电子器件。介电薄膜包括如下的叠层结构体:包括至少两种II族元素的钙钛矿材料层和岩盐层,以及在所述钙钛矿材料层上并且包括至少两种II族元素的岩盐层。所述钙钛矿材料层中包括的所述至少两种II族元素的第一含量比率可与所述岩盐层中包括的所述至少两种II族元素的第二含量比率相同。

Description

包括钙钛矿材料的介电薄膜、包括介电薄膜的电容器、和包括 电容器的电子器件
对相关申请的交叉引用
本申请要求在美国专利局于2021年12月2日提交的美国临时申请No.63/285,246和在韩国知识产权局于2022年1月12日提交的韩国专利申请No.10-2022-0004771的权益,将其公开内容全部通过引用引入本文中。
技术领域
本公开内容涉及包括钙钛矿材料的介电薄膜、包括所述介电薄膜的电容器、和包括所述电容器的电子器件(设备)。
背景技术
近来,随着电子器件的高功能性、高效率、小型化、和减重的趋势正在快速发展,电子器件中使用的电子组件例如电容器的特性例如小型化和高性能已快速地改善。
随着电子器件的按比例缩小,已要求包括在例如电容器、半导体器件等中的介电薄膜的电容率(permittivity)的改善以便以相同的面积获得高的电容。随着朝向电子组件的集成的趋势,不仅已改善材料性质,而且已实现通过工艺能力提升的结构改善。然而,在其中电子组件的物理结构的改善已达到其限制的情况下,要求新的技术和材料的开发以获得超过之前使用的材料的那些的物理性质。
因此,作为用于代替已用作用于电容器的介电薄膜的氧化硅、氧化铝等的具有高的电容率的材料,关于二元氧化物例如二氧化铪(HfO2)、氧化锆(ZrO2)、氧化钽(Ta2O5)和二氧化钛(TiO2)、以及钙钛矿材料例如钛酸锶(SrTiO3)、(Ba,Sr)TiO3等的研究正在进行。特别地,已积极地进行了利用呈现出相对高的电容率的钙钛矿材料作为介电薄膜的研究。
在运行包括介电薄膜的电容器的过程中产生介电损耗。介电材料的耗散因子(因数)越高,介电材料的介电损耗越大。尽管钙钛矿材料显示出高的电容率,但是钙钛矿材料不趋于具有充分低的耗散因子以应用于高性能电容器的介电薄膜。
发明内容
提供具有低的耗散因子和具有低的介电损耗的包括钙钛矿材料的介电薄膜、包括所述介电薄膜的电容器、和包括所述电容器的电子器件。
提供通过具有其中在钙钛矿材料层上形成岩盐层的叠层(堆叠)结构体而具有低的介电损耗的包括钙钛矿材料的介电薄膜、包括所述介电薄膜的电容器、和包括所述电容器的电子器件。
另外的方面将部分地在随后的描述中阐明,且部分地将由所述描述明晰,或者可通过本公开内容的所呈现的实施方式的实践获悉。
根据本公开内容的一个方面,介电薄膜包括叠层结构体,所述叠层结构体包括:包括至少两种II族元素的钙钛矿材料层、以及在所述钙钛矿材料层上且包括至少两种II族元素的岩盐层。
所述钙钛矿材料层中包括的所述至少两种II族元素的第一含量比率与所述岩盐层中包括的所述至少两种II族元素的第二含量比率相同。
所述介电薄膜的耗散因子可为0.05或更小。
所述岩盐层的导带中的最低能级可大于所述钙钛矿材料层的导带中的最低能级。
所述岩盐层可具有晶胞(unit cell)尺度的厚度。
所述钙钛矿材料层可包括由化学式((A,A′)BX3)m表示的材料,其中A和A′为不同的II族元素,B为IV族元素,X为氧元素O,且m为自然数。
所述岩盐层可包括由化学式(C,C′)X表示的材料,其中C和C′可为不同的II族元素,且X为氧元素O。
此外,m可为大于或等于2的自然数。
A和C可为相同的II族元素,A′和C′可为相同的II族元素,并且所述第一含量比率可由A/A′表示且所述第二含量比率可由C/C′表示。
所述介电薄膜可包括多个所述叠层结构体。
所述多个叠层结构体可顺序地堆叠,使得所述钙钛矿材料层和所述岩盐层交替。
所述钙钛矿材料层可包括第一晶格常数,所述岩盐层可包括第二晶格常数,且所述第一晶格常数可大于所述第二晶格常数。
根据本公开内容的另一方面,电容器包括下部电极、上部电极、以及将所述上部电极与所述下部电极隔离的所述介电薄膜。
所述下部电极或所述上部电极的至少一个可包括如下的至少一种:SrVO3、SrMnO3、SrCrO3、SrFeO3、SrRuO3、SrMoO3、SrIrO3、SrNbO3、或SrCoO3
根据本公开内容的一个方面,电子器件包括晶体管和电连接至所述晶体管的所述电容器。
所述晶体管可包括:包括源区、漏区、以及在所述源区和所述漏区之间的沟道区的半导体基板,和栅叠层,所述栅叠层包括在所述沟道区上的栅电极和将所述栅电极与所述沟道区隔离的栅绝缘层。
所述电子器件可进一步包括:包括所述电容器和所述晶体管的存储单元、和电连接至所述存储单元并且配置成控制所述存储单元的控制单元。
附图说明
由结合附图考虑的以下描述,本公开内容的一些实施方式的以上和其它方面、特征和优点将更加明晰,其中:
图1为根据一些实例实施方式的介电薄膜的实例构造(配置)的示意图;
图2为根据一些实例实施方式的介电薄膜的实例构造的示意图;
图3为图2的介电薄膜的横截面的电子显微镜图像;
图4示意性地说明钙钛矿材料的结构;
图5示意性地说明岩盐的结构;
图6说明将图2的介电薄膜中包括的多个钙钛矿材料层和多个岩盐层堆叠的状态;
图7为图6的区域a1的放大图;
图8为其中图2的介电薄膜提供在电极上的结构的横截面的电子显微镜图像;
图9为图8的区域a2的放大图;
图10为用于解释图2的介电薄膜的带隙能量的图;
图11为显示根据输入AC信号的图2的介电薄膜的耗散因子的变化的图;
图12为显示根据输入DC信号的图2的介电薄膜的介电常数和耗散因子的变化的图;
图13为根据一些实例实施方式的电容器的实例构造的示意图;
图14为根据一些实例实施方式的电容器的实例构造的示意图;
图15为采用根据一些实例实施方式的电容器的电子器件的示意性电路构造和运行的电路图;
图16为根据一些实例实施方式的电子器件的示意图;
图17为根据一些实例实施方式的电子器件的示意图;和
图18和19为显示根据一些实例实施方式的应用于装置的电子器件架构的概念的示意性框图。
具体实施方式
现在将对实施方式详细地进行介绍,其实例说明于附图中,其中相同的附图标记始终指的是相同的元件。在这点上,本实施方式可具有不同的形式且不应被解释为限于本文中阐明的描述。因此,下面仅通过参考附图描述实施方式以说明方面。如本文中使用的,术语“和/或”包括相关列举项目的一个或多个的任何和全部组合。表述例如“的至少一个(种)”当在要素列表之前或之后时,修饰整个要素列表且不修饰所述列表的单独要素。
在整个附图中,为了便于说明和清楚,附图中所示的各构成元件的尺寸或厚度可被放大。
在以下描述中,当一个构成元件设置“在”另外的构成元件“上方”或“上”时,所述构成元件可仅直接在所述另外的构成元件上或者以非接触方式在所述另外的构成元件上方。说明书中的单数的表述包括复数的表述,除非在上下文中清楚地另外说明。
术语例如“第一”和“第二”在本文中仅用于描述各种构成元件(要素),但所述构成元件不被所述术语限制。这样的术语仅用于使一个构成元件区别于另一构成元件的目的。
当在本说明书中关于数值使用术语“约”或“基本上”时,意图是相关数值包括围绕所陈述的数值的制造或操作公差(例如,±10%)。此外,当关于几何形状使用词语“大体上”或“基本上”时,意图是不要求几何形状的精确性,但是所述形状的容度在本公开内容的范围内。此外,不管数值或形状是否被修饰为“约”或“基本上”,将理解,这些值和形状不应被解释为包括在所陈述的数值或形状周围的制造或操作公差(例如,±10%)。
在整个说明书中,将进一步理解,本文中使用的术语“包括”和/或“包含”表明存在所陈述的特征或组件(组分),但是不排除存在或增加一个或多个另外的特征或组件(组分)。
在描述本公开内容的上下文时术语“一个(种)(不定冠词)(a,an)”和“所述(该)”以及类似指示词的使用将被解释为覆盖单数和复数两者。
在本说明书中,II族特别地是指IIA族,和IV族特别地是指IVB族。
钙钛矿材料总体上指的是在晶胞中具有位于(0,0,0)处的第一阳离子、位于(1/2,1/2,1/2)处的第二阳离子、和位于(1/2,1/2,0)处的阴离子的化合物。例如,钙钛矿材料可为具有拥有钙钛矿(CaTiO3)的晶格结构和/或对称结构的结晶结构的材料。将理解,钙钛矿材料不仅包括CaTiO3的理想对称结构,而且包括具有比所述理想对称结构的对称性小的对称性的扭曲结构。
岩盐可为具有拥有岩盐(NaCl)的晶格结构和/或对称结构的结晶结构的材料。例如,本文中,岩盐总体上可指的是在晶胞中具有位于(0,0,0)处的阳离子和位于(1/2,1/2,0)的阴离子的化合物。多个岩盐晶胞可聚集以由类面心立方(FCC)石盐的晶体结构表示。将理解,岩盐不仅包括NaCl的理想对称结构,而且包括具有比所述理想对称结构的对称性小的对称性的扭曲结构。
图1为根据一些实例实施方式的介电薄膜300的实例构造的示意图;图2为根据一些实例实施方式的介电薄膜310的实例构造的示意图;图3为图2的介电薄膜310的横截面的电子显微镜图像;图4示意性地说明钙钛矿材料的结构;图5示意性地说明岩盐的结构;图6说明将图2的介电薄膜310中包括的多个钙钛矿材料层12-1和12-2以及多个岩盐层11-1和11-2堆叠的状态;图7为图6的区域a1的放大图;图8为其中图2的介电薄膜310提供在电极30上的结构的横截面的电子显微镜图像;图9为图8的区域a2的放大图;图10为用于解释图2的介电薄膜310的带隙能量的图;图11为显示根据输入AC信号的图2的介电薄膜310的耗散因子的变化的图;图12为显示根据输入DC信号的图2的介电薄膜310的介电常数和耗散因子的变化的图。
参考图1,根据一些实例实施方式的介电薄膜300可具有叠层结构体10-1,叠层结构体10-1包括钙钛矿材料层12-1和形成于钙钛矿材料层12-1上的岩盐层11-1。钙钛矿材料层12-1和岩盐层11-1各自可具有在二维平面(例如,x-y平面)上扩展的层结构,并且岩盐层11-1可在竖直方向上(例如,在z方向上)堆叠在钙钛矿材料层12-1上。如下所述,由于岩盐层11-1堆叠在钙钛矿材料层12-1上,因此介电薄膜300可具有高的电容率和0.05或更小的低的耗散因子。
钙钛矿材料层12-1可包括两种或更多种类型的II族元素。此外,像钙钛矿材料层12-1一样,岩盐层11-1可包括两种或更多种类型的II族元素。在实例实施方式中,钙钛矿材料层12-1和岩盐层11-1可包括相同种类的两种或更多种类型的II族元素。此外,同时,钙钛矿材料层12-1中包括的所述两种或更多种类型的II族元素的第一含量比率和岩盐层11-1中包括的所述两种或更多种类型的II族元素的第二含量比率可彼此基本上类似和/或相同。
参考图2,根据一些实例实施方式的介电薄膜310可包括顺序地堆叠的叠层结构体10-1、10-2、10-3、……、和10-n。尽管示出了至少四个(4个)叠层结构体,但这是为了图示的清楚且实例实施方式不限于此。例如,n可为大于或等于2的自然数。叠层结构体10-1、10-2、10-3、……、和10-n可包括多个包括两种或更多种类型的II族元素的钙钛矿材料层12-1、12-2、12-3、……、和12-n,以及多个包括两种或更多种类型的II族元素的岩盐层11-1、11-2、11-3、……、和11-n。例如,第二叠层结构体10-2,第三叠层结构体10-3、……、和第n叠层结构体10-n可顺序地提供在第一叠层结构体10-1下面。
在这些情况下,第一叠层结构体10-1可包括第一钙钛矿材料层12-1和提供在第一钙钛矿材料层12-1上的第一岩盐层11-1。第二叠层结构体10-2可包括第二钙钛矿材料层12-2和提供在第二钙钛矿材料层12-2上的第二岩盐层11-2。第三叠层结构体10-3可包括第三钙钛矿材料层12-3和提供在第三钙钛矿材料层12-3上的第三岩盐层11-3。第n叠层结构体10-n可包括第n钙钛矿材料层12-n和提供在第n钙钛矿材料层12-n上的第n岩盐层11-n。
第一叠层结构体10-1中包括的第一钙钛矿材料层12-1和第一岩盐层11-1可包括相同种类的两种或更多种类型的II族元素。第二叠层结构体10-2中包括的第二钙钛矿材料层12-2和第二岩盐层11-2可包括相同种类的两种或更多种类型的II族元素。第三叠层结构体10-3中包括的第三钙钛矿材料层12-3和第三岩盐层11-3可包括相同种类的两种或更多种类型的II族元素。第n叠层结构体10-n中包括的第n钙钛矿材料层12-n和第n岩盐层11-n可包括相同种类的两种或更多种类型的II族元素。
例如,介电薄膜310中包括的叠层结构体10-1、10-2、10-3、……、和10-n各自可包括相同种类的两种或更多种类型的II族元素。此外,同时,叠层结构体10-1、10-2、10-3、……、和10-n各自中包括的两种或更多种类型的II族元素的含量比率可彼此相同。例如,第一叠层结构体10-1中包括的所述两种或更多种类型的II族元素的第一含量比率、第二叠层结构体10-2中包括的所述两种或更多种类型的II族元素的第二含量比率、第三叠层结构体10-3中包括的所述两种或更多种类型的II族元素的第三含量比率、和第n叠层结构体10-n中包括的所述两种或更多种类型的II族元素的第n含量比率可彼此相同。
参考图3,介电薄膜310可形成于基板sub上,并且在介电薄膜310的横截面中可形成条纹图案。这样的条纹图案可在其中介电薄膜310中包括的钙钛矿材料层12-1、12-2、12-3、……、和12-n以及岩盐层11-1、11-2、11-3、……、和11-n彼此接触的边界区域中形成。
在以下描述中,参照图4和5描述图1的介电薄膜300和图2的介电薄膜310中包括的材料的结构。这里,描述图2的介电薄膜310中包括的材料的结构。关于图2的介电薄膜310中包括的材料的结构的描述基本上同样地应用于图1的介电薄膜300中包括的材料的结构。
参考图4,介电薄膜310的钙钛矿材料层12-1、12-2、12-3、……、和12-n各自可包括由化学式“((A,A′)BX3)m”表示的钙钛矿材料。在此情况下,A和A′指的是不同的II族元素,且B指的是IV族元素。此外,X指的是氧元素O。m可表示晶胞的层数且为大于或等于2的自然数。例如,m为大于10的自然数。例如,m可为20。然而,本公开内容不限于此,且m可为小于或大于20的自然数。由((A,A′)BX3)m表示的钙钛矿材料可具有第一晶格常数d1。
例如,A可为钡(Ba),A′可为锶(Sr),且B可为钛(Ti)。然而,实例实施方式不限于此,且A和A′的组合可包括除Ba和Sr之外的多种(不同)类型的II族元素的组合。此外,B可包括除Ti之外的多种(不同)类型的IV族元素。
当A为Ba,A′为Sr,且B为Ti时,钙钛矿材料层12-1、12-2、12-3、……、和12-n各自可包括((Ba,Sr)TiO3)m。例如,钙钛矿材料层12-1、12-2、12-3、……、和12-n各自可具有其中m个包括(Ba,Sr)TiO3的材料层堆叠的结构。
(Ba,Sr)TiO3可包括其中在晶胞中Ba和Sr以一定比率分布的结构。例如,(Ba,Sr)TiO3可包括其中在晶胞中Ba和Sr以1:1的比率分布的结构。例如,当第一钙钛矿材料层12-1包括具有其中在晶胞中Ba和Sr以1:1的比率分布的结构的(Ba,Sr)TiO3时,第一钙钛矿材料层12-1的晶格常数可为约
Figure BDA0003842217460000081
然而,本公开内容不限于此,且(Ba,Sr)TiO3可包括其中在晶胞中Ba和Sr以除1:1之外的多种(不同)比率分布的结构。/>
例如,如图6中所示,当m为20时,第一钙钛矿材料层12-1和第二钙钛矿材料层12-2各自可包括其中二十个(20个)包括(Ba,Sr)TiO3的材料层堆叠的结构。第一钙钛矿材料层12-1和第二钙钛矿材料层12-2各自可包括((Ba,Sr)TiO3)20。在这些情况下,第一钙钛矿材料层12-1和第二钙钛矿材料层12-2各自可在与二维平面(x-y平面)平行的方向上延伸。与此类似地,介电薄膜310中包括的其它钙钛矿材料层12-3、……、12-n各自可具有其中二十个(20个)包括(Ba,Sr)TiO3的材料层堆叠的结构。
此外,介电薄膜310的钙钛矿材料层12-1、12-2、12-3、……、和12-n各自可包括由化学式“((A,A′)(B,B′)X3)m”表示的钙钛矿材料。在这些情况下,A和A′为不同的II族元素,且B和B′为不同的IV族元素。此外,X指的是氧元素O。m为大于或等于2的自然数。
参考图5,介电薄膜310的岩盐层11-1、11-2、11-3、……、和11-n各自可包括由化学式“(C,C′)X”表示的岩盐材料。在此情况下,C和C′为不同的II族元素,且X为氧元素O。由(C,C′)X表示的岩盐材料可具有第二晶格常数d2。第二晶格常数d2可小于钙钛矿材料的第一晶格常数d1。例如,C可为Ba,且C′可为Sr。然而,本公开内容不限于此,且C和C′的组合可包括除Ba和Sr之外的多种(不同)类型的II族元素的组合。
当C为Ba且C′为Sr时,岩盐层11-1、11-2、11-3、……、和11-n各自可包括(Ba,Sr)O。在这些情况下,岩盐层11-1、11-2、11-3、……、和11-n各自可以包括(Ba,Sr)O的具有晶胞尺度的厚度的单层形成。这样,由于岩盐层11-1、11-2、11-3、……、和11-n各自以具有晶胞尺度的厚度的单层形成,因此岩盐层11-1、11-2、11-3、……、和11-n各自可对介电薄膜310的总的电容没有影响。例如,即使当在钙钛矿材料层12-1、12-2、12-3、……、和12-n之间插入岩盐层11-1、11-2、11-3、……、和11-n时,与仅包括钙钛矿材料层12-1、12-2、12-3、……、和12-n的情况相比,介电薄膜310的总的电容也可不降低。
(Ba,Sr)O可具有其中在晶胞中Ba和Sr以一定比率分布的结构。例如,(Ba,Sr)O可具有其中在晶胞中Ba和Sr以1:1的比率分布的结构。例如,当第一岩盐层11-1包括具有其中在晶胞中Ba和Sr以1:1的比率分布的结构的(Ba,Sr)O时,第一岩盐层11-1的晶格常数可为小于约
Figure BDA0003842217460000091
然而,本公开内容不限于此,且(Ba,Sr)O可具有其中在晶胞中Ba和Sr以除1:1之外的多种(不同)比率分布的结构。
钙钛矿材料层12-1、12-2、12-3、……、和12-n各自中包括的A和岩盐层11-1、11-2、11-3、……、和11-n各自中包括的C可为相同的元素。此外,钙钛矿材料层12-1、12-2、12-3、……、和12-n各自中包括的A′和岩盐层11-1、11-2、11-3、……、和11-n各自中包括的C′可为相同的元素。例如,A和C可同样地为Ba,且A′和C′可同样地为Sr。在这些情况下,A对A′的第一含量比率A/A′和C对C′的第二含量比率C/C′可相同。例如,A对A′的第一含量比率A/A′和C对C′的第二含量比率C/C′可以多种比率例如0.5/0.5、0.2/0.8、0.3/0.7、0.4/0.6等彼此相同。然而,本公开内容不限于此,且A对A′的第一含量比率A/A′和C对C′的第二含量比率C/C′可包括除以上列举的比率之外的多种(不同)比率。
例如,当A和C同样地为Ba,且A′和C′同样地为Sr时,第一含量比率A/A′和第二含量比率C/C′可同样地为0.3或更小。这样,当Ba对Sr的比率保持为低至0.3或更小时,在钙钛矿材料层12-1、12-2、12-3、……、和12-n和/或岩盐层11-1、11-2、11-3、……、和11-n中Ba离析现象可减少。
当介电薄膜310的钙钛矿材料层12-1、12-2、12-3、……、和12-n各自包括由化学式“((A,A′)(B,B′)X3)m”表示的钙钛矿材料时,A对A′的第一含量比率A/A′和C对C′的第二含量比率C/C′可相同。
在以下描述中,参照图7至9描述在第一钙钛矿材料层12-1和第一岩盐层11-1之间的界面的结构。关于在第一钙钛矿材料层12-1和第一岩盐层11-1之间的界面的结构的描述可基本上同样地应用于在第二至第n钙钛矿材料层12-2、12-3、……、和12-n各自和第二至第n岩盐层11-2、11-3、……、和11-n各自之间的界面的结构。
参考图7,第一钙钛矿材料层12-1可具有如以上参照图4所描述的第一晶格常数d1。第一晶格常数d1可意指在例如第一钙钛矿材料层12-1中包括的两个相邻II族元素之间(例如,在A和A′之间)的最短距离。此外,第一岩盐层11-1可具有如以上参照图5所描述的第二晶格常数d2。第二晶格常数d2可意指在例如第一岩盐层11-1中包括的两个相邻II族元素之间(例如,在C和C′之间)的最短距离。在这些情况下,根据在第一钙钛矿材料层12-1和第一岩盐层11-1的结构性质方面的差异,第一晶格常数d1可大于第二晶格常数d2。因此,由于晶格常数差异,在第一钙钛矿材料层12-1和第一岩盐层11-1之间的界面处可产生应变。例如,不限于具体理论,在第一钙钛矿材料层12-1和第一岩盐层11-1之间的晶格失配可在第一钙钛矿材料层12-1和第一岩盐层11-1之间的界面处引起应变。
如图8中所示,包括第n钙钛矿材料层12-n和第n岩盐层11-n的介电薄膜310可形成于电极30上,并且在第n钙钛矿材料层12-n和第n岩盐层11-n之间的界面处可产生由于应变所致的自发极化。例如,如图9中所示,其中自发极化发生的自发极化区域SPA可沿着在第n钙钛矿材料层12-n和第n岩盐层11-n之间的界面形成。自发极化区域SPA可防止介电薄膜310的介电损耗的发生和/或介电薄膜310的耗散因子可通过自发极化区域SPA减小。
对于在介电薄膜310中包括的钙钛矿材料层12-1、12-2、12-3、……、和12-n各自和岩盐层11-1、11-2、11-3、……、和11-n各自之间的各区域可形成自发极化区域SPA。这样,由于介电薄膜310包括其中岩盐层11-1、11-2、11-3、……、和11-n各自形成于钙钛矿材料层12-1、12-2、12-3、……、和12-n各自上的多个叠层结构体,因此介电薄膜310可包括多个自发极化区域SPA。因此,介电薄膜310的耗散因子可保持低至0.05或更小。
例如,如由图11的第一曲线a1所表明的,对于采用根据对比例的包括钙钛矿材料层而不包括岩盐层的介电薄膜的电容器,随着输入AC信号的频率增加,耗散因子也增加。与以上不同,如由图11的第二曲线a2所表明的,对于采用根据实例的具有其中岩盐层11-1、11-2、11-3、……、和11-n和钙钛矿材料层12-1、12-2、12-3、……、和12-n交替地堆叠的介电薄膜310的电容器,即使当输入AC信号的频率增加时,耗散因子也可保持低至0.05或更小。
此外,如图12中所示,对于采用根据实例的具有其中岩盐层11-1、11-2、11-3、……、和11-n和钙钛矿材料层12-1、12-2、12-3、……、和12-n交替地堆叠的介电薄膜310的电容器,即使当输入DC信号的强度增加或降低时,也可保持约700或更大且1010或更小的高的电容率并且同时可显示出0.05或更小的低的耗散因子。
参考图10,介电薄膜310中包括的岩盐层11-1、11-2、11-3、……、和11-n各自的带隙能量E1大于钙钛矿材料层12-1、12-2、12-3、……、和12-n各自的带隙能量E2。
此外,岩盐层11-1、11-2、11-3、……、和11-n各自的导带中的最低能级CB1大于钙钛矿材料层12-1、12-2、12-3、……、和12-n各自的导带中的最低能级CB2。例如,第一岩盐层11-1的导带中的最低能级CB1大于第一钙钛矿材料层12-1的导带中的最低能级CB2。此外,岩盐层11-1、11-2、11-3、……、和11-n各自的价带中的最高能级VB1大于钙钛矿材料层12-1、12-2、12-3、……、和12-n各自的价带中的最高能级VB2。例如,第一岩盐层11-1的价带中的最高能级VB1大于第一钙钛矿材料层12-1的价带中的最高能级VB2。
这样,由于岩盐层11-1、11-2、11-3、……、和11-n各自的导带中的最低能级大于钙钛矿材料层12-1、12-2、12-3、……、和12-n各自的导带中的最低能级,因此采用介电薄膜310的电容器的漏电流可减小。
图13为根据一些实例实施方式的电容器100的实例构造的示意图。图14为根据一些实例实施方式的电容器110的实例构造的示意图。
图13和14的电容器100和110可各自具有金属-绝缘体-金属(MIM)结构。
参考图13,根据一些实例实施方式的电容器100可包括下部电极200、与下部电极200间隔开的上部电极400、以及位于下部电极200和上部电极400之间的介电薄膜300。介电薄膜300可包括图1的介电薄膜300,其具有包括钙钛矿材料层12-1和形成于钙钛矿材料层12-1上的岩盐层11-1的叠层结构体10-1。
此外,参考图14,根据一些实例实施方式的电容器110可包括下部电极200、与下部电极200间隔开的上部电极400、以及位于下部电极200和上部电极400之间的介电薄膜310。介电薄膜310可包括图2的介电薄膜310,其具有包括钙钛矿材料层12-1、12-2、12-3、……、和12-n以及形成于钙钛矿材料层12-1、12-2、12-3、……、和12-n上的岩盐层11-1、11-2、11-3、……、和11-n的叠层结构体10-1、10-2、10-3、……、和10-n。
在一些实例实施方式中,下部电极200可包括具有钙钛矿材料的导电材料。例如,下部电极200可包括如下的至少一种:SrVO3、SrMnO3、SrCrO3、SrFeO3、SrRuO3、SrMoO3、SrIrO3、SrNbO3、SrCoO3等。
当下部电极200包括SrRuO3时,下部电极200的晶格常数可为约
Figure BDA0003842217460000121
在一些实例实施方式中,下部电极200的厚度可为约/>
Figure BDA0003842217460000122
然而,本公开内容不限于此,且下部电极200的厚度可为/>
Figure BDA0003842217460000123
或更小。
上部电极400可包括具有钙钛矿材料的导电材料。例如,上部电极400可包括如下的至少一种:SrVO3、SrMnO3、SrCrO3、SrFeO3、SrRuO3、SrMoO3、SrIrO3、SrNbO3、SrCoO3等。
当上部电极400包括SrRuO3时,上部电极400的晶格常数可为约
Figure BDA0003842217460000124
在一些实例实施方式中,上部电极400的厚度可为约/>
Figure BDA0003842217460000125
然而,本公开内容不限于此,且上部电极400的厚度可为/>
Figure BDA0003842217460000126
或更小。
此外,在下部电极200和图13的介电薄膜300(和/或图14的介电薄膜310)之间的晶格失配水平和/或在上部电极400和图13的介电薄膜300(和/或图14的介电薄膜310)之间的晶格失配水平可为5%或更小。例如,在下部电极200和图13的介电薄膜300或图14的介电薄膜310之间的晶格失配水平以及在上部电极400和图13的介电薄膜300或图14的介电薄膜310之间的晶格失配水平可为约0.5%。
由于在下部电极200和图13的介电薄膜300和/或图14的介电薄膜310之间的晶格失配水平以及在上部电极400和图13的介电薄膜300和/或图14的介电薄膜310之间的晶格失配水平两者都保持低至5%或更小,因此电容器100和110的结晶度可保持。
图15为显示采用根据一些实例实施方式的电容器的电子器件1000的示意性电路构造和运行的电路图。
电子器件1000的电路图显示动态随机存取存储器(DRAM)器件的一个单元,所述单元包括一个晶体管TR和一个电容器CA、以及字线WL和位线BL。电容器CA可为以上参照图13和14所描述的电容器100和110。
如下描述向DRAM写入数据的方法。将用于使晶体管TR处于“ON(开启)”状态的栅电压(高)通过字线WL施加至栅电极,然后,将VDD(高)或0(低)的数据电压值通过位线BL施加至晶体管TR。当通过字线WL和位线BL施加高的电压时,电容器CA被充电且数据“1”被写入,并且当通过字线WL施加高的电压且通过位线BL施加低的电压时,电容器CA被放电且数据“0”被写入。
为了读取数据,通过字线WL施加高的电压以开启DRAM的晶体管TR,然后,通过位线BL施加VDD/2的电压。当DRAM的数据为“1”,即,电容器CA的电压为VDD时,电容器CA中的电荷朝着位线BL逐渐流动并且位线BL的电压变成稍高于VDD/2。相反地,当DRAM的数据为“0”时,位线BL的电荷朝着电容器CA流动,使得位线BL的电压变得稍低于VDD/2。灵敏放大器可检测在如上的位线BL中产生的电位差并且将值放大以确定数据为“0”还是“1”。
图16为根据实施方式的电子器件1001的示意图。
参考图16,电子器件1001可具有其中电容器CA1和晶体管TR通过触头20彼此电连接的结构。电容器CA1可包括下部电极201、上部电极401、以及提供在下部电极201和上部电极401之间的介电薄膜301。电容器CA1可为以上参照图13和14所描述的电容器100和110。在这些情况下,介电薄膜301可对应于图1的介电薄膜300或图2的介电薄膜310。
晶体管TR可为电场效应晶体管。晶体管TR可包括:包括源区SR、漏区DR、和沟道区CH的半导体基板SU,以及在半导体基板SU上设置成面对沟道区CH且包括栅绝缘层GI和栅电极GA的栅叠层GS。
沟道区CH为在源区SR和漏区DR之间的区域,并且电连接至源区SR和漏区DR。源区SR可电连接至或者可接触沟道区CH的一侧末端部分,且漏区DR可电连接至或者可接触沟道区CH的另一侧末端部分。沟道区CH可定义为在半导体基板SU中的在源区SR和漏区DR之间的基板区域。
半导体基板SU可包括半导体材料。半导体基板SU可包括,例如,半导体材料例如硅(Si)、锗(Ge)、硅锗(SiGe)、碳化硅(SiC)、砷化镓(GaAs)、砷化铟(InAs)、磷化铟(InP)、二硫化钼(MoS2)等。此外,半导体基板SU可包括绝缘体上硅(SOI)基板。
源区SR、漏区DR、和沟道区CH可各自通过向半导体基板SU的不同区域中独立地注入杂质而形成,且在这些情况下,源区SR、沟道区CH、和漏区DR可包括基板材料作为基础材料。源区SR和漏区DR可包括导电材料和/或由导电材料形成,且在这些情况下,源区SR和漏区DR可包括,例如,金属、金属化合物、和/或导电聚合物。
与图示不同,沟道区CH可作为单独的材料层(薄膜)实施。在此情况下,例如,沟道区CH可包括如下的至少一种:Si、Ge、SiGe、III-V族半导体、氧化物半导体、氮化物半导体、氧氮化物半导体、二维(2D)材料、量子点、有机半导体等。例如,所述氧化物半导体可包括InGaZnO等,且所述2D材料可包括过渡金属二硫属化物(TMD)和/或石墨烯,且所述量子点可包括胶体量子点(QD)和/或纳米晶体结构体。
栅电极GA可与半导体基板SU隔开地设置在半导体基板SU上以面对沟道区CH。栅电极GA可包括金属、金属氮化物、金属碳化物、或多晶硅的至少一种。例如,所述金属可包括如下的至少一种:铝(Al)、钨(W)、钼(Mo)、Ti、钽(Ta)等;金属氮化物膜可包括如下的至少一种:氮化钛(TiN)膜、氮化钽(TaN)膜等;所述金属碳化物可包括掺杂有Al和Si或含有Al和Si的金属碳化物的至少一种,并且作为详细实例,可包括TiAlC、TaAlC、TiSiC、和/或TaSiC的至少一种。
栅电极GA可具有多种材料的叠层结构体,例如,金属氮化物层/金属层例如TiN/Al(等)的叠层结构体、和/或金属氮化物层/金属碳化物层/金属层例如TiN/TiAlC/W的叠层结构体。然而,上面提到的材料仅为示例性的。
可进一步在半导体基板SU和栅电极GA之间设置栅绝缘层GI。栅绝缘层GI可包括顺电性材料和/或高k介电材料,且可具有约20-70的介电常数。
栅绝缘层GI可包括,例如,如下的至少一种:氧化硅(SiO2)、氮化硅(SiNx)、氧化铝(Al2O3)、氧化铪(HfO2)、氧化锆(ZrO2)、2D绝缘体例如六方氮化硼(h-BN)等。例如,栅绝缘层GI可包括SiO2、SiNx等,或者可包括HfO2、铪硅氧化物(HfSiO4)、氧化镧(La2O3)、镧铝氧化物(LaAlO3)、ZrO2、铪锆氧化物(HfZrO2)、锆硅氧化物(ZrSiO4)、氧化钽(Ta2O5)、氧化钛(TiO2)、锶钛氧化物(SrTiO3)、氧化钇(Y2O3)、Al2O3、铅钪钽氧化物(PbSc0.5Ta0.5O3)、铌酸铅锌(PbZnNbO3)等。此外,栅绝缘层GI可包括金属氧氮化物例如氧氮化铝(AlON)、氧氮化锆(ZrON)、氧氮化铪(HfON)、氧氮化镧(LaON)、氧氮化钇(YON)等,硅酸盐例如ZrSiON、HfSiON、YSiON、LaSiON等,或铝酸盐例如ZrAlON、HfAlON等。栅绝缘层GI可与栅电极GA形成栅叠层。
电容器CA1的电极201和401之一和晶体管TR的源区SR和漏区DR之一可通过触头20彼此电连接。这里,触头20可包括适当的导电材料,例如,W、铜、Al、多晶硅等。在一些实例实施方式中,可省略触头20并且电容器CA1的电极201和401之一与晶体管TR的源区SR和漏区DR之一可彼此直接接触。
电容器CA1和晶体管TR的布置可以多种方式改变。例如,电容器CA1可设置在半导体基板SU上,或者可嵌入半导体基板SU中。
尽管图16说明电子器件1001包括一个电容器和一个晶体管,但是实例实施方式不限于此,且电子器件1001可包括多个电容器和多个晶体管。
图17为根据一些实例实施方式的电子器件1002的示意图。
参考图17,电子器件1002可具有其中电容器CA2和晶体管TR通过触头21彼此电连接的结构。电容器CA2可包括下部电极202、上部电极402、以及提供在下部电极202和上部电极402之间的介电薄膜302。
晶体管TR可包括:包括源区SR、漏区DR、和沟道区CH的半导体基板SU,以及设置在半导体基板SU上以面对沟道区CH且包括栅绝缘层GI和栅电极GA的栅叠层GS。
层间绝缘膜25可提供在半导体基板SU上以覆盖栅叠层GS。层间绝缘膜25可包括绝缘材料。例如,层间绝缘膜25可包括Si氧化物例如SiO2、Al氧化物例如Al2O3、和/或高k介电材料例如HfO2。触头21穿透层间绝缘膜25以将晶体管TR电连接至电容器CA2。
下部电极202和上部电极402以用于增加与介电薄膜302的接触面积的形状提供。电容器CA2可为以上参照图13和14所描述的电容器100和110。在这些情况下,介电薄膜302可对应于图1的介电薄膜300和/或图2的介电薄膜310。
图18和19为显示根据实施方式的将应用于装置的电子器件架构1100的概念的示意性框图。
参考图18,电子器件架构1100可包括存储单元1010、算术逻辑单元(ALU)1020、和控制单元1030。存储单元1010、ALU 1020、和控制单元1030可相互电连接。例如,电子器件架构1100可作为包括存储单元1010、ALU 1020、和控制单元1030的一个芯片实施。
存储单元1010、ALU 1020、和控制单元1030通过金属线在芯片上相互连接以直接相互通信。存储单元1010、ALU 1020、和控制单元1030可单片集成在一个基板上以形成一个芯片。输入/输出设备2000可连接至电子器件架构(芯片)1100。此外,存储单元1010可包括主存储器和高速缓冲存储器两者。电子器件架构(芯片)1100可为片上存储器处理单元。存储单元1010可包括以上参照图13和14所描述的电容器100和110、以及以上参照图16和17所描述的电子器件1001和1002。ALU 1020或控制单元1030可各自包括以上参照图13和14所描述的电容器100和110、以及以上参照图16和17所描述的电子器件1001和1002。
参考图19,高速缓冲存储器1510、ALU 1520、和控制单元1530可构成中央处理器(CPU)1500,且高速缓冲存储器1510可由静态随机存取存储器(SRAM)形成。除CPU 1500之外,可提供主存储器1600和辅助存储器1700。主存储器1600可为动态随机存取存储器(DRAM),并且可包括以上参照图13和14所描述的电容器100和110。在一些情况下,电子器件架构可以如下的形式实施:使得不管子单元如何,在一个芯片中,计算单元元件和存储单元元件彼此相邻。
根据本公开内容的多种实施方式,提供具有低的耗散因子且具有低的介电损耗的包括钙钛矿材料的介电薄膜、包括所述介电薄膜的电容器、和包括所述电容器的电子器件。
根据本公开内容的多种实施方式,提供通过具有其中在钙钛矿材料层上形成岩盐层的叠层结构体而具有低的介电损耗的包括钙钛矿材料的介电薄膜、包括所述介电薄膜的电容器、和包括所述电容器的电子器件。
在本公开内容中,除了当明确地相反指明时之外,表示处理(和/或执行)至少一种功能或运行的元件的功能块可被包括在如下中和/或作为(和/或以)如下实施:处理电路系统例如硬件、软件、或者硬件和软件的组合。例如,所述处理电路系统更特别地可包括如下(和/或被包括在如下中),但不限于此:一个处理器(和/或多个处理器)、中央处理器(CPU)、控制器、算术逻辑单元(ALU)、数字信号处理器、微机、现场可编程门阵列(FPGA)、片上系统(SoC)、可编程逻辑单元、微处理器、专用集成电路(ASIC)等。
根据本公开内容的多种实施方式,通过重复地堆叠其中在钙钛矿材料层上形成岩盐层的叠层结构体,介电薄膜的耗散因子可进一步减小。在这些情况下,通过其中具有相对低的带隙能量的钙钛矿材料层与具有相对大的带隙能量的岩盐层重叠的结构,在介电薄膜中可产生的漏电流可减小。
应理解,本文中描述的实施方式应仅在描述的意义上考虑且不用于限制的目的。在各实施方式中的特征或方面的描述应典型地被认为可用于其它实施方式的其它类似特征或方面。尽管已经参照附图描述了一种或多种实施方式,但是本领域普通技术人员将理解,在不背离如由所附权利要求所限定的精神和范围的情况下,可在其中进行形式和细节方面的多种变化。

Claims (16)

1.介电薄膜,包括:
叠层结构体,其包括
包括至少两种II族元素的钙钛矿材料层,和
在所述钙钛矿材料层上并且包括至少两种II族元素的岩盐层,
其中所述钙钛矿材料层中包括的所述至少两种II族元素的第一含量比率与所述岩盐层中包括的所述至少两种II族元素的第二含量比率相同。
2.如权利要求1所述的介电薄膜,其中所述介电薄膜的耗散因子为0.05或更小。
3.如权利要求1所述的介电薄膜,其中所述岩盐层的导带中的最低能级大于所述钙钛矿材料层的导带中的最低能级。
4.如权利要求1所述的介电薄膜,其中所述岩盐层具有晶胞尺度的厚度。
5.如权利要求1所述的介电薄膜,其中
所述钙钛矿材料层包括由化学式((A,A′)BX3)m表示的材料,其中A和A′为不同的II族元素,B为IV族元素,X为氧元素O,且m为自然数,和
所述岩盐层包括由化学式(C,C′)X表示的材料,其中C和C′为不同的II族元素。
6.如权利要求5所述的介电薄膜,其中m为大于或等于2的自然数。
7.如权利要求5所述的介电薄膜,其中
A和C为相同的II族元素,
A′和C′为相同的II族元素,和
所述第一含量比率由A/A′表示且所述第二含量比率由C/C′表示。
8.如权利要求1所述的介电薄膜,包括多个所述叠层结构体。
9.如权利要求8所述的介电薄膜,其中所述多个叠层结构体顺序地堆叠,使得所述钙钛矿材料层和所述岩盐层交替。
10.如权利要求1所述的介电薄膜,其中
所述钙钛矿材料层包括第一晶格常数,
所述岩盐层包括第二晶格常数,和
所述第一晶格常数大于所述第二晶格常数。
11.如权利要求1所述的介电薄膜,其中在所述钙钛矿材料层和所述岩盐层之间的界面处发生自发极化。
12.电容器,包括:
下部电极;
上部电极;和
将所述上部电极与所述下部电极隔离的如权利要求1-11任一项所述的介电薄膜。
13.如权利要求12所述的电容器,其中所述下部电极或所述上部电极的至少一个包括如下的至少一种:SrVO3、SrMnO3、SrCrO3、SrFeO3、SrRuO3、SrMoO3、SrIrO3、SrNbO3、或SrCoO3
14.电子器件,包括:
晶体管;和
电连接至所述晶体管的如权利要求12或13所述的电容器。
15.如权利要求14所述的电子器件,其中所述晶体管包括:
半导体基板,其包括源区、漏区、以及在所述源区和所述漏区之间的沟道区;和
栅叠层,其包括在所述沟道区上的栅电极和将所述栅电极与所述沟道区隔离的栅绝缘层。
16.如权利要求14所述的电子器件,进一步包括:
包括所述电容器和所述晶体管的存储单元;和
电连接至所述存储单元并且配置成控制所述存储单元的控制单元。
CN202211108147.3A 2021-12-02 2022-09-13 包括钙钛矿材料的介电薄膜、包括介电薄膜的电容器、和包括电容器的电子器件 Pending CN116230698A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202163285246P 2021-12-02 2021-12-02
US63/285,246 2021-12-02
KR10-2022-0004771 2022-01-12
KR1020220004771A KR20230083189A (ko) 2021-12-02 2022-01-12 페로브스카이트 물질을 포함하는 유전체 박막, 유전체 박막을 포함하는 커패시터, 및 커패시터를 포함하는 전자 장치

Publications (1)

Publication Number Publication Date
CN116230698A true CN116230698A (zh) 2023-06-06

Family

ID=82786758

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211108147.3A Pending CN116230698A (zh) 2021-12-02 2022-09-13 包括钙钛矿材料的介电薄膜、包括介电薄膜的电容器、和包括电容器的电子器件

Country Status (3)

Country Link
US (1) US20230178585A1 (zh)
EP (1) EP4191624A1 (zh)
CN (1) CN116230698A (zh)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11133179B2 (en) * 2019-11-27 2021-09-28 Samsung Electronics Co., Ltd. Thin-film structure and method of manufacturing the same

Also Published As

Publication number Publication date
US20230178585A1 (en) 2023-06-08
EP4191624A1 (en) 2023-06-07

Similar Documents

Publication Publication Date Title
EP4148753A2 (en) Thin film capacitor and electronic component using the same
US11804536B2 (en) Thin film structure and semiconductor device including the same
US20220140104A1 (en) Semiconductor device and semiconductor apparatus including the same
US11935916B2 (en) Dielectric thin-film structure and electronic device including the same
US20230320078A1 (en) Capacitor, method of controlling the same, and transistor including the same
US20220169530A1 (en) Fluorite-based material thin film and semiconductor device comprising the same
EP4191624A1 (en) Dielectric thin film comprising perovskite material, capacitor including the dielectric thin film, and electronic device including the capacitor
KR20220060446A (ko) 반도체 소자 및 이를 포함하는 반도체 장치
KR20230083189A (ko) 페로브스카이트 물질을 포함하는 유전체 박막, 유전체 박막을 포함하는 커패시터, 및 커패시터를 포함하는 전자 장치
US20230121102A1 (en) Capacitor device and semiconductor device including the same
US20240105764A1 (en) Capacitor and electronic device including the same
US20230062878A1 (en) Electronic device including ferroelectric thin film structure
US20230068904A1 (en) Electronic device including ferroelectric thin film structure
US20230058762A1 (en) Semiconductor device and semiconductor apparatus including the same
US20230143124A1 (en) Capacitor, method of fabricating the capacitor, and electronic device including the capacitor
US20240114695A1 (en) High endurance super-lattice anti-ferroelectric capacitors
KR20220060450A (ko) 박막 구조체 및 이를 포함하는 반도체 소자
KR20220077051A (ko) fluorite계 물질 박막 및 이를 포함하는 반도체 소자
KR20220060458A (ko) 반도체 소자
KR20220164334A (ko) 박막 구조체, 이를 포함하는 반도체 소자 및 반도체 소자를 포함하는 반도체 장치
JP2023016792A (ja) 反強誘電薄膜構造体及びそれを含む電子素子
KR20230131717A (ko) 박막 구조체 및 이를 포함하는 반도체 소자

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication