CN104821276A

CN104821276A - Mos晶体管的制作方法

Info

Publication number: CN104821276A
Application number: CN201410045265.3A
Authority: CN
Inventors: 何永根
Original assignee: Semiconductor Manufacturing International Shanghai Corp
Current assignee: Semiconductor Manufacturing International Shanghai Corp
Priority date: 2014-01-30
Filing date: 2014-01-30
Publication date: 2015-08-05
Anticipated expiration: 2034-01-30
Also published as: CN104821276B

Abstract

本发明提供一种MOS晶体管的制作方法。所述MOS晶体管的制作方法包括：提供半导体衬底；在所述半导体衬底上形成高K栅介电层，所述高K栅介电层的初始厚度大于目标厚度；对所述高K栅介电层进行掺氮处理；对掺氮处理后的所述高K栅介电层进行减薄处理以使所述高K栅介电层的厚度等于所述目标厚度；在减薄后的所述高K栅介电层上形成金属栅极。本发明可以提高沟道的流动性，且避免产生BTI问题。

Description

MOS晶体管的制作方法

技术领域

本发明涉及半导体制造技术领域，尤其涉及一种MOS晶体管的制作方法。

背景技术

随着集成电路制造技术的不断发展，MOS晶体管的特征尺寸也越来越小，为了降低MOS晶体管栅极的寄生电容，提高器件速度，高K栅介电层与金属栅极的栅极叠层结构被引入到MOS晶体管中。为了避免金属栅极的金属材料对晶体管其他结构的影响，所述金属栅极和高K栅介电层的栅极叠层结构通常采用“后栅（gate last）”工艺制作。

现有技术在制作上述栅极叠层结构时，为了提高MOS晶体管的性能和可靠性，会在形成高K栅介电层之后且在形成金属栅极之前，通过离子注入的方式或者等离子体掺杂的方式对高K栅介电层进行掺氮处理。

制作MOS晶体管时，具体可以包括以下步骤：

参考图1所示，在半导体衬底10上形成氧化硅材料的界面层（interfacelayer，IL）20，其厚度为

参考图2所示，在界面层20上形成高K栅介电层30；

参考图3所示，对高K栅介电层30进行掺氮处理；

参考图4所示，在掺氮处理后的高K栅介电层30上形成金属栅极40。

经过对采用上述方法形成的半导体器件进行检测发现，上述掺氮处理大大降低了MOS晶体管沟道的流动性，且产生了偏压温度不稳定性（biastemperature instability，BTI）的问题，最终影响了MOS晶体管的性能。

此外，当采用“前栅（gate first）”工艺时，其同样存在上述问题。

发明内容

本发明解决的问题是提供一种MOS晶体管的制作方法，可以提高沟道的流动性，且避免产生BTI问题。

为解决上述问题，本发明提供一种MOS晶体管的制作方法，包括：

提供半导体衬底；

在所述半导体衬底上形成高K栅介电层，所述高K栅介电层的初始厚度大于目标厚度；

对所述高K栅介电层进行掺氮处理；

对掺氮处理后的所述高K栅介电层进行减薄处理以使剩余的所述高K栅介电层的厚度等于所述目标厚度；

在减薄后的所述高K栅介电层上形成金属栅极。

可选的，所述初始厚度大于或等于所述目标厚度小于或等于

可选的，所述初始厚度范围包括所述目标厚度范围包括

可选的，所述MOS晶体管的制作方法还包括：在形成所述高K栅介电层之前，在所述半导体衬底上形成界面层。

可选的，所述界面层的材料为氧化硅或氮氧化硅，所述界面层的厚度范围包括

可选的，所述MOS晶体管的制作方法还包括：在形成所述高K栅介电层之前，对所述界面层进行等离子体处理或化学处理以形成氢氧根富集的表面。

可连的，所述MOS晶体管的制作方法还包括：在进行所述掺氮处理之后且在进行所述减薄处理之前，对所述高K栅介电层进行退火处理。

可选的，所述退火处理的温度范围为400℃～800℃，时间为1s～120s；或者，所述退火处理的温度范围为800℃～1100℃，时间为200ms～2μs。

可选的，所述掺氮处理为氮离子注入处理，注入能量为200ev～1500ev，注入剂量为1E14/cm²～1E17/cm²。

可选的，所述掺氮处理为氮等离子体掺杂处理，功率为30w～3000w。

可选的，所述减薄处理包括干法刻蚀、湿法刻蚀或者两种的结合。

与现有技术相比，本发明的技术方案具有以下优点：

本发明的技术方案使半导体衬底上形成的高K栅介电层的初始厚度大于目标厚度，由于增大了高K栅介电层的厚度，后续在对高K栅介电层进行掺氮处理时，氮元素仅会进入高K栅介电层中，而不会渗透入高K栅介电层下方的其它材料层中，在掺氮处理之后通过减薄处理就可以使高K栅介电层的厚度等于目标厚度以满足器件要求，从而可以避免掺氮处理对高K栅介电层下方其它层的影响，最终提高了MOS晶体管沟道的流动性，且避免了BTI问题的产生，保证了MOS晶体管的性能可靠。

附图说明

图1至图4是现有技术中MOS晶体管的制作方法各步骤对应的结构示意图；

图5是本发明实施例提供的MOS晶体管的制作方法的流程示意图；

图6至图11是本发明实施例提供的MOS晶体管的制作方法各步骤对应的结构示意图。

具体实施方式

正如背景技术部分所述，现有技术在制作包括高K栅介电层和金属栅极的MOS晶体管时，对高K栅介电层的掺氮处理会降低沟道流动性，引起BTI问题。

经过检测分析发现，参考图3所示，在对高K栅介电层30进行掺氮处理时，由于高K栅介电层30非常薄且密度较小，氮元素（图3中以圆点表示）不仅会进入高K栅介电层30中，还会同时渗透入其下方的界面层20中，甚至会渗透入界面层20与半导体衬底10之间的界面中。由于高K栅介电层30的厚度不大，且掺氮处理中采用的能量本来就比较低，即使通过调整掺氮处理的工艺参数，也很难避免氮元素的向下渗透。

此外，在省略界面层20的情况下，掺杂处理中的氮元素还是会进入半导体衬底10中，最终仍会影响沟道的流动性，且会引起BTI问题。

针对上述问题，本发明提供了一种MOS晶体管的制作方法，其增大了高K栅介电层的初始厚度，从而在维持掺氮处理的工艺参数基本不变的前提下，掺氮处理中的氮元素的渗透仍然是在高K栅介电层中进行，从而就可以避免掺氮处理对高K栅介电层下方其它层的影响，在掺氮处理后再对高K栅介电层进行减薄处理以使高K栅介电层的厚度等于目标厚度即可，最终就可以提高沟道的流动性，且避免了BTI问题的产生。

为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。

参考图5所示，本发明实施例提供了一种MOS晶体管的制作方法，包括以下步骤：

步骤S1，提供半导体衬底；

步骤S2，在所述半导体衬底上形成界面层；

步骤S3，在所述界面层上形成高K栅介电层，所述高K栅介电层的初始厚度大于目标厚度；

步骤S4，对所述高K栅介电层进行掺氮处理；

步骤S5，对掺氮处理后的所述高K栅介电层进行退火处理；

步骤S6，对退火处理后的所述高K栅介电层进行减薄处理以使所述高K栅介电层的厚度等于目标厚度；

步骤S7，在减薄后的所述高K栅介电层上形成金属栅极。

本实施例在进行掺氮处理之前增大高K栅介电层的厚度，在进行掺氮处理之后通过减薄处理使高K栅介电层的厚度等于目标厚度，从而可以避免掺氮处理中的氮元素进入高K栅介电层之外的其它材料层，最终可以提高沟道的流动性，避免产生BTI问题。

为了简单起见，本实施例省略了依次在半导体衬底上形成伪栅结构、在所述伪栅结构两侧的半导体衬底中形成源区和漏区、去除所述伪栅结构等步骤，而仅是描述了后栅工艺中去除所述伪栅结构之后形成金属栅结构的过程，所述伪栅结构可以包括伪栅介电层和伪栅，所述金属栅结构包括高K栅介电层和金属栅极。

需要说明的是，在本发明的其它实施例中，还可以在形成伪栅之前先形成减薄的高K栅介电层，从而省略伪栅介电层，然后在所述伪栅两侧的半导体衬底中形成源区和漏区，接着去除所述伪栅后直接在减薄的高K栅介电层上形成金属栅极，其不限制本发明的保护范围。

本实施例方法既适用于后栅工艺，也适用于前栅工艺，其不限制本发明的保护范围。

参考图6所示，提供半导体衬底100，并在半导体衬底100上形成界面层200。

所述半导体衬底100可以是单晶、多晶或非晶结构的硅或硅锗，也可以是绝缘体上硅（SOI），还可以包括其它的材料（例如砷化镓等三五族化合物）。

由于半导体衬底100暴露在空气中时，会在半导体衬底100的表面形成天然氧化物（native oxide），因此在形成界面层200之前，可以对半导体衬底100进行清洗处理，以去除所述天然氧化物。

所述界面层200的材料可以为氧化硅或氮氧化硅，其厚度范围可以小于其具体可以采用热生长法（Rapid Thermal Oxidation，TRO）或化学生长法形成，在此不再赘述。

本实施例中采用热生长法形成氧化硅材料的界面层200，具体包括：利用熔炉、焙烤站等快速热处理装置，在O₂和H₂或H₂O和H₂的气体中，对半导体衬底100进行加热，以在半导体衬底100表面形成的氧化硅。

本实施例在形成界面层200之后，还可以采用等离子方式或化学处理方式在所述界面层200上表面形成氢氧根（OH-）富集的表面，该氢氧根使后续形成的高K栅介电层更容易在界面层200上成核，增加了高K栅介电层在界面层200上的覆盖率，提高了界面层200与高K栅介电层之间的界面特性。

需要说明的是，在本发明的其它实施例中，可以省略形成界面层200的步骤，其不限制本发明的保护范围。

接着参考图7所示，在所述界面层200的上表面形成高K栅介电层300。

所述高K栅介电层300可以采用原子层沉积法（ALD）、金属有机气相沉积法（MOCVD）、化学气相沉积法（CVD）、物理气相沉积法（PVD）或其它沉积技术形成。

所述高K栅介电层300的介电常数可以大于8，其材料可以为氧化铪、氮氧化铪、氧化锆或氮氧化锆。

现有的晶体管中金属栅极下方的高K栅介电层的厚度（即目标厚度）一般小于或等于但所述高K栅介电层的目标厚度也不能太薄，否则不利于发挥高K栅介电层的作用，因此本实施例中最终形成的MOS晶体管中高K栅介电层的目标厚度可以为如：或

所述高K栅介电层300的初始厚度需要大于目标厚度，在目标厚度小于或等于时，所述初始厚度可以大于或等于但所述高K栅介电层300的初始厚度也不能过厚，否则会使得减薄处理后剩余的高K栅介电层中氮元素的含量太少甚至为零，因此本实施例中高K栅介电层300的初始厚度可以为如：或等。

接着参考图8所示，对所述高K栅介电层300进行掺氮处理，以在高K栅介电层300中形成氮元素（氮元素以圆点表示）。

所述掺氮处理可以提高高K栅介电层300与后续形成的金属栅极之间的界面特性。

所述掺氮处理既可以采用氮离子注入（ion implant）处理，也可以采用氮等离子体掺杂（plasma doping）处理。

当采用氮离子注入处理进行掺氮处理时，注入能量可以为200ev～1500ev，注入剂量可以为1E14/cm²～1E17/cm²。

当采用氮等离子体掺杂处理进行掺氮处理时，功率可以为30w～3000w，具体可以采用连续波（continuous wave）或脉冲（pluse）。在采用脉冲时，占空比可以为2%～50%。

在进行掺氮处理之后，就会在高K栅介电层300中形成很多氮元素，由于高K栅介电层300比较厚，因此氮元素不会进入其下方的界面层200中，甚至是高K栅介电层300的底部中也可以不包括氮元素。

接着参考图9所示，对所述高K栅介电层300进行退火处理。

所述退火处理既可以降低界面陷阱密度，又可以提高高K栅介电层300中氮元素的稳定性。

在进行退火处理的过程中，所述氮元素可以发生扩散，但由于高K栅介电层300比较厚，且其底部中也可能未包括氮元素，因此氮元素仍然不会扩散出高K栅介电层300的范围。

所述退火处理既可以采用快速尖峰退火技术，也可以采用激光脉冲退火技术。

当采用快速尖峰退火技术时，退火温度可以为400℃～800℃，退火时间可以为1s～120s。

当采用激光脉冲退火技术时，退火温度可以为800℃～1100℃，退火时间可以为200ms～2μs。

接着参考图10所示，对图9中的所述高K栅介电层300进行减薄处理，以使剩余的高K栅介电层300'的厚度等于目标厚度。

所述减薄处理可以采用干法刻蚀、湿法刻蚀或者两种刻蚀的结合，其对于本领域的技术人员是熟知的，在此不再赘述。

本实施例通过减薄处理会去除图9中部分厚度的高K栅介电层300，使得高K栅介电层300的厚度从初始厚度（即）变为目标厚度（即），从而满足待形成的MOS晶体管的性能要求。

接着参考图11所示，在剩余的高K栅介电层300'的上表面形成金属栅极400。

形成金属栅极400的过程对于本领域技术人员是熟知的，在此不再赘述。

本实施例通过掺氮处理前增大高K栅介电层300的初始厚度的步骤以及掺氮处理后对高K栅介电层300的减薄处理的步骤，就可以保证掺氮处理中的氮元素最终仅位于高K栅介电层300'或者是高K栅介电层300'和界面层200之间的界面，而不会渗透进入界面层200或者是界面层200与半导体衬底100之间的界面，从而可以避免掺氮处理对高K栅介电层300'下方其它层的影响，最终提高了MOS晶体管沟道的流动性，且避免了BTI问题的产生，保证了MOS晶体管的性能可靠。

虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims

1.一种MOS晶体管的制作方法，其特征在于，包括：

提供半导体衬底；

对所述高K栅介电层进行掺氮处理；

在减薄后的所述高K栅介电层上形成金属栅极。

2.如权利要求1所述的MOS晶体管的制作方法，其特征在于，所述初始厚度大于或等于所述目标厚度小于或等于

3.如权利要求2所述的MOS晶体管的制作方法，其特征在于，所述初始厚度范围包括所述目标厚度范围包括

4.如权利要求1所述的MOS晶体管的制作方法，其特征在于，还包括：在形成所述高K栅介电层之前，在所述半导体衬底上形成界面层。

5.如权利要求4所述的MOS晶体管的制作方法，其特征在于，所述界面层的材料为氧化硅或氮氧化硅，所述界面层的厚度范围包括

6.如权利要求4所述的MOS晶体管的制作方法，其特征在于，还包括：在形成所述高K栅介电层之前，对所述界面层进行等离子体处理或化学处理以形成氢氧根富集的表面。

7.如权利要求1所述的MOS晶体管的制作方法，其特征在于，还包括：在进行所述掺氮处理之后且在进行所述减薄处理之前，对所述高K栅介电层进行退火处理。

8.如权利要求7所述的MOS晶体管的制作方法，其特征在于，所述退火处理的温度范围为400℃～800℃，时间为1s～120s；或者，所述退火处理的温度范围为800℃～1100℃，时间为200ms～2μs。

9.如权利要求1所述的MOS晶体管的制作方法，其特征在于，所述掺氮处理为氮离子注入处理，注入能量为200ev～1500ev，注入剂量为1E14/cm²～1E17/cm²。

10.如权利要求1所述的MOS晶体管的制作方法，其特征在于，所述掺氮处理为氮等离子体掺杂处理，功率为30w～3000w。

11.如权利要求1所述的MOS晶体管的制作方法，其特征在于，所述减薄处理包括干法刻蚀、湿法刻蚀或者两种的结合。