CN1638051A - 用于场效应晶体管的超薄高k栅介质的制作方法以及超薄高k栅介质 - Google Patents
用于场效应晶体管的超薄高k栅介质的制作方法以及超薄高k栅介质 Download PDFInfo
- Publication number
- CN1638051A CN1638051A CNA2004100950087A CN200410095008A CN1638051A CN 1638051 A CN1638051 A CN 1638051A CN A2004100950087 A CNA2004100950087 A CN A2004100950087A CN 200410095008 A CN200410095008 A CN 200410095008A CN 1638051 A CN1638051 A CN 1638051A
- Authority
- CN
- China
- Prior art keywords
- medium
- gate
- gate dielectric
- metal
- ultra
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 70
- 230000005669 field effect Effects 0.000 title claims abstract description 13
- 239000003989 dielectric material Substances 0.000 claims abstract description 26
- 230000008569 process Effects 0.000 claims abstract description 24
- 238000001039 wet etching Methods 0.000 claims abstract description 24
- 238000012545 processing Methods 0.000 claims abstract description 18
- 239000000758 substrate Substances 0.000 claims abstract description 18
- 238000010884 ion-beam technique Methods 0.000 claims abstract description 12
- 238000001312 dry etching Methods 0.000 claims abstract description 6
- 239000000463 material Substances 0.000 claims description 33
- 229910052751 metal Inorganic materials 0.000 claims description 27
- 239000002184 metal Substances 0.000 claims description 27
- 238000011946 reduction process Methods 0.000 claims description 26
- 239000007789 gas Substances 0.000 claims description 23
- 238000001020 plasma etching Methods 0.000 claims description 21
- 238000005260 corrosion Methods 0.000 claims description 18
- 230000007797 corrosion Effects 0.000 claims description 18
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 14
- 238000006243 chemical reaction Methods 0.000 claims description 14
- 229910052732 germanium Inorganic materials 0.000 claims description 14
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 14
- 238000000137 annealing Methods 0.000 claims description 12
- 229910044991 metal oxide Inorganic materials 0.000 claims description 12
- 150000004706 metal oxides Chemical class 0.000 claims description 12
- 239000000203 mixture Substances 0.000 claims description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 10
- 229910052710 silicon Inorganic materials 0.000 claims description 10
- 238000005530 etching Methods 0.000 claims description 9
- 239000010703 silicon Substances 0.000 claims description 9
- 229910052684 Cerium Inorganic materials 0.000 claims description 7
- 229910052692 Dysprosium Inorganic materials 0.000 claims description 7
- 229910052693 Europium Inorganic materials 0.000 claims description 7
- 229910052688 Gadolinium Inorganic materials 0.000 claims description 7
- 229910052782 aluminium Inorganic materials 0.000 claims description 7
- 229910052788 barium Inorganic materials 0.000 claims description 7
- 229910052790 beryllium Inorganic materials 0.000 claims description 7
- 229910052791 calcium Inorganic materials 0.000 claims description 7
- 229910052804 chromium Inorganic materials 0.000 claims description 7
- 229910052733 gallium Inorganic materials 0.000 claims description 7
- 229910052735 hafnium Inorganic materials 0.000 claims description 7
- 229910052738 indium Inorganic materials 0.000 claims description 7
- 229910052742 iron Inorganic materials 0.000 claims description 7
- 229910052746 lanthanum Inorganic materials 0.000 claims description 7
- 229910052744 lithium Inorganic materials 0.000 claims description 7
- 229910052749 magnesium Inorganic materials 0.000 claims description 7
- 229910052748 manganese Inorganic materials 0.000 claims description 7
- 229910052750 molybdenum Inorganic materials 0.000 claims description 7
- 229910052758 niobium Inorganic materials 0.000 claims description 7
- 238000004544 sputter deposition Methods 0.000 claims description 7
- 229910052715 tantalum Inorganic materials 0.000 claims description 7
- 229910052719 titanium Inorganic materials 0.000 claims description 7
- 229910052721 tungsten Inorganic materials 0.000 claims description 7
- 229910052720 vanadium Inorganic materials 0.000 claims description 7
- 229910052727 yttrium Inorganic materials 0.000 claims description 7
- 229910052725 zinc Inorganic materials 0.000 claims description 7
- 229910052726 zirconium Inorganic materials 0.000 claims description 7
- 229910052757 nitrogen Inorganic materials 0.000 claims description 6
- 238000012958 reprocessing Methods 0.000 claims description 6
- 229910052760 oxygen Inorganic materials 0.000 claims description 5
- 239000000377 silicon dioxide Substances 0.000 claims description 5
- 239000000956 alloy Substances 0.000 claims description 4
- 229910045601 alloy Inorganic materials 0.000 claims description 4
- 229910052786 argon Inorganic materials 0.000 claims description 4
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 3
- 229910052796 boron Inorganic materials 0.000 claims description 3
- 229910052799 carbon Inorganic materials 0.000 claims description 3
- 229910052801 chlorine Inorganic materials 0.000 claims description 3
- 229910052731 fluorine Inorganic materials 0.000 claims description 3
- 229910052759 nickel Inorganic materials 0.000 claims description 3
- 229910052698 phosphorus Inorganic materials 0.000 claims description 3
- 238000009832 plasma treatment Methods 0.000 claims description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 3
- 229910052718 tin Inorganic materials 0.000 claims description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims 4
- 229910052712 strontium Inorganic materials 0.000 claims 2
- BIXHRBFZLLFBFL-UHFFFAOYSA-N germanium nitride Chemical compound N#[Ge]N([Ge]#N)[Ge]#N BIXHRBFZLLFBFL-UHFFFAOYSA-N 0.000 claims 1
- YBMRDBCBODYGJE-UHFFFAOYSA-N germanium oxide Inorganic materials O=[Ge]=O YBMRDBCBODYGJE-UHFFFAOYSA-N 0.000 claims 1
- PVADDRMAFCOOPC-UHFFFAOYSA-N oxogermanium Chemical compound [Ge]=O PVADDRMAFCOOPC-UHFFFAOYSA-N 0.000 claims 1
- 238000000151 deposition Methods 0.000 abstract description 4
- 238000007788 roughening Methods 0.000 description 13
- 238000005516 engineering process Methods 0.000 description 12
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 8
- 239000000428 dust Substances 0.000 description 8
- 230000008439 repair process Effects 0.000 description 8
- 238000003754 machining Methods 0.000 description 5
- 239000002245 particle Substances 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 5
- 239000000243 solution Substances 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 4
- 239000003518 caustics Substances 0.000 description 4
- 239000013078 crystal Substances 0.000 description 4
- 238000002425 crystallisation Methods 0.000 description 4
- 230000008025 crystallization Effects 0.000 description 4
- 229910052739 hydrogen Inorganic materials 0.000 description 4
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 description 4
- 229910004129 HfSiO Inorganic materials 0.000 description 3
- 238000012937 correction Methods 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 229910052736 halogen Inorganic materials 0.000 description 3
- 150000002367 halogens Chemical class 0.000 description 3
- 230000014759 maintenance of location Effects 0.000 description 3
- VIKNJXKGJWUCNN-XGXHKTLJSA-N norethisterone Chemical compound O=C1CC[C@@H]2[C@H]3CC[C@](C)([C@](CC4)(O)C#C)[C@@H]4[C@@H]3CCC2=C1 VIKNJXKGJWUCNN-XGXHKTLJSA-N 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 2
- 239000007864 aqueous solution Substances 0.000 description 2
- 238000000089 atomic force micrograph Methods 0.000 description 2
- 238000000277 atomic layer chemical vapour deposition Methods 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 239000002131 composite material Substances 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 238000010849 ion bombardment Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000012895 dilution Substances 0.000 description 1
- 238000010790 dilution Methods 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(IV) oxide Inorganic materials O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 description 1
- 230000003116 impacting effect Effects 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 230000006911 nucleation Effects 0.000 description 1
- 238000010899 nucleation Methods 0.000 description 1
- 239000002243 precursor Substances 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000004381 surface treatment Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28158—Making the insulator
- H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
- H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
- H01L21/31122—Etching inorganic layers by chemical means by dry-etching of layers not containing Si, e.g. PZT, Al2O3
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical & Material Sciences (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Inorganic Chemistry (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Crystallography & Structural Chemistry (AREA)
- Ceramic Engineering (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
提供了一种用来形成用于场效应晶体管的超薄高k栅介质的方法。此方法涉及到在衬底上淀积高k栅介质材料以及借助于对此高k栅介质材料执行减薄工艺而形成超薄高k介质。用来减薄此高k介质材料的工艺可以包含包括湿法腐蚀、干法腐蚀(包括气体团离子束(GCIB)加工)、以及混合损伤/湿法腐蚀的多种工艺的至少一种工艺。除此之外，本发明还涉及到用上述方法制作的用于场效应晶体管的超薄高k栅介质。
Description
技术领域
本发明一般涉及到组合有高k栅介质的场效应晶体管(FET)和互补金属氧化物半导体(CMOS)器件。更确切地说是涉及到具有借助于对较厚的高k介质膜进行回腐蚀或减薄而形成的超薄高k栅介质的FET以及制作这些具有回腐蚀的栅介质的FET的方法。
背景技术
场效应晶体管(FET)性能的改进通常受到FET尺寸缩小即所谓按比例缩小的设计方法的影响。当栅介质的尺寸被按比例缩小推向越来越更薄的等效氧化物厚度(EOT)时，高介电常数(高k)金属氧化物和金属硅化物作为侯选栅介质材料就变得越来越有吸引力。这些材料更高的k(与二氧化硅相比)使之对于给定的EOT能够具有更大的物理厚度，从而对于1nm以下的EOT降低了器件的漏电并改善了可接受漏电数值的可能性。
对于超薄(＜2nm)(高k或常规)栅介质的使用，一般关心的是膜厚度的控制。小至1埃的非有意厚度变化能够在15埃栅介质中产生一个数量级的漏电变化，这是非常不希望的一种情况。另一方面，越来越希望利用集成电路不同部分中的不同栅介质厚度。例如，对于电路临界器件采用低的EOT(以便提供高的性能)以及对于其它电路器件采用中等的EOT(低的功耗)，能够优化集成电路的总体功耗和速度。
尽管有一些潜在的优点，但也存在着有关使用高k材料作为FET器件中的栅介质的大量可能的关注。例如，许多高k栅介质可能使硅的迁移率明显地降低，这是一种可能或不可能利用超薄高k层和/或特殊设计的界面层来减轻的效应。热稳定性也是对高k介质与栅材料的某些组合的可能关注。作为一种防止与后续淀积的导电栅材料之间不希望有的相互反应以及减弱不希望有的界面层生长的方法，已经研究了对高k材料顶部表面进行“氮化”的各种方法。但难以得到所希望的氮浓度分布(数量和深度分布)而不损伤高k膜和/或半导体衬底。
其它的关注是将诸如HfO2之类的高k栅介质按比例缩小到小于1.5-2.0nm的物理厚度的可行性。在生长的早期阶段，这些膜通常以小岛成核，倾向于不连续。目前还不清楚对现有原子层化学气相淀积(ALCVD)和金属有机化学气相淀积(MOCVD)工艺的改进(例如引入前体、淀积条件的改变、和/或新的表面处理)，是否能够产生所希望厚度的连续的无缺陷的膜。
考虑到上述问题，可能希望有用来形成用于FET的超薄高k栅介质(以及用来形成具有超薄高k栅介质的FET)的其它方法。
发明内容
本发明提供了一种用来形成用于场效应晶体管的超薄高k栅介质的方法。此方法包括在衬底上淀积高k栅介质材料以及借助于对此高k介质材料执行减薄工艺而形成超薄高k介质。此高k栅介质材料例如可以具有至少为大约7的介电常数，例如介电常数约为10-25。超薄高k介质例如可以具有小于大约3nm的厚度，例如厚度小于大约2nm，厚度约为1-2nm。此高k介质材料例如可以选自金属氧化物、金属氮氧化物、金属氧化硅、金属氮氧化硅、金属氧化锗、金属氮氧化锗、它们的合金、混合物、或多层，其中的金属可以选自Al、Ba、Be、Bi、C、Ca、Ce、Co、Cr、Dy、Eu、Fe、Ga、Gd、Hf、In、La、Li、Mg、Mn、Mo、Nb、Ni、Pr、Sc、Sr、Ta、Ti、V、W、Y、Zn、Zr。
用来减薄高k介质材料的工艺可以包括例如湿法腐蚀、干法腐蚀、和/或混合损伤/湿法腐蚀中的至少一种，见例如论文K.L.Saengeret al.，Mat.Res.Soc.Symp.Proc.，745 79(2003)。至少一种减薄工艺之后，可以可选地对高k栅介质进行至少一种减薄后处理，例如在惰性气氛中退火，在反应气氛中退火，和/或等离子体处理。此外，在减薄过程中或在减薄之后，可以将额外的材料可选地加入到栅介质中。
在另一实施方案中，本发明涉及到一种用于场效应晶体管的超薄高k栅介质，其中用来形成栅介质的工艺包括在衬底上淀积高k栅介质材料以及借助于对所述高k介质材料执行减薄工艺而形成超薄高k介质。用来形成栅介质的工艺还可以包括至少一个上述可选加工步骤。
附图说明
结合附图考虑本发明的下列详细描述，本发明的这些和其它特点将变得明显，在这些附图中：
图1A-1D在剖面图中示出了有关用来制作一个或多个具有超薄高k栅介质的场效应晶体管的本发明的方法的各个步骤；
图2A-2F在剖面图中示出了用来产生超薄栅介质的二种不同回腐蚀方法的例子；
图3A-3D在剖面图中示出了回腐蚀或减薄工艺如何以空间选择方式被用来改善栅介质的厚度均匀性(3A-3B)或用来提供图1D的场效应晶体管的二种不同厚度的栅介质(3C-3D)；
图4A-4E在剖面图中示出了将材料加入到回腐蚀的栅介质的二种不同方法的例子；而
图5A-5F示出了三种减薄工艺之前和之后的原子力显微图象。
具体实施方式
本发明提供了一种制作具有超薄高k栅介质的场效应晶体管的方法。至于此处所用的“高k栅介质”通常指的是介电常数例如至少约为7，例如约为1--25的介质材料。至于此处所用的“超薄”高k介质通常指的是厚度例如小于大约3nm，例如厚度小于大约2nm，大约1-2nm的介质材料。借助于对较厚的介质膜进行回腐蚀或减薄，来形成FET的超薄高k栅介质。此回腐蚀方法能够使被回腐蚀的高k介质膜的厚度小于2nm，并比直接生长到这一厚度的高k膜更平滑且更连续(因而漏电更小)。由于在淀积或生长栅介质之后能够减小选定区域中的膜厚度，故此回腐蚀方法还能够方便栅介质的厚度的控制和/或精细调整。
栅介质的减薄可以用各种工艺来进行，包括湿法腐蚀(例如在含HF的水溶液中)、干法腐蚀(例如物理溅射和/或反应离子刻蚀)、以及混合损伤/湿法腐蚀工艺(例如低能离子轰击以形成表面损伤层，随之以湿法腐蚀以清除损伤层)。
在本发明的一个实施方案中，以空间选择的方式来进行减薄，以便提供包含具有不同栅介质厚度的多个FET器件的集成电路。在本发明的另一实施方案中，以空间选择的方式来进行减薄，以便修正起始的晶片尺度厚度不均匀性，从而提供具有大致相同的栅介质厚度的多个FET。
在本发明的再一个实施方案中，可以在减薄过程中或在减薄之后将额外的材料加入到栅介质中。例如，若用诸如包含含氮气体团的气体团离子束(GCIB)之类的工艺来进行减薄，则可以在减薄过程中将氮加入到栅介质中。或者，减薄的介质可以与额外的介质材料重叠或被额外的介质材料填充，以便形成复合介质。例如，减薄的介质能够用作额外高k介质再生长的籽晶层，或用作额外介质材料能够被淀积(或利用已经在衬底上或衬底中的材料的氧化或氮化而被生长)在其中或其上的基质。
在有关本发明的实施方案中，得到的被减薄的介质可以被退火(在反应气氛中或惰性气氛中)或处理，以便修复损伤并改善器件特性。
图1A-1D示出了有关本发明的一个实施方案。图1A示出了淀积高k栅介质20之后的半导体衬底10。图1B示出了高k栅介质20已经被减薄或回腐蚀以形成超薄高k栅介质21之后的图1A结构。图1C示出了淀积和图形化导电栅结构30之后，进一步加工以形成源和漏区(未示出)之前的图1B结构。图1D示出了图1C的减薄介质21如何被用来在包含半导体区10和绝缘浅沟槽隔离区50的复合衬底40上形成多个FET器件。
应该指出的是，相同的回腐蚀工艺可以被用来形成其它设计的FET的超薄高k栅介质，见例如论文Kedzierski et al.，“Metal-gateFinFET and full-depleted SOI devices using total gate silicidation”，IEDM Tech.Digest，p247(2002)，或其它工艺流程，例如位移栅工艺流程的FET的超薄高k栅介质，见例如论文Guillaumot et al.，“75nmDamascene Metal Gate and High-k Integration for Advanced CMOSDevices”，IEDM Tech.Digest，p355(2002)。
高k栅介质20可以包含任何金属氧化物、金属氮氧化物、金属氧化硅、金属氮氧化硅、金属氧化锗、金属氮氧化锗、以及上述材料的合金、混合物、或多层。金属氧化物、金属氮氧化物、金属氧化硅、金属氮氧化硅、金属氧化锗、或金属氮氧化锗中的金属可以选自Al、Ba、Be、Bi、C、Ca、Ce、Co、Cr、Dy、Eu、Fe、Ga、Gd、Hf、In、La、Li、Mg、Mn、Mo、Nb、Ni、Pr、Sc、Sr、Ta、Ti、V、W、Y、Zn、Zr。
此外，高k栅介质20可以在衬底界面处或作为多层介质叠层的组成部分包含一个或多个额外的无金属的介质层，例如氧化硅或氧化锗层、氮氧化硅或氮氧化锗层、或氮化硅或氮化锗层。
在减薄之前，高k栅介质20可以被可选地退火。可以在从介质淀积温度到大约1200℃的温度下，优选在大约400-1100℃的温度下，更优选在大约600-1000℃的温度下进行退火。退火时间可以约为1秒钟到大约几个小时，例如从1秒钟到大约10分钟。可以在反应气氛或惰性气氛中退火，这些气氛可以包括例如气体、等离子体、和/或选自或产生于He、H2、Ar、Kr、Xe、N2、O2、H2O、CH4、CO2、NH3的原子团、其它含碳气体、其它含氮气体、其它含氢气体、其它含氧气体、含卤素气体、以及上述气体的混合物。
高k栅介质20的减薄可以用各种工艺来进行，包括单独的湿法腐蚀(例如在含HF的水溶液中)、干法腐蚀(例如物理溅射反应离子刻蚀和/或气体团离子束(GCIB)加工)、以及混合损伤/湿法腐蚀(例如低能离子轰击或注入以形成表面损伤层，随之以湿法腐蚀以清除损伤层)。例如在Mitsuhashi等人的美国专利申请No.US2003/0104706中，描述了混合损伤/湿法腐蚀工艺。在2002年6月13日提交的D.A.Buchanan等人的美国专利申请No.10/170914中，也进行了描述，其整个内容在此处被列为参考。
对于(i)减薄工艺涉及到湿法腐蚀步骤以及(ii)介质20包含具有不同的湿法腐蚀灵敏度的结晶和非晶区的空间不均匀的混合物的情况，减薄前晶化退火是特别可取的。例如，某些HfO2膜可能要求非常强的退火(例如N2中1000℃下1分钟)以使膜底部1-2nm完全结晶。对结晶不完全的膜进行湿法腐蚀，若膜的非晶区在其结晶区不被腐蚀时被腐蚀，则通常会引起糙化。
可以可选地对借助于减薄高k介质20而产生的超薄高k栅介质21进行至少一种减薄后处理。例如超薄高k栅介质可以被退火(在反应气氛或惰性气氛中)或处理(例如用等离子体)，以便修复任何加工损伤并改善栅介质特性。可用于此的反应气氛或惰性气氛包括例如气体，等离子体，和/或选自或产生于下列气体的原子团：He、H2、Ar、Kr、Xe、N2、O2、H2O、CH4、CO2、NH3。具有潜在应用的其它反应气氛或惰性气氛包括其它含碳气体、其它含氮气体、其它含氢气体、其它含氧气体、含卤素气体、以及上述气体的混合物。
图2A-2F示出了用来形成超薄高k栅介质的二种不同回腐蚀方法的例子。图2A-2C示出了用于减薄的混合损伤/湿法腐蚀工艺的各个步骤。图2A示出了衬底10上的介质60(待要减薄)。若有需要，在减薄工艺之前，介质60可以在惰性气氛或反应气氛中被退火。然后对介质60进行能量粒子轰击70。如图2B所示，能量粒子轰击70通常会由于溅射而清除小部分介质(区域80所示)。能量粒子轰击70还会留下损伤层90和未被损伤(或损伤小的)层100。然后，用不冲击未被损伤(或损伤小的)层100的湿法腐蚀工艺选择性地清除损伤层90。然后在惰性气氛或反应气氛中，层100被可选地退火或处理(例如用等离子体)，以便修复任何加工损伤并改善栅介质特性，留下超薄高k栅介质110。
通常可以用离子束腐蚀、等离子体腐蚀、或反应离子刻蚀工艺，来实现能量粒子轰击70。
图2D-2F示出了用来减薄衬底10上的栅介质60的干法腐蚀工艺的各个步骤。若有需要，在减薄工艺之前，介质60可以在惰性气氛或反应气氛中被退火。然后对介质60进行能量粒子轰击120。与图2A的产生损伤的轰击70相反，图2D的轰击120主要用来清除材料。与轰击70相似，通常可以用离子束腐蚀、等离子体腐蚀、或反应离子刻蚀工艺，来实现轰击120，虽然轰击120的能量通常比较低和/或时间比较长。如图2E所示，轰击120清除了介质的大部分(区域130所示)，留下薄的损伤层140和未被损伤(或损伤小的)层150。然后，层140和150被可选地退火，以便修复任何残留的加工损伤并产生图2F的超薄高k栅介质层160。
用于轰击120的离子束腐蚀、等离子体腐蚀、或反应离子刻蚀工艺的例子可能包括诸如Ar之类的惰性气体中的物理溅射腐蚀或利用含卤素团离子的气体团离子束(GCIB)加工。GCIB加工是一种用于半导体器件制造的比较无损伤整平和减薄的具有高精度的显露技术。在GCIB中，大约1000(或以下)到30000个原子或分子，在大约1-30keV(每个原子大约1eV)下被引向待要减薄的膜。此团处于用预先编程的保持时间扫描膜的平行束中。此团可以由单一元素(例如Ar、N2、或O2团)或由多个元素(例如含百分之几的CF4，SF6，NH3，或O2之类的反应气体的Ar)组成。在与工件碰撞时，团分解成其原子组分，并与工件表面反应和/或修正工件表面。对于GCIB的一般讨论，可参见例如论文Yamada et al.，“Surface processing by gas clusterion beam at the atomic(molecular)level”，J.Vac.Sci.Technol.，A 14781(1996)，其整个内容在此处被列为参考。
图3A-3B示出了其中以空间选择方式使用回腐蚀或减薄工艺的本发明的实施方案如何改善起始不均匀的栅介质的厚度均匀性。图3A中不均匀的栅介质200承受了不均匀的减薄工艺220。不均匀的减薄工艺220可以是例如在膜比较厚时利用扫描速率被编程为提供较长保持时间的平行束的GCIB腐蚀。可以利用与测量工具组合的反馈回路，在减薄工艺开始之前或在减薄过程中对扫描速率(或保持时间)进行编程或设定。图3B示出了得到的具有FET栅30的厚度均匀的超薄高k栅介质201。正如上述的实施方案，超薄高k栅介质201可以被可选地退火(在惰性气氛或反应气氛中)或处理(例如用等离子体)，以便修复任何加工损伤并改善栅介质特性。
图3C-3D示出了本发明的一个实施方案，其中，减薄可以以空间选择的方式被用来提供包含具有不同栅介质厚度的多个FET器件的集成电路。图3C中均匀的栅介质210承受不均匀的减薄工艺。此不均匀的减薄工艺可以是例如通过掩模中的窗口施加的均匀减薄工艺，或(如图3C所示)是以空间选择方式施加的无掩模的减薄工艺230。图3D示出了得到的栅介质211/212上的栅30，栅介质包含具有第一厚度的栅介质212和具有不同于第一厚度的第二厚度的超薄高k栅介质211。如上所述，超薄高k栅介质201可以被可选地退火(在惰性气氛或反应气氛中)或处理(例如用等离子体)，以便修复任何加工损伤并改善栅介质特性。若希望FET具有二个以上的栅介质厚度，则可以用相同的方法来减薄栅介质的其它区域。
应该指出的是，图3C-3D的空间选择回腐蚀工艺也能够被用来形成具有不同介质厚度的一个或多个电容器。若需要从面积相同的电容器得到不同范围的电容，或若希望较大电容时减薄有利于增大电容器面积，则对于芯片上电容器来说，这是有用的。例如，可以淀积HfO2层和HfSiOx覆盖层，以便形成双层HfO2/HfSiOx晶片上电容器介质，然后在选定的区域内选择性地湿法腐蚀HfSiOx介质，以便留下单层HfO2。
在本发明的另一实施方案中，可以在减薄过程中或减薄之后，将额外的材料加入栅介质。例如，图4A-4B示出了若用包括含氮离子的离子束或GCIB进行减薄，氮如何在减薄过程中被加入到栅介质。图4A示出了减薄之前的栅介质250。图4B示出了具有底部层252和氮化的表面层253的减薄了的栅介质251。除了氮之外，其它元素也可以在减薄过程中或在减薄之后被加入到栅介质。这些元素可以包括例如Al、B、Ba、Be、Bi、Br、C、Ca、Ce、Cl、Co、Cr、Dy、Eu、F、Fe、Ga、Gd、Ge、H、Hf、In、La、Li、Mg、Mn、Mo、Nb、Ni、O、P、Pr、S、Sc、Sr、Si、Sn、Ta、Ti、V、W、Y、Zn、Zr。
或者，减薄的介质可以与额外的介质材料重叠或被额外的介质材料填充，以便形成复合介质。例如，减薄的介质能够用作额外高k介质再生长的籽晶层，或用作额外介质材料能够被淀积(或利用已经在衬底上或衬底中的材料的氧化或氮化而被生长)在其中或其上的基质。图4C-4E示出了此方法。图4C示出了减薄之前的栅介质260。图4D示出了利用也产生糙化的减薄工艺产生的部分连续的栅介质层261。图4E示出了包含减薄了的栅介质层261和额外介质层263的复合栅介质262。如在前述实施方案中那样，复合栅介质层262可以被退火(在反应气氛中或惰性气氛中)或处理(例如用等离子体)，以便修复损伤并改善栅介质特性。
下列各个实施例描述了3种示例性情况的高k介质的减薄：(1)用Ar损伤/湿法腐蚀技术，HfO2膜从大约5nm减薄到大约3nm而没有糙化，(2)用Ar损伤/湿法腐蚀技术，HfO2膜从大约3nm减薄到大约1nm(有一些糙化)，以及(3)用Ar溅射腐蚀技术，HfO2膜从大约3nm减薄到大约2nm。在所有情况下，用MOCVD方法，在NH4OH和H2O2的“标准清洗1”溶液中处理以便产生化学二氧化硅薄层(大约0.5-1.0nm)的100取向的单晶硅晶片衬底上淀积了HfO2。在具有5％重量比HF和95％重量比H2O的10∶1稀释HF(DHF)中执行湿法腐蚀。从卢塞福背散射光谱(RBS)测量Hf表面密度(每平方厘米原子)和假设的HfO2体密度，确定了HfO2的厚度。
实施例1：大约5nm的HfO2 膜被减薄到大约3nm而无明显的糙 化
在LAM9400 RIE设备中，对大约4.5nm厚的不渗透dHF的初淀积HfO2膜进行了Ar反应离子刻蚀(RIE)损伤处理。条件是：Ar压力为5毫乇，Ar流速为60sccm，顶部功率为100W，底部功率为300W，而自偏压为160Vdc，处理10秒钟。此RIE处理清除了大约0-0.5nm的HfO2。dHF中大约30秒钟的处理将膜厚度减小到大约3.2nm。图5A-5B示出了膜在损伤/湿法腐蚀工艺之前(图5A)和之后(图5B)的原子力显微(AFM)图象。膜的粗糙性在减薄之前和之后是相似的：rms/峰谷粗糙性约为2.2/7.6埃(之前)和大约2.1/7.8埃(之后)。
实施例2：大约3nm的HfO2 膜被减薄到大约1nm，有一些糙化
在700℃的N2中，大约3.1nm厚的淀积后HfO2膜被退火了30秒钟，以便使之不渗透dHF。然后在LAM9400 RIE设备中，对膜进行了Ar RIE损伤处理。条件是：Ar压力为5毫乇，Ar流速为60sccm，顶部功率为100W，底部功率为100W，而自偏压为60Vdc，处理30秒钟。此RIE处理清除了大约0.6nm的HfO2。dHF中2分钟的处理将膜厚度减小到大约1.1nm。图5C-5D示出了膜在损伤/湿法腐蚀工艺之前(图5C)和之后(图5D)的AFM图象。膜的粗糙性在减薄之后明显地更大：rms/峰谷粗糙性约为2.2/6.2埃(之前)和大约4.7/19埃(之后)。
此粗糙性被归咎于晶化退火不够彻底(700℃的N2中30秒钟)，留下了底部1-2nm的HfO2膜的结晶区(未被dHF冲击)与非晶区(受到了dHF的冲击)的混合物。若HfO2的非晶区在减薄之前被更好地晶化了(例如具有更彻底的晶化退火)，则可望得到更平滑的膜。
实施例3：用Ar溅射腐蚀方法，大约3nm的HfO2 膜被减薄到 大约2nm，而没有明显的糙化
在Unaxis 790系列RIE设备中，大约3nm厚的能够在dHF中腐蚀的淀积后HfO2膜被Ar RIE减薄处理。条件是：Ar压力为20毫乇，Ar流速为20sccm，底部功率为200W，而自偏压为420Vdc，处理2分钟。此RIE处理清除了大约1.0nm的HfO2。此膜在在700℃的N2中被退火1分钟，以便修复任何残留的RIE损伤。图5E-5F示出了膜在减薄工艺之前(图5E)和之后(图5F)的AFM图象。膜的粗糙性在减薄之前和之后是相似的：rms/峰谷粗糙性约为2.2/6.5埃(之前)和大约2.1/6.6埃(之后)。
虽然此处与其修正一起已经详细地描述了本发明的几个实施方案并在附图中进行了说明，但显然可以进行各种进一步的修正而不偏离本发明的范围。在上述说明书中，并不打算将本发明限制在比所附权利要求更窄的范围内，确切地说，给出的各个实施例是说明性的而非排他性的，是示例性的而非规定性的。
Claims (32)
1.一种用来形成用于场效应晶体管的超薄高k栅介质的方法，此方法包含：
在衬底上淀积高k栅介质材料；以及
借助于对所述高k栅介质材料执行减薄工艺而形成超薄高k介质，其中，超薄高k介质具有小于大约3nm的厚度。
2.权利要求1的方法，其中，高k栅介质材料具有至少大约7的介电常数，且超薄高k栅介质具有小于大约2nm的厚度。
3.权利要求2的方法，其中，高k栅介质材料具有大约10-25的介电常数，且超薄高k栅介质具有大约1-2nm的厚度。
4.权利要求3的方法，其中，高k介质材料选自金属氧化物、金属氮氧化物、金属氧化硅、金属氮氧化硅、金属氧化锗、金属氮氧化锗、以及它们的合金、混合物、或多层；其中的金属选自Al、Ba、Be、Bi、C、Ca、Ce、Co、Cr、Dy、Eu、Fe、Ga、Gd、Hf、In、La、Li、Mg、Mn、Mo、Nb、Ni、Pr、Sc、Sr、Ta、Ti、V、W、Y、Zn、Zr。
5.权利要求4的方法，其中，高k介质材料包含HfO2。
6.权利要求4的方法，还包含在衬底与高k栅介质之间淀积至少一个无金属的介质材料的界面层。
7.权利要求6的方法，其中，无金属的介质材料选自氧化硅、氧化锗、氮氧化硅、氮氧化锗、氮化硅、以及氮化锗。
8.权利要求1的方法，其中，减薄工艺选自湿法腐蚀、干法腐蚀、以及混合损伤/湿法腐蚀。
9.权利要求8的方法，其中，干法腐蚀工艺选自物理溅射、离子束腐蚀、反应离子刻蚀、以及气体团离子束加工。
10.权利要求8的方法，其中，减薄工艺包含混合损伤/湿法腐蚀处理。
11.权利要求10的方法，其中，混合损伤/湿法腐蚀处理包含作为损伤处理的氩反应离子刻蚀。
12.权利要求1的方法，还包含高k介质材料的减薄后处理。
13.权利要求12的方法，其中，减薄后处理选自惰性气氛中的退火、反应气氛中的退火、以及用等离子体处理。
14.权利要求1的方法，还包含在减薄过程中或在减薄之后将额外的材料加入到栅介质，其中，额外的材料选自Al、B、Ba、Be、Bi、Br、C、Ca、Ce、Cl、Co、Cr、Dy、Eu、F、Fe、Ga、Gd、Ge、H、Hf、In、La、Li、Mg、Mn、Mo、N、Nb、Ni、O、P、Pr、S、Sc、Si、Sn、Sr、Ta、Ti、V、W、Y、Zn、Zr。
15.权利要求14的方法，其中，额外的材料包含N。
16.权利要求1的方法，还包含在执行所述减薄工艺之前，对所述高k介质材料进行退火。
17.一种用以下方法形成的用于场效应晶体管的超薄高k栅介质，此方法包含：
在衬底上淀积高k栅介质材料；以及
借助于对所述高k栅介质材料执行减薄工艺而形成超薄高k介质，其中，超薄高k介质具有小于大约3nm的厚度。
18.权利要求17的栅介质，其中，高k栅介质材料具有至少大约7的介电常数，且超薄高k栅介质具有小于大约2nm的厚度。
19.权利要求18的栅介质，其中，高k栅介质材料具有大约10-25的介电常数，且超薄高k栅介质具有大约1-2nm的厚度。
20.权利要求19的栅介质，其中，高k介质材料选自金属氧化物、金属氮氧化物、金属氧化硅、金属氮氧化硅、金属氧化锗、金属氮氧化锗、以及它们的合金、混合物、或多层；其中的金属选自Al、Ba、Be、Bi、C、Ca、Ce、Co、Cr、Dy、Eu、Fe、Ga、Gd、Hf、In、La、Li、Mg、Mn、Mo、Nb、Ni、Pr、Sc、Sr、Ta、Ti、V、W、Y、Zn、Zr。
21.权利要求20的栅介质，其中，高k介质材料包含HfO2。
22.权利要求20的栅介质，其中，制作所述介质的方法还包含在衬底与高k栅介质之间淀积至少一个无金属的介质材料的界面层。
23.权利要求22的栅介质，其中，无金属的介质材料选自氧化硅、氮氧化硅、以及氮化硅。
24.权利要求17的栅介质，其中，减薄工艺选自湿法腐蚀、干法腐蚀、以及混合损伤/湿法腐蚀。
25.权利要求24的栅介质，其中，干法腐蚀工艺选自物理溅射、离子束腐蚀、反应离子刻蚀、以及气体团离子束加工。
26.权利要求24的栅介质，其中，减薄工艺包含混合损伤/湿法腐蚀处理。
27.权利要求26的栅介质，其中，混合损伤/湿法腐蚀处理包含作为损伤处理的氩反应离子刻蚀。
28.权利要求17的栅介质，其中，制作所述介质的方法还包含高k介质材料的减薄后处理。
29.权利要求28的栅介质，其中，减薄后处理选自惰性气氛中的退火、反应气氛中的退火、以及用等离子体处理。
30.权利要求17的栅介质，还包含在减薄过程中或在减薄之后将额外的材料加入到栅介质，其中，额外的材料选自Al、B、Ba、Be、Bi、Br、C、Ca、Ce、Cl、Co、Cr、Dy、Eu、F、Fe、Ga、Gd、Ge、H、Hf、In、La、Li、Mg、Mn、Mo、N、Nb、Ni、O、P、Pr、S、Sc、Si、Sn、Sr、Ta、Ti、V、W、Y、Zn、Zr。
31.权利要求30的栅介质，其中，额外的材料包含N。
32.权利要求17的栅介质，制作所述介质的方法还包含在执行所述减薄工艺之前，对所述高k介质材料进行退火。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US10/730,892 | 2003-12-10 | ||
| US10/730,892 US7071122B2 (en) | 2003-12-10 | 2003-12-10 | Field effect transistor with etched-back gate dielectric |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1638051A true CN1638051A (zh) | 2005-07-13 |
| CN1329956C CN1329956C (zh) | 2007-08-01 |
Family
ID=34652711
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2004100950087A Expired - Fee Related CN1329956C (zh) | 2003-12-10 | 2004-11-18 | 用于场效应晶体管的超薄高k栅介质的制作方法以及超薄高k栅介质 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US7071122B2 (zh) |
| CN (1) | CN1329956C (zh) |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101295635B (zh) * | 2007-04-29 | 2010-05-19 | 中芯国际集成电路制造(上海)有限公司 | 改善mim电容容量的方法及装置 |
| CN101924026A (zh) * | 2009-06-12 | 2010-12-22 | 台湾积体电路制造股份有限公司 | 降低界面层厚度的方法 |
| CN101681925B (zh) * | 2007-06-19 | 2011-11-30 | 三星电子株式会社 | 氧化物半导体及包含该氧化物半导体的薄膜晶体管 |
| CN102468157A (zh) * | 2010-11-10 | 2012-05-23 | 中国科学院微电子研究所 | 一种高k栅介质的刻蚀方法 |
| CN102789973A (zh) * | 2011-05-18 | 2012-11-21 | 中国科学院微电子研究所 | 界面层的形成方法 |
| CN103474337A (zh) * | 2013-09-22 | 2013-12-25 | 上海华力微电子有限公司 | 制作高均匀度栅极线条的方法 |
| CN104022018A (zh) * | 2014-06-19 | 2014-09-03 | 无锡宏纳科技有限公司 | 一种干法刻蚀等离子损伤修复工艺 |
| CN104821276A (zh) * | 2014-01-30 | 2015-08-05 | 中芯国际集成电路制造(上海)有限公司 | Mos晶体管的制作方法 |
| CN107706086A (zh) * | 2017-07-31 | 2018-02-16 | 朱元勋 | 一种碳化硅衬底垂直结构簿膜电子器件及其制作方法 |
| CN110233095A (zh) * | 2018-03-05 | 2019-09-13 | 中芯国际集成电路制造(上海)有限公司 | 栅介质层、场效应管的制造方法及场效应管器件 |
| CN110504218A (zh) * | 2019-08-29 | 2019-11-26 | 长江存储科技有限责任公司 | 半导体器件的制造方法和形成cmos器件的方法 |
Families Citing this family (43)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3816484B2 (ja) * | 2003-12-15 | 2006-08-30 | 日本航空電子工業株式会社 | ドライエッチング方法 |
| US7382023B2 (en) * | 2004-04-28 | 2008-06-03 | Taiwan Semiconductor Manufacturing Company, Ltd. | Fully depleted SOI multiple threshold voltage application |
| JP4040602B2 (ja) * | 2004-05-14 | 2008-01-30 | Ｎｅｃエレクトロニクス株式会社 | 半導体装置 |
| US7592678B2 (en) * | 2004-06-17 | 2009-09-22 | Infineon Technologies Ag | CMOS transistors with dual high-k gate dielectric and methods of manufacture thereof |
| US20060068603A1 (en) * | 2004-09-30 | 2006-03-30 | Tokyo Electron Limited | A method for forming a thin complete high-permittivity dielectric layer |
| US7504135B2 (en) * | 2005-02-03 | 2009-03-17 | Samsung Electronics Co., Ltd | Method of fabricating a manganese diffusion barrier |
| US20060228898A1 (en) * | 2005-03-30 | 2006-10-12 | Cory Wajda | Method and system for forming a high-k dielectric layer |
| WO2007046546A1 (en) * | 2005-10-20 | 2007-04-26 | Interuniversitair Micro-Elektronica Centrum Vzw | A method for fabricating a high-k dielectric layer |
| US7521376B2 (en) * | 2005-10-26 | 2009-04-21 | International Business Machines Corporation | Method of forming a semiconductor structure using a non-oxygen chalcogen passivation treatment |
| JP5177954B2 (ja) * | 2006-01-30 | 2013-04-10 | キヤノン株式会社 | 電界効果型トランジスタ |
| US7816253B2 (en) * | 2006-03-23 | 2010-10-19 | International Business Machines Corporation | Surface treatment of inter-layer dielectric |
| US7838428B2 (en) * | 2006-03-23 | 2010-11-23 | International Business Machines Corporation | Method of repairing process induced dielectric damage by the use of GCIB surface treatment using gas clusters of organic molecular species |
| KR100785038B1 (ko) * | 2006-04-17 | 2007-12-12 | 삼성전자주식회사 | 비정질 ＺｎＯ계 ＴＦＴ |
| US20080076191A1 (en) * | 2006-09-22 | 2008-03-27 | Texas Instruments Incorporated | GCIB smoothing of the contact level to improve PZT films |
| KR101509663B1 (ko) | 2007-02-16 | 2015-04-06 | 삼성전자주식회사 | 산화물 반도체층 형성 방법 및 이를 이용한 반도체 소자제조방법 |
| KR101334181B1 (ko) * | 2007-04-20 | 2013-11-28 | 삼성전자주식회사 | 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법 |
| US7935964B2 (en) * | 2007-06-19 | 2011-05-03 | Samsung Electronics Co., Ltd. | Oxide semiconductors and thin film transistors comprising the same |
| WO2009039298A2 (en) * | 2007-09-18 | 2009-03-26 | University Of Florida Research Foundation, Inc. | Sensors using aigan/gan high electron mobility transistors |
| US8101501B2 (en) * | 2007-10-10 | 2012-01-24 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing semiconductor device |
| US7736965B2 (en) * | 2007-12-06 | 2010-06-15 | International Business Machines Corporation | Method of making a FinFET device structure having dual metal and high-k gates |
| KR101496148B1 (ko) * | 2008-05-15 | 2015-02-27 | 삼성전자주식회사 | 반도체소자 및 그 제조방법 |
| KR101468591B1 (ko) * | 2008-05-29 | 2014-12-04 | 삼성전자주식회사 | 산화물 반도체 및 이를 포함하는 박막 트랜지스터 |
| US7833891B2 (en) * | 2008-07-23 | 2010-11-16 | International Business Machines Corporation | Semiconductor device manufacturing method using oxygen diffusion barrier layer between buried oxide layer and high K dielectric layer |
| US8975626B2 (en) * | 2008-11-18 | 2015-03-10 | Panasonic Intellectual Property Management Co., Ltd. | Flexible semiconductor device |
| US7785978B2 (en) * | 2009-02-04 | 2010-08-31 | Micron Technology, Inc. | Method of forming memory cell using gas cluster ion beams |
| US8557710B2 (en) | 2011-09-01 | 2013-10-15 | Tel Epion Inc. | Gas cluster ion beam etching process for metal-containing materials |
| US8513138B2 (en) | 2011-09-01 | 2013-08-20 | Tel Epion Inc. | Gas cluster ion beam etching process for Si-containing and Ge-containing materials |
| US8512586B2 (en) | 2011-09-01 | 2013-08-20 | Tel Epion Inc. | Gas cluster ion beam etching process for achieving target etch process metrics for multiple materials |
| TWI564960B (zh) * | 2011-09-16 | 2017-01-01 | 聯華電子股份有限公司 | 高介電常數介電層的製作方法 |
| US8921238B2 (en) * | 2011-09-19 | 2014-12-30 | United Microelectronics Corp. | Method for processing high-k dielectric layer |
| JP5801676B2 (ja) * | 2011-10-04 | 2015-10-28 | 東京エレクトロン株式会社 | 半導体装置の製造方法 |
| US8354320B1 (en) | 2012-02-09 | 2013-01-15 | Globalfoundries Inc. | Methods of controlling fin height of FinFET devices by performing a directional deposition process |
| US9711415B2 (en) * | 2012-05-11 | 2017-07-18 | Taiwan Semiconductor Manufacturing Company, Ltd. | Device for high-K and metal gate stacks |
| US8728947B2 (en) | 2012-06-08 | 2014-05-20 | Tel Epion Inc. | Gas cluster ion beam process for opening conformal layer in a high aspect ratio contact via |
| US8722542B2 (en) | 2012-06-08 | 2014-05-13 | Tel Epion Inc. | Gas cluster ion beam process for opening conformal layer in a high aspect ratio contact via |
| US8546209B1 (en) | 2012-06-15 | 2013-10-01 | International Business Machines Corporation | Replacement metal gate processing with reduced interlevel dielectric layer etch rate |
| US9209033B2 (en) | 2013-08-21 | 2015-12-08 | Tel Epion Inc. | GCIB etching method for adjusting fin height of finFET devices |
| US9263541B2 (en) * | 2014-04-25 | 2016-02-16 | Globalfoundries Inc. | Alternative gate dielectric films for silicon germanium and germanium channel materials |
| US9601333B2 (en) * | 2014-10-02 | 2017-03-21 | Taiwan Semiconductor Manufacturing Company, Ltd. | Etching process |
| US9525021B2 (en) * | 2014-11-06 | 2016-12-20 | Texas Instruments Incorporated | Methods and apparatus for high voltage integrated circuit capacitors |
| FR3030882B1 (fr) * | 2014-12-22 | 2018-03-09 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | Circuit integre comportant des transistors pmos a tensions de seuil distinctes |
| TWI725433B (zh) | 2019-05-24 | 2021-04-21 | 大陸商聚力成半導體(重慶)有限公司 | 半導體裝置的製作方法 |
| US11894461B2 (en) * | 2021-03-26 | 2024-02-06 | Taiwan Semiconductor Manufacturing Company, Ltd. | Dipoles in semiconductor devices |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003069011A (ja) * | 2001-08-27 | 2003-03-07 | Hitachi Ltd | 半導体装置とその製造方法 |
| US6667246B2 (en) * | 2001-12-04 | 2003-12-23 | Matsushita Electric Industrial Co., Ltd. | Wet-etching method and method for manufacturing semiconductor device |
| US7326988B2 (en) * | 2002-07-02 | 2008-02-05 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device and method for fabricating the same |
| US7030024B2 (en) * | 2002-08-23 | 2006-04-18 | Taiwan Semiconductor Manufacturing Co., Ltd. | Dual-gate structure and method of fabricating integrated circuits having dual-gate structures |
| JP3980985B2 (ja) * | 2002-10-04 | 2007-09-26 | 株式会社東芝 | 半導体装置とその製造方法 |
| US7192892B2 (en) * | 2003-03-04 | 2007-03-20 | Micron Technology, Inc. | Atomic layer deposited dielectric layers |
| CN100376017C (zh) * | 2003-05-15 | 2008-03-19 | 上海集成电路研发中心有限公司 | 一种高介电栅介质的制备方法 |
| US6809370B1 (en) * | 2003-07-31 | 2004-10-26 | Texas Instruments Incorporated | High-k gate dielectric with uniform nitrogen profile and methods for making the same |
| US7342289B2 (en) * | 2003-08-08 | 2008-03-11 | Taiwan Semiconductor Manufacturing Co., Ltd | Strained silicon MOS devices |
-
2003
- 2003-12-10 US US10/730,892 patent/US7071122B2/en not_active Expired - Lifetime
-
2004
- 2004-11-18 CN CNB2004100950087A patent/CN1329956C/zh not_active Expired - Fee Related
-
2006
- 2006-04-13 US US11/279,659 patent/US20060189083A1/en not_active Abandoned
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101295635B (zh) * | 2007-04-29 | 2010-05-19 | 中芯国际集成电路制造(上海)有限公司 | 改善mim电容容量的方法及装置 |
| CN101681925B (zh) * | 2007-06-19 | 2011-11-30 | 三星电子株式会社 | 氧化物半导体及包含该氧化物半导体的薄膜晶体管 |
| CN101924026B (zh) * | 2009-06-12 | 2014-02-12 | 台湾积体电路制造股份有限公司 | 降低界面层厚度的方法 |
| CN101924026A (zh) * | 2009-06-12 | 2010-12-22 | 台湾积体电路制造股份有限公司 | 降低界面层厚度的方法 |
| CN102468157A (zh) * | 2010-11-10 | 2012-05-23 | 中国科学院微电子研究所 | 一种高k栅介质的刻蚀方法 |
| CN102789973A (zh) * | 2011-05-18 | 2012-11-21 | 中国科学院微电子研究所 | 界面层的形成方法 |
| CN103474337A (zh) * | 2013-09-22 | 2013-12-25 | 上海华力微电子有限公司 | 制作高均匀度栅极线条的方法 |
| CN104821276A (zh) * | 2014-01-30 | 2015-08-05 | 中芯国际集成电路制造(上海)有限公司 | Mos晶体管的制作方法 |
| CN104821276B (zh) * | 2014-01-30 | 2018-08-10 | 中芯国际集成电路制造(上海)有限公司 | Mos晶体管的制作方法 |
| CN104022018A (zh) * | 2014-06-19 | 2014-09-03 | 无锡宏纳科技有限公司 | 一种干法刻蚀等离子损伤修复工艺 |
| CN107706086A (zh) * | 2017-07-31 | 2018-02-16 | 朱元勋 | 一种碳化硅衬底垂直结构簿膜电子器件及其制作方法 |
| CN107706086B (zh) * | 2017-07-31 | 2020-05-01 | 朱元勋 | 一种碳化硅衬底垂直结构簿膜电子器件及其制作方法 |
| CN110233095A (zh) * | 2018-03-05 | 2019-09-13 | 中芯国际集成电路制造(上海)有限公司 | 栅介质层、场效应管的制造方法及场效应管器件 |
| CN110504218A (zh) * | 2019-08-29 | 2019-11-26 | 长江存储科技有限责任公司 | 半导体器件的制造方法和形成cmos器件的方法 |
| CN110504218B (zh) * | 2019-08-29 | 2020-08-14 | 长江存储科技有限责任公司 | 半导体器件的制造方法和形成cmos器件的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20050127417A1 (en) | 2005-06-16 |
| CN1329956C (zh) | 2007-08-01 |
| US7071122B2 (en) | 2006-07-04 |
| US20060189083A1 (en) | 2006-08-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1329956C (zh) | 用于场效应晶体管的超薄高k栅介质的制作方法以及超薄高k栅介质 | |
| US6627503B2 (en) | Method of forming a multilayer dielectric stack | |
| US7723242B2 (en) | Enhanced thin-film oxidation process | |
| US7521376B2 (en) | Method of forming a semiconductor structure using a non-oxygen chalcogen passivation treatment | |
| KR100792018B1 (ko) | 플라즈마에칭방법 | |
| US20030185980A1 (en) | Thin film forming method and a semiconductor device manufacturing method | |
| Cho et al. | Thermal annealing effects on the structural and electrical properties of HfO 2/Al 2 O 3 gate dielectric stacks grown by atomic layer deposition on Si substrates | |
| EP1179837A2 (en) | Transistor structure comprising doped zirconia, or zirconia-like dielectic film | |
| US9006056B2 (en) | Method for reducing interfacial layer thickness for high-k and metal gate stack | |
| US7037816B2 (en) | System and method for integration of HfO2 and RTCVD poly-silicon | |
| US20080274626A1 (en) | Method for depositing a high quality silicon dielectric film on a germanium substrate with high quality interface | |
| TWI749453B (zh) | 在選擇性地蝕刻氮化矽間隔物期間改進輪廓控制之方法 | |
| Clark et al. | Physical and electrical effects of the Dep-Anneal-Dep-Anneal (DADA) process for HfO2 in high K/metal gate stacks | |
| US20140035001A1 (en) | Compound semiconductor structure | |
| Shamiryan et al. | Selective removal of high-k gate dielectrics | |
| US6924239B2 (en) | Method for removal of hydrocarbon contamination on gate oxide prior to non-thermal nitridation using “spike” radical oxidation | |
| KR20220003979A (ko) | 리소그래피 애플리케이션들을 위한 포토레지스트 층 상의 탄소의 선택적 증착 | |
| US11993842B2 (en) | Selective deposition of metal oxide by pulsed chemical vapor deposition | |
| US20200227271A1 (en) | Method of etching a dielectric layer | |
| Maeda et al. | Selective dry etching of HfO2 in CF4 and Cl2/HBr-based chemistries | |
| US8822349B1 (en) | Oxide formation in a plasma process | |
| JP4067989B2 (ja) | 半導体装置の製造方法 | |
| JP2005079563A (ja) | 電子デバイスの製造方法 | |
| Darnon et al. | Plasma Etch Challenges for Gate Patterning | |
| Nakashima et al. | Electrical and structural evaluations of high-k gate dielectrics fabricated using plasma oxidation and the subsequent annealing for a Hf/SiO2/Si structure |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20171121 Address after: Grand Cayman, Cayman Islands Patentee after: GLOBALFOUNDRIES INC. Address before: American New York Patentee before: Core USA second LLC Effective date of registration: 20171121 Address after: American New York Patentee after: Core USA second LLC Address before: American New York Patentee before: International Business Machines Corp. |
|
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20070801 Termination date: 20191118 |