CN102468157A - 一种高k栅介质的刻蚀方法 - Google Patents

一种高k栅介质的刻蚀方法 Download PDF

Info

Publication number
CN102468157A
CN102468157A CN2010105411401A CN201010541140A CN102468157A CN 102468157 A CN102468157 A CN 102468157A CN 2010105411401 A CN2010105411401 A CN 2010105411401A CN 201010541140 A CN201010541140 A CN 201010541140A CN 102468157 A CN102468157 A CN 102468157A
Authority
CN
China
Prior art keywords
etching
gate
gate dielectric
polysilicon
lithographic method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2010105411401A
Other languages
English (en)
Inventor
徐秋霞
李永亮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Microelectronics of CAS
Original Assignee
Institute of Microelectronics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS filed Critical Institute of Microelectronics of CAS
Priority to CN2010105411401A priority Critical patent/CN102468157A/zh
Publication of CN102468157A publication Critical patent/CN102468157A/zh
Pending legal-status Critical Current

Links

Images

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

一种高K栅介质的刻蚀方法：1)在硅衬底上依次形成界面SiO2/高K栅介质/金属栅/多晶硅/硬掩膜叠层栅结构，对于后栅工艺，栅结构中没有金属栅这一层，其余同先栅工艺；2)光刻形成胶图形。3)刻蚀硬掩膜，终止在多晶硅上；4)去胶后刻蚀多晶硅，对于前极工艺终止在金属栅上，对后栅工艺，刻蚀终止在高K栅介质上；5)对于先栅工艺，刻蚀金属栅终止在高K栅介质上；6)刻蚀高K栅介质，终止在硅衬底上。本发明采用BCl3反应离子刻蚀辅以Ar离子轰击，不仅可以获得陡直的刻蚀剖面，不留残余，而且对硅衬底具有优良的刻蚀选择比，不产生损伤。与CMOS工艺兼容性好，成本低。

Description

一种高K栅介质的刻蚀方法
技术领域
本发明属于纳米半导体技术领域，特别是指一种在先栅工艺金属栅/高K(高介电常数)栅介质叠层结构中高K栅介质的刻蚀去除方法，以及在后栅工艺高K栅介质在先的工艺中，高K栅介质的刻蚀去除方法。本发明适合在45nm及以下技术代互补型金属氧化物半导体(CMOS)器件和电路中应用。
背景技术
当CMOS特征尺寸缩小到45nm及以下时，由于常规超薄的SiON栅介质严重的直接隧穿漏电流已无法应用，采用高K栅介质已势在必行，因为高K栅介质在同样的等效氧化物厚度(EOT)下有较厚的物理厚度，所以可以大幅度降低栅极漏电流。但常规的多晶硅栅极与高K不兼容，所以必须采用金属栅极，以消除费米钉扎和多晶硅耗尽效应，减小栅电阻。金属栅/高K结构应用到器件制备中去，刻蚀难度较大，特别是高K介质的刻蚀，不仅要各向异性剖面好，要刻干净、无残留，而且对衬底Si要求有很高的刻蚀选择比，对硅衬底不产生损伤。Cl2和F基气体都不能满足要求，我们采用BCl3反应离子刻蚀辅以Ar离子轰击，获得成功。这是由于BCl3等离子体可刻蚀金属氧化物，其中的氧可以通过形成挥发性的BOCl反应产物而除去，同时在硅衬底表面形成起钝化作用的B-Si键，提高了对硅衬底的刻蚀选择比。
发明内容
本发明目的在于提供一种高K栅介质的的高选择比刻蚀方法，以改进公知技术中存在的缺陷。
为实现上述目的，本发明提供的高K栅介质的刻蚀方法，对于后栅工艺，主要步骤为：
步骤1)在器件隔离形成后，在硅衬底上依次形成界面SiO2/Hf基高K栅介质/多晶硅/硬掩膜的叠层栅结构；
步骤2)光刻形成胶图形；
步骤3)刻蚀硬掩膜，终止在多晶硅上；
步骤4)去胶后刻蚀多晶硅，刻蚀终止在Hf基高K栅介质上；
步骤5)采用BCl3/Ar的混合气体反应离子刻蚀Hf基高K栅介质，终止在硅衬底上。
本发明提供的高K栅介质的刻蚀方法，对于先栅工艺，主要步骤为：
步骤1)在器件隔离形成后，在硅衬底上依次形成界面SiO2/Hf基高K栅介质/金属栅/多晶硅/硬掩膜的叠层栅结构；
步骤2)光刻形成胶图形；
步骤3)刻蚀硬掩膜，终止在多晶硅上；
步骤4)去胶后刻蚀多晶硅，终止在金属栅上；
步骤5)刻蚀金属栅，终止在Hf基高K栅介质上；
步骤6)采用BCl3/Ar的混合气体反应离子刻蚀Hf基高K栅介质，终止在硅衬底上。
所述的刻蚀方法，其中的金属栅是金属氮化物或掺杂的难熔金属，如：TaN、TiN、TaC、TaCN、TiAlN、TiGaN或MoAlN等。
所述的刻蚀方法，其中的Hf基高K栅介质是Hf基掺杂氧化物，如：HfO2、HfSiON、HfLaO、HfLaON、HfAlON或HfAlSiON。
所述的刻蚀方法，其中的硬掩膜是SiO2、Si3N4或其叠层构成。
所述的刻蚀方法，其中刻蚀硬掩膜是采用氟基反应离子刻蚀，如：CF4、CHF3或及其组合。
所述的刻蚀方法，其中刻蚀多晶硅是采用Cl2/HBr的反应离子刻蚀。
所述的刻蚀方法，其中刻蚀金属栅是采用Cl基反应离子刻蚀，如BCl3/Cl2/Ar、BCl3/Cl2/SF6/Ar等混合气氛的反应离子刻蚀。
所述的刻蚀方法，其中Hf基高K栅介质的刻蚀条件为：BCl3流量20-120sccm，Ar流量10-60sccm；刻蚀功率上电极功率120-400W，下电极功率40-250W；腔体压力3-10mτ；腔体温度60-200℃。
本发明不仅可以获得陡直的刻蚀剖面，不留残余，而且对硅衬底具有优良的刻蚀选择比，不产生损伤。与CMOS工艺兼容性好，成本低。
附图说明
图1为硬掩膜/多晶硅/TaN金属栅/HfSiON高K栅介质/界面SiO2结构中HfSiON高K栅介质刻蚀后的SEM剖面照片。其中主要标号是：
1-SiO2硬掩模，2-多晶硅，3-TaN金属栅/HfSiON高K栅介质/界面SiO2，4-硅衬底。
图2为上述叠层栅结构刻蚀后的X光电子能谱(XPS)分析图，其中主要标号是：
A为刻蚀TaN金属栅后的XPS分析图；
B为刻蚀TaN金属栅后紧接着进行HfSiON高K栅介质刻蚀(即为过刻程序)后的XPS分析图。
具体实施方式
本发明的高K栅介质的高选择比刻蚀方法，其主要的步骤为：
步骤1)在器件隔离形成后，对于后栅工艺，在硅衬底上依次形成：界面SiO2/Hf基高K栅介质/多晶硅/硬掩模的叠层栅结构。对于先栅工艺，在硅衬底上依次形成：界面SiO2/Hf基高K栅介质/金属栅/多晶硅/硬掩模的叠层栅结构。
其中Hf基高K栅介质为Hf基掺杂氧化物，如HfO2、HfSiON、HfLaO、HfLaON、HfAlON或HfAlSiON等；金属栅为金属氮化物或掺杂的难熔金属，如TaN、TiN、TaC、TaCN、TiAlN、TiGaN或MoAlN等；硬掩膜为SiO2、Si3N4或其组合。
步骤2)光刻形成胶图形。
步骤3)刻蚀硬掩膜，采用氟基反应离子刻蚀，如CF4、CHF3或及其组合，终止在多晶硅上。
步骤4)去胶后，刻蚀多晶硅，采用(Cl2/HBr)混合气体中的反应离子刻蚀，对于先栅工艺刻蚀终止在金属栅上，对于后栅工艺，刻蚀终止在Hf基高K栅介质上。
步骤5)对于先栅工艺需刻蚀金属栅，采用Cl基反应离子刻蚀，如BCl3/Cl2/Ar、BCl3/Cl2/SF6/Ar等混合气体中的反应离子刻蚀，终止在Hf基高K栅介质上。
步骤6)Hf基高K栅介质的刻蚀：采用BCl3/Ar混合气体的反应离子刻蚀，BCl3流量20-100sccm，Ar流量10-60sccm；刻蚀功率上电极功率120-400W，下电极功率40-250W；腔体压力3-10mτ；腔体温度60-200℃。
以下所举实例只用于解释本发明，并非限定本发明的范围。
步骤1)在器件隔离形成后，对于后栅工艺，在硅衬底上依次形成：界面SiO2/HfSiON高K栅介质/多晶硅/SiO2硬掩模的叠层栅结构；对于先栅工艺，在硅衬底上依次形成：界面SiO2/HfSiON高K栅介质/TaN金属栅/多晶硅/SiO2硬掩模的叠层栅结构。
步骤2)光刻形成胶图形
步骤3)刻蚀硬掩膜，采用CF4/CHF3混合气体的反应离子刻蚀，终止在多晶硅上。
步骤4)去胶后，刻蚀多晶硅，采用(Cl2/HBr)混合气体中的反应离子刻蚀，对于先栅工艺刻蚀终止在TaN金属栅上，对于后栅工艺，刻蚀终止在Hf基高K栅介质上。
步骤5)对于先栅工艺需刻蚀金属栅，采用Cl基反应离子刻蚀，如BCl3/Cl2/Ar、BCl3/Cl2/SF6/Ar等混合气体中的反应离子刻蚀，终止在Hf基高K栅介质上。
步骤6)Hf基高K栅介质的刻蚀：采用BCl3/Ar混合气体的反应离子刻蚀，BCl3流量20-100sccm，Ar流量10-60sccm；刻蚀功率上电极功率120-400W，下电极功率40-250W；腔体压力3-10mτ；腔体温度60-200℃。
图1所示是硬掩膜/多晶硅/TaN金属栅/HfSiON高K栅介质/界面SiO2结构中HfSiON高K栅介质采用BCl3/Ar混合气体的反应离子刻蚀后的SEM剖面照片。由图1可见，其剖面陡直，没有硅衬底的损伤发生，这是因为反应生成的B-Si键的钝化作用，提高了刻蚀选择比所致。
图2中A为刻蚀TaN金属栅后的XPS分析图，可见很强的Hf4f特征峰；B为刻蚀TaN金属栅后紧接着进行HfSiON高K栅介质刻蚀(即为过刻程序)后的XPS分析图，Hf4f元素已不存在，表明HfSiON高K栅介质已刻干净了。

Claims (10)

1.一种高K栅介质的刻蚀方法，主要步骤为：
步骤1)在器件隔离形成后，在硅衬底上依次形成界面SiO2/Hf基高K栅介质/多晶硅/SiO2硬掩膜的叠层栅结构；
步骤2)光刻形成胶图形；
步骤3)刻蚀硬掩膜，终止在多晶硅上；
步骤4)去胶后刻蚀多晶硅，刻蚀终止在Hf基高K栅介质上；
步骤5)采用BCl3/Ar的混合气体反应离子刻蚀Hf基高K栅介质，终止在硅衬底上。
2.一种高K栅介质的刻蚀方法，主要步骤为：
步骤1)在器件隔离形成后，在硅衬底上依次形成界面SiO2/Hf基高K栅介质/金属栅/多晶硅/硬掩膜的叠层栅结构；
步骤2)光刻形成胶图形；
步骤3)刻蚀硬掩膜，终止在多晶硅上；
步骤4)去胶后刻蚀多晶硅，终止在金属栅上；
步骤5)刻蚀金属栅，终止在Hf基高K栅介质上；
步骤6)采用BCl3/Ar的混合气体反应离子刻蚀Hf基高K栅介质，终止在硅衬底上。
3.根据权利要求2所述的刻蚀方法，其中，步骤1)中的金属栅是金属氮化物或掺杂的难熔金属。
4.根据权利要求1或2所述的刻蚀方法，其中，步骤1)中Hf基高K栅介质是Hf基掺杂氧化物。
5.根据权利要求1或2所述的刻蚀方法，其中，步骤1)中的硬掩膜是SiO2、Si3N4或其叠层构成。
6.根据权利要求1或2所述的刻蚀方法，其中，步骤3)中刻蚀硬掩膜是采用氟基反应离子刻蚀。
7.根据权利要求1或2所述的刻蚀方法，其中，步骤4)中刻蚀多晶硅是采用Cl2/HBr的反应离子刻蚀。
8.根据权利要求2所述的刻蚀方法，其中，步骤5)中刻蚀金属栅是采用Cl基反应离子刻蚀。
9.根据权利要求8所述的刻蚀方法，其中，Cl基反应离子刻蚀是BCl3/Cl2/Ar或BCl3/Cl2/SF6/Ar混合气氛的反应离子刻蚀。
10.根据权利要求1或2所述的刻蚀方法，其中，Hf基高K栅介质的刻蚀条件为：BCl3流量20-120sccm，Ar流量10-60sccm；刻蚀功率上电极功率120-400W，下电极功率40-250W；腔体压力3-10mτ；腔体温度60-200℃。
CN2010105411401A 2010-11-10 2010-11-10 一种高k栅介质的刻蚀方法 Pending CN102468157A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2010105411401A CN102468157A (zh) 2010-11-10 2010-11-10 一种高k栅介质的刻蚀方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2010105411401A CN102468157A (zh) 2010-11-10 2010-11-10 一种高k栅介质的刻蚀方法

Publications (1)

Publication Number Publication Date
CN102468157A true CN102468157A (zh) 2012-05-23

Family

ID=46071637

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010105411401A Pending CN102468157A (zh) 2010-11-10 2010-11-10 一种高k栅介质的刻蚀方法

Country Status (1)

Country Link
CN (1) CN102468157A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104051258A (zh) * 2013-03-13 2014-09-17 中芯国际集成电路制造(上海)有限公司 一种用于后栅工艺的光刻胶去除方法
CN114758953A (zh) * 2022-06-13 2022-07-15 合肥晶合集成电路股份有限公司 金属刻蚀方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001356368A (ja) * 2000-06-14 2001-12-26 Matsushita Electric Ind Co Ltd 液晶表示装置の製造方法
US20040188385A1 (en) * 2003-03-26 2004-09-30 Kenji Yamada Etching agent composition for thin films having high permittivity and process for etching
CN1638051A (zh) * 2003-12-10 2005-07-13 国际商业机器公司 用于场效应晶体管的超薄高k栅介质的制作方法以及超薄高k栅介质
US20070249182A1 (en) * 2006-04-20 2007-10-25 Applied Materials, Inc. ETCHING OF SiO2 WITH HIGH SELECTIVITY TO Si3N4 AND ETCHING METAL OXIDES WITH HIGH SELECTIVITY TO SiO2 AT ELEVATED TEMPERATURES WITH BCl3 BASED ETCH CHEMISTRIES

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001356368A (ja) * 2000-06-14 2001-12-26 Matsushita Electric Ind Co Ltd 液晶表示装置の製造方法
US20040188385A1 (en) * 2003-03-26 2004-09-30 Kenji Yamada Etching agent composition for thin films having high permittivity and process for etching
CN1638051A (zh) * 2003-12-10 2005-07-13 国际商业机器公司 用于场效应晶体管的超薄高k栅介质的制作方法以及超薄高k栅介质
US20070249182A1 (en) * 2006-04-20 2007-10-25 Applied Materials, Inc. ETCHING OF SiO2 WITH HIGH SELECTIVITY TO Si3N4 AND ETCHING METAL OXIDES WITH HIGH SELECTIVITY TO SiO2 AT ELEVATED TEMPERATURES WITH BCl3 BASED ETCH CHEMISTRIES

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104051258A (zh) * 2013-03-13 2014-09-17 中芯国际集成电路制造(上海)有限公司 一种用于后栅工艺的光刻胶去除方法
CN104051258B (zh) * 2013-03-13 2017-02-15 中芯国际集成电路制造(上海)有限公司 一种用于后栅工艺的光刻胶去除方法
CN114758953A (zh) * 2022-06-13 2022-07-15 合肥晶合集成电路股份有限公司 金属刻蚀方法

Similar Documents

Publication Publication Date Title
US8334197B2 (en) Method of fabricating high-k/metal gate device
US8258588B2 (en) Sealing layer of a field effect transistor
TWI419208B (zh) 半導體裝置的製造方法
CN103066073B (zh) 半导体器件的金属栅极结构
TWI429025B (zh) 製造半導體元件的方法與半導體元件
CN102237399B (zh) 具有金属栅极的半导体元件及其制作方法
TW200939399A (en) Hybrid process for forming metal gates of MOS devices
CN101661904A (zh) 半导体元件及其制造方法
CN102280375B (zh) 一种先栅工艺中叠层金属栅结构的制备方法
US20110012210A1 (en) Scaling EOT by Eliminating Interfacial Layers from High-K/Metal Gates of MOS Devices
CN102214563B (zh) 一种金属栅极/高k栅介质叠层结构的制备和成形方法
CN103066021A (zh) 具有金属栅电极的半导体器件及其制造方法
US20130078773A1 (en) Method for manufacturing CMOS FET
CN103178012B (zh) 具有金属栅极的cmos器件及其形成方法
CN102237269B (zh) 以氮化铝为势垒层的Mo基金属栅叠层结构的刻蚀方法
US9941152B2 (en) Mechanism for forming metal gate structure
CN105226023A (zh) 半导体器件的形成方法
CN104733388B (zh) 高介电常数绝缘层金属栅半导体器件制造方法
CN102468157A (zh) 一种高k栅介质的刻蚀方法
CN102237268B (zh) 一种插入式TiN金属栅叠层结构的制备和刻蚀方法
CN104916590B (zh) 一种半导体器件及其制造方法
CN102054703B (zh) 一种无cmp的适用于后栅工艺的平坦化制备工艺
CN104299994B (zh) 晶体管及晶体管的形成方法
US8163620B2 (en) Method for etching Mo-based metal gate stack with aluminium nitride barrier
US8574989B2 (en) Semiconductor structure having a polysilicon structure and method of forming same

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20120523