JP2018163916A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2018163916A
JP2018163916A JP2017058779A JP2017058779A JP2018163916A JP 2018163916 A JP2018163916 A JP 2018163916A JP 2017058779 A JP2017058779 A JP 2017058779A JP 2017058779 A JP2017058779 A JP 2017058779A JP 2018163916 A JP2018163916 A JP 2018163916A
Authority
JP
Japan
Prior art keywords
drift layer
semiconductor device
region
suppression region
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017058779A
Other languages
English (en)
Other versions
JP6883745B2 (ja
Inventor
努 清澤
Tsutomu Kiyosawa
努 清澤
篤志 大岡
Atsushi Ooka
篤志 大岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Intellectual Property Management Co Ltd
Original Assignee
Panasonic Intellectual Property Management Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Intellectual Property Management Co Ltd filed Critical Panasonic Intellectual Property Management Co Ltd
Priority to JP2017058779A priority Critical patent/JP6883745B2/ja
Priority to US15/911,236 priority patent/US10211293B2/en
Publication of JP2018163916A publication Critical patent/JP2018163916A/ja
Priority to US16/221,109 priority patent/US10355091B2/en
Application granted granted Critical
Publication of JP6883745B2 publication Critical patent/JP6883745B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0856—Source regions
    • H01L29/0865—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41741—Source or drain electrodes for field effect devices for vertical or pseudo-vertical devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66143—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02634—Homoepitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H01L21/0465—Making n or p doped regions or layers, e.g. using diffusion using ion implantation using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】欠陥による歩留まりの低下を抑制する。【解決手段】半導体装置は、半導体基板と、前記半導体の表面に位置するドリフト層と、前記ドリフト層の表面の、空乏抑制領域を除く領域において位置しており、前記ドリフト層とオーミック接合またはショットキー接合している第１電極と、前記半導体基板の裏面とオーミック接合している第２電極とを備え、前記ドリフト層の厚さはｔであり、前記空乏抑制領域は、半径がｔ以上の円または扇形の領域を含む。【選択図】図１Ｂ

Description

本開示は、半導体装置およびその製造方法に関する。
近年、パワーデバイス用の半導体装置の開発が進められている。パワーデバイス用の半導体装置では、大面積の半導体チップが用いられ、大面積の半導体チップは、欠陥を有しやすい。その結果、半導体装置の歩留まりは低下する。そのため、例えば、特許文献１のように、欠陥による歩留まりの低下を抑制するための様々な先行技術が提案されている。
特許第４０２６３１２号明細書
本開示は、欠陥による歩留まりの低下を抑制する新規な技術を提供する。
本開示の半導体装置は、半導体基板と、前記半導体の表面に位置するドリフト層と、前記ドリフト層の表面の、空乏抑制領域を除く 領域において位置しており、前記ドリフト層とオーミック接合またはショットキー接合している第１電極と、前記半導体基板の裏面とオーミック接合している第２電極とを備え、前記ドリフト層の厚さはｔであり、前記空乏抑制領域は、半径がｔ以上の円または扇形の領域を含む。
本開示の技術によれば、欠陥による歩留まりの低下を抑制することができる。
図１Ａは、第１の実施形態の半導体装置の模式的平面図である。 図１Ｂは、第１の実施形態の半導体装置の模式的断面図である。 図１Ｃは、第１の実施形態の半導体装置のドリフト層の模式的平面図である。 図１Ｄは、第１の実施形態の半導体装置における第１電極の一部を拡大して示す模式的平面図である。 図１Ｅは、第１の実施形態の半導体装置における第１電極の一部を拡大して示す他の模式的平面図である。 図１Ｆは、第１の実施形態の半導体装置における第１電極の一部を拡大して示す他の模式的平面図である。 図２は、従来の半導体装置における空乏層の広がりを説明する図である。 図３Ａは、第１の実施形態の半導体装置の製造方法を説明する工程断面図である。 図３Ｂは、第１の実施形態の半導体装置の製造方法を説明する工程断面図である。 図３Ｃは、第１の実施形態の半導体装置の製造方法を説明する工程断面図である。 図３Ｄは、第１の実施形態の半導体装置の製造方法を説明する工程断面図である。 図３Ｅは、第１の実施形態の半導体装置の製造方法を説明する工程断面図である。 図３Ｆは、第１の実施形態の半導体装置の製造方法を説明する工程断面図である。 図３Ｇは、第１の実施形態の半導体装置の製造方法を説明する工程断面図である。 図３Ｈは、第１の実施形態の半導体装置の製造方法を説明する工程断面図である。 図３Ｉは、第１の実施形態の半導体装置の製造方法を説明する工程断面図である。 図３Ｊは、第１の実施形態の半導体装置の製造方法を説明する工程断面図である。 図４は、第１および第２の実施形態の半導体装置の製造方法を説明するフローチャートである。 図５Ａは、第２の実施形態の半導体装置の模式的平面図である。 図５Ｂは、第２の実施形態の半導体装置の模式的断面図である。 図６Ａは、第２の実施形態の半導体装置の製造方法を説明する工程断面図である。 図６Ｂは、第２の実施形態の半導体装置の製造方法を説明する工程断面図である。 図６Ｃは、第２の実施形態の半導体装置の製造方法を説明する工程断面図である。 図６Ｄは、第２の実施形態の半導体装置の製造方法を説明する工程断面図である。 図６Ｅは、第２の実施形態の半導体装置の製造方法を説明する工程断面図である。 図６Ｆは、第２の実施形態の半導体装置の製造方法を説明する工程断面図である。 図６Ｇは、第２の実施形態の半導体装置の製造方法を説明する工程断面図である。 図６Ｈは、第２の実施形態の半導体装置の製造方法を説明する工程断面図である。 図６Ｉは、第２の実施形態の半導体装置の製造方法を説明する工程断面図である。 図６Ｊは、第２の実施形態の半導体装置の製造方法を説明する工程断面図である。
（本開示の基礎となった知見）
本開示の実施形態を説明する前に、本開示の基礎となった知見を説明する。パワーデバイスにおいて数百Ａ級の大電流を実現するために、エピタキシャル成長に用いられる半導体ウエハ（エピウエハ）から取り出される半導体チップは、数ｃｍ角の面積を有することが望まれる。しかし、大面積のパワーデバイスの歩留まりを確保することは容易ではない。
例えば、パワーデバイスへの利用が注目されている炭化ケイ素半導体では、らせん転位の一種であるマイクロパイプが結晶の成長方向に発生し、結晶中を貫通する。マイクロパイプは結晶欠陥であり、マイクロパイプを介してリーク電流が発生し得る。炭化珪素基板にマイクロパイプが存在する場合、炭化ケイ素基板上に積層したエピタキシャル半導体層にもマイクロパイプは転移(伝搬)し得る。また、エピタキシャル半導体層で新規に発生する欠陥（エピタキシャル欠陥）を介してリーク電流が発生し得る。例えば、エピタキシャル装置の堆積物をエピタキシャル半導体層中に取り込んだダウンフォール欠陥や、エピタキシャル成長条件に起因した積層欠陥（例えば、三角欠陥やキャロット欠陥）といったエピタキシャル欠陥がある。
例えば、炭化ケイ素半導体基板中のマイクロパイプと、エピタキシャル半導体層のエピタキシャル欠陥の密度は、合わせて数個／ｃｍ２程度である。炭化ケイ素半導体を用いたパワーデバイスの多くは、縦型構造を採用している。このため、パワーデバイスにマイクロパイプが含まれる場合、デバイスに逆バイアスが印加されると、マイクロパイプがリーク電流の流れるパスとなり得る。したがって、このようなパワーデバイスでは、デバイス中に１つのマイクロパイプやエピタキシャル欠陥が存在しても、逆バイアス時のリーク電流の大きさが製品の仕様を超えてしまい、不良品となる可能性がある。
例えば、１個／ｃｍ２の欠陥密度を有するＳｉＣ基板を用いて１ｃｍ角のデバイスを作製する場合、シーズモデル（Ｓｅｅｄｓ ｍｏｄｅｌ）では、推定歩留まりは５０％程度である。シーズモデルでは、推定歩留まりＹは、チップ面積Ａおよび欠陥密度Ｄを用いて、Ｙ＝１／（１＋ＡＤ）と表される。
特許文献１は、炭化ケイ素半導体のショットキーバリアダイオードにおいて、マイクロパイプの影響を抑制するために、マイクロパイプの表面部分を絶縁層で覆うことを開示している。しかし、特許文献１によれば、絶縁層の上部にも電極が形成されている。本願発明者の詳細な検討によれば、この電極のため、マイクロパイプを含む領域にも高電圧が印加され、マイクロパイプがリークのパスとなり、降伏が生じてしまう。
本発明者は、この課題に鑑み新規な半導体装置およびその製造方法に想到した。本開示の半導体装置およびその製造方法の概要は以下の通りである。
［項目１］
半導体基板と、
前記半導体の表面に位置するドリフト層と、
前記ドリフト層の表面の、空乏抑制領域を除く領域において位置しており、前記ドリフト層とオーミック接合またはショットキー接合している第１電極と、
前記半導体基板の裏面とオーミック接合している第２電極と、
を備え、
前記ドリフト層の厚さはｔであり、前記空乏抑制領域は、半径がｔ以上の円または扇形の領域を含む、半導体装置。
［項目２］
前記ドリフト層の前記表面に平行な平面視において、前記空乏抑制領域内の前記ドリフト層および前記基板の少なくとも一方に結晶欠陥および／またはプロセス欠陥を有し、
前記平面視において、前記結晶欠陥および／または前記プロセス欠陥から、前記空乏抑制領域の外縁までの距離はｔ以上である、項目１に記載の半導体装置。
［項目３］
前記結晶欠陥はマイクロパイプまたはエピタキシャル欠陥である項目１に記載の半導体装置。
［項目４］
前記第１電極は前記ドリフト層とショットキー接合しており、前記半導体装置はショットキーバリアダイオードである、項目１から３のいずれかに記載の半導体装置。
［項目５］
前記ドリフト層は、前記第１主面を含む表面部分に複数のウェル領域を有し、前記複数のウェル領域のそれぞれは、ソース領域を含み、
前記ドリフト層の前記第２主面上に位置し、前記複数のウェル領域のソース領域の少なくとも一部を露出するゲート絶縁層と、
前記空乏抑制領域外において、前記ゲート絶縁層の上に形成され、前記空乏抑制領域内において、前記ゲート絶縁層の上に形成されないゲート電極と、
前記空乏抑制領域外において、前記ゲート電極を覆い、前記空乏抑制領域内において、前記ゲート絶縁層の少なくとも一部を覆う絶縁層と、
を備え、前記第１電極は、前記空乏抑制領域外において前記絶縁層を覆う、項目１から３のいずれかに記載の半導体装置。
［項目６］
ドリフト層を有する半導体基板を用意する工程（ａ）と、
前記ドリフト層および前記半導体基板の結晶欠陥および／またはプロセス欠陥の少なくとも一方を検査し、前記結晶欠陥および／またはプロセス欠陥の座標を取得し、前記座標に基づいて、空乏抑制領域を決定する工程（ｂ）と、
前記ドリフト層の表面の前記空乏抑制領域を除く領域において、前記ドリフト層とオーミック接合またはショットキー接合する第１電極を形成する工程（ｃ）と、
を包含し、
前記ドリフト層の厚さはｔであり、前記空乏抑制領域は、半径がｔ以上の円または扇形の領域を含む、半導体装置の製造方法。
［項目７］
平面視において、前記結晶欠陥または前記プロセス欠陥の座標位置から、前記空乏抑制領域の外縁までの距離はｔ以上である、項目６に記載の半導体装置の製造方法。
［項目８］
前記結晶欠陥はマイクロパイプまたはエピタキシャル欠陥である項目７に記載の半導体装置の製造方法。
［項目９］
前記第１電極は前記ドリフト層とショットキー接合しており、前記半導体装置はショットキーバリアダイオードである、項目７から９のいずれかに記載の半導体装置の製造方法。
［項目１０］
前記工程（ａ）において、前記ドリフト層は、前記第１主面を含む表面部分に複数のウェル領域を有し、前記複数のウェル領域のそれぞれは、ソース領域を含み、
前記工程（ｂ）と前記工程（ｃ）との間に、
前記ドリフト層の前記表面に位置し、前記複数のウェル領域のソース領域の少なくとも一部を露出するゲート絶縁層を形成する工程と、
前記空乏抑制領域外において、前記ゲート絶縁層の上に位置し、前記空乏抑制領域内において、前記ゲート絶縁層の上に位置しないゲート電極を形成する工程と、
前記空乏抑制領域域外において、前記ゲート電極を覆い、前記空乏抑制領域内において、前記ゲート絶縁層の少なくとも一部を覆う絶縁層を形成する工程と、
を備え、
前記工程（ｃ）は、前記空乏抑制領域において前記絶縁層を覆わず、前記空乏抑制領域外で前記絶縁層を覆う、項目７から９のいずれかに記載の半導体装置の製造方法。
以下、本開示のより具体的な実施形態を説明する。
（第１の実施形態）
図１Ａは本実施形態の半導体装置１０１の平面図であり、図１Ｂは、半導体装置１０１の断面図である。本実施形態では、半導体装置１０１は、ショットキーバリアダイオードである。半導体装置１０１は、半導体基板１０と、ドリフト層２０と、第１電極５０と、第２電極６０とを備えている。
半導体基板１０は、第１導電型を有しており、炭化ケイ素半導体ｍ窒化ガリウム半導体などによって形成されている。例えば、半導体基板１０は、ｎ型の炭化ケイ素半導体基板である。
ドリフト層２０は、半導体基板１０の上面１０ａにエピタキシャル成長によって形成された第１導電型のエピタキシャル半導体層である。ドリフト層２０は例えば、ｎ型の炭化ケイ素半導体によって形成されている。ドリフト層２０の厚さはｔである。例えば、厚さｔは５μｍ程度以上１００μｍ程度以下である。図１Ｂでは、分かりやすさのため、ドリフト層２０が半導体基板１０よりも厚く示されているが、実際の半導体装置において、ドリフト層２０の厚さは基板１０の厚さよりも大きくてもよいし、小さくてもよい。また、半導体装置１０１は、ドリフト層２０と半導体基板１０との間にバッファ層を有していてもよい。
図１Ｃはドリフト層２０の平面図である。ドリフト層２０の上面２０ａには、環状のガードリング２１と、ガードリング２１を囲む複数のＦＬＲ（Ｆｉｅｌｄ Ｌｉｍｍｔｉｎｇ Ｒｉｎｇ）２２が設けられている。ガードリング２１およびＦＬＲ２２は、上面２０ａからドリフト層２０の内部に設けられており、所定の深さを有している。つまり、ガードリング２１およびＦＬＲ２２はドリフト層の表面部分に設けられている。ガードリング２１およびＦＬＲ２２は第２導電型を有している。
半導体装置１０１は、半導体基板１０およびドリフト層２０の少なくとも一方に、欠陥３０を有している。欠陥３０は、結晶欠陥および／またはプロセス欠陥であり、少なくとも１個以上である。図１Ｂでは、欠陥３０として、半導体装置１０１がドリフト層２０内にらせん転位の一種であるマイクロパイプを有している例を示している。結晶欠陥３０には半導体基板１０およびドリフト層２０の表面に位置するダウンフォール欠陥、三角欠陥、キャロット欠陥、ストライプ欠陥等の欠陥が挙げられる。また、半導体基板１０およびドリフト層２０の内部に位置する欠陥としては、積層欠陥、基底面転位、らせん転位等が挙げられる。マイクロパイプはらせん転位の一種である。また、プロセス欠陥には、半導体基板１０の上面１０ａおよびドリフト層２０の上面２０ａに位置する導電性または非導電性の異物、上述したガードリング２１およびＦＬＲ２２を形成する際のマスクの異常によってドリフト層２０内に形成される意図しない注入領域、ドリフト層２０の上面２０ａの熱処理による異常などが挙げられる。
半導体基板１０の上面１０ａおよびドリフト層２０の上面２０ａに位置する欠陥３０は、例えば、光学顕微鏡等によって観察可能である。また、半導体基板１０およびドリフト層２０の内部に位置する欠陥は、フォトルミネッセンス法等によって観察することが可能である。光学的観察あるいは、フォトルミネッセンス法を用いた欠陥検査装置が市販されており、欠陥検査装置を用いることによって、半導体ウエハ上における欠陥の位置座標を特定、記録することが可能である。また、意図しない注入領域、ドリフト層２０の上面２０ａの熱処理による異常等は、電気的特性の異常として検出され得る場合がある。この場合には、例えば、電気的特性を測定する欠陥検査装置を用いてこれらの異常を検出することができる。
第１電極５０は、ドリフト層２０の上面２０ａであって、少なくとも空乏抑制領域２０ｃを除く領域に位置している。第１電極５０の外縁は、ガードリング２１上に位置している。図１Ｄから図１Ｆは、第１電極５０の一部を拡大して示す平面図である。半導体装置１０１のドリフト層２０の上面２０ａと平行な平面視において、実線で示す空乏抑制領域２０ｃ内に欠陥３０が位置している。空乏抑制領域２０ｃは、半径がｔ以上の円または扇形を内包する形状を有している。言い換えると、空乏抑制領域２０ｃは半径がｔ以上の円または扇形の領域全体を含む。図１Ｄは、破線で示すように円の領域を含む例を示しており、図１Ｅは破線で示す扇形の領域を含む例を示している。欠陥３０がドリフト層２０の上面２０ａにおいて、ガードリング２１の囲む領域の端部に位置する場合には、空乏抑制領域２０ｃは例えば半円の領域を含んでいてもよい。空乏抑制領域２０ｃは、上述した条件を満たす円または扇形の領域を含んでいればよく、空乏抑制領域２０ｃは円または扇形に限られない。例えば、図１Ｆに示すように、空乏抑制領域２０ｃは矩形形状を有していてもよく、三角形や六角形等の形状を有していてもよい。また、欠陥３０が２以上存在する場合、欠陥３０の位置に応じて、欠陥に対応する空乏抑制領域２０ｃがそれぞれ独立して設けられていてもよいし、複数の空乏抑制領域２０ｃのうち近接する２以上の欠陥３０の空乏抑制領域２０ｃは、一体的に設けられていてもよい。
平面視において、空乏抑制領域２０ｃ内に位置する欠陥３０から、空乏抑制領域２０ｃの外縁でまでの距離はｔ以上である。第１電極５０は、第１電極５０は、ドリフト層２０の上面２０ａの空乏抑制領域２０ｃには設けられていない。このため、第１電極５０には、空乏抑制領域２０ｃに相当する開口、あるは、穴を有していることになる。この開口または穴を規定する第１電極５０の内縁と、欠陥３０との距離はｔ以上である。
空乏抑制領域２０ｃに相当する開口を有する第１電極５０は、空乏抑制領域２０ｃを含む領域にレジストパターンを形成したり、レジスト層に空乏抑制領域２０ｃに相当する開口を形成することによって形成することができる。このようなレジストパターンは、上述した欠陥検査装置によって決定される欠陥の位置座標を用いて、その位置に、未硬化のレジスト材料を滴下し硬化させたり、レジスト層にレーザビームを照射してレジスト層の一部を除去することによって形成することができる。詳細については、以下において説明する。
第１電極５０は、ドリフト層２０とオーミック接合またはショットキー接合している。本実施形態では、半導体装置１０１はショットキーバリアダイオードであるため、第１電極５０は、ドリフト層２０とショットキー接合している。第１電極５０は、ドリフト層２０とオーミック接合またはショットキー接合し得る電極材料によって形成されている。本実施形態では、第１電極５０は、ニッケル、チタン、アルミニウム等の金属によって形成されている。第１電極５０は単層であってもよいし、積層であってもよい。
本実施形態では、ドリフト層２０の上面２０ａにおいて、ガードリング２１の外側を絶縁層４０が覆っており、絶縁層の内縁はガードリング２１上に位置している。好ましくは、ドリフト層２０の上面２０ａにおいて、絶縁層４０が空乏抑制領域２０ｃを覆っている。
第２電極６０は、半導体基板１０の下面１０ｂに位置しており、半導体基板１０とオーミック接合している。第２電極６０は単層であってもよいし、積層であってもよい。図１Ｂなどには示していないが、半導体装置１０１は、全体の構造の一部を覆う保護膜をさらに備えていてもよい。
半導体装置１０１において、第１電極５０とドリフト層２０との間のショットキー接合が逆方向にバイアスされるように第１電極５０と第２電極６０との間に電圧を印加すると、第１電極５０とドリフト層２０との界面に空乏層２０ｄが形成さる。印加する電圧が大きくなるにつれて、空乏層２０ｄは広がり、半導体基板１０とドリフト層２０との界面にまで達する。つまり、空乏層２０ｄの厚さはドリフト層２０の厚さｔと等しくなる。このとき、空乏層２０ｄは、ドリフト層２０の厚さ方向と垂直な方向である、上面２０ａと平行な方向にも広がる。空乏層２０ｄが半導体基板１０とドリフト層２０との界面にまで達する電圧よりも大きな電圧を印加した場合には、厚さ方向よりも平行な方向に空乏層２０ｄは大きく広がる。ただし、通常はデバイス仕様で最大印加電圧が決められているため、平行な方向に空乏層２０ｄが著しく広がるわけではない。空乏抑制領域２０ｃは、半径がｔ以上とすることが好ましく、半径が２ｔ以上とすることがより好ましい。
これにより、第１電極５０と第２電極６０との間に逆バイアス電圧が印加されても、ドリフト層２０の欠陥３０が存在する領域では、空乏化しないため、欠陥３０に高い逆バイアス電圧は印加されず、リーク電流が発生することが抑制される。
図２は、特許文献１に示される半導体装置において、逆バイアス電圧が印加される状態を示している。図２に示すように、欠陥３０を覆うようにドリフト層２０の上面２０ａに絶縁層４０が設けられているが、欠陥３０上には第１電極５０が位置している。このため、絶縁層４０を介して欠陥３０が位置するドリフト層２０の部分にも逆バイアス電圧が印加され、欠陥３０が位置する部分にも空乏層が広がる。また、欠陥３０上の絶縁層４０の端部から欠陥３０に向かって水平方向にも空乏層が広がる。その結果、図２に示す半導体装置では、欠陥３０が空乏層２０ｄ内に位置する。高電界が印加される空乏層２０ｄ内に存在する欠陥３０はリーク電流のパスとなるので、図２に示す半導体装置では、第１電極５０と第２電極６０との間に逆バイアス電圧が印加されると、欠陥３０を介して容易にリーク電流が発生し得る。
このように、本実施形態の半導体装置によれば、ドリフト層の表面の空乏抑制領域を除く領域において、ドリフト層とオーミック接合またはショットキー接合している第１電極を備えており、空乏抑制領域は半径がｔ以上の円または扇形を含む形状を有している。このため、欠陥から空乏抑制領域の外縁までの距離をｔ以上に設定することが可能であり、逆バイアス時に欠陥にまで空乏層が広がるのを抑制することができる。したがって、欠陥を介したリーク電流の発生を抑制することができる。つまり、半導体基板およびドリフト層に欠陥が生じていても、リーク電流が小さく、製品の仕様を満たし得る半導体装置を製造することが可能であり、製品歩留まりを向上させることができる。
図３Ａから図３Ｊおよび図４を参照しながら、半導体装置１０１の製造方法を説明する。図３Ａから図３Ｊは半導体装置１０１の製造方法を説明する工程断面図であり、図４はフローチャートである。
図３Ａに示すように、ドリフト層２０が形成された半導体基板１０を用意する（Ｓ１）。例えば、ｎ型の炭化ケイ素半導体からなる半導体基板１０上にｎ型の炭化ケイ素からなるドリフト層２０をエピタキシャル成長させる。図３Ａに示すように、ドリフト層２０には欠陥３０が存在している。
次にドリフト層２０が形成された半導体基板１０の欠陥を、欠陥検査装置を用いて検出し、検出された欠陥の位置座標を記録する（Ｓ２）。上述したようにドリフト層２０内部の結晶欠陥の検出には、フォトルミネッセンス法を用いた欠陥検査装置を用いることができる。また、ドリフト層２０の上面２０ａに位置する欠陥３０の検出には、例えば、光学的な画像認識を用いた欠陥検査装置を用いることができる。ドリフト層２０を形成する前にも欠陥検査装置を用いて欠陥を検出してもよい。
ドリフト層２０の表面にガードリング２１およびＦＬＲ２２のマスクパターンを形成し、ｐ型の不純物の注入を行う。その後、ドリフト層２０を熱処理して、不純物を活性化し、図３Ｂに示すように、ドリフト層２０にガードリング２１およびＦＬＲ２２のパターンを形成する（Ｓ３）。ガードリング２１およびＦＬＲ２２のパターンを形成後、注入異常領域の有無、ドリフト層２０の表面の異常等を検査するために、再度欠陥検査装置を用いて欠陥３０の検査を行ってもよい（Ｓ４）。
上述の工程を経て記録された欠陥３０およびその位置座標に基づき空乏抑制領域２０ｃを決定する（Ｓ５）。例えば、ドリフト層２０の厚さがｔである場合、欠陥３０の位置座標を中心とし、半径ｔの円の内部を空乏抑制領域２０ｃと決定する。
絶縁層４０をドリフト層２０の上面２０ａに形成する（Ｓ６）。具体的には、図３Ｃに示すように、まずドリフト層２０の上面２０ａに酸化ケイ素、窒化ケイ素等の絶縁性材料を用いて絶縁層４０’を形成する。その後、ガードリング２１上に外縁を有する開口パターン４２ｃを有するマスク層４２を形成する。さらに、図３Ｄに示すように、空乏抑制領域２０ｃを覆うレジストパターン４３を開口パターン４２ｃ内の絶縁層４０’上に形成する。レジストパターン４３は、例えば、記録された欠陥の位置座標において、レジストを滴下することによって形成することができる。レジストの粘度および滴下量を調整することによって、平面視において、中心が欠陥３０の位置座標と一致し、半径ｔ以上の円形の形状を有するレジストパターン４３を形成することができる。レジストパターン４３の外縁が欠陥３０の位置座標からｔ以上の距離を有する限り、レジストパターン４３の中心と欠陥３０の位置座標と一致していなくてもよい。また、半径の値がｔよりも大きくてもよいし、開口パターン４２ｃは円以外の形状を有していてもよい。ここでは、絶縁層４０と第１電極５０との重なりを考慮し、例えば半径１．１ｔの円の形状を有するマスク層４２を形成する。
マスク層４２およびレジストパターン４３を用いて絶縁層４０’をドライエッチングまたはウエットエッチングよりエッチングすることによって、図３Ｅに示すように、絶縁層４０が形成される。
次に第１電極５０を形成する（Ｓ７）。まず図３Ｆに示すように、上記構造を覆うようにドリフト層２０上に電極材料の膜を形成し、パターニングすることによって、ドリフト層２０の上面２０ａの露出している部分を覆う第１電極５０’を形成する。さらに図３Ｇに示すように、第１電極５０’の上にレジスト層５１を形成し、図３Ｈに示すように、レジスト層５１に空乏抑制領域２０ｃに一致する開口５１ｃを形成する。開口５１ｃは例えば、レジスト層５１の一部をレーザ加工によって除去することにより形成することができる。レジスト層５１の開口５１ｃ内の第１電極５０’を除去することによって、図３Ｉに示すように第１電極５０が形成される。
その後、図３Ｊに示すように、レジスト層５１を除去し、半導体基板１０の下面１０ｂに第２電極６０を形成する（Ｓ８）。これにより半導体装置１０１が完成する。
（第２の実施形態）
図５Ａは本実施形態の半導体装置１０２の平面図であり、図５Ｂは、半導体装置１０２の空乏抑制領域２０ｃ近傍の拡大断面図である。本実施形態では、半導体装置１０２は、パワーＭＯＳＦＥＴ(Metal Oxide Semiconductor Field Effect Transistor)である。半導体装置１０２は、半導体基板１０と、ドリフト層２０と、第１電極５０と、第２電極６０とを備えている。半導体装置１０２と第１の実施形態の半導体装置１０１とは半導体装置の機能が異なっているが、半導体基板１０およびドリフト層２０の欠陥３０によるリーク電流を抑制する構成は類似している。このため、第１の実施形態と同様の構造については説明を省略する場合がある。
半導体装置１０２は、複数のユニットセル１０２ｕを含む。ユニットセル１０２ｕは１つのＦＥＴを構成しており、ユニットセル１０２ｕを複数含むことによって、半導体装置１０２は並列に接続された複数のＦＥＴを含む。
第１の実施形態と同様、半導体基板１０は、第１導電型を有しており、炭化ケイ素半導体、窒化ガリウム半導体などによって形成されている。例えば、半導体基板１０は、ｎ型の炭化ケイ素半導体基板である。
また、ドリフト層２０は、半導体基板１０の上面１０ａにエピタキシャル成長によって形成された第１導電型のエピタキシャル半導体層である。ドリフト層２０は例えば、ｎ型の炭化ケイ素半導体によって形成されている。ドリフト層２０の厚さはｔである。半導体装置１０２は、ドリフト層２０と半導体基板１０との間にバッファ層を有していてもよい。
ドリフト層２０は、上面２０ａを含む表面部分に位置する複数の第２導電型のウェル領域２３を有する。各ウェル領域２３は、第１導電型のソース領域２４と、ソース領域２４に設けられ、ソース領域２４の下方でウェル領域２３に接続された第２導電型のコンタクト領域２５とを含む。
半導体装置１０２は、ドリフト層２０の上面２０ａに位置し、各ウェル領域２３のソース領域２４の少なくとも一部を露出するゲート絶縁層３１と、空乏抑制領域２３ｃ外において、ゲート絶縁層３１の上に形成され、空乏抑制領域２３ｃ内において、ゲート絶縁層３１の上に形成されないゲート電極３２とを備える。ドリフト層２０とゲート絶縁層３１との間に第１導電型の炭化ケイ素からなるチャネル層をさらに備えていてもよい。半導体装置１０２は、ゲート電極３２を覆って、ドリフト層２０の上面２０ａ上の構造を覆う絶縁層４０をさらに備える。絶縁層４０は層間絶縁層として機能する。
第１の実施形態と同様、第１電極５０は、ドリフト層２０の上面２０ａの、空乏抑制領域２０ｃを除く領域において位置している。第１電極５０は、空乏抑制領域２０ｃ外において、ソース領域２４のゲート絶縁層３１から露出している部分で、ソース領域２４およびコンタクト領域２５と、オーミック接合している。また、第１電極５０は、空乏抑制領域２０ｃ外において絶縁層４０を覆っている。第１電極５０は半導体装置１０２ではソース配線として機能する。
第１の実施形態と同様、半導体装置１０２は、半導体基板１０およびドリフト層２０の少なくとも一方に、欠陥３０を有している。図１Ｄから図１Ｆを参照して説明したように、半導体装置１０２のドリフト層２０の上面２０ａと平行な平面視において、空乏抑制領域２０ｃ内に欠陥３０が位置している。空乏抑制領域２０ｃは、半径がｔ以上の円または扇形を含む形状を有する。また、平面視において、空乏抑制領域２０ｃ内に位置する欠陥３０から、空乏抑制領域２０ｃの外縁でまでの距離はｔ以上である。
第２電極６０は、半導体基板１０の下面１０ｂに位置しており、半導体基板１０とオーミック接合している。第２電極６０は単層であってもよいし、積層であってもよい。第２電極６０は、本実施形態では、ドレイン電極である。図５Ｂなどには示していないが、半導体装置１０２は、全体の構造の一部を覆う保護膜をさらに備えていてもよい。また、ゲート電極３２は図５Ｂでは示されていない位置において、図５Ａに示すゲート配線５５と接続されている。
半導体装置１０２において、ウェル領域２３とドリフト層２０のウェル領域２３以外の部分との界面は、ｐｎ接合を形成している。このため、このｐｎ接合が逆方向にバイアスされるように第１電極５０と第２電極６０との間に電圧を印加すると、ウェル領域２３およびドリフト層２０のウェル領域２３以外の部分に空乏層が形成される。印加する電圧が大きくなるにつれて、空乏層２０ｄは広がり、ドリフト層２０の上面２０ａと、半導体基板１０およびドリフト層２０の界面にまで達する。つまり、空乏層２０ｄはドリフト層２０の厚さ方向にｔの厚さを有する。このとき、空乏層２０ｄは、ドリフト層２０の厚さ方向と垂直な方向である上面２０ａと平行な方向にも広がる。空乏層２０ｄが半導体基板１０とドリフト層２０との界面にまで達する電圧よりも大きな電圧を印加した場合には、厚さ方向よりも平行な方向に空乏層２０ｄは大きく広がる。ただし、通常はデバイス仕様で最大印加電圧が決められているため、平行な方向に空乏層２０ｄが著しく広がるわけではない。空乏抑制領域２０ｃは、半径がｔ以上とすることが好ましく、半径が２ｔ以上とすることがより好ましい。
これにより、第１電極５０と第２電極６０との間に逆バイアス電圧が印加されても、ドリフト層２０の欠陥３０が存在する領域では、空乏化しないため、欠陥３０に高い逆バイアス電圧は印加されず、リーク電流が発生することが抑制される。よって、本実施形態の半導体装置によれば、第１の実施形態と同様、半導体基板およびドリフト層に欠陥が生じていても、リーク電流が小さく、製品の仕様を満たし得る半導体装置を製造することが可能であり、製品歩留まりを向上させることができる。
図３Ａ、図６Ａから図６Ｊおよび図４を参照しながら、半導体装置１０２の製造方法を説明する。図６Ａから図６Ｊは半導体装置１０２の製造方法を説明する工程断面図であり、図４はフローチャートである。
まず第１の実施形態と同様にドリフト層２０が形成された半導体基板１０を用意する（Ｓ１）。さらに、ドリフト層２０が形成された半導体基板１０の欠陥を、欠陥検査装置を用いて検出し、検出された欠陥３０の位置座標を記録する（Ｓ２）。
図６Ａに示すように、不純物を注入し、熱処理を行うことによって、ドリフト層２０の表面部分に、ウェル領域２３、ソース領域２４およびコンタクト領域２５を形成する。第1の実施形態で説明したように熱処理後に欠陥検査を再度行ってもよい（Ｓ４）。
上述の工程を経て記録された欠陥３０およびその位置座標に基づき空乏抑制領域２０ｃを決定する（Ｓ５）。例えば、ドリフト層２０の厚さがｔである場合、欠陥３０の位置座標を中心とし、半径ｔの円の内部を空乏抑制領域２０ｃと決定する。
図６Ｂに示すように、ドリフト層２０の上面２０ａにゲート絶縁層３１を形成し、ゲート絶縁層３１上にゲート電極３２’を形成する。図６Ｃに示すように、ゲート電極３２’およびゲート絶縁層３１を覆ってレジスト層７１を形成し、図６Ｄに示すように、レジスト層７１に開口７１ｃを形成する。開口７１ｃは、空乏抑制領域２０ｃと一致している。開口７１ｃは例えば、レジスト層７１の一部をレーザ加工によって除去することにより形成することができる。
図６Ｅに示すように、開口７１ｃ内において、露出しているゲート電極３２’をドライエッチングまたはウエットエッチングによって除去し、空乏抑制領域２０ｃ内において、ゲート絶縁層３１上に位置しないゲート電極３２を形成する。
図６Ｆに示すように、レジスト層７１を除去した後、ゲート電極３２およびゲート絶縁層３１を覆う絶縁層４０’を形成する（Ｓ６）。続いて、絶縁層４０’上にコンタクトホール規定する開口７２ｃを有するレジスト層７２を形成する。
図６Ｇに示すように、空乏抑制領域２０ｃを覆うレジストパターン７３を形成する。レジストパターン７３は、例えば、記録された欠陥の位置座標において、レジストを滴下することによって形成することができる。レジストの粘度および滴下量を調整することによって、平面視において、中心が欠陥３０の位置座標と一致し、半径ｔ以上の円形の形状を有するレジストパターン４３を形成することができる。レジストパターン７３の外縁が欠陥３０の位置座標からｔ以上の距離を有する限り、レジストパターン７３の中心と欠陥３０の位置座標と一致していなくてもよい。また、半径の値がｔよりも大きくてもよいし、レジストパターン７３は円以外の形状を有していてもよい。ここでは、絶縁層４０’と第１電極５０との重なりを考慮し、例えば半径１．１ｔの円の形状を有するレジストパターン７３を形成する。
レジスト層７２およびレジストパターン７３を用いて絶縁層４０’をドライエッチングまたはウエットエッチングよりエッチングすることによって、図６Ｈに示すように、ソース領域２４の一部およびコンタクト領域２５を露出するコンタクトホール４０ｃを備えた絶縁層４０が形成される。その後、レジスト層７２およびレジストパターン７３を剥離する。
次に第１電極を形成する（Ｓ７）。まず図６Ｉに示すように、上記構造を覆うように絶縁層４０上およびコンタクトホール４０ｃ内に電極材料を堆積し、ソース領域２４の一部およびコンタクト領域２５と接触した第１電極５０’を形成する。第１電極５０’の上に空乏抑制領域２０ｃと一致した開口７４ｃを有するレジスト層７４を形成する。開口７４ｃの形成には、例えば、欠陥３０の位置座標を用いて、レーザ加工により、レジスト層７４の一部を除去することによって形成できる。
レジスト層７４を用いて開口７４ｃに位置する第１電極５０’を除去することによって、空乏抑制領域２０ｃ内において、絶縁層４０を覆わず、空乏抑制領域２０ｃ外において、絶縁層４０を覆う第１電極５０が形成される。
その後、図６Ｊに示すように、レジスト層７４を除去し、半導体基板１０の下面１０ｂに第２電極６０を形成する（Ｓ８）。これにより半導体装置１０２が完成する。
本開示の実施形態における半導体装置およびその製造方法は、種々の用途の半導体装置に好適に用いることができ、特に、パワーデバイスなどチップ面積の大きい半導体装置に好適に用いられる。
１０ 半導体基板
１０ａ 上面
１０ｂ 下面
２０ ドリフト層
２０ａ 上面
２０ｃ 空乏抑制領域
２０ｄ 空乏層
２１ ガードリング
２３ ウェル領域
２３ｃ 空乏抑制領域
２４ ソース領域
２５ コンタクト領域
３０ 欠陥
３１ ゲート絶縁層
３２ ゲート電極
３２’ ゲート電極
４０、４０’ 絶縁層
４０ｃ コンタクトホール
４２ マスク層
４２ｃ 開口パターン
４３ レジストパターン
５０、５０’ 第１電極
５１ レジスト層
５１ｃ 開口
５５ ゲート配線
６０ 第２電極
７１ レジスト層
７１ｃ、７２ｃ、７４ｃ 開口
７２、７３、７４ レジスト層
１０１、１０２ 半導体装置
１０２ｕ ユニットセル

Claims (10)

  1. 半導体基板と、
    前記半導体の表面に位置するドリフト層と、
    前記ドリフト層の表面の、空乏抑制領域を除く領域において位置しており、前記ドリフト層とオーミック接合またはショットキー接合している第１電極と、
    前記半導体基板の裏面とオーミック接合している第２電極と、
    を備え、
    前記ドリフト層の厚さはｔであり、前記空乏抑制領域は、半径がｔ以上の円または扇形の領域を含む、半導体装置。
  2. 前記ドリフト層の前記表面に平行な平面視において、前記空乏抑制領域内の前記ドリフト層および前記基板の少なくとも一方に結晶欠陥および／またはプロセス欠陥を有し、
    前記平面視において、前記結晶欠陥および／または前記プロセス欠陥から、前記空乏抑制領域の外縁までの距離はｔ以上である、請求項１に記載の半導体装置。
  3. 前記結晶欠陥はマイクロパイプまたはエピタキシャル欠陥である請求項２に記載の半導体装置。
  4. 前記第１電極は前記ドリフト層とショットキー接合しており、前記半導体装置はショットキーバリアダイオードである、請求項１から３のいずれかに記載の半導体装置。
  5. 前記ドリフト層は、前記第１主面を含む表面部分に複数のウェル領域を有し、前記複数のウェル領域のそれぞれは、ソース領域を含み、
    前記ドリフト層の前記第２主面上に位置し、前記複数のウェル領域のソース領域の少なくとも一部を露出するゲート絶縁層と、
    前記空乏抑制領域外において、前記ゲート絶縁層の上に形成され、前記空乏抑制領域内において、前記ゲート絶縁層の上に形成されないゲート電極と、
    前記空乏抑制領域外において、前記ゲート電極を覆い、前記空乏抑制領域内において、前記ゲート絶縁層の少なくとも一部を覆う絶縁層と、
    を備え、前記第１電極は、前記空乏抑制領域外において前記絶縁層を覆う、請求項１から３のいずれかに記載の半導体装置。
  6. ドリフト層を有する半導体基板を用意する工程（ａ）と、
    前記ドリフト層および前記半導体基板の結晶欠陥および／またはプロセス欠陥の少なくとも一方を検査し、前記結晶欠陥および／またはプロセス欠陥の座標を取得し、前記座標に基づいて、空乏抑制領域を決定する工程（ｂ）と、
    前記ドリフト層の表面の前記空乏抑制領域を除く領域において、前記ドリフト層とオーミック接合またはショットキー接合する第１電極を形成する工程（ｃ）と、
    を包含し、
    前記ドリフト層の厚さはｔであり、前記空乏抑制領域は、半径がｔ以上の円または扇形の領域を含む、半導体装置の製造方法。
  7. 平面視において、前記結晶欠陥または前記プロセス欠陥の座標位置から、前記空乏抑制領域の外縁までの距離はｔ以上である、請求項６に記載の半導体装置の製造方法。
  8. 前記結晶欠陥はマイクロパイプまたはエピタキシャル欠陥である請求項７に記載の半導体装置の製造方法。
  9. 前記第１電極は前記ドリフト層とショットキー接合しており、前記半導体装置はショットキーバリアダイオードである、請求項６から８のいずれかに記載の半導体装置の製造方法。
  10. 前記工程（ａ）において、前記ドリフト層は、前記第１主面を含む表面部分に複数のウェル領域を有し、前記複数のウェル領域のそれぞれは、ソース領域を含み、
    前記工程（ｂ）と前記工程（ｃ）との間に、
    前記ドリフト層の前記表面に位置し、前記複数のウェル領域のソース領域の少なくとも一部を露出するゲート絶縁層を形成する工程と、
    前記空乏抑制領域外において、前記ゲート絶縁層の上に位置し、前記空乏抑制領域内において、前記ゲート絶縁層の上に位置しないゲート電極を形成する工程と、
    前記空乏抑制領域域外において、前記ゲート電極を覆い、前記空乏抑制領域内において、前記ゲート絶縁層の少なくとも一部を覆う絶縁層を形成する工程と、
    を備え、
    前記工程（ｃ）は、前記空乏抑制領域において前記絶縁層を覆わず、前記空乏抑制領域外で前記絶縁層を覆う、請求項６から８のいずれかに記載の半導体装置の製造方法。
JP2017058779A 2017-03-24 2017-03-24 半導体装置およびその製造方法 Active JP6883745B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2017058779A JP6883745B2 (ja) 2017-03-24 2017-03-24 半導体装置およびその製造方法
US15/911,236 US10211293B2 (en) 2017-03-24 2018-03-05 Semiconductor device and method for manufacturing the same
US16/221,109 US10355091B2 (en) 2017-03-24 2018-12-14 Semiconductor device and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017058779A JP6883745B2 (ja) 2017-03-24 2017-03-24 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2018163916A true JP2018163916A (ja) 2018-10-18
JP6883745B2 JP6883745B2 (ja) 2021-06-09

Family

ID=63582938

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017058779A Active JP6883745B2 (ja) 2017-03-24 2017-03-24 半導体装置およびその製造方法

Country Status (2)

Country Link
US (2) US10211293B2 (ja)
JP (1) JP6883745B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018110093A1 (ja) * 2016-12-14 2018-06-21 株式会社日立製作所 半導体装置およびその製造方法並びにセンサ
DE102018106967B3 (de) * 2018-03-23 2019-05-23 Infineon Technologies Ag SILIZIUMCARBID HALBLEITERBAUELEMENT und Halbleiterdiode

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007095975A (ja) * 2005-09-29 2007-04-12 National Institute Of Advanced Industrial & Technology ダイヤモンドパワー半導体デバイス及びその製造方法
JP2007318031A (ja) * 2006-05-29 2007-12-06 Central Res Inst Of Electric Power Ind 炭化珪素半導体素子の製造方法
WO2009088081A1 (ja) * 2008-01-09 2009-07-16 Rohm Co., Ltd. 半導体装置及びその製造方法
JP2011060939A (ja) * 2009-09-09 2011-03-24 Toshiba Corp 半導体装置の製造方法
JP2014204087A (ja) * 2013-04-09 2014-10-27 新日鐵住金株式会社 炭化ケイ素ショットキーバリアダイオード。
JP2015177071A (ja) * 2014-03-14 2015-10-05 株式会社東芝 半導体装置の製造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4026312B2 (ja) 2000-10-20 2007-12-26 富士電機ホールディングス株式会社 炭化珪素半導体ショットキーダイオードおよびその製造方法
US7535056B2 (en) * 2004-03-11 2009-05-19 Yokogawa Electric Corporation Semiconductor device having a low concentration layer formed outside a drift layer
JP5358963B2 (ja) * 2008-02-04 2013-12-04 富士電機株式会社 半導体装置およびその製造方法
US8704295B1 (en) * 2008-02-14 2014-04-22 Maxpower Semiconductor, Inc. Schottky and MOSFET+Schottky structures, devices, and methods
TW201104865A (en) * 2009-05-11 2011-02-01 Sumitomo Electric Industries Insulating gate type bipolar transistor
US8704292B2 (en) * 2010-02-23 2014-04-22 Donald R. Disney Vertical capacitive depletion field effect transistor
US8741707B2 (en) * 2011-12-22 2014-06-03 Avogy, Inc. Method and system for fabricating edge termination structures in GaN materials
DE112013003692T5 (de) * 2012-03-30 2015-04-09 Mitsubishi Electric Corporation Halbleitervorrichtung
JP5547347B1 (ja) * 2012-11-21 2014-07-09 トヨタ自動車株式会社 半導体装置
JP2014236171A (ja) * 2013-06-05 2014-12-15 ローム株式会社 半導体装置およびその製造方法
JP6311723B2 (ja) * 2013-12-16 2018-04-18 富士電機株式会社 半導体装置および半導体装置の製造方法
WO2016031439A1 (ja) * 2014-08-29 2016-03-03 住友電気工業株式会社 炭化珪素半導体装置およびその製造方法
DE112015004766B4 (de) * 2014-10-20 2021-11-18 Mitsubishi Electric Corporation Halbleitervorrichtungen
US9368650B1 (en) * 2015-07-16 2016-06-14 Hestia Power Inc. SiC junction barrier controlled schottky rectifier

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007095975A (ja) * 2005-09-29 2007-04-12 National Institute Of Advanced Industrial & Technology ダイヤモンドパワー半導体デバイス及びその製造方法
JP2007318031A (ja) * 2006-05-29 2007-12-06 Central Res Inst Of Electric Power Ind 炭化珪素半導体素子の製造方法
WO2009088081A1 (ja) * 2008-01-09 2009-07-16 Rohm Co., Ltd. 半導体装置及びその製造方法
JP2011060939A (ja) * 2009-09-09 2011-03-24 Toshiba Corp 半導体装置の製造方法
JP2014204087A (ja) * 2013-04-09 2014-10-27 新日鐵住金株式会社 炭化ケイ素ショットキーバリアダイオード。
JP2015177071A (ja) * 2014-03-14 2015-10-05 株式会社東芝 半導体装置の製造方法

Also Published As

Publication number Publication date
US10355091B2 (en) 2019-07-16
US20190123147A1 (en) 2019-04-25
US20180277636A1 (en) 2018-09-27
JP6883745B2 (ja) 2021-06-09
US10211293B2 (en) 2019-02-19

Similar Documents

Publication Publication Date Title
JP6757445B2 (ja) 半導体装置
JP5543786B2 (ja) 半導体装置及びその製造方法
US10475920B2 (en) Semiconductor device and semiconductor device manufacturing method
US8012837B2 (en) Method of manufacturing semiconductor device
JP5509543B2 (ja) 半導体装置の製造方法
US20200135593A1 (en) Method of manufacturing semiconductor device
JP2009218306A (ja) 炭化珪素半導体ウエハ中の転位検出方法および炭化珪素半導体装置の製造方法
JP2020126919A5 (ja)
US10355091B2 (en) Semiconductor device and method for manufacturing the same
TWI797493B (zh) 肖特基能障二極體
KR102392244B1 (ko) 실리콘 카바이드 쇼트키 다이오드
TW202125840A (zh) 肖特基能障二極體
JP6958732B2 (ja) 半導体装置の製造方法
US10141235B2 (en) Semiconductor device and method for manufacturing the same
JP7537148B2 (ja) 半導体装置の製造方法、半導体装置の検査方法および半導体検査装置
JP2014225557A (ja) 炭化珪素半導体装置および半導体モジュールの製造方法、ならびに炭化珪素半導体装置および半導体モジュール
JP2022175891A (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP2012244083A (ja) 半導体装置およびその製造方法
JP6861914B1 (ja) 半導体装置及び半導体装置の製造方法
JP5545385B2 (ja) 炭化珪素半導体装置の製造方法
WO2024075432A1 (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP7113386B2 (ja) 半導体装置
JP6937011B2 (ja) 半導体素子及びその製造方法
CN113555356A (zh) 氮化镓功率器件及其制造方法
JPWO2018029786A1 (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190823

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200817

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200901

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201012

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20201222

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210126

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210413

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210415

R151 Written notification of patent or utility model registration

Ref document number: 6883745

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151