TWI555136B - 在iii-v族材料成長於介電窗中的期間,用以減少不均勻性和自摻雜的方法 - Google Patents
在iii-v族材料成長於介電窗中的期間,用以減少不均勻性和自摻雜的方法 Download PDFInfo
- Publication number
- TWI555136B TWI555136B TW103122287A TW103122287A TWI555136B TW I555136 B TWI555136 B TW I555136B TW 103122287 A TW103122287 A TW 103122287A TW 103122287 A TW103122287 A TW 103122287A TW I555136 B TWI555136 B TW I555136B
- Authority
- TW
- Taiwan
- Prior art keywords
- window
- layer
- polycrystalline
- deposited
- substrate
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
- H01L21/02639—Preparation of substrate for selective deposition
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/06—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material
- C23C16/18—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material from metallo-organic compounds
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B1/00—Single-crystal growth directly from the solid state
- C30B1/02—Single-crystal growth directly from the solid state by thermal treatment, e.g. strain annealing
- C30B1/023—Single-crystal growth directly from the solid state by thermal treatment, e.g. strain annealing from solids with amorphous structure
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
- C30B25/02—Epitaxial-layer growth
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
- C30B29/10—Inorganic compounds or compositions
- C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02455—Group 13/15 materials
- H01L21/02458—Nitrides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02538—Group 13/15 materials
- H01L21/0254—Nitrides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Physics & Mathematics (AREA)
- Materials Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Organic Chemistry (AREA)
- Metallurgy (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Inorganic Chemistry (AREA)
- Thermal Sciences (AREA)
- Mechanical Engineering (AREA)
- Recrystallisation Techniques (AREA)
Description
此揭示發明通常相關於用於成長III-V族材料的方法,且更明確地相關於藉由有機金屬化學氣相沈積(MOCVD)將III-V族材料形成在形成於介電層中的窗中。
如本技術中已為人所知的,由於矽及III-V族電路的獨特效能特徵,許多電子應用合併彼等二者。矽電路典型係用於數位訊號的CMOS電路且III-V族電路係用於微波、毫米波、及光訊號。具有CMOS電路及III-V族電路二者的一結構在由發明人Hoke等於2013年7月3日發佈的美國專利序號第8212294號中描述,且該申請案讓渡給與本專利申請案相同的受讓人,及在由發明人Bettencourt等於2011年8月9日發佈的美國專利序號第7994550號中描述,且該申請案讓渡給與本專利申請案相
同的受讓人。
如本文描述的,在矽基板上具有:位於具有CMOS裝置之頂矽半導體層上的介電層(例如,二氧化矽層)及設置在頂半導體層及基板之間的第二二氧化矽層。將窗蝕刻穿通該等層以暴露矽基板的上表面部分並將III-V族半導體材料磊晶成長在藉由該窗暴露的矽基板上方。將化合物半導體裝置,諸如,高電子遷移率電晶體(HEMT)及異質接面雙極電晶體(HBT),形成在III-V族材料上。
如本技術也已為人所知的,用於形成III-V族磊晶層的一技術係分子束磊晶(MBE)且另一技術係藉由有機金屬化學氣相沈積(MOCVD),一種用於產生單或多晶薄膜的化學氣相沈積方法。通常,III-V族MOCVD晶體成長在比MBE成長高上百至數百度的溫度及在更高的壓力發生。MOCVD成長係藉由熱解分子的化學反應,然而MBE成長典型蒸鍍元素然後反應以形成材料。由於MBE的較低成長溫度及壓力,其優點包括下列各者:*來自磊晶層與非原生基板(溫度)的熱膨脹係數(CTE)不匹配的較低殘留應變,*更精確的層控制(壓力及溫度),*用於化合物半導體與CMOS之異質積集(壓力)的定位線(非選擇性的)成長容許在窗中任意佈置任意尺寸的化合物半導體材料,*減少或消除來自矽基板、矽裝置層、及介電材料
的自摻雜(溫度)。
另一方面,MOCVD的優點,特別係針對氮化物材料的優點,包括較高成長率及晶圓直徑可調整性。然而,不幸地,當使用MOCVD經由介電層中的窗形成III-V層時(沈積在CMOS裝置形成於其之矽層上方),沈積不均勻。此不均勻性的原因係由於MOCVD成長的較高成長壓力及溫度以及反應物分子相較於元素原子(如在MBE成長中)與下方表面的較低反應性。在MOCVD成長中,雖然材料在同時成功地沈積在窗中,此導致反應物沈積在介電層上的選擇區域成長無法成核及重氣相化或具有高表面遷移率並移至窗邊緣(增加窗邊緣的反應物濃度)。結果,窗邊緣的反應物濃度增加導致III-V材料在該處的成長率增強。另外,較小窗的成長可快於較大窗,緻密窗區域可比稀疏窗區域成長的更慢,且所有先前提及的以上效應可立即發生作用。
發明人已認知此成長不均勻性對異質積集應用係特別不利的,因為III-V成長不均勻程度將可能重度相依於成長窗的間隔、尺寸、及密度。因此,用於GaN及CMOS裝置之異質積集的MOCVD選擇性磊晶可限制裝置的分佈、間隔、及最小尺寸。因此,此等效果可嚴重限制MOCVD為基之成長的能力以任意放置用於與CMOS異質積集之以III-V為基的裝置。
此可藉由將成長溫度及壓力調整至將多晶材料成功地沈積在窗外側的點而在MOCVD中部分地解決。然
而,此可損及成長於窗內之裝置材料的品質。在暴露於窗底部之基板(或其他III-V樣板層)上的裝置材料的最初成核典型係材料成長之最臨界相的一者,且最佳條件可位於非常窄的成長條件範圍中。結果,發明人已將裝置材料(例如,III-V族沈積材料)的成核與多晶材料在相鄰於窗之介電層的場域上的形成去耦合。
發明人在藉由MOCVD形成III-V族材料之
前,已藉由將單晶層或多晶層(諸如,AlN、Si、Al2O3、HfO2、ZrO2、SiC、TiN、或III-V族半導體層,諸如,GaN、或材料,諸如,W)形成在非晶介電層場域上方的表面部分(在窗外側的介電層部分)上而解決。所形成的材料可係所沈積的多晶,或可係在窗中的III-V族成長之前非晶地沈積並經由熱處理而重結晶化的多晶。該等層可藉由諸如化學氣相沈積(CVD)、原子層沈積(ALD)、電子束蒸鍍沈積、分子束磊晶(MBE)、有機金屬氣相沈積(MOCVD)的方法,或藉由濺鍍形成。
單晶層或多晶層的主要有利效應係作用為用於
在窗區域外側(III-V族材料典型重氣相化或移至窗邊緣的位置)之MOCVD材料的可行成核層。此依次導致MOCVD反應物的均勻消耗,且因此III-V族材料在窗中的形成具有與晶圓上方之窗尺寸、密度、及分佈大致無關之在窗內及之間的均勻成長率。另外,所形成的層能作用為擴散障壁層或結合其他層形成以減少經成長III-V層的自摻雜。此障壁層效應能在窗蝕刻之後藉由以使得在窗邊
緣的暴露介電層(諸如,SiO2及SiNx)及半導體層(諸如,Si)為沈積材料所覆蓋的方式沈積多晶材料而更增強。因此,所形成之層的擴散障壁層性質及其作用為用於晶成核之位置(在該場域上方)的能力結合以在MOCVD成長期間抑制III-V層的意外摻雜並促進III-V層反應物種的均勻消耗。結果,經成長III-V材料的摻雜受精確控制,並減少或消除與不均勻性相關之成長窗尺寸/配置/密度在經成長III-V層的均勻性上的任何影響。
根據本揭示發明,提供一種經由形成在沈積於
基板之經選擇部分上方的介電層中的窗用於將III-V族材料沈積在該基板之該經選擇部分上方的方法,該方法包含:形成單晶層或多晶層在相鄰於該窗之該介電層的區域上方;並藉由MOCVD將III-V族材料成長在單晶層或多晶層上方並經由該窗成長在該基板的該經選擇部分上方。
在一實施例中,該多晶層係經沈積多晶材料。
在一實施例中,在形成該窗之前,該多晶層沈積在該介電層上。
在一實施例中,在形成該窗之前,該多晶層非晶地沈積並熱重結晶。
在一實施例中,將該多晶層非晶地沈積,然後熱重結晶以將單晶層設置在該窗的該底部,以提供III-V族成長模板。在此實施例中,因為該非晶沈積並於之後受熱重結晶的層現在係在該窗之該底部的單晶層,在III-V族材料成長之前,未將在該窗之該底部的多晶層移除,而
取而代之地成長為III-V族成長模板。其範例會係藉由濺鍍或ALD(原子層沈積)沈積的AlN。
在一實施例中,在窗形成之後但在III-V族成
長之前,將該多晶層沈積為晶體(在窗中)及多晶(在窗外側之非晶介電場域上方)的混合物。在此實施例中,因為該非晶沈積並於之後受熱重結晶的多晶沈積多晶層不係在該窗之該底部的單晶層,在III-V族材料成長之前,未將在該窗之該底部的多晶層移除,而取而代之地成長為III-V族成長模板。其範例會係藉由MBE沈積的AlN。
在一實施例中,當僅有介電質的薄殘留層殘存
在III-V族成長模板層或基板上方之窗的底部時,多晶層係在場介電層及接近完整形成窗的窗邊緣上的經沈積多晶材料。然後將窗中的多晶層及殘留介電層移除以容許III-V族層在窗中成長。
在一實施例中,當僅有氧化物的薄殘留層殘存
在III-V成長模板層或基板上方之窗的底部時,將多晶層沈積為在場介電層及接近完整窗之窗邊緣上的非晶材料。
然後將該多晶層熱重結晶。然後將窗中的多晶層及殘留介電層移除以容許III-V層在窗中成長。
在一實施例中,當僅有介電質的薄殘留層殘存
在III-V成長模板層或基板上方之窗的底部時,將多晶層沈積為在場介電層及接近完整形成窗之窗邊緣上的非晶材料。然後將非晶層及殘留介電層移除以容許III-V層在窗中成長。然後該多晶層在III-V成長之前受熱重結晶。
在隨附圖式及以下描述中陳述本揭示發明之一或多個實施例的細節。本揭示發明的其他特性、目的、及優點將從該描述、圖式、並從申請專利範圍變得明顯。
10‧‧‧結構
12‧‧‧基板
14‧‧‧埋入氧化物介電層(BOX)
14a‧‧‧薄層
16‧‧‧矽層
18‧‧‧第二介電層
20‧‧‧多晶層
20'‧‧‧層
20"‧‧‧單晶層
20P、20S‧‧‧部分
22‧‧‧窗
23‧‧‧經選擇部分
24a‧‧‧單晶磊晶GaN層
24b‧‧‧多晶GaN層
圖1A-1D係根據本揭示發明之在用於經由形成在設置在基板之經選擇部分上方之介電層中的窗將III-V族材料沈積在基板之經選擇部分上方的方法中的各種步驟的橫剖面草圖;圖2A-2E係根據本揭示發明的另一實施例之在用於經由形成在設置在基板之經選擇部分上方之介電層中的窗將III-V族材料沈積在基板之經選擇部分上方的方法中的各種步驟的橫剖面草圖;圖3A-3F係根據本揭示發明的另一實施例之在用於經由形成在設置在基板之經選擇部分上方之介電層中的窗將III-V族材料沈積在基板之經選擇部分上方的方法中的各種步驟的橫剖面草圖;圖4A及4B係根據本揭示發明的另一實施例之在用於經由形成在設置在基板之經選擇部分上方之介電層中的窗將III-V族材料沈積在基板之經選擇部分上方的方法中的各種步驟的橫剖面草圖;圖5A-5C係根據本揭示發明的另一實施例之在用於經由形成在設置在基板之經選擇部分上方之介電層中的窗將III-V族材料沈積在基板之經選擇部分上方的方法
中的各種步驟的橫剖面草圖;圖6A-6D係根據本揭示發明的另一實施例之在用於經由形成在設置在基板之經選擇部分上方之介電層中的窗將III-V族材料沈積在基板之經選擇部分上方的方法中的各種步驟的橫剖面草圖;且圖7A-7D係根據本揭示發明的另一實施例之在用於經由形成在設置在基板之經選擇部分上方之介電層中的窗將III-V族材料沈積在基板之經選擇部分上方的方法中的各種步驟的橫剖面草圖;不同圖式中的相似參考符號指示相似元件。
現在參考圖1A,顯示結構10,其具有:基板12,例如,此處係Si、SiC、或藍寶石;在基板12上的埋入氧化物介電層(BOX)14,例如,此處係二氧化矽;在BOX層14上的矽層16;在矽層16上的第二介電層18,此處係,二氧化矽。可將第二介電層18視為係場介電層。另外,可將CMOS或其他矽裝置形成在矽層16中。
其次,參考圖1B,如圖所示地藉由原子層沈積(ALD)、電漿強化ALD、原子束磊晶(MBE)、電漿強化MBE、有機金屬化學氣相沈積(MOCVD)、物理氣相沈積(PVD/濺鍍)、化學氣相沈積(CVD)、反應性濺鍍、蒸鍍沈積、或反應性蒸鍍沈積將多晶層20形成在氧化矽層18的表面上方。此處,多晶層20能係,例如,
AlN、Si、Al2O3、HfO2、ZrO2、SiC、TiN、或III-V族半導體層,諸如,GaN、或金屬,諸如,W。其次,將窗22乾蝕刻穿通層20、18、16並部分地進入層14中而留下BOX層14的薄層14a,如圖1B所示。
其次,參考圖1C,如圖所示,以濕蝕刻移除BOX層14的薄層14a(圖1B)以暴露基板12之表面的經選擇部分23。
其次,參考圖1D,藉由MOCVD將III-V族材料層,例如,此處係GaN,成長在圖1C所示之基板的表面上方。須注意MOCVD成長在多晶層20上形成多晶GaN層24b,但在基板12之經選擇表面部分23上形成為單晶磊晶GaN層24a,如圖所示。
因此,結合圖1A-1D於上文描述的實施例,在形成窗22之前,將多晶層24沈積在場介電層18上。
如上文提及的,在藉由MOCVD形成III-V族材料24a、24b之前,藉由沈積多晶層20在介電層18之介電場域上方的表面部分上,多晶層20作用為用於在窗區域外側(III-V族材料典型重氣相化處)之MOCVD材料的可行成核層。此依次導致MOCVD反應物的均勻消耗,且因此III-V族材料24a在窗22中的形成具有與晶圓上方之窗尺寸、密度、及分佈大致無關之在窗內及之間的均勻成長率。另外,經沈積多晶層20能作用為擴散障壁層或結合其他層沈積以減少經成長III-V層的自摻雜。經沈積多晶層20的使用也提供限制意外摻雜劑擴散的擴散
障壁層,並促進關注場或區域中的多晶成長,以在MOCVD處理期間更抑制摻雜劑擴散,並使用該場中的多晶成長以在MOCVD成長期間促進反應物種的均勻消耗,因此減少/消除與不均勻性有關的任何成長窗尺寸/佈置/密度。層24b及20稍後在裝置處理期間移除或具有形成於彼等中的穿孔,以容許與存在於Si層16上的裝置異質積集。
現在參考圖2A-2C,在此實施例中,首先藉由諸如ALD及電漿強化化學氣相沈積(PECVD)的方法將多晶層20非晶地沈積為圖2A中的層20'。隨後在如圖2C所示地形成窗22之前,將層20'熱重結晶成多晶層20,如圖2B所示。然後該處理如圖示及如結合圖1C及1D之上文所述地繼續。
現在參考圖3A-3F,首先將顯示於圖3A中的結構10乾蝕刻穿通層18、16並部分地進入層14而留下BOX層14的薄層14a,如圖3B所示。其次,參考圖3C,如圖所示,以濕蝕刻移除BOX層14的薄層14a(圖1B)以暴露基板12之表面的經選擇部分23。
其次,如圖3D所示,首先藉由諸如ALD及電漿強化化學氣相沈積(PECVD)的方法將多晶層20非晶地沈積為在包括窗22的側部分上方及基板22的暴露表面部分23上之在圖3C所示之結構的表面上方之圖3D中的層20',且如圖2C所示,隨後熱重結晶為多晶層20;須注意沈積在基板10的暴露表面部分23上之非晶沈積層
20'的部分形成為單晶層20"(由於熱重結晶處理),如圖3E所示。此單晶層20"使用為III-V族材料的成長模板。更明確地說,圖3E所示的結構具有藉由MOCVD成長在圖3E所示之結構的表面上方的III-V族材料層,例如,此處係GaN。須注意MOCVD成長在多晶層20上形成多晶GaN層24b,但在單晶層20" III-V族成長模板上形成為單晶磊晶GaN層24a,如圖3F所示。
因此,在結合圖3A-3F於上文描述的實施例中,在III-V族材料成長之前,因為非晶沈積層20'的熱重結晶層現在係在窗之底部的單晶層20",未移除在窗之底部的熱重結晶層20",取而代之地成長為III-V族成長模板。其範例會係藉由濺鍍、原子層沈積(ALD)沈積、或反應性蒸鍍沈積沈積的AlN。
現在參考圖4A-4B,結構10受如結合圖3A及3B於上述描述的處理;然而,此處係在移除BOX層14的薄層14a之後(圖3B),在窗形成之後但在III-V族成長之前,將多晶層20沈積為單晶層20"的混合物(在窗22中)及多層晶20(在窗22外側的非晶介電場域上方)。在此實施例中,在III-V族材料成長之前,未將在窗22之底部的單晶層20"移除,而如圖4B所示地,取而代之地成長為在窗22之底部的III-V族成長模板。其範例會係藉由MBE沈積的AlN。另一範例可係AlN的反應性蒸鍍沈積。然而,在此情形中,AlN較不可能沈積為單晶,且因此必需從在窗22之底部的20'至20"層受熱重結
晶。
現在參考圖5A-5C,如圖5A所示,當僅有介電層14a的薄殘留層殘存在窗22的底部時,仍具有BOX層14的薄層14a之顯示於圖3B中的結構具有多晶沈積在場介電層18上的多晶層20,並也沈積為在接近完整形成窗之窗22的側或邊緣上的部分20S及20P。然後將在窗22之底部上的多晶層的部分20P及殘留介電層14a移除,如圖5B所示,以容許IIIV族層24a在窗22中成長,如圖5C所示。
現在參考圖6A-6D,如圖6A所示,當僅有氧化矽之薄殘留層14a殘存在窗的底部時,仍具有BOX層14之薄層14a之顯示於圖3B中的結構具有藉由諸如ALD及電漿強化化學氣相沈積(PECVD)的方法首先沈積為非晶材料以在窗中之場介電層18上並沿著接近完整窗的窗側壁形成非晶層20'的多晶層20(圖6B)。然後將非晶層20'熱重結晶為多晶層20,如圖6B所示。然後將在窗區域22之底部中的多晶層20及殘留介電層14a移除,以容許III-V層24a在該窗中成長,如圖6C及6D所示。
現在參考圖7A-7D,當僅有介電層之薄殘留層14a殘存在該窗的底部時,仍具有BOX層14之薄層14a之顯示於圖3B中的結構具有藉由諸如ALD及電漿強化化學氣相沈積(PECVD)的方法沈積為非晶材料以將非晶層20'形成在場介電層18及接近完整形成窗之窗邊緣上的多晶層20(圖7C)。然後將窗區域22之底部中的非晶層
20'及殘留氧化物層14a移除,如圖7B所示。然後將非晶層20'熱重結晶為圖7C中的多晶層20。III-V層在該窗中成長,如圖7D所示。
在如結合圖1A至7D於上文所描述地形成III-V層之後,藉由乾或濕蝕刻將多晶層20選擇性地移除至下方氧化物層18。例如,III-V材料氮化鎵(GaN)在反應性離子蝕刻(RIE)或感應耦合電漿(ICP)蝕刻室中常受使用BC13/C12混合物的乾蝕刻。在濕及乾蝕刻處理期間,藉由遮罩保護單晶層24a(成長在窗中之基板的經選擇部分上方)。遮罩材料可係金屬、光阻、或介電質為基的材料(諸如,SiNx、SiO2、或介電質堆疊)、或彼等的組合。在移除層20後,藉由任何習知技術將未顯示的CMOS裝置形成在矽層16中。
現在應理解根據本揭示發明之在用於經由形成在設置在基板之經選擇部分上方之介電層中的窗將III-V族材料沈積在基板之經選擇部分上方的方法包括:形成單晶層或多晶層在相鄰於該窗之該介電層的區域上方;並藉由MOCVD將該單晶層上方的單晶III-V族材料成長至該窗中之該基板的經選擇部分上。該方法可包括與另一特性無關或與其組合的下列一或多個特性,包括:其中該多晶層沈積為多晶材料;其中在形成該窗之前,該多晶層沈積在該介電層上;其中在形成該窗之前,該多晶層非晶地沈積並熱重結晶;其中該多晶層在該窗形成之後非晶地沈積,並在該窗形成隨後熱重結晶以將單晶層配置在該基板
的該暴露部分上;其中該多晶層在該窗形成之後非晶地沈積,然後熱重結晶以將單晶層配置在該窗的該底部,以提供用於該單晶III-V族材料的成長模板;其中在該窗形成之後,該多晶層沈積為該窗中之單晶材料及在該窗外側的該介電層上方之多晶材料的混合物;其中在該窗形成之後及在III-V族材料成長之前,該多晶層沈積為該窗中之單晶材料及在該窗外側的該介電層上方之多晶材料的混合物;其中該多晶層沈積在該介電層及該窗邊緣的側上;其中該多晶層沈積為在該介電層及該窗之側上及在該基板的該經暴露選擇部分上方之該窗的該底部上的非晶材料,然後以在該窗之該底部的外側之該非晶沈積多晶層的殘餘部分受重結晶以配置多晶部分的方式熱重結晶以將用於該III-V族層的單晶成長模板配置在該窗的該底部。該方法仍可包括與另一特性無關或與其組合的下列一或多個特性,包括:其中,該多晶層沈積為該介電層、該窗之側、及設置在該窗的該底部之該基板的該經選擇部上方之殘餘介電部分上的非晶材料,從該窗的該底部之該基板的該經選擇部分移除該非晶材料及該介電部分,熱重結晶該非晶沈積多晶層的殘餘部分,及在該窗的該底部之該基板的該經暴露選擇部分上將III-V族材料成長為單晶材料;其中,該多晶層沈積為該介電層、該窗之側、及設置在該窗的該底部之該基板的該經選擇部上方之殘餘介電部分上的非晶材料,熱重結晶該非晶沈積多晶層,及從該窗的該底部之該基板的該經選擇部分移除該多晶材料及該介電部
分,在該窗的該底部之該基板的該經暴露選擇部分上將III-V族材料成長為單晶材料;其中,該多晶層沈積在該介電層、該窗之側、及設置在該窗的該底部之該基板的該經選擇部上方之殘餘介電部分上,及從該窗的該底部之該基板的該經選擇部分移除該多晶材料及該介電部分,在該窗的該底部之該基板的該經暴露選擇部分上將III-V族材料成長為單晶材料。
現在應理解根據本揭示發明之一種經由形成在沈積於基板之經選擇部分上方的介電層中的窗用於將III-V族材料沈積在該基板之該經選擇部分上方的方法包括藉由MOCVD將III-V族材料成長為在該窗中之該基板的該經選擇部分上的單晶,同時將該III-V族材料成長為在相鄰於該窗之該介電層的區域上方的多晶材料。
已描述本揭示發明的許多實施例。儘管如此,將理解可能產生各種修改而不脫離本揭示發明之精神及範圍。例如,可使用單晶層取代多晶層20。例如,單晶層可來自Si施體晶圓或在與絕緣層覆矽(SOI)晶圓製造相似的製造方式中已磊晶成長(藉由MOCVD或MBE)為施體晶圓上的單晶並接合並轉移至介電層18的其他化合物半導體(諸如GaN)。該接合處理能係氧化物/氧化物晶圓接合或其他技術,諸如,陽極接合。因此,其他實施例在以下申請專利範圍的範圍內。
12‧‧‧基板
14‧‧‧埋入氧化物介電層(BOX)
16‧‧‧矽層
18‧‧‧第二介電層
20‧‧‧多晶層
23‧‧‧經選擇部分
24a‧‧‧單晶磊晶GaN層
24b‧‧‧多晶GaN層
Claims (13)
- 一種經由形成在沈積於基板之經選擇部分上方的介電層中的窗用於將III-V族材料沈積在該基板之該經選擇部分上方的方法,該方法包含:形成單晶層或多晶層在相鄰於該窗之該介電層的區域上方;並藉由MOCVD將該單晶層上方的單晶III-V族材料成長至該窗中之該基板的經選擇部分上,其中該多晶層在該窗形成之後非晶地沈積,然後熱重結晶以將單晶層配置在該窗的該底部,以提供用於該單晶III-V族材料的成長模板。
- 如申請專利範圍第1項的方法,其中該多晶層沈積為多晶材料。
- 如申請專利範圍第1項的方法,其中在形成該窗之前,該多晶層沈積在該介電層上。
- 如申請專利範圍第1項的方法,其中在形成該窗之前,該多晶層非晶地沈積並熱重結晶。
- 如申請專利範圍第1項的方法,其中該多晶層在該窗形成之後非晶地沈積,並在該窗形成隨後熱重結晶以將單晶層配置在該基板的該暴露部分上。
- 如申請專利範圍第1項的方法,其中在該窗形成之後,該多晶層沈積為該窗中之單晶材料及在該窗外側的該介電層上方之多晶材料的混合物。
- 如申請專利範圍第6項的方法,其中在該窗形成之後及在III-V族成長之前,該多晶層沈積為該窗中之單 晶材料及在該窗外側的該介電層上方之多晶材料的混合物。
- 如申請專利範圍第1項的方法,其中該多晶層沈積在該介電層及該窗邊緣的側上。
- 如申請專利範圍第1項的方法,其中該多晶層沈積為在該介電層及該窗之側上及在該基板的該經暴露選擇部分上方之該窗的該底部上的非晶材料,然後以在該窗之該底部的外側之該非晶沈積多晶層的殘餘部分受重結晶以配置多晶部分的方式熱重結晶以將用於該III-V族層的單晶成長模板配置在該窗的該底部。
- 如申請專利範圍第1項的方法,其中:該多晶層沈積為該介電層、該窗之側、及設置在該窗的該底部之該基板的該經選擇部上方之殘餘介電部分上的非晶材料;從該窗的該底部之該基板的該經選擇部分移除該非晶材料及該介電部分;熱重結晶該非晶沈積多晶層的殘餘部分;及在該窗的該底部之該基板的該經暴露選擇部分上將III-V族材料成長為單晶材料。
- 如申請專利範圍第1項的方法,其中:該多晶層沈積為該介電層、該窗之側、及設置在該窗的該底部之該基板的該經選擇部上方之殘餘介電部分上的非晶材料;熱重結晶該非晶沈積多晶層;及 從該窗的該底部之該基板的該經選擇部分移除該多晶材料及該介電部分;在該窗的該底部之該基板的該經暴露選擇部分上將III-V族材料成長為單晶材料。
- 如申請專利範圍第1項的方法,其中:該多晶層沈積在該介電層、該窗之側、及設置在該窗的該底部之該基板的該經選擇部上方之殘餘介電部分上;及從該窗的該底部之該基板的該經選擇部分移除該多晶材料及該介電部分;在該窗的該底部之該基板的該經暴露選擇部分上將III-V族材料成長為單晶材料。
- 一種經由形成在沈積於基板之經選擇部分上方的介電層中的窗用於將III-V族材料沈積在該基板之該經選擇部分上方的方法,該方法包含:藉由MOCVD將III-V族材料成長為在該窗中之該基板的該經選擇部分上的單晶,同時將該III-V族材料成長為在相鄰於該窗之該介電層的區域上方的多晶材料,其中該多晶層在該窗形成之後非晶地沈積,然後熱重結晶以將單晶層配置在該窗的該底部,以提供用於該單晶III-V族材料的成長模板。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US14/010,954 US20150059640A1 (en) | 2013-08-27 | 2013-08-27 | Method for reducing growth of non-uniformities and autodoping during column iii-v growth into dielectric windows |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201515157A TW201515157A (zh) | 2015-04-16 |
TWI555136B true TWI555136B (zh) | 2016-10-21 |
Family
ID=51205606
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW103122287A TWI555136B (zh) | 2013-08-27 | 2014-06-27 | 在iii-v族材料成長於介電窗中的期間,用以減少不均勻性和自摻雜的方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US20150059640A1 (zh) |
EP (1) | EP3039709A1 (zh) |
JP (1) | JP6271020B2 (zh) |
TW (1) | TWI555136B (zh) |
WO (1) | WO2015030913A1 (zh) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10153300B2 (en) * | 2016-02-05 | 2018-12-11 | Taiwan Semiconductor Manufacturing Company Limited | Semiconductor device including a high-electron-mobility transistor (HEMT) and method for manufacturing the same |
FR3056825B1 (fr) * | 2016-09-29 | 2019-04-26 | Soitec | Structure comprenant des ilots semi-conducteurs monocristallins, procede de fabrication d'une telle structure |
US20230005676A1 (en) * | 2020-02-18 | 2023-01-05 | University Of Manitoba | Direct Current Circuit Breaker and Related Method |
US11742203B2 (en) * | 2020-02-26 | 2023-08-29 | The Hong Kong University Of Science And Technology | Method for growing III-V compound semiconductor thin films on silicon-on-insulators |
US11581448B2 (en) | 2021-04-01 | 2023-02-14 | Raytheon Company | Photoconductive semiconductor switch laterally fabricated alongside GaN on Si field effect transistors |
JP2023023459A (ja) * | 2021-08-05 | 2023-02-16 | 東京エレクトロン株式会社 | 成膜方法及び成膜装置 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61135112A (ja) * | 1984-12-05 | 1986-06-23 | Fujitsu Ltd | 半導体装置の製造方法 |
TW201318055A (zh) * | 2011-09-30 | 2013-05-01 | Raytheon Co | 具有單石異質積集化合物半導體與元素半導體的方法與結構 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59171114A (ja) * | 1983-03-18 | 1984-09-27 | Agency Of Ind Science & Technol | 半導体単結晶膜の製造方法 |
JPH01122115A (ja) * | 1987-11-06 | 1989-05-15 | Hitachi Ltd | 半導体ヘテロ構造の形成方法 |
FR2629637B1 (fr) * | 1988-04-05 | 1990-11-16 | Thomson Csf | Procede de realisation d'une alternance de couches de materiau semiconducteur monocristallin et de couches de materiau isolant |
FR2629636B1 (fr) * | 1988-04-05 | 1990-11-16 | Thomson Csf | Procede de realisation d'une alternance de couches de materiau semiconducteur monocristallin et de couches de materiau isolant |
JPH0334533A (ja) * | 1989-06-30 | 1991-02-14 | Toshiba Corp | 半導体結晶層の製造方法 |
US5481120A (en) * | 1992-12-28 | 1996-01-02 | Hitachi, Ltd. | Semiconductor device and its fabrication method |
US6812053B1 (en) * | 1999-10-14 | 2004-11-02 | Cree, Inc. | Single step pendeo- and lateral epitaxial overgrowth of Group III-nitride epitaxial layers with Group III-nitride buffer layer and resulting structures |
MXPA02003749A (es) * | 1999-10-14 | 2002-08-30 | Cree Inc | Crecimiento excesivo pendeo y lateral epitaxial de un solo paso de capas de nitruro del grupo iii. |
WO2002080242A1 (en) * | 2001-03-29 | 2002-10-10 | Toyoda Gosei Co., Ltd. | Method for manufacturing group-iii nitride compound semiconductor, and group-iii nitride compound semiconductor device |
TW554521B (en) * | 2002-09-16 | 2003-09-21 | Nanya Technology Corp | Process for forming a bottle-shaped trench |
JP2009177168A (ja) * | 2007-12-28 | 2009-08-06 | Sumitomo Chemical Co Ltd | 半導体基板、半導体基板の製造方法および電子デバイス |
GB2495949B (en) * | 2011-10-26 | 2015-03-11 | Anvil Semiconductors Ltd | Silicon carbide epitaxy |
-
2013
- 2013-08-27 US US14/010,954 patent/US20150059640A1/en not_active Abandoned
-
2014
- 2014-06-23 JP JP2016538913A patent/JP6271020B2/ja not_active Expired - Fee Related
- 2014-06-23 WO PCT/US2014/043594 patent/WO2015030913A1/en active Application Filing
- 2014-06-23 EP EP14739639.4A patent/EP3039709A1/en not_active Withdrawn
- 2014-06-27 TW TW103122287A patent/TWI555136B/zh not_active IP Right Cessation
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61135112A (ja) * | 1984-12-05 | 1986-06-23 | Fujitsu Ltd | 半導体装置の製造方法 |
TW201318055A (zh) * | 2011-09-30 | 2013-05-01 | Raytheon Co | 具有單石異質積集化合物半導體與元素半導體的方法與結構 |
Also Published As
Publication number | Publication date |
---|---|
JP6271020B2 (ja) | 2018-01-31 |
WO2015030913A1 (en) | 2015-03-05 |
TW201515157A (zh) | 2015-04-16 |
EP3039709A1 (en) | 2016-07-06 |
JP2016529731A (ja) | 2016-09-23 |
US20150059640A1 (en) | 2015-03-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI555136B (zh) | 在iii-v族材料成長於介電窗中的期間,用以減少不均勻性和自摻雜的方法 | |
US10388522B2 (en) | Selective epitaxy using epitaxy-prevention layers | |
JP6196987B2 (ja) | 窒化ガリウムナノワイヤに基づくエレクトロニクス | |
JP6304899B2 (ja) | 希土類酸化物ゲート誘電体を備えた、シリコン基板上に成長したiii−n半導体素子 | |
US8030638B2 (en) | Quasi single crystal nitride semiconductor layer grown over polycrystalline SiC substrate | |
CN101901834B (zh) | 场效应晶体管及其制造方法 | |
CN105793956A (zh) | 半导体纳米线制造 | |
EP2602812B1 (en) | High-quality gan high-voltage hfets on silicon | |
JP4876927B2 (ja) | 半導体デバイスを形成する方法 | |
US20230327009A1 (en) | Semiconductor layer structure | |
US9362368B2 (en) | Substrate with silicon carbide film, method for producing substrate with silicon carbide film, and semiconductor device | |
TW202036899A (zh) | 半導體結構中iii-n到稀土的過渡 | |
CN107968036A (zh) | 制造高电子迁移率晶体管的方法 | |
US20170179127A1 (en) | Semiconductor structure having silicon germanium fins and method of fabricating same | |
KR20200100118A (ko) | 실리콘 기판 상에 실리콘 카바이드를 형성하기 위한 방법 | |
KR20090029905A (ko) | 반도체 소자 및 그 제조방법 | |
US10510829B2 (en) | Secondary use of aspect ratio trapping trenches as resistor structures | |
WO2023037838A1 (ja) | 窒化物半導体基板の製造方法 | |
KR20180131926A (ko) | 그래핀을 포함하는 반도체 소자 및 그 제조방법 | |
CN112135933B (zh) | 晶核层的沉积方法 | |
JP5534049B2 (ja) | 多結晶SiC基板を有する化合物半導体ウエハ、化合物半導体装置とそれらの製造方法 | |
CN112133632A (zh) | 减少高电子迁移率晶体管hemt应力的方法及hemt | |
CN116403888A (zh) | 含ⅲ族氮化物的半导体结构及制备方法 | |
JP2016111027A (ja) | 中間基板、半導体基板および半導体基板の製造方法 | |
KR20080061892A (ko) | 에피택셜 알루미나 절연체를 이용한 sgoi 웨이퍼 및 그제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | Annulment or lapse of patent due to non-payment of fees |