CN102792422A - 半导体晶体管的制造方法 - Google Patents

半导体晶体管的制造方法 Download PDF

Info

Publication number
CN102792422A
CN102792422A CN2011800118756A CN201180011875A CN102792422A CN 102792422 A CN102792422 A CN 102792422A CN 2011800118756 A CN2011800118756 A CN 2011800118756A CN 201180011875 A CN201180011875 A CN 201180011875A CN 102792422 A CN102792422 A CN 102792422A
Authority
CN
China
Prior art keywords
layer
semiconductor transistor
electrode
manufacturing approach
tan
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2011800118756A
Other languages
English (en)
Inventor
神林宏
寺本章伸
大见忠弘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tohoku University NUC
Furukawa Electric Co Ltd
Original Assignee
Tohoku University NUC
Advanced Power Device Research Association
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tohoku University NUC, Advanced Power Device Research Association filed Critical Tohoku University NUC
Publication of CN102792422A publication Critical patent/CN102792422A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28575—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/452—Ohmic electrodes on AIII-BV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66522—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with an active layer made of a group 13/15 material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28264—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being a III-V compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

一种半导体晶体管的制造方法，在由GaN系的半导体构成的活性层上形成欧姆电极，该半导体晶体管的制造方法具备：在活性层(3)上形成由钽氮化物构成的第1层(11)、和层叠于第1层(11)上的由Al构成的第2层(12)的工序；通过以520℃以上、600℃以下的温度来对第1以及第2层(11、12)进行热处理，来形成与活性层(3)取得欧姆接触的欧姆电极(9s、9d)的工序。

Description

半导体晶体管的制造方法
技术领域
本发明涉及半导体晶体管的制造方法，更详细地，涉及形成与由GaN系半导体构成的活性层取得欧姆接触的欧姆电极的半导体晶体管的制造方法。
背景技术
作为氮化镓系半导体晶体管(下面称作GaN系半导体晶体管)，已知有在由GaN系半导体构成的活性层上具有由Ti/Al构成的欧姆电极的构成(例如JP特开2002-359256号公报)。但是，该GaN系半导体晶体管若在高温环境下使用，则由于Ti的熔点较低，存在会产生层叠在Ti上的Al扩散的电迁移这样的问题。即，在由Ti/Al构成的欧姆电极中，作为电极的耐性降低，难以确保可靠性。
针对上述问题，在JP特开2008-165207号公报、JP特开2007-273545号公报、JP特许4268099号中，记载了由使用了熔点高于Ti的Ta的Ta/Al构成的欧姆电极的技术。
发明的概要
发明要解决的课题
但是，上述的Ti/Al、Ta/Al电极都存在Ti以及Ta易于氧化这样的问题。因此，若使用单靶(single target)的成膜装置来个别地对Ti(Ta)和Al进行成膜，则存在Ti(Ta)氧化而电阻变高的问题。
因此，上述Ti/Al、Ta/Al电极需要使用所谓的多靶的成膜装置来连续对Ti(Ta)和Al进行成膜。但是，在多靶的成膜装置中，由于从倾斜方向对靶进行溅射，因此在晶片为大口径的情况下，在晶片的面内的膜厚等的均匀性变差，成品率降低。
在专利文献4中，记载有在TaN上形成MoxGa1-x的欧姆电极。但是，在形成该欧姆电极时，需要700℃以上的热处理，担心热对GaN系半导体产生影响。
发明内容
本发明的目的在于提高加工的自由度并能形成与活性层取得欧姆接触的欧姆电极的半导体晶体管的制造方法。
用于解决课题的手段
为了达成上述目的，本发明提供一种半导体晶体管的制造方法，在由GaN系的半导体构成的活性层上形成欧姆电极，该半导体晶体管的制造方法的特征在于，具备：在所述活性层上形成由钽氮化物构成的第1层、和层叠于所述第1层上的由Al构成的第2层的工序；和通过以520℃以上、600℃以下的温度来对第1以及第2层进行热处理，来形成与上述活性层取得欧姆接触的欧姆电极的工序。
发明的效果
在本发明的半导体晶体管的制造方法中，能提高加工的自由度，并形成与活性层取得欧姆接触的欧姆电极。
附图说明
图1A是表示本发明的实施方式所涉及的GaN系半导体晶体管的构成的截面图。
图1B是表示本发明的实施方式所涉及的GaN系半导体晶体管的构成的截面图。
图2是表示TaN/Al的欧姆特性和TaN膜厚的关系的图。
图3是表示TaN/Al的欧姆特性和热处理下的温度的关系的图。
图4A是表示本发明的实施方式所涉及的GaN系半导体晶体管的制造工序的图。
图4B是表示本发明的实施方式所涉及的GaN系半导体晶体管的制造工序的图。
图4C是表示本发明的实施方式所涉及的GaN系半导体晶体管的制造工序的图。
图5A是表示接着图4的GaN系半导体晶体管的制造工序的图。
图5B是表示接着图4的GaN系半导体晶体管的制造工序的图。
图5C是表示接着图4的GaN系半导体晶体管的制造工序的图。
图6A是表示其它的欧姆电极的构成的截面图。
图6B是表示其它的欧姆电极的构成的截面图。
具体实施方式
下面，参照附图来详细说明本发明的例示性的实施方式。图1A以及图1B是表示本发明的实施方式所涉及的半导体晶体管的结构的截面图。半导体晶体管10是具有由GaN系半导体构成的活性层的GaN系半导体晶体管。如图1A所示，半导体晶体管10具有：形成于基板1上的过渡(buffer)层2、在过渡层2上使用III族氮化物半导体而形成的p型活性层(p-GaN)3、形成于活性层3上的由氧化硅膜构成的栅极绝缘膜6。
进一步地，半导体晶体管10具有在活性层3上隔着上述栅极绝缘膜6而形成的栅极电极7g、源极电极9s以及漏极电极9d。源极电极9s以及漏极电极9d是与栅极电极7g对应而形成，分别与活性层3的n+型源极区域5s以及n+型漏极区域5d取得欧姆接触的欧姆电极。
如图1B所示，源极电极9s以及漏极电极9d分别形成于活性层3的n+型源极区域5s以及n+型漏极区域5d上，具有由钽氮化物(TaN)构成的TaN层(第1层)11、和层叠于TaN层11上的由Al构成的Al层(第2层)12。
本发明的发明者们考虑到在高温环境下使用GaN系半导体晶体管10的情况，为了谋求电迁移的抑制和生产性的提高，反复进行与欧姆电极的形成技术相关的专心研究。其结果，想到通过使第1层11的材料成为将Ta进行了氮化的TaN来防止Ta的氧化，并形成在其上层叠了Al层12的TaN/Al系电极。
另外，本发明的发明者们发现上述TaN/Al系电极的欧姆特性在热处理(退火)工序中依赖于温度。图2示出设退火时间为1min，横轴所示的退火的温度与纵轴所示的电阻Rch的关系。另外，在图中，作为参照还示出了以温度600℃来进行10min的退火的情况下的Ti/Al系电极的电阻。如图2所示那样，明确了TaN/Al系电极的退火的温度为520℃以上，电阻值成为1.0E-04Ωcm-2以下，具有欧姆特性。另一方面，退火的温度的上限值成为不超过Al的熔点的温度600℃以下。
进而，本发明的发明者们发现上述TaN/Al系电极的欧姆特性还依赖于TaN的膜厚。图3是将Al层12的膜厚设为300nm的情况下的横轴所示的TaN的膜厚和纵轴所示的接触电阻的关系。如图3所示能明确，TaN/Al系电极的TaN膜厚为40nm以下，接触电阻值成为1.0E-04Ωcm-2以下，具有欧姆特性。在此，作为一例，将Al层12的膜厚限定在300nm，但是，即使是例如将膜厚设为200nm程度的情况下，也能预想到通过将TaN膜厚设为40nm以下而具有欧姆特性。
即，将源极电极9s以及漏极电极9d设为TaN/Al系电极，在520～600℃的范围内进行热处理，进而，将TaN层11的膜厚设为例如40nm以下，由此能与活性层3取得欧姆接触。
下面，说明半导体晶体管10的制造方法。首先，如图4A所示，通过有机金属气相沉积(MOCVD)法，在蓝宝石、SiC、Si、GaN等的基板1上，依次生长由AlN或GaN构成的厚度20nm程度的过渡层2、厚度1μm程度的p-GaN层3。作为p型的掺杂剂，例如使用Mg，设该掺杂剂浓度例如为1×1016～1×1017/cm3。另外，在基板1上生长的GaN等并不限于MOCVD法，也可以使用氢化物气相生长(HVPE)法、分子束外延生长(MBE)法等的其它的生长方法。
接下来，如图4B所示，在p-GaN层3上涂敷光致抗蚀剂4，并对其进行曝光、显像从而在源极区域和漏极区域形成了开口后，通过该开口注入n型的掺杂剂，例如硅，从而形成n+型源极区域5s、n+型漏极区域5d。这种情况下，将n型掺杂剂浓度设为例如1×1018～1×1020/cm3。
通过溶剂除去光致抗蚀剂4之后，如图4c所示，例如通过无等离子的催化剂化学气相沉积(Cat-CVD法)，来形成50nm～100nm程度的厚度的氧化硅(SiO2膜)6。
接下来，如图5A所示，在氧化硅膜6上形成导电膜7。一般使用多晶硅来作为导电膜7，但并不限于此，也可以是Ni/Al或WSi等的金属膜。在多晶硅的情况下，掺杂As、P(磷)、B(硼)等，并通过CVD法等来生长，在金属膜的情况下，通过溅射等来形成。
进而，在导电膜7上涂敷光致抗蚀剂8，并对其曝光、显像，留下栅极区域的光致抗蚀剂8并除去源极区域5s、漏极区域5d上的光致抗蚀剂。
然后，如图5B所示，将被图案形成的光致抗蚀剂8作为掩模来蚀刻导电膜7、氧化硅膜6，将留在栅极区域的导电膜7作为栅极电极7g。栅极电极7g之下的氧化硅膜6作为栅极绝缘膜而发挥作用。
接下来，如图5C所示，在除去光致抗蚀剂8之后，通过对向靶式溅射(对向溅射)法，如图1B所示，在源极区域5s以及漏极区域5d上形成成为源极电极9s以及漏极电极9d的第1层的TaN层11。接下来，通过真空蒸镀，在TaN层11上形成成为源极电极9s以及漏极电极9d的Al层12。在此，设Al层12的膜厚为300nm程度，设TaN层11的膜厚为40nm以下。接下来，在520～600℃的范围下进行热处理。由此，源极电极9s以及漏极电极9d能与构成漏极区域5d以及源极区域5s的n+GaN层取得欧姆接触。经过以上的工序，能制造图1A所示的半导体晶体管10。
在本实施方式的半导体晶体管10的制造方法中，由于用钽氮化物来形成源极电极9s以及漏极电极9d的第1层11，因此难以氧化。因此，不需要连续对第1层11和第2层12进行成膜，能用单靶的成膜装置来对第1以及第2层11、12进行成膜。另外，由于多靶的成膜装置从斜向进行溅射，因此，与单靶的成膜装置相比，膜质有劣化的倾向，特别是在使用直径大的晶片的情况下，存在成品率降低的问题。
因此，在本实施方式的半导体晶体管10的制造方法中，由于能用单靶的成膜装置来分别对第1以及第2层11、12进行成膜，因此加工的自由度提高，能提高生产性。另外，通过在520～600℃的范围下进行热处理、使第1膜11的膜厚为40nm以下，从而能使源极电极9s以及漏极电极9d成为分别与源极区域5s以及漏极区域5d取得欧姆接触的欧姆电极。进而，由于第1层11是钽氮化物，因此即使在高温环境下也能抑制电迁移。
图6A以及图6B是表示其它的源极电极9s以及漏极电极9d的结构的截面图。在图6A中，在第2层12上形成由W构成的第3层13。在此，第3层13并不限于W，也可以是由Ni、Pd、Mo、Ta、Ti、TaN、TiN的任一种材料形成。在图6A所示的源极电极9s以及漏极电极9d中，通过形成第3层13，从而减小金属自身的电阻，能降低半导体晶体管10的电阻。
在图6B中，在第3层13上形成由Au构成的第4层14。在图6B所示的源极电极9s以及漏极电极9d中，通过在第3层13上形成Au能防止Au的扩散，进一步，由于表面是Au，因此在例如进行结合(bonding)等时适用。
以上，基于该适当的实施方式说明了本发明，但本发明的半导体晶体管的制造方法并不仅限于上述实施方式的构成，根据上述实施方式的构成而实施了各种修正以及变更后的构成也包含在本发明的范围中。
另外，日本申请2010-0405548的公开通过参照而将其整体引入到本说明书中。
本说明书中记载的全部的文献、专利申请、以及技术规格，与各个文献、专利申请以及技术规格通过参照而引入的情况下具体且分别记载的情况相同程度地，通过参照而引入到本说明书中。

Claims (4)

1.一种半导体晶体管的制造方法，在由GaN系半导体构成的活性层上形成欧姆电极，该半导体晶体管的制造方法具备：
在所述活性层上形成由钽氮化物构成的第1层、和层叠于所述第1层上的由Al构成的第2层的工序；和
通过以520℃以上且600℃以下的温度来对所述第1层以及第2层进行热处理，来形成与所述活性层取得欧姆接触的欧姆电极的工序。
2.根据权利要求1所述的半导体晶体管的制造方法，其中，
所述第1层的膜厚为40nm以下。
3.根据权利要求1或2所述的半导体晶体管的制造方法，其中，
所述半导体晶体管的制造方法还具备：
在所述欧姆电极上，形成由W、Ni、Pd、Mo、Ta、Ti、TaN以及TiN中任一种材料构成的第3层的工序。
4.根据权利要求3所述的半导体晶体管的制造方法，其中，
所述半导体晶体管的制造方法还具备：
在所述第3层上形成由Au构成的第4层的工序。
CN2011800118756A 2010-03-02 2011-03-02 半导体晶体管的制造方法 Pending CN102792422A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010-045548 2010-03-02
JP2010045548A JP5437114B2 (ja) 2010-03-02 2010-03-02 半導体トランジスタの製造方法
PCT/JP2011/054814 WO2011108614A1 (ja) 2010-03-02 2011-03-02 半導体トランジスタの製造方法

Publications (1)

Publication Number Publication Date
CN102792422A true CN102792422A (zh) 2012-11-21

Family

ID=44542261

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2011800118756A Pending CN102792422A (zh) 2010-03-02 2011-03-02 半导体晶体管的制造方法

Country Status (5)

Country Link
US (1) US8906796B2 (zh)
EP (1) EP2544224A4 (zh)
JP (1) JP5437114B2 (zh)
CN (1) CN102792422A (zh)
WO (1) WO2011108614A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9200365B2 (en) * 2012-08-15 2015-12-01 Applied Material, Inc. Method of catalytic film deposition
WO2018063252A1 (en) 2016-09-29 2018-04-05 Intel Corporation Methods and apparatus to form silicon-based transistors on group iii-nitride materials using aspect ratio trapping
CN108231565A (zh) * 2017-12-07 2018-06-29 华南理工大学 氮化镓高电子迁移率晶体管的欧姆接触的制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1165583A (zh) * 1995-08-24 1997-11-19 索尼株式会社 用于形成欧姆电极的叠层体和欧姆电极
US20070228415A1 (en) * 2006-03-30 2007-10-04 Fujitsu Limited Semiconductor device and manufacturing method thereof
WO2009012536A1 (en) * 2007-07-20 2009-01-29 Interuniversitair Microelektronica Centrum Damascene contacts on iii-v cmos devices

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH053168A (ja) * 1991-06-25 1993-01-08 Toshiba Corp 半導体電極の形成方法
JPH11330546A (ja) * 1998-05-12 1999-11-30 Fuji Electric Co Ltd Ｉｉｉ族窒化物半導体およびその製造方法
JP3846150B2 (ja) * 2000-03-27 2006-11-15 豊田合成株式会社 Ｉｉｉ族窒化物系化合物半導体素子および電極形成方法
JP4663156B2 (ja) 2001-05-31 2011-03-30 富士通株式会社 化合物半導体装置
JP4268099B2 (ja) 2004-07-16 2009-05-27 富士通株式会社 窒化物系化合物半導体装置及びその製造方法
JP5216184B2 (ja) 2004-12-07 2013-06-19 富士通株式会社 化合物半導体装置およびその製造方法
JP4841844B2 (ja) * 2005-01-05 2011-12-21 三菱電機株式会社 半導体素子
KR100719379B1 (ko) 2006-03-30 2007-05-17 삼성전자주식회사 비휘발성 메모리 장치
JP5324076B2 (ja) * 2007-11-21 2013-10-23 シャープ株式会社 窒化物半導体用ショットキー電極および窒化物半導体装置
JP2010045548A (ja) 2008-08-11 2010-02-25 Ntt Docomo Inc 基地局、移動局、信号送信方法及び信号受信方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1165583A (zh) * 1995-08-24 1997-11-19 索尼株式会社 用于形成欧姆电极的叠层体和欧姆电极
US20070228415A1 (en) * 2006-03-30 2007-10-04 Fujitsu Limited Semiconductor device and manufacturing method thereof
WO2009012536A1 (en) * 2007-07-20 2009-01-29 Interuniversitair Microelektronica Centrum Damascene contacts on iii-v cmos devices

Also Published As

Publication number Publication date
US20130052816A1 (en) 2013-02-28
WO2011108614A1 (ja) 2011-09-09
JP2011181753A (ja) 2011-09-15
US8906796B2 (en) 2014-12-09
EP2544224A4 (en) 2014-06-25
EP2544224A1 (en) 2013-01-09
JP5437114B2 (ja) 2014-03-12

Similar Documents

Publication Publication Date Title
JP2021158391A (ja) ガリウム窒化物又は他の窒化物ベースの半導体デバイスの裏側応力補償
US7635877B2 (en) Nitride semiconductor device and manufacturing method thereof
US10916445B2 (en) Method for preparing a p-type semiconductor layer, enhanced device and method for manufacturing the same
JP2014022752A (ja) 窒化物系半導体素子及びその製造方法
JP6933466B2 (ja) ヘテロ接合電界効果トランジスタ
US9484425B2 (en) Biased reactive refractory metal nitride capped contact of group III-V semiconductor device
JP2011023677A (ja) 化合物半導体エピタキシャルウェハおよびその製造方法
US8823141B2 (en) Semiconductor wafer, method of producing semiconductor wafer, electronic device, and method of producing electronic device
US7947578B2 (en) Method for fabricating semiconductor device
US20150059640A1 (en) Method for reducing growth of non-uniformities and autodoping during column iii-v growth into dielectric windows
US8841179B2 (en) Nitride semiconductor device using selective growth and manufacturing method thereof
JP2008112750A (ja) 半導体素子製造方法
CN102792422A (zh) 半导体晶体管的制造方法
JP6519920B2 (ja) 半導体基板の製造方法、及び半導体装置の製造方法
JP2018101701A (ja) 半導体基板およびその製造方法
JP2005268507A (ja) 電界効果トランジスタ及びその製造方法
JP2009212325A (ja) 炭化珪素半導体装置の製造方法
JP2009224643A (ja) 電界効果トランジスタおよびその製造方法
JP2004273658A (ja) ナイトライド系半導体素子の作製法
US20170069748A1 (en) Semiconductor device and method of manufacturing a semiconductor device
CN112135933B (zh) 晶核层的沉积方法
KR102526814B1 (ko) 반도체 장치 및 반도체 장치의 제조 방법
JP2018163956A (ja) 窒化物半導体層の成長方法
JP2003324068A (ja) Ｉｉｉ−ｖ族窒化物半導体の層構造体、その製造方法
JP2017168671A (ja) 半導体装置および半導体装置の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: FURUKAWA ELECTRIC CO., LTD.

Free format text: FORMER OWNER: ADVANCED POWER DEVICE RESEARCH ASSOCIATION

Effective date: 20140422

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20140422

Address after: Tokyo, Japan, Japan

Applicant after: Furukawa Electric Co., Ltd.

Applicant after: Tokoku University of National University Corp.

Address before: Kanagawa County, Japan

Applicant before: Advanced Power Device Research Association

Applicant before: Tokoku University of National University Corp.

C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20121121