KR20160044489A - 열적 비아들 내 다이아몬드의 선택적 증착 - Google Patents

열적 비아들 내 다이아몬드의 선택적 증착 Download PDF

Info

Publication number
KR20160044489A
KR20160044489A KR1020167004427A KR20167004427A KR20160044489A KR 20160044489 A KR20160044489 A KR 20160044489A KR 1020167004427 A KR1020167004427 A KR 1020167004427A KR 20167004427 A KR20167004427 A KR 20167004427A KR 20160044489 A KR20160044489 A KR 20160044489A
Authority
KR
South Korea
Prior art keywords
diamond
layer
depositing
substrate
thermal via
Prior art date
Application number
KR1020167004427A
Other languages
English (en)
Other versions
KR102180947B1 (ko
Inventor
칼 디. 호바트
타티아나 아이. 페이젤슨
유진 에이. 임호프
트라비스 제이. 앤더슨
조슈아 디. 콜드웰
앤드류 디. 콜러
브래드포트 비. 페이트
마르코 제이. 타드예르
라진더 에스. 산두
빈센트 감빈
그레고리 루이스
율리아 스모취코바
마크 구스키
제프 맥케이
Original Assignee
노스롭 그루먼 시스템즈 코포레이션
미합중국 (관리부서 : 미합중국 해군성)
더 리전츠 오브 더 유니버시티 오브 캘리포니아, 어 캘리포니아 코퍼레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 노스롭 그루먼 시스템즈 코포레이션, 미합중국 (관리부서 : 미합중국 해군성), 더 리전츠 오브 더 유니버시티 오브 캘리포니아, 어 캘리포니아 코퍼레이션 filed Critical 노스롭 그루먼 시스템즈 코포레이션
Publication of KR20160044489A publication Critical patent/KR20160044489A/ko
Application granted granted Critical
Publication of KR102180947B1 publication Critical patent/KR102180947B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02115—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material being carbon, e.g. alpha-C, diamond or hydrogen doped carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H01L21/31122—Etching inorganic layers by chemical means by dry-etching of layers not containing Si, e.g. PZT, Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3732—Diamonds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1602—Diamond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

반도체 기판의 후면에 열적 비아를 에칭하는 단계 및 기판의 후면을 가로질러 다이아몬드 핵생성 씨드층을 증착하는 단계를 포함하는, GaN 고전자 이동도 트랜지스터(HEMT) 장치와 같은, 반도체 장치의 제조 방법. 상기 방법은 마스크층으로 다이아몬드 핵생성부를 코팅하는 단계 및 기판 후면의 평판부 상에 있는, 열적 비아 바깥쪽의 마스크 물질을 제거하는 단계를 더 포함한다. 상기 방법은 평판부 상의 다이아몬드 핵생성 층 부분들을 제거하는 단계 및 이후 열적 비아 내 잔여 마스크 물질을 제거하는 단계를 포함한다. 이후, 상기 방법은 열적 비아 내에, 잔부의 다이아몬드 핵생성 층 상에 벌크 다이아몬드 층을 증착하는 단계를 포함하여, 다이아몬드가 열적 비아 안에서만 성장하고 기판의 평판부 상에는 성장하지 않도록 한다.

Description

열적 비아들 내 다이아몬드의 선택적 증착{SELECTIVE DEPOSITION OF DIAMOND IN THERMAL VIAS}
본 발명은 방위 고등 연구 프로젝트 기관에 의해 수여된 계약 번호 HR001-09-C-0132에 따라 정부의 지원으로 이루어졌다. 정부는 본 발명에 일정한 권리를 갖는다.
기술분야
본 발명은 일반적으로 반도체 장치의 제조 방법, 보다 구체적으로, 장치의 기판 후면의 열적 비아 내에 다이아몬드를 선택적으로 증착하는 단계를 포함하는 GaN 반도체 장치의 제조 방법에 관련된다.
논의
디바이스의 회로 구성 요소를 제공하기 위해, 일반적으로, 집적 회로는 웨이퍼 기판 상에 다양한 반도체 층들을 증착 또는 성장시키는 에피택셜 제조 공정들에 의해 제조된다. 집적 회로용 기판들은 다양한 재료, 대개는 반도체 재료, 예컨대 실리콘, 사파이어, SiC, InP, GaAs 등을 포함할 수 있다. 집적 회로 제조 기술이 발전하고 더욱 복잡해짐에 따라, 더 많은 회로 구성요소가 동일 구역 내에서 기판 상에 제조될 수 있으며 함께 보다 근접하게 이격될 수 있다. 또한, 이들 집적 회로 제조 기술은 회로의 동작 주파수를 매우 높은 주파수까지, GHz의 범위까지도 증가시킨다.
거의 모든 전자 부품은 열적으로 제한된 용량으로 작동하며, 즉, 장치의 성능은 환경으로 소실될 수 있는 열의 양에 의해 제한된다. 열적 소실량은 장치의 작동 전압, 전류 및 주파수에 비례하고, 임의의 증가는 보다 높은 전력 소모 및 그에 따른 폐열을 초래한다. 장치에서 전자 장치 접합부 온도의 상승은 장치 채널 또는 접합부와 열이 환경으로 방출되는 지점 사이의 열 저항에 비례한다. 모든 장치는 최대 접합 온도를 가지며 상기 온도를 초과한 장치의 작동은 반도체 및 패키징 재료의 기본적 한계로 인한 저하된 성능 및 신뢰성의 결과를 가져온다. 보다 높은 전력(전압, 전류, 및/또는 주파수)에서 작동시키려는 바램은 열 저항의 감소에 대한 필요를 일으킨다. 일 예는 고르게 된 클럭 주파수를 갖는 마이크로 프로세서를 포함하며, 증가된 처리 능력은 프로세싱 코어의 수를 확대함으로써 가능해졌다.
다른 예는 갈륨 니트라이드(GaN)계 RF 및 마이크로파 전력 증폭기를 포함한다. GaN는 와이드 밴드갭 반도체이고 GaN계 고전자 이동도 트랜지스터(HEMTs)는 높은 전류 및 높은 전압 모두에서 작동할 수 있다. 미세 형상과 결부된 이런 유형의 작동은 장치의 게이트 핑거 근처에서 평방 센티미터당 메가와트(MW/㎝2) 전력 밀도의 결과를 가져온다. GaN HEMT 장치들은 이들 어플리케이션에 적합한 기판 상에서 전형적으로 에피택셜 성장하며, 상기 기판은 매우 열전도성, 전기 절연성일 필요가 있고, GaN와 유사한 열팽창 계수를 가지며 적절한 에피택셜 성장을 위한 격자 상수 정합을 제공한다. 매우 열전도성이고 전기 절연성인 적절한 재료들은 비교적 고유하다. 높은 전력 소모는 '자가 발열' 효과 때문에 감소된 성능에 이르게 하며 높은 접합 온도 때문에 장기 신뢰성을 제한한다.
장치가 신뢰성 있는 방식으로 높은 전력에서 작동할 수 있도록, 에피택셜층들 및 기판을 통해 장치 접합부로부터 열이 제거되도록 하기 위해, 이들 장치를 위한 매우 열전도성인 기판은 필연적이다. 구체적으로, 상기한 바와 같이, 장치의 온도가 일부 한계 온도를 초과하여 증가함에 따라, 장치의 전기적 성능은 감소하며, 이는 이의 고전력 용량을 감소시킨다. 또한, 장치 내 너무 높은 온도는 파단 시간이 감소될 것이기 때문에 신뢰성을 감소시킨다. 또한, 이러한 유형의 장치들은 전형적으로 고주파 소자이며, 이는 주파수가 증가함에 따라 소형화되고, 이는 이들의 열 회수 능력을 감소시킨다. HEMT 장치의 소자 접합층에서 발생된 열을 위한 도전성 경로는 열이 에피택셜층들 및 기판을 통해 그리고 장치 패키징으로 전파되도록 한다. 따라서, 소자로부터 방출되는 열 경로를 방해하지 않고, 보다 넓은 영역으로 열이 확산하도록 하는 매우 열전도성인 기판을 제공하는 것이 필요하다. 기판의 두께는, 장치에서 패키징으로 저 저항 열 경로를 제공하고 장치 밖으로 열을 확산시키는 기능을 제공하도록 최적화된다.
종래에, GaN는 사파이어 상에 성장시켰으며, 사파이어는 낮은 열전도성을 가져 이용가능한 출력 전력을 심히 제한하였다. 보다 최근에는 GaN용 기판으로서 실리콘 카바이드(SiC)가 사파이어를 대체하였다. GaN HEMT 장치들의 경우, 실리콘 카바이드(SiC) 기판들은 현재, 전기 절연성, 높은 열전도성, GaN와의 정밀 격자 정합 및 GaN와 유사한 열팽창 계수의 바람직한 특성들을 제공하는 산업 표준이다. SiC는 훨씬 더 높은 열 전도성을 가지지만, 전력 소모가 여전히 열적 제한에 의해 제한되고, 장치는 최대 수준으로 수행되도록 허용되지 않는다. 상술한 바와 같이, SiC는 좋은 열 전도체이지만 그 열전도율은 여전히 제한되고, 장치 내 접합점 온도가 상승함에 따라 열을 제거하는 SiC 기판의 기능이 제한되며, 이는 GaN HEMT 장치의 출력 전력 및 이어서 이의 신뢰성을 제한한다.
SiC보다 큰 열전도율을 갖는 GaN HEMT 장치에 적합한 기판을 제공하는 것이 바람직하다. 다이아몬드는 전기 절연성이며 임의의 벌크 물질 중 가장 높은 열전 도성을 갖는다. 그러나, 가용성, 큰 격자 상수 부정합 및 다른 열팽창 계수를 포함한 여러 이유로, 큰 면적의 단결정 다이아몬드 기판 상에 GaN 층들을 에피택셜 성장시키는 것은 현재 불가능하다.
당해 업계에서 이러한 문제를 극복하기 위해, GaN HEMT 장치들과 같은 반도체 장치에서 다이아몬드 기판을 사용하려는 시도들이 있었다. 예를 들면, GaN 층들이 효과적으로 성장될 수 있는 SiC 기판 또는 다른 기판을 제거한 다음, 결합층을 이용해 장치에 다이아몬드 기판을 결합시키는 것은 당해 기술분야에 공지이다. 그러나, 현재 GaN 장치 층들과 다이아몬드 기판 사이엔 적절한 열 전도성을 갖지 않는 약간의 두께의 결합층이 있고, 따라서 다이아몬드 기판을 통해 장치로부터 열이 제거되는 능력에 영향을 미친다. 또한, 벌크 다이아몬드는 낮은 열적 팽창 계수를 갖기 때문에, 장치 층들과 기판의 열팽창 계수 사이의 차이가 웨이퍼 곡률 및 가능하게는 에피택셜층 균열을 발생시키는 문제가 여전히 남아있다.
이러한 유형의 장치들의 열 전도성을 향상시키기 위한 다른 개념은 상기 기판을 다이아몬드로 완전히 대체하는 것이다. 그러나, 이들 다이아몬드 기판은 사실상 다결정질이기 때문에, GaN가 다이아몬드 기판으로 전사되어야 하거나 본래의 호스트 기판의 제거 뒤 GaN 상에 다이아몬드가 성장되어야 한다. 이 과정은 GaN 및 다이아몬드 사이의 큰 열팽창 계수(CTE) 때문에 상당히 제한된다. CTE 불일치는 공정의 확장성을 제한하고, 트랜지스터로 가공할 수 없는 뒤틀린 웨이퍼로 이어진다.
또한, 상기 기판에 대향하는 장치의 정면에 다이아몬드를 성장시키는 것은 당해 분야에 공지되어있다. 그러나, 기판을 통한 열흐름이 여전히 매우 중요하기 때문에 이러한 유형의 장치는 장치 밖으로의 열흐름 및 열전도율에서 제한된 개선을 갖는 것으로 나타났다. 또한, GaN 층들은 고온 다이아몬드 증착 공정을 견딜 수 없을 수 있고, 따라서, 열 저항층을 사용하여 보호할 필요가 있을 수 있으며, 이는 다시 열 성능을 제한한다.
다이아몬드 열적 비아들은 열이 가장 집중되는 장치 활성 영역 옆에 높은 열 전도성 다이아몬드 도관을 가져옴으로써 반도체 기판의 내열성을 개선하고자 앞서 고안되었다. 고밀도의 높은 종횡비의 열적 비아들은 합성 다이아몬드/반도체 기판의 전반적인 열전도성 및 전력 핸들링을 증가시키는 이점을 갖는다. 비아들에 충전된 두꺼운 다이아몬드를 갖는 대형 비아들 또한 흥미있는 접근이다. 크고 작은 비아들 모두 큰 CTE 불일치로 인한 용인할 수 없는 웨이퍼의 구부러짐(bow)과 잠재적인 웨이퍼의 파손을 방지하기 위해 비아들을 코팅하고 채우는 선택적 방법을 필요로 한다.
도 1-7은 장치의 기판 후면에 다이아몬드 열적 비아를 선택적으로 증착하는 단계를 포함하는, GaN 반도체 장치 프로파일의 점진적 제조 단계들을 도시한다.
장치의 기판 후면을 통해 확장하는, 다이아몬드가 충전된 열적 비아를 포함하는 GaN 반도체 장치들의 제조방법에 관련된 본 발명의 구현 예들의 하기의 논의는 사실상 단지 예시일 뿐이며, 본 발명 또는 이의 적용 또는 용도를 한정하려는 의도는 전혀 없다.
본 개시는 GaN 트랜지스터 같은 반도체 장치의 기판 후면에서 열적 비아들 내에 다이아몬드의 선택적 증착을 제공하여, 절연된(isolated) 열적 비아를 제공하는 제조공정 또는 방법을 서술한다. 도 1-7은 이러한 다이아몬드 열적 비아를 제조하기 위한 점진적 제조 단계들을 도시하는, GaN 반도체 장치(10)의 측면도이다.
도 1은 SiC 웨이퍼 기판(12), 및 공지의 에피택셜 성장 기술들을 이용하여, 비제한적 예로서 GaN 고전자 이동도 트랜지스터(HEMT) 장치를 제조하도록 나중에 가공될 기판(12)의 정면에 증착된 다수의 에피택셜 GaN 장치 층들(14)을 포함하는, 장치(10)를 도시한다. 비제한적 예로서 상기 기판(12)은 SiC 기판이지만, 상기 기판(12)은 본 명세서에서 논의된 목적에 적절한 임의의 기판, 예컨대 사파이어, GaN, AlN, 실리콘 등일 수 있다. 에피택셜 장치 층들(14)은 GaN 버퍼층, AlN 핵생성 층, AlGaN 배리어층, GaN 채널층 등과 같이, HEMT 장치 또는 다른 반도체 장치용, 임의의 적절한 순서의, 장치 층들의 임의의 조합일 수 있다. 모든 에피택셜층들(14)이 기판(12) 상에 성장된 후, 에피택셜층들(14)은 열적으로 안정한 보호성 유전체(dielectric)층(16), 예컨대 실리콘 니트라이드(SiN), 실리콘 디옥사이드(SiO2), 이의 조합, 또는 다른 적절한 내화성 물질로 보호된다.
이후 장치(10)를 뒤집어, 적절한 마스크(미도시)를 이용해 기판(12)의 후면을 패터닝하고, 당업자에게 잘 알려진, 예로서 건조 플라즈마 에칭 공정에 의해 깊은 열적 비아(18)를 제공한다. 비제한적 예에서, 열적 비아(18)를 형성하는 상기 식각은 기판(12)을 통과해 GaN 층들(14)까지 완전히 확장되지 않고, 층들(14) 앞에서 멈추어 비아(18) 및 층들(14) 사이에 얇은 기판층(24)을 규정함에 유의한다. 상기 층(24)의 두께는 바람직한 열적 성능을 위해 선택적으로 제어될 수 있다. 박층(24)의 기판 물질을 제공하는 것은 HEMT 장치에 특정한 바람직한 반도체 특성을 줄 수 있다. 열적 비아(18)가 트랜지스터 장치로부터 폐열의 제거를 위한 통로를 제공하도록, 비아(18)의 폭 또는 직경은 기판(12)의 상부에 형성된 트랜지스터 장치의 영역에 맞게 신중히 선택된다. 일 구현 예에서, 웨이퍼 기판(12) 상에 형성되는 각각의 트랜지스터 장치들은 이런 크기의 단일의 비아를 포함할 것이며, 웨이퍼 기판(12) 영역의 대부분은 열적 비아를 포함하지 않을 것이다.
비아(18)를 포함하는 웨이퍼(10)의 후면 전체는 본 명세서에서 다이아몬드 핵생성 씨드층(20)으로 언급되는, 박층의 나노결정질 또는 다결정질(polycrystalline) 다이아몬드로 코팅된다. 일 구현 예에서, 다이아몬드 층(20)은 예를 들어 적절한 화학적 기상 증착법에 의해 .0.1-2㎛ 범위의 두께로 증착되며, 공지의 에피택셜 공정들을 이용하여 핀홀이 없는 얇은 컨포멀(conformal) 층을 형성한다. 다이아몬드 층(20)이 기판(12)의 후면에 증착되기 전, 나노-다이아몬드 입자들을 포함하는 용액에 웨이퍼 기판(12)을 둠으로써 웨이퍼 기판(12) 전체는 매우 얇은 층의 나노-다이아몬드 입자들로 코팅된다. 이러한 최소 두께 층의 나노-다이아몬드 입자들은 다이아몬드 핵생성 층(20)이 성장될 수 있는 씨드층을 제공한다. 이후 다이아몬드 층(20)은 적절한 등각적 특성을 갖는 마스크층(22), 예를 들어, SiO2, SiN 또는 다른 적절한 유전체들로 코팅된다.
비아 바닥 및 측벽들을 포함하여 비아 안의 다이아몬드 층(20)을 보호하기 위해, 비아(18) 안에만 마스크 물질이 남도록, 기판(12) 후면의 편평한 영역에 있는 비아(18) 바깥쪽의 일부 마스크층(22)은, 도 2에 도시된 바와 같이, 예를 들어 화학 기계적 폴리싱(CMP) 공정에 의해 장치로부터 제거된다. 이는 도시된 바와 같이, 노출된 다이아몬드 층(20)의 잔여 평판부(26)를 남긴다. 다이아몬드 핵생성 층(20) 일부는 일부분의 마스크층(22)을 제거하는 이런 공정 동안 비아(18)의 바깥쪽 기판(12) 후면의 평판부(26)로부터 제거될 수 있다.
다음으로, 기판(12)의 후면은 예를 들어, 반응성 가스 스트림에 첨가된 산소로 반응성 이온 에칭하는 것과 같이, 반응성 플라즈마 에칭 공정을 이용하여 선택적으로 에칭되어, 도 3에 도시된 바와 같이, 비아(18)의 바깥쪽 다이아몬드 층(20)의 평판부(26)를 완전히 제거한다. 비아(18) 내 잔부의 마스크층(22) 뒤에 있는 잔부의 다이아몬드 층(20)은, 도 4에 도시된 바와 같이, 선택적으로 리세스될(recessed) 수 있다. 예를 들어, 비아(18)의 측면 에지를 따라 일부 다이아몬드가 마스크층(22) 뒤로부터 제거되어 리세스(28)를 형성할 수 있도록, 저항성으로 가열된 튜브 노에서 유동 산소로 고온(700℃)의 산화 열적 에칭 공정이 수행될 수 있다. 하기 논의될 다이아몬드 물질로 비아(18)를 채우는 다이아몬드 성장 공정 동안, 다이아몬드는 에지에서 더 빨리 성장하는 경향이 있고 이는 다이아몬드 물질이 비아(18)의 에지 위로 그리고 기판(12)의 후면의 평판부로 다시 "쏟아져 나오도록(spill out)" 할 것이기 때문에, 상기 단계가 이로울 수 있다. 다이아몬드는 비교적 저온에서 분해되므로, 기판(12) 및 마스크층(22)에 영향을 주지 않으면서, 비아(18)의 측벽들을 따라 다이아몬드를 선택적으로 제거하도록 이러한 고온 산화 공정을 이용하는 것이 가능하다. 대안적 구현 예에서, 평판부(26)를 제거하며 동시에 리세스(28)를 생성하도록 단일의 열적 에칭 단계가 수행될 수 있다. 하나의 비제한적 구현 예에서, 리세스(28)는 깊이는 대략 20-30 마이크론이다.
도 5에 도시된 바와 같이, 비아(18) 내 잔부의 마스크층(22)은 습식 또는 건식 에칭 공정으로 선택적으로 에칭함으로써 이후 제거된다. 일 비제한적 구현 예에서, 마스크층(22)용 마스크 물질로서 SiO2가 이용되는 경우, 이런 에칭 단계는 SiO2를 선택적으로 식각하고 아래의 다이아몬드 층(20)은 식각하지 않는, 플루오르화 수소산(HF) 함유 버퍼드 옥시드 에치(buffered oxide etch, BOE)로 수행될 수 있다. 대안적 구현 예에서, SiN이 마스크 물질로서 이용되는 경우, 마스크층(22)은 가스 스트림 내 SF6의 첨가로 플라즈마 내 반응성 이온 에칭으로 선택적으로 에칭될 수 있다.
다음으로, 도 6에 도시된 바와 같이, 고 다이아몬드 성장률 공정에서 비아들(18) 안에 다이아몬드가 선택적으로 증착되어, 다이아몬드 물질로 비아(18)를 채워, 두꺼운 나노결정질 또는 다결정질 다이아몬드 층(30)을 형성한다. 이런 다이아몬드 성장 공정에서, 다이아몬드 핵생성 층(20)은 다이아몬드 층(30)의 다이아몬드 성장을 위한 씨드 템플릿으로서 이용된다. 최적화된 조건 하에, 다이아몬드 층(30)은 비아(18) 내에서만 성장하고, 리세스(28)를 포함해 비아(18)를 완전히 채우며, 기판(12) 후면의 비아(18)의 바깥쪽에서는 이 부분들로부터 다이아몬드 핵생성 층(20)이 제거되었기 때문에 다이아몬드가 성장되지 않는다. 상기 구현 예에서는 다이아몬드 층(30)이 비아(18)를 완전히 채우지만, 다른 구현 예에서는 다이아몬드 층(30)으로 비아(18)를 부분적으로만 채우는 것이 바람직할 수 있다.
또한, 웨이퍼 성형은 공정 내내 모니터링될 수 있으며, 이때 웨이퍼 모양은 초기에, 대략 1마이크로미터의 초기 다이아몬드 성장 후, 그리고 다이아몬드의 선택적 제거 후 측정된다. 이런 공정에서, 웨이퍼 구부러짐은 다이아몬드 재성장 후 가장 크지만, 공정의 핵심 이점을 입증하는 다이아몬드의 선택적 제거 후 최소화된다. 비아(18) 내 다이아몬드 층(30)의 품질은 다양한 지점에서 재료 품질을 비교하도록, Raman 분광학에 의해, 에칭을 통해 기판(12)을 제거함으로써 시험될 수 있다.
일단 다이아몬드 층(30)이 비아(18) 내에 증착된 다음 웨이퍼 기판(12)을 뒤집어, 도 7에 도시된 바와 같이, 먼저 보호층(16)을 선택적으로 에칭하고, 공지의 공정들에 의해 소스 단자(32), 게이트 단자(34) 및 드레인 단자(36)를 제조함으로써 GaN 층들(14) 상에 전력 트랜지스터 구성성분이 제조될 수 있다.
본 명세서에 논의된 장치는 HEMT 장치이지만, 기판 상에 증착된 GaN 장치 층들을 이용하는, 레이저 다이오드 또는 발광 다이오드와 같은, 다른 유형의 장치들이 본 명세서에 논의된 열적으로 전도성인 다이아몬드 비아들에 의해 제공되는 보다 높은 성능으로 인해 유익할 수 있다. 나아가, 본 명세서에 논의된 구현 예들은 구체적으로 SiC 기판에 대한 것이지만, 앞서 언급된 바와 같은 다른 적절한 기판들 또한 동일한 목적으로 다이아몬드로 채워진 형성된 비아들을 포함할 수 있다.
상술된 논의는 본 발명의 예시적 구현 예만을 개시하고 서술한다. 당업자는 이러한 논의로부터 그리고 동반된 도면들 및 청구항들로부터, 하기 청구범위에 정의된 본 발명의 사상 및 범위로부터 벗어나지 않고서 다양한 변경, 변형, 및 수정이 이루어질 수 있음을 쉽게 인식할 것이다.

Claims (20)

  1. 정면 및 후면을 포함하는 반도체 기판을 제공하는 단계;
    반도체 기판의 정면 상에 반도체 에피택셜층들을 증착하는 단계;
    반도체 기판의 후면에 적어도 하나의 열적 비아를 에칭하는 단계;
    기판 후면의 평판부 상에 및 측벽을 포함하는 적어도 하나의 열적 비아 안에 다이아몬드 핵생성 층이 증착되도록, 반도체 기판의 후면 전체를 가로질러 다이아몬드 핵생성 씨드층을 증착하는 단계;
    다이아몬드 핵생성 층 상에 마스크층을 증착하는 단계;
    마스크 재료가 열적 비아 안에만 남도록 기판 후면의 평판부 상에 있는, 열적 비아 바깥쪽의 일부 마스크층을 제거하는 단계;
    적어도 하나의 열적 비아의 바깥쪽 기판의 평판부 상의 일부 다이아몬드 핵생성 층을 제거하는 단계;
    열적 비아 내 잔여 마스크 물질을 제거하는 단계;
    다이아몬드가 기판 후면의 평판부에는 형성되지 않고 열적 비아 안에만 형성되게 하는 방식으로, 잔부의 다이아몬드 핵생성 층 상의 열적 비아 내에 벌크 다이아몬드층을 증착하는 단계; 및
    에피택셜층들 상에 장치 층들을 제조하는 단계를 포함하는, 반도체 장치의 제조 방법.
  2. 제1항에 있어서,
    반도체 기판을 제공하는 단계는 실리콘 카바이드 기판을 제공하는 단계를 포함하는, 방법.
  3. 제1항에 있어서,
    기판 상에 에피택셜층들을 증착하는 단계는 기판 상에 GaN 에피택셜층들을 성장시키는 단계를 포함하는, 방법.
  4. 제1항에 있어서,
    열적 비아를 에칭하기 전에 에피택셜층들 상에 유전체 보호층을 증착하는 단계를 더 포함하는, 방법.
  5. 제4항에 있어서,
    보호층을 증착하는 단계는 실리콘 니트라이드(SiN)층, 실리콘 디옥사이드(SiO2)층 또는 이의 조합을 증착하는 단계를 포함하는, 방법.
  6. 제1항에 있어서,
    다이아몬드 핵생성 씨드층을 증착하는 단계는 0.1-2㎛ 범위의 두께로 다이아몬드 핵생성 씨드층을 증착하는 단계를 포함하는, 방법.
  7. 제1항에 있어서,
    다이아몬드 핵생성 씨드층을 증착하는 단계 및 벌크 다이아몬드층을 증착하는 단계는 나노결정질 또는 다결정질(polycrystalline) 다이아몬드 핵생성 씨드층을 증착하는 단계를 포함하는, 방법.
  8. 제1항에 있어서,
    일부 마스크층을 제거하는 단계는 화학-기계적 폴리싱 공정을 이용하는 단계를 포함하는, 방법.
  9. 제1항에 있어서,
    일부 다이아몬드 씨드층을 제거하는 단계는 산소 공정으로 반응성 이온 에칭하는 것을 이용하는 단계를 포함하는, 방법.
  10. 제1항에 있어서,
    일부 다이아몬드 씨드층을 제거하는 단계는 마스크층 뒤에서 다이아몬드 씨드층이 리세스되도록 열적 비아의 립(lip) 주위의 일부 다이아몬드층을 제거하는 단계를 포함하는, 방법.
  11. 제10항에 있어서,
    열적 비아의 립(lip) 주위의 일부 다이아몬드 씨드층을 제거하는 단계는 고온 산화 열적 에칭 공정을 이용하는 단계를 포함하는, 방법.
  12. 제10항에 있어서,
    열적 비아의 립(lip) 주위의 일부 다이아몬드 씨드층을 제거하는 단계는 기판 후면의 평판부로부터 다이아몬드 씨드층을 제거하는 것 외의 다른 공정을 이용하는 단계를 포함하는, 방법.
  13. 제1항에 있어서,
    기판 상에 다이아몬드 핵생성 씨드층을 증착하기 전에 기판 상에 나노-다이아몬드 입자층을 형성하는 단계를 더 포함하는, 방법.
  14. 제1항에 있어서,
    반도체 장치 층들을 제조하는 단계는 열적 비아에 맞추어 장치 층들을 조정하는 단계(aligning)를 포함하는, 방법.
  15. 제1항에 있어서,
    반도체 장치는 고전자 이동도 트랜지스터인, 방법.
  16. 정면 및 후면을 포함하는 반도체 기판을 제공하는 단계;
    기판 상에 나노-다이아몬드 입자층을 형성하는 단계;
    반도체 기판의 정면 상에 반도체 에피택셜층들을 증착하는 단계;
    반도체 기판의 후면에 적어도 하나의 열적 비아를 에칭하는 단계;
    기판 후면의 평판부 상에 및 측벽을 포함하는 적어도 하나의 열적 비아 안에 다이아몬드 핵생성 층이 증착되도록, 반도체 기판의 후면 전체를 가로질러 다이아몬드 핵생성 씨드층을 증착하는 단계;
    다이아몬드 핵생성 층 상에 마스크층을 증착하는 단계;
    마스크 재료가 열적 비아 안에만 남도록 기판 후면의 평판부 상에 있는, 열적 비아 바깥쪽의 일부 마스크층을 제거하는 단계;
    적어도 하나의 열적 비아의 바깥쪽 기판의 평판부 상의 일부 다이아몬드 핵생성 층을 제거하는 단계, 여기서 일부 다이아몬드 씨드층을 제거하는 단계는 마스크층 뒤에서 다이아몬드 씨드층이 리세스되도록 열적 비아의 립(lip) 주위의 일부 다이아몬드층을 제거하는 단계를 포함함;
    열적 비아 내 잔여 마스크 물질을 제거하는 단계;
    다이아몬드가 기판 후면의 평판부에는 형성되지 않고 열적 비아 안에만 형성되게 하는 방식으로, 잔부의 다이아몬드 핵생성 층 상의 열적 비아 내에 벌크 다이아몬드층을 증착하는 단계; 및
    에피택셜층들 상에 장치 층들을 제조하는 단계를 포함하는, GaN 고전자 이동도 트랜지스터 장치의 제조 방법.
  17. 제16항에 있어서,
    열적 비아를 에칭하기 전에 에피택셜층들 상에 유전체 보호층을 증착하는 단계를 더 포함하는, 방법.
  18. 제16항에 있어서,
    다이아몬드 핵생성 씨드층을 증착하는 단계는 0.1-2㎛ 범위의 두께로 다이아몬드 핵생성 씨드층을 증착하는 단계를 포함하는, 방법.
  19. 제16항에 있어서,
    다이아몬드 핵생성 씨드층을 증착하는 단계 및 벌크 다이아몬드층을 증착하는 단계는 나노결정질 또는 다결정질(polycrystalline) 다이아몬드 핵생성 씨드층을 증착하는 단계를 포함하는, 방법.
  20. 정면 및 후면을 포함하는 반도체 기판을 제공하는 단계;
    반도체 기판의 정면 상에 GaN 에피택셜층들을 증착하는 단계;
    반도체 기판의 후면에 적어도 하나의 열적 비아를 에칭하는 단계;
    기판 후면의 평판부 상에 및 측벽을 포함하는 적어도 하나의 열적 비아 안에 다이아몬드 핵생성 층이 증착되도록, 반도체 기판의 후면 전체를 가로질러 다이아몬드 핵생성 씨드층을 증착하는 단계, 여기서 다이아몬드 핵생성 씨드층을 증착하는 단계는 0.1-2㎛ 범위의 두께로 다이아몬드 핵생성 씨드층을 증착하는 단계를 포함함;
    다이아몬드 핵생성 층 상에 마스크층을 증착하는 단계;
    마스크 재료가 열적 비아 안에만 남도록 기판 후면의 평판부 상에 있는, 열적 비아 바깥쪽의 일부 마스크층을 제거하는 단계;
    적어도 하나의 열적 비아의 바깥쪽 기판의 평판부 상의 일부 다이아몬드 핵생성 층을 제거하는 단계;
    열적 비아 내 잔여 마스크 물질을 제거하는 단계; 및
    다이아몬드가 기판 후면의 평판부에는 형성되지 않고 열적 비아 안에만 형성되게 하는 방식으로, 잔부의 다이아몬드 핵생성 층 상의 열적 비아 내에 벌크 다이아몬드층을 증착하는 단계를 포함하는, 반도체 장치의 제조 방법.
KR1020167004427A 2013-08-22 2014-08-21 열적 비아들 내 다이아몬드의 선택적 증착 KR102180947B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201361868736P 2013-08-22 2013-08-22
US61/868,736 2013-08-22
US14/464,406 2014-08-20
US14/464,406 US9196703B2 (en) 2013-08-22 2014-08-20 Selective deposition of diamond in thermal vias
PCT/US2014/052127 WO2015027080A2 (en) 2013-08-22 2014-08-21 Selective deposition of diamond in thermal vias

Publications (2)

Publication Number Publication Date
KR20160044489A true KR20160044489A (ko) 2016-04-25
KR102180947B1 KR102180947B1 (ko) 2020-11-20

Family

ID=52480730

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020167004427A KR102180947B1 (ko) 2013-08-22 2014-08-21 열적 비아들 내 다이아몬드의 선택적 증착

Country Status (6)

Country Link
US (1) US9196703B2 (ko)
JP (1) JP6345247B2 (ko)
KR (1) KR102180947B1 (ko)
DE (1) DE112014003819T5 (ko)
TW (1) TWI552193B (ko)
WO (1) WO2015027080A2 (ko)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9246305B1 (en) 2014-03-20 2016-01-26 The United States Of America, As Represented By The Secretary Of The Navy Light-emitting devices with integrated diamond
WO2016054545A1 (en) * 2014-10-02 2016-04-07 University Of Florida Research Foundation, Incorporated High electron mobility transistors with improved heat dissipation
US9728483B2 (en) 2015-12-09 2017-08-08 Honeywell Federal Manufacturing & Technologies, Llc Method of forming an integrated circuit with heat-mitigating diamond-filled channels
WO2017115479A1 (ja) * 2015-12-28 2017-07-06 三菱電機株式会社 半導体装置及び半導体装置の製造方法
GB2561730B (en) * 2016-02-04 2020-11-04 Mitsubishi Electric Corp Semiconductor substrate
US9484284B1 (en) 2016-03-16 2016-11-01 Northrop Grumman Systems Corporation Microfluidic impingement jet cooled embedded diamond GaN HEMT
JP6759885B2 (ja) * 2016-09-06 2020-09-23 富士通株式会社 半導体装置及び半導体装置の製造方法
US10594298B2 (en) * 2017-06-19 2020-03-17 Rfhic Corporation Bulk acoustic wave filter
US11488889B1 (en) 2017-08-08 2022-11-01 Northrop Grumman Systems Corporation Semiconductor device passive thermal management
US10658264B2 (en) * 2017-09-01 2020-05-19 Analog Devices, Inc. Diamond-based heat spreading substrates for integrated circuit dies
DE102017215300A1 (de) 2017-09-01 2019-03-07 Robert Bosch Gmbh Transistorvorrichtung, Schichtstruktur und Verfahren zum Herstellen einer Transistorvorrichtung
US11205704B2 (en) 2018-02-01 2021-12-21 Mitsubishi Electric Corporation Semiconductor device and production method therefor
CN108847392B (zh) * 2018-06-26 2019-12-03 苏州汉骅半导体有限公司 金刚石基氮化镓器件制造方法
JP6942253B2 (ja) * 2018-06-28 2021-09-29 三菱電機株式会社 半導体装置、および、半導体装置の製造方法
CN109742026B (zh) * 2019-02-25 2024-03-29 哈尔滨工业大学 直接生长法制备金刚石辅助散热碳化硅基底GaN-HEMTs的方法
TWI683370B (zh) * 2019-03-12 2020-01-21 環球晶圓股份有限公司 半導體元件及其製造方法
CN110379782A (zh) * 2019-06-23 2019-10-25 中国电子科技集团公司第五十五研究所 基于刻蚀和定向外延的片内嵌入金刚石散热氮化镓晶体管及制备方法
CN110349924A (zh) * 2019-06-23 2019-10-18 中国电子科技集团公司第五十五研究所 一种提升片内嵌入金刚石氮化镓晶体管热输运能力的工艺方法
CN112786449A (zh) * 2019-11-07 2021-05-11 上海华为技术有限公司 Hemt器件制造方法、hemt器件及射频功率放大器
CN111785610A (zh) * 2020-05-26 2020-10-16 西安电子科技大学 一种散热增强的金刚石基氮化镓材料结构及其制备方法
CN115812254A (zh) * 2020-10-30 2023-03-17 华为技术有限公司 一种半导体器件及其制造方法
CN112382665A (zh) * 2020-11-03 2021-02-19 广东省科学院半导体研究所 一种氧化镓基mosfet器件及其制作方法
US11637068B2 (en) 2020-12-15 2023-04-25 Globalfoundries U.S. Inc. Thermally and electrically conductive interconnects
CN114975322A (zh) * 2021-01-27 2022-08-30 英诺赛科(苏州)半导体有限公司 半导体器件结构
CN114142338A (zh) * 2021-11-19 2022-03-04 北京大学 一种改善蓝、绿光半导体激光器散热性能的方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7745848B1 (en) * 2007-08-15 2010-06-29 Nitronex Corporation Gallium nitride material devices and thermal designs thereof
US8575657B2 (en) * 2012-03-20 2013-11-05 Northrop Grumman Systems Corporation Direct growth of diamond in backside vias for GaN HEMT devices

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4425195A (en) 1982-11-10 1984-01-10 Martin Marietta Corporation Method of fabricating a diamond heat sink
US7033912B2 (en) * 2004-01-22 2006-04-25 Cree, Inc. Silicon carbide on diamond substrates and related devices and methods
WO2007058438A1 (en) * 2005-11-18 2007-05-24 Amosense Co., Ltd. Electronic parts packages
TWI458141B (zh) * 2007-12-31 2014-10-21 Epistar Corp 一種具有薄化結構之發光元件及其製造方法
JP5396784B2 (ja) * 2008-09-09 2014-01-22 日本電気株式会社 半導体装置及びその製造方法
US7888171B2 (en) * 2008-12-22 2011-02-15 Raytheon Company Fabricating a gallium nitride layer with diamond layers
WO2012050157A1 (ja) 2010-10-13 2012-04-19 独立行政法人産業技術総合研究所 ダイヤモンド電子素子及びその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7745848B1 (en) * 2007-08-15 2010-06-29 Nitronex Corporation Gallium nitride material devices and thermal designs thereof
US8575657B2 (en) * 2012-03-20 2013-11-05 Northrop Grumman Systems Corporation Direct growth of diamond in backside vias for GaN HEMT devices

Also Published As

Publication number Publication date
JP2016528744A (ja) 2016-09-15
US9196703B2 (en) 2015-11-24
DE112014003819T5 (de) 2016-05-04
WO2015027080A3 (en) 2015-04-16
TWI552193B (zh) 2016-10-01
KR102180947B1 (ko) 2020-11-20
WO2015027080A2 (en) 2015-02-26
US20150056763A1 (en) 2015-02-26
JP6345247B2 (ja) 2018-06-20
TW201530608A (zh) 2015-08-01

Similar Documents

Publication Publication Date Title
KR102180947B1 (ko) 열적 비아들 내 다이아몬드의 선택적 증착
US10074588B2 (en) Semiconductor devices with a thermally conductive layer and methods of their fabrication
US8575657B2 (en) Direct growth of diamond in backside vias for GaN HEMT devices
JP7059257B2 (ja) 加工基板と統合された電子パワーデバイス
US8759169B2 (en) Method for producing silicon semiconductor wafers comprising a layer for integrating III-V semiconductor components
CN109216195B (zh) 鳍状场效晶体管装置及其形成方法
KR20200077558A (ko) 가공된 기판 구조체를 사용하여 구현된 전력 및 rf 디바이스
JP5454283B2 (ja) 窒化ガリウム系エピタキシャル成長基板及びその製造方法並びにこの基板を用いて製造される電界効果型トランジスタ
JP7118069B2 (ja) 縦型パワーデバイスのための方法およびシステム
JP6271020B2 (ja) 誘電体ウィンドウ内へのｉｉｉ−ｖ族成長中の不均一性の成長及びオートドーピングを抑制する方法
US8026581B2 (en) Gallium nitride material devices including diamond regions and methods associated with the same
US20070298592A1 (en) Method for manufacturing single crystalline gallium nitride material substrate
CN117080183A (zh) 一种金刚石-单晶AlN-GaNAlGaN复合晶圆及其制备方法和应用
US20080157090A1 (en) Transplanted epitaxial regrowth for fabricating large area substrates for electronic devices
KR102323197B1 (ko) 반도체 소자의 제조 방법
CN102640258A (zh) 一种制作氮化物半导体器件的方法
JP2015097265A (ja) Ｉｉｉ−ｖ族材料の選択エリア成長用のエピ基板およびｉｉｉ−ｖ族材料をシリコン基板上に製造する方法
US20110284859A1 (en) Growth of group III nitride- based structures and integration with conventional CMOS processing tools
KR20090029905A (ko) 반도체 소자 및 그 제조방법
CN115863400B (zh) 一种高导热GaN基HEMT器件及其制备方法
WO2017115479A1 (ja) 半導体装置及び半導体装置の製造方法
TWI751687B (zh) 具有減量熱致彎曲度的半導體結構
CN106328519B (zh) 半导体器件的形成方法
CN115863276A (zh) 一种氮化镓器件散热结构及其制备方法
KR20140042194A (ko) 질화물계 반도체 소자 및 그 제조 방법

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right