KR20140042194A - 질화물계 반도체 소자 및 그 제조 방법 - Google Patents
질화물계 반도체 소자 및 그 제조 방법 Download PDFInfo
- Publication number
- KR20140042194A KR20140042194A KR1020120108616A KR20120108616A KR20140042194A KR 20140042194 A KR20140042194 A KR 20140042194A KR 1020120108616 A KR1020120108616 A KR 1020120108616A KR 20120108616 A KR20120108616 A KR 20120108616A KR 20140042194 A KR20140042194 A KR 20140042194A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- algan layer
- insulating material
- electrode
- nitride
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 47
- 150000004767 nitrides Chemical class 0.000 title claims abstract description 45
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 28
- 239000011810 insulating material Substances 0.000 claims abstract description 62
- 239000000758 substrate Substances 0.000 claims abstract description 43
- 229910002704 AlGaN Inorganic materials 0.000 claims abstract 26
- 238000000034 method Methods 0.000 claims description 26
- 238000005498 polishing Methods 0.000 claims description 8
- 229910018072 Al 2 O 3 Inorganic materials 0.000 claims description 6
- 238000000151 deposition Methods 0.000 claims description 6
- 238000005530 etching Methods 0.000 claims description 6
- 238000005516 engineering process Methods 0.000 claims description 5
- 239000000126 substance Substances 0.000 claims description 4
- 238000003801 milling Methods 0.000 claims description 3
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 48
- 229910002601 GaN Inorganic materials 0.000 description 44
- 230000007547 defect Effects 0.000 description 21
- 238000004891 communication Methods 0.000 description 6
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 4
- 238000004630 atomic force microscopy Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 229910052594 sapphire Inorganic materials 0.000 description 4
- 239000010980 sapphire Substances 0.000 description 4
- 230000008021 deposition Effects 0.000 description 3
- 230000005533 two-dimensional electron gas Effects 0.000 description 3
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 2
- 229910021529 ammonia Inorganic materials 0.000 description 2
- 239000007772 electrode material Substances 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 238000007517 polishing process Methods 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- RGGPNXQUMRMPRA-UHFFFAOYSA-N triethylgallium Chemical compound CC[Ga](CC)CC RGGPNXQUMRMPRA-UHFFFAOYSA-N 0.000 description 2
- XCZXGTMEAKBVPV-UHFFFAOYSA-N trimethylgallium Chemical compound C[Ga](C)C XCZXGTMEAKBVPV-UHFFFAOYSA-N 0.000 description 2
- DIIIISSCIXVANO-UHFFFAOYSA-N 1,2-Dimethylhydrazine Chemical compound CNNC DIIIISSCIXVANO-UHFFFAOYSA-N 0.000 description 1
- RNQKDQAVIXDKAG-UHFFFAOYSA-N aluminum gallium Chemical compound [Al].[Ga] RNQKDQAVIXDKAG-UHFFFAOYSA-N 0.000 description 1
- 239000012298 atmosphere Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000010295 mobile communication Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- JLTRXTDYQLMHGR-UHFFFAOYSA-N trimethylaluminium Chemical compound C[Al](C)C JLTRXTDYQLMHGR-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0642—Isolation within the component, i.e. internal isolation
- H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1066—Gate region of field-effect devices with PN junction gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/2003—Nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
- H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
질화물계 반도체 소자 및 그 제조 방법이 개시된다. 실시예에 따른 질화물계 반도체 소자는 기판, 기판 상에 형성된 GaN층, GaN층 상에 형성되고 표면에 다수의 홈을 포함하는 AlGaN층, 다수의 홈에 충진되어 AlGaN층의 표면을 평탄하게 하고 다수의 홈을 통해 발생될 수 있는 누설 전류를 억제하는 절연 물질부를 포함한다.
Description
본 발명의 실시예들은 누설전류를 억제할 수 있는 구조의 질화물계 반도체 소자 및 그 제조 방법에 관한 것이다.
최근 정보통신산업이 급격히 발달함에 따라, 무선통신기술과 관련된 개인 이동통신기, 위성통신기, 방송 통신기, 통신용 중계기, 군사용 레이더 등의 수요가 점차 확대되고 있다. 따라서, 마이크로파(㎛) 또는 밀리미터파(㎜) 대역의 초고속 정보 통신 시스템에 필요한 고속, 고전력의 전자소자가 요구된다. 또한, 고전력의 파워소자와, 파워소자의 에너지 손실을 감소시키기 위한 연구 및 개발이 요구된다.
갈륨질화물(GaN)계의 반도체 물질은 에너지 갭이 넓으며, 높은 열적/화학적 안정도, 높은 전자포화속도(~3×107㎝/sec) 등 뛰어난 물성을 가지기 때문에, 광소자, 고주파 또는 고출력 전자소자에 적용될 수 있다. 또한, 갈륨질화물(GaN)계 반도체 물질을 이용한 전자소자는 고항복 전계(~3×106V/㎝), 고전류 밀도, 고온에서의 안정된 동작, 고열전도도 등의 장점을 갖는다.
알루미늄 갈륨질화물(AlGaN)/갈륨 질화물(GaN)의 이종접합 구조를 이용한 HFET(Heterostructure Field Effect Transistor)는 접합 계면에서 밴드 불연속이 발생하며, 그 발생 정도가 크기 때문에 접합 계면에 전자가 높은 농도로 유기될 수 있다. 따라서, HFET는 높은 전자 이동도를 가질 수 있다. 이 같은 특징에 의해 HFET를 고파워 소자로 응용할 수 있다.
그러나, 질화물계 반도체 소자들에서, 기판(예를 들어, 사파이어 기판)과 GaN층 간의 격자 상수 차이로 인해 GaN층은 약 108/㎠ 의 결함을 포함한다. 특히, 이 결함은 HFET의 AlGaN층에도 영향을 끼친다. 이 결함의 영향으로 인해 AlGaN층의 표면에는 미세한 홈이 다수 개 형성된다. 소자 동작시, 미세한 홈을 따라 수직 방향으로 누설 전류가 발생된다. 이 누설 전류는 소자의 전기적 특성을 저하시킨다.
실시예들은 AlGaN 박막의 표면에 형성된 다수의 홈에 절연 특성을 갖는 물질로 충진시켜 다수의 홈을 따라 누설 전류가 발생되는 것을 억제할 수 있는 질화물계 반도체 소자 및 그 제조 방법을 제공하기 위한 것이다.
상술한 목적을 달성하기 위한 실시예에 따른 질화물계 반도체 소자는 기판, 상기 기판 상에 형성된 GaN층, 상기 GaN층 상에 형성되고, 표면에 다수의 홈을 포함하는 AlGaN층 및 상기 다수의 홈에 충진되어 상기 AlGaN층의 표면을 평탄하게 하고 상기 다수의 홈을 통해 발생될 수 있는 누설 전류를 억제하는 절연 물질부를 포함한다.
일 측에 따르면, 상기 절연 물질부는 Al2O3, SiOX 및 SiNX 중 어느 하나의 절연 물질로 이루어질 수 있다.
일 측에 따르면, 상기 AlGaN층 상에 형성된 게이트 전극, 소스 전극 및 드레인 전극을 더 포함할 수 있다.
일 측에 따르면, 상기 질화물계 반도체 소자는 상기 AlGaN층 상에 형성된 쇼트키 전극 및 오믹 전극을 더 포함할 수 있다.
일 측에 따르면, 상기 질화물계 반도체 소자는 상기 기판과 상기 GaN층 사이에 형성되어 상기 기판과 상기 GaN층 간의 격자 상수 차이를 완화시키는 버퍼층을 더 포함할 수 있다.
일 측에 따르면, 상기 AlGaN층은 게이트 영역에 형성되어 상기 GaN층의 일부를 노출시키는 트렌치 영역을 포함할 수 있다.
일 측에 따르면, 상기 질화물계 반도체 소자는 상기 AlGaN층의 일부와 상기 트렌치 영역을 통해 노출된 상기 GaN층 상에 형성된 게이트 절연층 및 상기 AlGaN층 상에 형성된 게이트 전극, 소스 전극 및 드레인 전극을 더 포함할 수 있다.
일 실시예에 따른 질화물계 반도체 소자의 제조 방법은 기판 상에 GaN층을 형성하는 단계, 상기 GaN층 상에 AlGaN층을 형성하는 단계, 상기 AlGaN층 상에 절연 물질을 증착하여 상기 AlGaN층의 표면에 포함된 다수의 홈에 상기 절연 물질을 충진시키고, 상기 AlGaN층 상에 정해진 두께로 절연 물질층을 형성하는 단계 및 상기 절연 물질층을 제거하는 단계를 포함한다.
일 측에 따르면, 상기 절연 물질층을 형성하는 단계는, Al2O3, SiOX 및 SiNX 중 어느 하나의 절연 물질을 상기 AlGaN층 상에 증착할 수 있다.
일 측에 따르면, 상기 절연 물질층을 제거하는 단계는, 상기 절연 물질층을 식각하여 상기 AlGaN층을 노출시키는 단계 및 상기 다수의 홈에 충진된 상기 절연 물질과 상기 AlGaN층의 표면이 평탄해지도록 상기 노출된 AlGaN층의 표면을 연마하는 단계를 포함할 수 있다.
일 측에 따르면, 상기 노출된 AlGaN층의 표면을 연마하는 단계는, CMP(chemical mechanical polishing) 기술 또는 밀링(milling) 기술을 이용할 수 있다.
일 측에 따르면, 상기 제조 방법은 상기 연마된 AlGaN층의 표면 상에 쇼트키 전극 및 오믹 전극을 형성하는 단계를 더 포함할 수 있다.
일 측에 따르면, 상기 제조 방법은 상기 연마된 AlGaN층의 표면 상에 게이트 전극, 소스 전극 및 드레인 전극을 형성하는 단계를 더 포함할 수 있다.
일 측에 따르면, 상기 절연 물질층을 제거하는 단계는, 상기 절연 물질층을 부분적으로 식각하여 상기 AlGaN층 상에서 적어도 하나의 전극이 형성될 영역을 노출시킬 수 있다.
일 측에 따르면, 상기 제조 방법은 상기 AlGaN층 상에서 노출된 상기 적어도 하나의 전극이 형성될 영역에 쇼트키 전극 및 오믹 전극을 형성하는 단계를 더 포함할 수 있다.
일 측에 따르면, 상기 제조 방법은 상기 AlGaN층 상에서 노출된 상기 적어도 하나의 전극이 형성될 영역에 게이트 전극, 소스 전극 및 드레인 전극을 형성하는 단계를 더 포함할 수 있다.
일 측에 따르면, 상기 제조 방법은 상기 기판 상에, 상기 기판과 상기 GaN층 간의 격자 상수 차이를 완화시키기 위한 버퍼층을 형성하는 단계를 더 포함할 수 있다.
일 측에 따르면, 상기 제조 방법은 상기 AlGaN층의 게이트 영역에서 상기 GaN층의 일부를 노출시키는 트렌치 영역을 형성하는 단계, 상기 AlGaN층의 일부와 상기 트렌치 영역을 통해 노출된 상기 GaN층 상에 게이트 절연층을 형성하는 단계 및 상기 AlGaN층 상에 게이트 전극, 소스 전극 및 드레인 전극을 형성하는 단계를 더 포함할 수 있다.
본 실시예들에 따른 질화물계 반도체 소자 및 그 제조 방법은 AlGaN 박막의 표면에 형성된 다수의 홈에 절연 특성을 갖는 물질을 충진시켜 다수의 홈을 따라 누설 전류가 발생되는 것을 억제할 수 있는 질화물계 반도체 소자 및 그 제조 방법을 제공하기 위한 것이다.
도 1은 일 실시예에 따른 질화물계 반도체 소자의 구조를 나타내는 도면이다.
도 2는 다른 실시예에 따른 질화물계 반도체 소자의 구조를 나타내는 도면이다.
도 3a 내지 도 3i는 다양한 실시예에 따른 질화물계 반도체 소자의 제조 방법을 나타내는 도면들이다.
도 4는 다른 실시예에 따른 질화물계 반도체 소자의 구조를 나타내는 도면이다.
도 5a 내지 도 5b는 일반적인 AlGaN층의 표면과, 실시예에 따른 AlGaN층의 표면을 원자력 현미경(atomic force microscopy, AFM)으로 촬영한 사진이다.
도 2는 다른 실시예에 따른 질화물계 반도체 소자의 구조를 나타내는 도면이다.
도 3a 내지 도 3i는 다양한 실시예에 따른 질화물계 반도체 소자의 제조 방법을 나타내는 도면들이다.
도 4는 다른 실시예에 따른 질화물계 반도체 소자의 구조를 나타내는 도면이다.
도 5a 내지 도 5b는 일반적인 AlGaN층의 표면과, 실시예에 따른 AlGaN층의 표면을 원자력 현미경(atomic force microscopy, AFM)으로 촬영한 사진이다.
이하, 본 실시예들에 대하여 첨부된 도면을 참조하면 상세하게 설명한다.
도 1은 일 실시예에 따른 질화물계 반도체 소자의 구조를 나타내는 도면이다. 도 1을 참조하면, 질화물계 반도체 소자(100)는 노말리 온(normally-on) 타입의 이종 접합의 쇼트키 다이오드 소자이며, 기판(110) 상에 GaN층(120), AlGaN층(130), 쇼트키 전극(151) 및 오믹 전극(152)를 포함한다.
기판(110)은 반도체 물질의 성장 기판으로, 사파이어 기판, SiC 기판 또는 GaN 기판 등이 될 수 있다.
GaN층(120)은 기판 (110) 상에 형성된다. 도 1에 도시되어 있지 않으나, 기판(110) 상에는 기판(110)과 GaN층(120) 간의 격자 상수 차이를 완화시키기 위한 버퍼층이 형성될 수 있다. 버퍼층은 GaN계 또는 AlN계의 질화물로 이루어질 수 있으며, 이 외에 다른 물질로 이루어질 수도 있다.
GaN층(120)의 내부에는 기판(110)과의 격자 상수 차이로 인해 결함(d)이 생성될 수 있다. 이 결함은 GaN층(120)의 상부에 형성된 AlGaN층(130)에 영향을 끼친다.
AlGaN층(130)은 GaN층(120)과 이종 접합을 이루는 층이다. AlGaN층(130)의 성장시, GaN층(120)에 포함된 결함(d)이 함께 성장됨에 따라 AlGaN층(130)의 내부에 결함(d)이 생성될 수 있다. 이 결함(d)의 영향으로 인해 AlGaN층(130)의 표면에는 다수의 미세한 홈(131)이 형성된다. 다수의 홈(131)은 그 형태나 크기가 서로 다를 수 있다.
AlGaN층(130)은 내부에 2차원 전자가스층(2-Dimensional Electron Gas)을 포함할 수 있다,
다수의 홈(131)을 매우지 않을 경우, 소자 동작시, 이 다수의 홈(131)을 따라 존재하는 결함(d)을 통해 누설 전류가 발생된다.
실시예에 따르면, 절연 물질부(140)은 다수의 홈(131)에 충진되어 AlGaN층(130)의 표면을 평탄하게 한다. 이 절연 물질부(140)에 의해 AlGaN층(130)의 표면은 움푹 패이거나, 돌출된 곳 없이 일직선을 이룬다. 절연 물질부(140)는 다수의 홈(131)을 매움으로써, 소자 동작시, 다수의 홈(131)을 통해 발생될 수 있는 누설 전류를 억제할 수 있다.
절연 물질부(140)는 Al2O3, SiOX 및 SiNX 중 어느 하나의 절연 물질로 이루어질 수 있다. 그러나, 이 절연 물질들 외에 다른 절연 물질을 이용할 수 도 있다.
쇼트키 전극(151)은 AlGaN층(130) 상에 형성되어 AlGaN층(130)과 쇼트키 접합된다.
오믹 전극(152)은 AlGaN층(130) 상에서 쇼트키 전극(151)과 이격되어 형성되며, AlGaN층(130)과 오믹 접합된다.
도 2는 다른 실시예에 따른 질화물계 반도체 소자의 구조를 나타내는 도면이다. 도 2에 도시된 질화물계 반도체 소자(200)는 노말리 온(normally-on) 타입의 이종 접합의 트랜지스터이며, 기판(210) 상에 GaN층(220), AlGaN층(230), 드레인 전극(251), 소스 전극(252) 및 게이트 전극(253)을 포함한다.
질화물계 반도체 소자(200)는 도 1에 도시된 소자(100)와 종류만 상이할 뿐, 전극을 제외한 구성은 동일하다. 따라서, 전극을 제외한 다른 구성에 대한 설명은 생략한다.
질화물계 반도체 소자(200) 역시, 표면에 형성된 다수의 홈(231)을 포함한다. 절연 물질부(240)은 다수의 홈(231)에 충진되어 다수의 홈(230)을 통해 발생될 수 있는 누설 전류를 억제할 수 있다.
드레인 전극(251), 소스 전극(252) 및 게이트 전극(253)은 AlGaN층(230) 상에서 서로 이격되어 형성된다.
도 3a 내지 도 3i는 다양한 실시예에 따른 질화물계 반도체 소자의 제조 방법을 나타내는 도면들이다. 도 3a를 참조하면, 상기 제조 방법은 기판(310) 상에 버퍼층(311), GaN층(320), AlGaN층(330)을 형성하는 단계를 포함한다. 구체적으로, 사파이어 기판, SiC 기판 또는 GaN 기판 등과 같은 기판(310) 상에 GaN계 또는 AlN계의 질화물을 증착하여 버퍼층(311)을 형성하고, 버퍼층(311) 상에 GaN을 증착하여 GaN층(320)을 형성할 수 있다. 예를 들어, 버퍼층(311)이 형성된 기판(310)을 증착 챔버에 장입시킨 상태에서, 증착 챔버 내부를 수소 및/또는 질소 분위기로 만들고, 증착 챔버 내부에 Ga 소스(예를 들어, 트리메틸갈륨 또는 트리에틸 갈륨을 사용)와, N 소스(예를 들어, 암모니아에 N2H4 첨가하거나, 디메틸히드라진을 사용)를 주입하여 GaN층(320)을 형성할 수 있다.
또한, GaN층(320) 상에 AlGaN을 증착하여 AlGaN층(330)을 형성할 수 있다. 예를 들어, 증착 챔버 내부를 수소 분위기로 만들고, 증착 챔버 내부에 Al 소스(예를 들어, 트리메틸 알루미늄을 사용)와, Ga 소스(예를 들어, 트리메틸갈륨 또는 트리에틸 갈륨을 사용), 그리고, N 소스(예를 들어, 암모니아를 사용)를 주입하여 AlGaN층(330)을 형성할 수 있다.
버퍼층(311)을 통해 기판(310)과 GaN층(320) 간의 격자 상수 차이를 완화시키더라도, 기판(310)과 GaN층(320)이 격자 상수가 일치하지 않으므로 GaN층(320)이 성장하는 과정에서 결함(d)이 생성될 수 있다. 이 결함(d)은 GaN층(320) 상에 형성된 AlGaN층(330)에 영향을 미치기 때문에, AlGaN층(330) 성장시, 함께 성장된다. 즉, 도 3a에 도시된 바와 같이, 결함(d)은 GaN층(320) 및 AlGaN층(330)에 걸쳐 형성된다.
한편, 이 결함(d)의 영향으로 인해 AlGaN층(330)의 표면에는 다수의 홈(331)이 형성된다. 소자 동작시, 다수의 홈(331)을 따라 수직 방향으로 누설 전류가 발생될 수 있다. 이 실시예에에서, 소자 동작시, 누설 전류를 억제시키기 위하여 이 다수의 홈(331)을 절연 물질로 충진시키는 방안을 제안한다.
도 3b를 참조하면, 상기 제조 방법은 AlGaN층(330) 상에 절연 물질층(340)을 형성하는 단계를 포함한다. 구체적으로, Al2O3, SiOX 및 SiNX 중 어느 하나의 절연 물질을 AlGaN층(330) 상에 증착하여 다수의 홈(331)에 절연 물질을 충진시키고, AlGaN층(330) 상에 정해진 두께로 절연 물질층(340)을 형성할 수 있다. 이 단계에서, 절연 물질이 다수의 홈(331)을 매움으로써, 다수의 홈(331)을 통해 노출된 결함(d)이 더 이상 성장할 수 없게 된다. 즉, 절연 물질이 결함(d)의 성장을 차단하고, 결함(d)이 노출되지 않도록 하여 소자 동작시 결함(d)을 통해 전류가 누설되는 것을 방지할 수 있다.
도 3c를 참조하면, 상기 제조 방법은 절연 물질층(340)을 제거하는 단계를 포함한다. 이 단계는, 먼저, 절연 물질층(340)을 식각하여 AlGaN층(330)을 노출시킨 후, 다수의 홈(331)에 충진된 절연 물질과 AlGaN층(330)의 표면이 평탄해지도록 절연 물질층(340)의 식각에 의해 노출된 AlGaN층(330)의 표면을 연마하는 과정으로 진행될 수 있다. 표면 연마 과정에서, AlGaN층(330)의 표면과 함께 다수의 홈(331)에 충진된 절연 물질의 표면이 연마될 수 있다. 이 때, 표면 연마에는 CMP(chemical mechanical polishing) 기술 또는 밀링(milling) 기술이 이용될 수 있다. 표면 연마 과정이 완료되면, 절연 물질부(340')는 다수의 홈(331)에 충진되어 AlGaN층(330)의 표면과 일직선을 이루게 된다.
도 3a 내지 도 3c에 도시된 단계들 후에, 상기 제조 방법은 도 3d에 도시된 바와 같이, 연마된 AlGaN층(330)의 표면 상에 쇼트키 전극(351) 및 오믹 전극(352)을 형성하는 단계를 포함할 수 있다. 이 과정에 따라, 이종 접합의 쇼트키 다이오드 소자가 제조될 수 있다.
다른 실시예로, 도 3a 내지 도 3c에 도시된 단계들 후에, 상기 제조 방법은 도 3e에 도시된 바와 같이, 연마된 AlGaN층(330)의 표면 상에 드레인 전극(361), 소스 전극(362) 및 게이트 전극(363)을 형성하는 단계를 포함할 수 있다. 이 과정에 따라, 이종 접합의 트랜지스터가 제조될 수 있다.
또 다른 실시예로, 도 3a 및 도 3b에 도시된 단계들 후에, 상기 제조 방법은 절연 물질층(340)을 제거하는 단계를 포함할 수 있다. 절연 물질층(340)을 제거하는 단계는, 절연 물질층(340) 전체를 제거하는 것이 아니라, 절연 물질층(340)을 부분적으로 식각하여 AlGaN층(330) 상에서 적어도 하나의 전극이 형성될 영역을 노출시킬 수 있다.
실시예로, 쇼트키 전극 및 오믹 전극을 필요로 하는 쇼트키 다이오드 소자의 경우, 도 3f에 도시된 바와 같이, 절연 물질층(340)을 부분적으로 식각하여 쇼트키 전극과 오믹 전극이 형성될 영역을 노출시킬 수 있다. 이후, 노출된 영역에 전극 물질을 증착하여 도 3g에 도시된 바와 같이, 쇼트키 전극(371)과 오믹 전극(372)을 형성하여 쇼트키 다이오드 소자를 제조할 수 있다.
다른 실시예로, 드레인 전극, 소스 전극 및 게이트 전극을 필요로 하는 트랜지스터 소자의 경우, 도 3h에 도시된 바와 같이, 절연 물질층(340)을 부분적으로 식각하여 드레인 전극, 소스 전극 및 게이트 전극이 형성될 영역을 노출시킬 수 있다. 이후, 노출된 영역에 전극 물질을 증착하여 도 3i에 도시된 바와 같이, 드레인 전극(381), 소스 전극(382) 및 게이트 전극(383)을 형성하여 트랜지스터 소자를 제조할 수 있다.
도면을 통해 도시하고 있지 않으나, 도 3h에 도시된 것과 같은 노멀리 온 타입의 이종 접합 트랜지스터 외에 노멀리 오프 타입의 이종 접합 트랜지스터를 제조할 수도 있다. 구체적으로, 도 3c에 도시된 과정 이후에, AlGaN층(330)의 게이트 영역에서 GaN층(320)의 일부를 노출시키는 트렌치 영역을 형성하고, AlGaN층(330)의 일부와 트렌치 영역을 통해 노출된 GaN층(320) 상에 게이트 절연층을 형성할 수 있다. 그리고, AlGaN층(330) 상에 게이트 전극, 소스 전극 및 드레인 전극을 형성하는 과정을 통해 노멀리 오프 타입의 이종 접합 트랜지스터를 제조할 수 있다.
도 4는 다른 실시예에 따른 질화물계 반도체 소자의 구조를 나타내는 도면이다. 도 4를 참조하면, 질화물계 반도체 소자(400)는 노말리 오프(normally-off) 타입의 이종 접합의 트랜지스터이며, 기판(410) 상에 버퍼층(411), GaN층(420), AlGaN층(430), 게이트 절연층(450), 드레인 전극(461), 소스 전극(462) 및 게이트 전극(463)을 포함한다.
기판(410)은 사파이어 기판일 수 있으나, 이에 한정되지 않으며 SiC와 같은 이종기판 또는 질화물기판과 같은 동종 기판 등의 공지된 질화물 설장용 기판일 수 있다.
버퍼층(411)은 통상의 버퍼층으로 사용되는 저온성장 AlN 또는 GaN계 질화물층일 수 있다.
GaN층(420) 및 AlGaN층(430)은 이종 접합을 이루는 반도체층이다. GaN층(420)은 기판(410) 또는 버퍼층(420)과의 격자 상수 차이로 인해 내부에 결함을 포함할 수 있다.
AlGaN층(430) 성장시, 이 결함이 함께 성장됨에 따라 AlGaN층(430) 역시 결함을 포함할 수 있다. 이 결함의 영향으로 AlGaN층(430)의 표면에는 다수의 홈(431)이 형성될 수 있다.
절연 물질부(440)은 다수의 홈(431)에 충진되어 AlGaN층(430)의 표면을 평탄하게 한다. 즉, 절연 물질부(440)는 다수의 홈(431)을 매움으로써, 소자 동작시, 다수의 홈(130)을 통해 발생될 수 있는 누설 전류를 억제할 수 있다.
한편, AlGaN층(430)은 게이트 영역에서 GaN층(420)의 일부를 노출시키는 트렌치(trench) 영역(433)을 포함할 수 있다.
AlGaN층(430)은 다른 밴드갭을 갖는 GaN층(420)과 이종 접합됨에 따라 2차원 전자가스층(432)을 포함할 수 있다. 트렌치 영역(433)은 이종 접합된 두 반도체층 사이에서 발생하는 2차원 전자가스층(432)을 부분적으로 차단할 수 있다. 이 트렌치 영역(433)에 의해 게이트 영역에는 2차원 전자가스층(432)이 차단되고, 소스 영역 및 드레인 영역에만 2차원 전자가스층(432)가 형성될 수 있다.
게이트 절연층(450)은 AlGaN층(430)의 일부와 트렌치 영역(433)을 통해 노출된 GaN층(420) 상에 형성될 수 있다. 게이트 절연층(450)은 게이트 전극(463)을 반도체층들로부터 절연시킬 수 있다.
게이트 절연층(450)의 양측을 통해 노출된 AlGaN층(430)에는 각각 드레인 전극(461) 및 소스 전극(462)가 형성될 수 있다.
도 5a 내지 도 5b는 일반적인 AlGaN층의 표면과, 실시예에 따른 AlGaN층의 표면을 원자력 현미경(atomic force microscopy, AFM)으로 촬영한 사진이다.
일반적인 AlGaN층의 표면이란, 도 3a에 도시된 것과 같이, 다수의 홈을 포함하는 AlGaN층의 표면으로, 다수의 홈에 절연 물질이 충진되지 않은 표면 상태를 의미한다. 또한, 실시예에 따른 AlGaN층의 표면이란, 도 3c에 도시된 것과 같이, 다수의 홈에 절연 물질이 충진된 AlGaN층의 표면을 의미한다.
도 5a를 참조하면, AlGaN층의 표면은 고르지 않으며, 거친 상태인 것을 알 수 있다. 이는 다수의 홈에 의해 AlGaN층의 표면이 평탄하지 않기 때문이다.
반면, 도 5b를 참조하면, AlGaN층의 표면은 도 4a에 비해 고르고 매끄러운 상태인 것을 알 수 있다. 이는 다수의 홈에 절연 물질이 충진됨에 따라 AlGaN층의 표면의 평탄하기 때문이다. 따라서, 실시예에 따른 AlGaN층의 표면 상에 전극을 형성하여 소자를 동작시킬 경우, AlGaN층의 표면 상태가 양호하기 때문에 접촉 저항이 낮으며, 다수의 홈을 따라 발생할 수 있는 누설 전류를 억제하여 소자의 전기적 특성을 향상시킬 수 있다.
이상과 같이 본 발명은 비록 한정된 실시예와 도면에 의해 설명되었으나, 상기의 실시예에 한정되는 것은 아니며, 해당 분야에서 통상의 지식을 가진 자라면 상기의 설명들로부터 다양한 수정 및 변형이 가능할 것이다. 따라서, 범위는 설명된 실시예에 국한되어 정해져서는 아니 되며, 후술하는 특허청구범위뿐 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 할 것이다.
100: 질화물계 반도체 소자
110: 기판
120: GaN층
130: AlGaN층
110: 기판
120: GaN층
130: AlGaN층
Claims (18)
- 기판;
상기 기판 상에 형성된 GaN층;
상기 GaN층 상에 형성되고, 표면에 다수의 홈을 포함하는 AlGaN층 및
상기 다수의 홈에 충진되어 상기 AlGaN층의 표면을 평탄하게 하고, 상기 다수의 홈을 통해 발생될 수 있는 누설 전류를 억제하는 절연 물질부
를 포함하는 질화물계 반도체 소자.
- 제1항에 있어서,
상기 절연 물질부는,
Al2O3, SiOX 및 SiNX 중 어느 하나의 절연 물질로 이루어진, 질화물계 반도체 소자.
- 제1항에 있어서,
상기 AlGaN층 상에 형성된 게이트 전극, 소스 전극 및 드레인 전극을 더 포함하는, 질화물계 반도체 소자.
- 제1항에 있어서,
상기 AlGaN층 상에 형성된 쇼트키 전극 및 오믹 전극을 더 포함하는, 질화물계 반도체 소자.
- 제1항에 있어서,
상기 기판과 상기 GaN층 사이에 형성되어 상기 기판과 상기 GaN층 간의 격자 상수 차이를 완화시키는 버퍼층을 더 포함하는, 질화물계 반도체 소자.
- 제1항에 있어서,
상기 AlGaN층은,
게이트 영역에 형성되어 상기 GaN층의 일부를 노출시키는 트렌치 영역을 포함하는, 질화물계 반도체 소자.
- 제6항에 있어서,
상기 AlGaN층의 일부와 상기 트렌치 영역을 통해 노출된 상기 GaN층 상에 형성된 게이트 절연층; 및
상기 AlGaN층 상에 형성된 게이트 전극, 소스 전극 및 드레인 전극;
을 더 포함하는, 질화물계 반도체 소자.
- 기판 상에 GaN층을 형성하는 단계;
상기 GaN층 상에 AlGaN층을 형성하는 단계;
상기 AlGaN층 상에 절연 물질을 증착하여, 상기 AlGaN층의 표면에 포함된 다수의 홈에 상기 절연 물질을 충진시키고, 상기 AlGaN층 상에 정해진 두께로 절연 물질층을 형성하는 단계; 및
상기 절연 물질층을 제거하는 단계
를 포함하는 질화물계 반도체 소자의 제조 방법.
- 제8항에 있어서,
상기 절연 물질층을 형성하는 단계는,
Al2O3, SiOX 및 SiNX 중 어느 하나의 절연 물질을 상기 AlGaN층 상에 증착하는, 질화물계 반도체 소자의 제조 방법.
- 제8항에 있어서,
상기 절연 물질층을 제거하는 단계는,
상기 절연 물질층을 식각하여 상기 AlGaN층을 노출시키는 단계; 및
상기 다수의 홈에 충진된 상기 절연 물질과 상기 AlGaN층의 표면이 평탄해지도록 상기 노출된 AlGaN층의 표면을 연마하는 단계
를 포함하는, 질화물계 반도체 소자의 제조 방법.
- 제10항에 있어서,
상기 노출된 AlGaN층의 표면을 연마하는 단계는,
CMP(chemical mechanical polishing) 기술 또는 밀링(milling) 기술을 이용하는, 질화물계 반도체 소자의 제조 방법.
- 제10항에 있어서,
상기 연마된 AlGaN층의 표면 상에 쇼트키 전극 및 오믹 전극을 형성하는 단계를 더 포함하는, 질화물계 반도체 소자의 제조 방법.
- 제10항에 있어서,
상기 연마된 AlGaN층의 표면 상에 게이트 전극, 소스 전극 및 드레인 전극을 형성하는 단계를 더 포함하는, 질화물계 반도체 소자의 제조 방법.
- 제8항에 있어서,
상기 절연 물질층을 제거하는 단계는,
상기 절연 물질층을 부분적으로 식각하여 상기 AlGaN층 상에서 적어도 하나의 전극이 형성될 영역을 노출시키는, 질화물계 반도체 소자의 제조 방법.
- 제14항에 있어서,
상기 AlGaN층 상에서 노출된 상기 적어도 하나의 전극이 형성될 영역에 쇼트키 전극 및 오믹 전극을 형성하는 단계를 더 포함하는, 질화물계 반도체 소자의 제조 방법.
- 제14항에 있어서,
상기 AlGaN층 상에서 노출된 상기 적어도 하나의 전극이 형성될 영역에 게이트 전극, 소스 전극 및 드레인 전극을 형성하는 단계를 더 포함하는, 질화물계 반도체 소자의 제조 방법.
- 제8항에 있어서,
상기 기판 상에, 상기 기판과 상기 GaN층 간의 격자 상수 차이를 완화시키기 위한 버퍼층을 형성하는 단계를 더 포함하는, 질화물계 반도체 소자의 제조 방법.
- 제8항에 있어서,
상기 AlGaN층의 게이트 영역에서 상기 GaN층의 일부를 노출시키는 트렌치 영역을 형성하는 단계;
상기 AlGaN층의 일부와 상기 트렌치 영역을 통해 노출된 상기 GaN층 상에 게이트 절연층을 형성하는 단계; 및
상기 AlGaN층 상에 게이트 전극, 소스 전극 및 드레인 전극을 형성하는 단계
를 더 포함하는, 질화물계 반도체 소자의 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020120108616A KR20140042194A (ko) | 2012-09-28 | 2012-09-28 | 질화물계 반도체 소자 및 그 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020120108616A KR20140042194A (ko) | 2012-09-28 | 2012-09-28 | 질화물계 반도체 소자 및 그 제조 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20140042194A true KR20140042194A (ko) | 2014-04-07 |
Family
ID=50651431
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020120108616A KR20140042194A (ko) | 2012-09-28 | 2012-09-28 | 질화물계 반도체 소자 및 그 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20140042194A (ko) |
-
2012
- 2012-09-28 KR KR1020120108616A patent/KR20140042194A/ko not_active Application Discontinuation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9000485B2 (en) | Electrode structures, gallium nitride based semiconductor devices including the same and methods of manufacturing the same | |
| JP5608238B2 (ja) | 半導体構造 | |
| JP6173661B2 (ja) | Ｉｉｉ−窒化物デバイスの製造方法およびｉｉｉ−窒化物デバイス | |
| US20210050209A1 (en) | High electron mobility transistor (hemt) having an indium-containing layer and method of manufacturing the same | |
| JP2015065233A (ja) | 半導体装置及びその製造方法 | |
| US20130200387A1 (en) | Nitride based heterojunction semiconductor device and manufacturing method thereof | |
| JP2010232610A (ja) | 半導体装置及びその製造方法 | |
| JP5454283B2 (ja) | 窒化ガリウム系エピタキシャル成長基板及びその製造方法並びにこの基板を用いて製造される電界効果型トランジスタ | |
| JP2006210725A (ja) | 半導体装置 | |
| US20150021666A1 (en) | Transistor having partially or wholly replaced substrate and method of making the same | |
| US10332975B2 (en) | Epitaxial substrate for semiconductor device and method for manufacturing same | |
| CN109461656A (zh) | 半导体器件制造方法 | |
| CN113192836A (zh) | 射频半导体器件的制备方法及其结构 | |
| TWI483397B (zh) | 功率裝置及製造該功率裝置之方法 | |
| CN112216741B (zh) | 高电子迁移率晶体管的绝缘结构以及其制作方法 | |
| KR101256467B1 (ko) | 질화물계 이종접합 반도체 소자 및 그 제조 방법 | |
| CN112133739A (zh) | 高电子迁移率晶体管和调整二维电子气体电子密度的方法 | |
| JP2005217361A (ja) | 高電子移動度トランジスタ | |
| KR20120125789A (ko) | 질화갈륨계 반도체 소자 및 그 제조 방법 | |
| TWM508782U (zh) | 半導體裝置 | |
| KR20190112523A (ko) | 이종접합 전계효과 트랜지스터 및 그 제조 방법 | |
| CN112768359A (zh) | 用于制备射频半导体器件的方法及其结构 | |
| CN115911108A (zh) | 一种半导体器件及其制造方法 | |
| KR20140042194A (ko) | 질화물계 반도체 소자 및 그 제조 방법 | |
| JP5648307B2 (ja) | 縦型ＡｌＧａＮ／ＧａＮ−ＨＥＭＴおよびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |