DE102017215300A1 - Transistorvorrichtung, Schichtstruktur und Verfahren zum Herstellen einer Transistorvorrichtung - Google Patents

Transistorvorrichtung, Schichtstruktur und Verfahren zum Herstellen einer Transistorvorrichtung Download PDF

Info

Publication number
DE102017215300A1
DE102017215300A1 DE102017215300.8A DE102017215300A DE102017215300A1 DE 102017215300 A1 DE102017215300 A1 DE 102017215300A1 DE 102017215300 A DE102017215300 A DE 102017215300A DE 102017215300 A1 DE102017215300 A1 DE 102017215300A1
Authority
DE
Germany
Prior art keywords
layer
silicon carbide
transistor device
gate terminal
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102017215300.8A
Other languages
English (en)
Inventor
Sebastian Mansfeld
Jens Baringhaus
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Original Assignee
Robert Bosch GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch GmbH filed Critical Robert Bosch GmbH
Priority to DE102017215300.8A priority Critical patent/DE102017215300A1/de
Publication of DE102017215300A1 publication Critical patent/DE102017215300A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/02447—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

Die Erfindung betrifft eine Transistorvorrichtung (1a; 1b; 1c), mit einem Trägersubstrat (11); einem Drain-Anschluss (12), einem Source-Anschluss (13) und einem Gate-Anschluss (14), welche auf einer dem Trägersubstrat (11) gegenüberliegenden Seite der Transistorvorrichtung (1a; 1b; 1c) angeordnet sind; und einer auf dem Trägersubstrat (11) ausgebildeten Struktur (15a; 15b; 15c) aus 3C-Siliziumcarbid, welche zumindest teilweise zwischen dem Trägersubstrat (11) und dem Gate-Anschluss (14) angeordnet ist.

Description

  • Die vorliegende Erfindung betrifft eine Transistorvorrichtung, eine Schichtstruktur mit einer Vielzahl von parallel geschalteten Transistorvorrichtungen und ein Verfahren zum Herstellen einer Transistorvorrichtung. Die Erfindung betrifft insbesondere einen Galliumnitrid (GaN)-basierten High-electron mobility Transistor (HEMT) sowie eine entsprechende Schichtstruktur und ein entsprechendes Verfahren zum Herstellen eines GaN-HEMT.
  • Stand der Technik
  • HEMTs sind aufgrund ihrer hohen Ladungsträgermobilität einsetzbar für Hochfrequenzanwendungen. Die Transistoren bestehen üblicherweise aus mehreren Halbleiterschichten mit unterschiedlich großen Bandlücken. Beispielsweise kann eine n-dotierte Aluminiumgalliumarsenid (AlGaAs)-Schicht auf einer undotierten Galliumarsenid (GaAs)-Schicht abgeschieden werden. Aufgrund der größeren Bandlücke der AlGaS-Schicht bildet sich an der Grenzfläche ein zweidimensionales Elektronengas, welches einen leitfähigen Kanal bildet, der die Kontakte des Transistors miteinander verbindet.
  • Anstelle einer AlGaAs/GaAs-Grenzschicht kann beispielsweise auch eine Aluminiumgalliumnitrid (AlGaN)/Galliumnitrid (GaN)-Grenzschicht verwendet werden.
  • Insbesondere im Bereich der Gate-Elektrode kann es zu einer hohen Wärmeentwicklung kommen. Aus diesem Grund ist es vorteilhaft, die Wärme abzuleiten. Aus der Druckschrift US 9 196 703 B2 ist die Verwendung eines thermischen Vias aus Diamant bekannt, um Wärme abzuleiten.
  • Offenbarung der Erfindung
  • Die Erfindung stellt eine Transistorvorrichtung bzw. einen Leistungstransistor mit den Merkmalen des Patentanspruchs 1, eine Schichtstruktur mit den Merkmalen des Patentanspruchs 7 und ein Verfahren zum Herstellen einer Transistorvorrichtung mit den Merkmalen des Patentanspruchs 9 bereit.
  • Gemäß einem ersten Aspekt betrifft die Erfindung demnach eine Transistorvorrichtung mit einem Trägersubstrat sowie Drain-, Source- und Gate-Anschlüssen, welche auf einer dem Trägersubstrat gegenüberliegenden bzw. abgewandten Seite der Transistorvorrichtung angeordnet sind. Weiter umfasst die Transistorvorrichtung eine auf dem Trägersubstrat ausgebildete Struktur aus 3C-Siliziumcarbid, welche zumindest teilweise zwischen dem Trägersubstrat und dem Gate-Anschluss angeordnet ist.
  • Gemäß einem zweiten Aspekt betrifft die Erfindung eine Schichtstruktur mit einer Vielzahl von parallel geschalteten Transistorvorrichtungen.
  • Gemäß einem dritten Aspekt betrifft die Erfindung ein Verfahren zum Herstellen einer Transistorvorrichtung. Hierzu wird eine Struktur aus 3C-Siliziumcarbid auf einem Trägersubstrat ausgebildet. Mindestens einer Halbleiterschicht wird auf der Struktur aus 3C-Siliziumcarbid ausgebildet. Schließlich werden ein Drain-Anschluss, ein Source-Anschluss und ein Gate-Anschluss auf der mindestens einen Halbleiterschicht angeordnet, sodass die Struktur aus 3C-Siliziumcarbid zumindest teilweise zwischen dem Trägersubstrat und dem Gate-Anschluss angeordnet ist.
  • Bevorzugte Ausführungsformen sind Gegenstand der jeweiligen Unteransprüche.
  • Vorteile der Erfindung
  • Die kubische Phase β-SiC von Siliziumcarbid wird aufgrund ihrer abc-Schichtenfolge auch 3C-Siliziumcarbid genannt. Dieses Material zeichnet sich durch eine extrem hohe Wärmeleitfähigkeit von typischerweise mehr als 4W/(cm·K) aus. Durch die Verwendung von 3C-Siliziumcarbid als eine unterhalb des Gate-Anschlusses eingebettete Struktur kann die Wärmeableitung verbessert werden.
  • Bei dem Trägersubstrat handelt es sich vorzugsweise um ein Siliziumsubstrat. Die Struktur aus 3C-Siliziumcarbid kann durch heteroepitaktisches Aufwachsen auf dem Trägersubstrat ausgebildet werden.
  • Gemäß einer bevorzugten Weiterbildung der Transistorvorrichtung ist auf der Struktur aus 3C-Siliziumcarbid eine erste Schicht aus Galliumnitrid GaN ausgebildet. Die erste Schicht aus Galliumnitrid-Schicht kann darüber hinaus auch auf dem Trägersubstrat angeordnet sein, sodass die Struktur aus 3C-Siliziumcarbid in die erste Schicht aus Galliumnitrid eingebettet ist. Es handelt sich somit bei der Transistorvorrichtung um einen Galliumnitrid-Transistor bzw. GaN-HEMT. Sowohl Galliumnitrid als auch das für das Trägersubstrat vorzugsweise verwendete Silizium sind Materialien mit einer relativ geringen Wärmeleitfähigkeit von weniger als 2W/(cm·K). Die dadurch in Betrieb hervorgerufene starke Erhitzung kann durch Ableiten der Wärme mittels der Struktur aus 3C-Siliziumcarbid reduziert werden.
  • Gemäß einer bevorzugten Weiterbildung der Transistorvorrichtung ist auf der ersten Schicht weiter eine zweite Schicht aus Aluminiumgalliumnitrid AlGaN gebildet, welche den Source-Anschluss, den Drain-Anschluss und den Gate-Anschluss miteinander verbindet. Es handelt sich somit um einen GaN-HEMT, wobei an der Grenzfläche zwischen der ersten Schicht aus Galliumnitrid und der zweiten Schicht aus Aluminiumgalliumnitrid ein zweidimensionales hochleitfähiges Elektronengas ausgebildet wird.
  • Gemäß weiteren Ausführungsformen kann anstelle der Materialkombination AlGaN/GaN eine andere zum Aufbau von HEMTs bekannte Materialkombination eingesetzt werden, beispielsweise Aluminiumgalliumarsenid/Galliumarsenid AlGaAs/GaAs, Indiumgalliumarsenid/Indiumphosphid/Aluminiumindiumarsenid InGaAs/InP/AlInAs, Aluminiumindiumnitrid/Galliumnitrid AlInN/GaN oder Silizium/Siliziumgermanium Si/SiGe.
  • Gemäß einer bevorzugten Weiterbildung der Transistorvorrichtung erstreckt sich der Gate-Anschluss fingerförmig. Die Struktur aus 3C-Siliziumcarbid weist einen Schichtabschnitt auf, welcher flächig auf dem Trägersubstrat angeordnet ist und weist weiter einen rippenförmigen Abschnitt auf, welcher sich entlang des fingerförmigen Gate-Anschlusses erstreckt. Der Schichtabschnitt kann sich entlang der gesamten Oberfläche des Trägersubstrats erstrecken oder nur auf einem Teilbereich der Oberfläche des Trägersubstrats abgeschieden sein. Der rippenförmige Abschnitt fungiert ähnlich wie eine Kühlrippe und transportiert die von der fingerförmigen Elektrode des Gate-Anschlusses abgegebene Wärme ab.
  • Gemäß einer bevorzugten Weiterbildung der Transistorvorrichtung weist zumindest ein Abschnitt der Struktur aus 3C-Siliziumcarbid einen trapezförmigen Querschnitt auf, welcher sich in Richtung der Gateelektrode verjüngt. Die schrägen Seitenflächen der Struktur mit trapezförmigem Querschnitt erleichtern das Wachstum der weiteren Zwischenschichten zwischen der Struktur aus 3C-Siliziumcarbid und den Drain-, Source- und Gate-Anschlüssen, etwa der ersten Schicht aus Galliumnitrid. Weiter wird eine bessere Verteilung der Wärme von der Gateelektrode weg ermöglicht.
  • Gemäß einer bevorzugten Weiterbildung der Transistorvorrichtung ist die Struktur aus 3C-Siliziumcarbid symmetrisch zu einer Verbindungslinie angeordnet, welche vom Gate-Anschluss zum Trägersubstrat verläuft und senkrecht auf dem Trägersubstrat steht. Der symmetrische Aufbau ermöglicht einen guten Wärmetransport und verhindert dadurch eine übermäßige Erhitzung der Elektroden der Transistorvorrichtung.
  • Gemäß einer bevorzugten Weiterbildung der Schichtstruktur weisen die Transistorvorrichtungen ein gemeinsames Trägersubstrat auf. Die Gate-Anschlüsse der Transistorvorrichtungen sind als parallel verlaufende Finger ausgebildet. Die Struktur aus 3C-Siliziumcarbid weist einen Schichtabschnitt auf, welcher flächig auf dem Trägersubstrat angeordnet ist. Weiter weist die Struktur aus 3C-Siliziumcarbid eine Vielzahl von rippenförmigen Abschnitten auf, welche sich jeweils entlang eines fingerförmigen Gate-Anschlusses erstrecken.
  • Gemäß einer bevorzugten Weiterbildung des Verfahrens umfasst das Ausbilden der mindestens einen Halbleiterschicht das Ausbilden einer ersten Schicht aus Galliumnitrid auf der Struktur aus 3C-Siliziumcarbid und das ausbilden einer zweiten Schicht aus Aluminiumgalliumnitrid, wobei die zweite Schicht den Source-Anschluss, den Drain-Anschluss und den Gate-Anschluss miteinander verbindet.
  • Figurenliste
  • Es zeigen:
    • 1 eine schematische Querschnittsansicht einer Transistorvorrichtung gemäß einer ersten Ausführungsform der Erfindung;
    • 2 eine schematische Querschnittsansicht einer Transistorvorrichtung gemäß einer zweiten Ausführungsform der Erfindung;
    • 3 eine schematische Querschnittsansicht einer Transistorvorrichtung gemäß einer dritten Ausführungsform der Erfindung;
    • 4 eine schematische Querschnittsansicht einer Schichtstruktur gemäß einer Ausführungsform der Erfindung;
    • 5 eine schematische Schrägansicht einer Struktur aus 3C-Siliziumcarbid der Schichtstruktur;
    • 6 bis 11 verschiedene Zwischenstufen zur Erläuterung eines Verfahrens zur Herstellung einer Transistorvorrichtung gemäß einer Ausführungsform der Erfindung.
  • In allen Figuren sind gleiche bzw. funktionsgleiche Elemente und Vorrichtungen mit denselben Bezugszeichen versehen.
  • Beschreibung der Ausführungsbeispiele
  • 1 zeigt eine schematische Querschnittsansicht einer Transistorvorrichtung 1a gemäß einer ersten Ausführungsform der Erfindung. Die Transistorvorrichtung 1a weist ein Trägersubstrat 11 auf, welches vorzugsweise aus Silizium Si besteht. Gemäß weiteren Ausführungsformen können jedoch auch andere Materialien wie Saphir oder Siliziumcarbid SiC als Trägersubstrat 11 eingesetzt werden. Silizium zeichnet sich jedoch durch die geringeren Kosten aus.
  • Auf dem Trägersubstrat 11 ist eine Struktur 15a aus 3C-Siliziumcarbid ausgebildet. Die Struktur 15a ist in eine erste Schicht 16 eingebettet, welche auf dem Trägersubstrat 11 mit der Struktur 15a ausgebildet ist. Die erste Schicht 16 besteht vorzugsweise aus Galliumnitrid GaN. Auf der ersten Schicht 16 aus Galliumnitrid sind eine Elektrode eines Drain-Anschlusses 12 und eine Elektrode eines Source-Anschlusses 13 angeordnet. Zwischen dem Drain-Anschluss 12 und dem Source-Anschluss 13 erstreckt sich eine zweite Schicht 17, welche auf der ersten Schicht 16 ausgebildet ist. Die zweite Schicht 17 ist vorzugsweise aus Aluminiumgalliumnitrid AlGaN ausgebildet.
  • Die erste Schicht 16 aus Galliumnitrid ist vorzugsweise undotiert und die zweite Schicht aus Aluminiumgalliumnitrid weist eine hohe n-Dotierung auf. Aufgrund der unterschiedlichen Bandlücken bildet sich dadurch ein hochleitendes zweidimensionales Elektrodengas an der Grenzfläche zwischen der ersten Schicht 16 und der zweiten Schicht 17 aus.
  • Auf der zweiten Schicht 17 ist weiter eine Elektrode eines Gate-Anschlusses 14 angeordnet. Die Materialien von Source-Anschluss 13, Drain-Anschluss 12 und Gate-Anschluss 14 können beispielsweise Titan Ti, Titannitrid TiN, Titan/Wolfram TiW, Wolfram W, Nickel Ni, Gold Au oder Kupfer Cu umfassen.
  • Vorzugsweise weist der Ort größter Wärmeentwicklung unterhalb des Gate-Anschlusses 14 auch den geringsten Abstand zur Struktur 15a auf. Vorzugsweise ist die Struktur 15a symmetrisch zu einer Verbindungslinie X angeordnet, welche senkrecht auf den jeweiligen Oberflächen der Transistorvorrichtung 1a steht und den Gate-Anschluss 14 mit dem Trägersubstrat 11 verbindet. Die Struktur 15a befindet sich somit direkt unterhalb des Gate-Anschlusses 14, um die Wärme möglichst gut von dem Gate-Anschluss 14 abtransportieren zu können.
  • Die Elektroden von Drain-Anschluss 12, Source-Anschluss 13 und Gate-Anschluss 14 sind üblicherweise langgestreckt bzw. fingerförmig ausgebildet. Die Struktur 15a ist vorzugsweise ebenfalls langgestreckt bzw. fingerförmig ausgebildet und verläuft parallel zu den Elektroden unterhalb des Gate-Anschlusses 14.
  • Die Struktur 15a hat gemäß der ersten Ausführungsform einen rechteckigen Querschnitt. Die Erfindung ist jedoch nicht auf eine derartige Ausgestaltung beschränkt. Weitere mögliche Ausgestaltungen sind exemplarisch in den 2 und 3 illustriert.
  • Gemäß 2 hat die Struktur 15b einen trapezförmigen Querschnitt, welcher sich in Richtung des Gate-Anschlusses 14 verjüngt.
  • Wie in 3 gezeigt, kann die Struktur 15c einen Schichtabschnitt 151 aufweisen, welcher flächig auf dem Trägersubstrat 11 ausgebildet ist. Auf dem Schichtabschnitt 151 ist darüber hinaus ein vorzugsweise lang gestreckter rippenförmig verlaufender Abschnitt 152 ausgebildet, welcher analog zu der in 1 illustrierten Struktur 15a ausgebildet sein kann. Gemäß weiteren Ausführungsformen kann der rippenförmige Abschnitt 152 einen trapezförmigen Querschnitt aufweisen, analog zu 2.
  • In 4 ist eine schematische Querschnittsansicht einer Schichtstruktur 2 gemäß einer Ausführungsform der Erfindung illustriert, welche eine Vielzahl von parallel geschalteten Transistorvorrichtungen 1c aufweist. Die Transistorvorrichtungen 1c können wie in 3 illustriert ausgebildet sein, wobei die Transistorvorrichtungen 1c ein gemeinsames Trägersubstrat 11 aufweisen und darüber hinaus einen gemeinsamen Schichtabschnitt 151. Dadurch weisen die Transistorvorrichtungen 1d eine gemeinsame Struktur 15d aus 3C-Siliziumcarbid auf, sodass ein besserer Wärmetransport ermöglicht werden kann. Falls beispielsweise im Bereich einer der Gate-Elektroden der Transistorvorrichtungen 1c eine stärkere Wärmeentwicklung auftritt, kann die Wärme gleichmäßiger über die gesamte gemeinsame Struktur 15d verteilt und abgeführt werden.
  • Eine schematische Querschnittsansicht der gemeinsamen Struktur 15d ist in 5 illustriert. Die gemeinsame Struktur 15d entspricht von der Funktion und vom Aufbau her einem Rippen-Kühlkörper. Sowohl die Elektronen von Drain-Anschluss 12, Source-Anschluss 13 und Gate-Anschluss 14 als auch die rippenförmigen Abschnitte 152 der gemeinsamen Struktur 15d sind parallel zu einer Achse A ausgerichtet.
  • Gemäß weiteren Ausführungsformen können die parallel geschalteten Transistorvorrichtungen 1c auch voneinander separierte Strukturen 15a bis 15c aufweisen. Insbesondere können die Strukturen auch ohne Schichtabschnitt 151 ausgebildet sein, wie in den 1 und 2 gezeigt.
  • In den 6 bis 11 werden verschiedene Zwischenschritte eines erfindungsgemäßen Verfahrens zum Herstellen einer Transistorvorrichtung 1a bis 1c illustriert.
  • In einem ersten Verfahrensschritt wird hierzu, wie in 6 gezeigt, eine Schicht 3 aus 3C-Siliziumcarbid durch heteroepitaktisches Wachstum auf einem Trägersubstrat 11 aus Silizium ausgebildet.
  • In einem weiteren, in 7 illustrierten Verfahrensschritt wird die Schicht 3 aus 3C-Siliziumcarbid strukturiert. Die Strukturierung kann beispielsweise durch Maskierung und anschließendes Rückätzen der Schicht 3 aus 3C-Siliziumcarbid erfolgen.
  • Gemäß weiteren Ausführungsformen kann zuerst eine Oxidmaskierung auf dem Trägersubstrat 11 ausgebildet werden und die Struktur 15a kann direkt auf dem Trägersubstrat 11 durch hetero-epitaktisches Wachstum ausgebildet werden.
  • In einem in 8 gezeigten Verfahrensschritt wird eine erste Schicht 16 aus Galliumnitrid GaN auf dem Trägersubstrat 11 und auf der Struktur 15a durch Epitaxie abgeschieden.
  • Wie in 9 illustriert, wird die erste Schicht 16 durch Polieren oder Rückätzen bearbeitet, um eine homogene Galliumnitrid-Oberfläche zu erzeugen.
  • Auf dieser Oberfläche wird in einem in 10 gezeigten Schritt eine zweite Schicht 17 aus Aluminiumgalliumnitrid AlGaN durch Epitaxie ausgebildet.
  • In einem abschließenden Verfahrensschritt, welcher in 11 illustriert ist, werden Elektroden eines Drain-Anschlusses 12, eines Source-Anschlusses 13 und eines Gate-Anschlusses 14 auf der ersten Schicht 16 bzw. zweiten Schicht 17 ausgebildet. Die Anordnung erfolgt derart, dass sich die Struktur 15a bis 15c zumindest teilweise im Wesentlichen senkrecht unterhalb des Gate-Anschlusses 14 befindet.
  • Die Erfindung ist nicht auf die gezeigten Ausführungsformen beschränkt. Insbesondere können die Transistorvorrichtungen noch zusätzliche Schichten aufweisen.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • US 9196703 B2 [0004]

Claims (10)

  1. Transistorvorrichtung (1a; 1b; 1c), mit einem Trägersubstrat (11); einem Drain-Anschluss (12), einem Source-Anschluss (13) und einem Gate-Anschluss (14), welche auf einer dem Trägersubstrat (11) gegenüberliegenden Seite der Transistorvorrichtung (1a; 1b; 1c) angeordnet sind; und einer auf dem Trägersubstrat (11) ausgebildeten Struktur (15a; 15b; 15c) aus 3C-Siliziumcarbid, welche zumindest teilweise zwischen dem Trägersubstrat (11) und dem Gate-Anschluss (14) angeordnet ist.
  2. Transistorvorrichtung (1a; 1b; 1c) nach Anspruch 1, weiter mit einer ersten Schicht (16) aus Galliumnitrid, welche auf der Struktur (15a; 15b; 15c) aus 3C-Siliziumcarbid ausgebildet ist.
  3. Transistorvorrichtung (1a; 1b; 1c) nach Anspruch 2, wobei auf der ersten Schicht (16) weiter eine zweite Schicht (17) aus Aluminiumgalliumnitrid ausgebildet ist, welche den Source-Anschluss (13), den Drain-Anschluss (12) und den Gate-Anschluss (14) miteinander verbindet.
  4. Transistorvorrichtung (1a; 1b; 1c) nach einem der vorangehenden Ansprüche, wobei sich der Gate-Anschluss (14) fingerförmig erstreckt, und wobei die Struktur (15a; 15b; 15c) aus 3C-Siliziumcarbid einen Schichtabschnitt (151) aufweist, welcher flächig auf dem Trägersubstrat (11) angeordnet ist, und einen rippenförmigen Abschnitt (152) aufweist, welcher sich entlang des fingerförmigen Gate-Anschlusses (14) erstreckt.
  5. Transistorvorrichtung (1a; 1b; 1c) nach einem der vorangehenden Ansprüche, wobei zumindest ein Abschnitt der Struktur (15a; 15b; 15c) aus 3C-Siliziumcarbid einen trapezförmigen Querschnitt aufweist, welcher sich in Richtung der Gate-Elektrode verjüngt.
  6. Transistorvorrichtung (1a; 1b; 1c) nach einem der vorangehenden Ansprüche, wobei die Struktur (15a; 15b; 15c) aus 3C-Siliziumcarbid symmetrisch zu einer Verbindungslinie (X) angeordnet ist, welche von dem Gate-Anschluss (14) zu dem Trägersubstrat (11) verläuft und senkrecht auf dem Trägersubstrat (11) steht.
  7. Schichtstruktur (2) mit einer Vielzahl von parallel geschalteten Transistorvorrichtungen (1a; 1b; 1c) nach einem der Ansprüche 1 bis 6.
  8. Schichtstruktur (2) nach Anspruch 7, wobei die Transistorvorrichtungen (1a; 1b; 1c) ein gemeinsames Trägersubstrat (11) aufweisen, wobei die Gate-Anschlüsse (14) der Transistorvorrichtungen (1a; 1b; 1c) als parallel verlaufende Fingern ausgebildet sind, und wobei die Struktur (15d) aus 3C-Siliziumcarbid einen Schichtabschnitt (151) aufweist, welcher flächig auf dem Trägersubstrat (11) angeordnet ist, und eine Vielzahl von rippenförmigen Abschnitten (152) aufweist, welche sich jeweils entlang eines fingerförmigen Gate-Anschlusses (14) erstrecken.
  9. Verfahren zum Herstellen einer Transistorvorrichtung (1a; 1b; 1c) nach einem der Ansprüche 1 bis 6, mit den Schritten: Ausbilden einer Struktur (15a; 15b; 15c) aus 3C-Siliziumcarbid auf einem Trägersubstrat (11); Ausbilden mindestens einer Halbleiterschicht (16, 17) auf der Struktur (15a; 15b; 15c) aus 3C-Siliziumcarbid; Anordnen von einem Drain-Anschluss (12), einem Source-Anschluss (13) und einem Gate-Anschluss (14) auf der mindestens einen Halbleiterschicht (16, 17), sodass die Struktur (15a; 15b; 15c) aus 3C-Siliziumcarbid zumindest teilweise zwischen dem Trägersubstrat (11) und dem Gate-Anschluss (14) angeordnet ist.
  10. Verfahren nach Anspruch 9, wobei das Ausbilden der mindestens einen Halbleiterschicht (16, 17) das Ausbilden einer ersten Schicht (16) aus Galliumnitrid auf der Struktur (15a; 15b; 15c) aus 3C-Siliziumcarbid und das Ausbilden einer zweiten Schicht (17) aus Aluminiumgalliumnitrid umfasst, wobei die zweite Schicht (17) den Source-Anschluss (13), den Drain-Anschluss (12) und den Gate-Anschluss (14) miteinander verbindet.
DE102017215300.8A 2017-09-01 2017-09-01 Transistorvorrichtung, Schichtstruktur und Verfahren zum Herstellen einer Transistorvorrichtung Pending DE102017215300A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE102017215300.8A DE102017215300A1 (de) 2017-09-01 2017-09-01 Transistorvorrichtung, Schichtstruktur und Verfahren zum Herstellen einer Transistorvorrichtung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102017215300.8A DE102017215300A1 (de) 2017-09-01 2017-09-01 Transistorvorrichtung, Schichtstruktur und Verfahren zum Herstellen einer Transistorvorrichtung

Publications (1)

Publication Number Publication Date
DE102017215300A1 true DE102017215300A1 (de) 2019-03-07

Family

ID=65364073

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102017215300.8A Pending DE102017215300A1 (de) 2017-09-01 2017-09-01 Transistorvorrichtung, Schichtstruktur und Verfahren zum Herstellen einer Transistorvorrichtung

Country Status (1)

Country Link
DE (1) DE102017215300A1 (de)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9196703B2 (en) 2013-08-22 2015-11-24 Northrop Grumman Systems Corporation Selective deposition of diamond in thermal vias
US20170117400A1 (en) * 2015-10-27 2017-04-27 Zing Semiconductor Corporation Method of forming fin structure on patterned substrate that includes depositing quantum well layer over fin structure

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9196703B2 (en) 2013-08-22 2015-11-24 Northrop Grumman Systems Corporation Selective deposition of diamond in thermal vias
US20170117400A1 (en) * 2015-10-27 2017-04-27 Zing Semiconductor Corporation Method of forming fin structure on patterned substrate that includes depositing quantum well layer over fin structure

Similar Documents

Publication Publication Date Title
DE102010047708B4 (de) Gruppe-III-V-Halbleiterbauteil mit Zwischenschichten zur Verspannungsentlastung und Verfahren zu dessen Herstellung
DE102014213565A1 (de) Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE102015114707B4 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE102005048102B4 (de) Interdigitaler Gleichrichter mit mehrkanaliger Gruppe-III-Nitrit-Heterostruktur
DE102009018054B4 (de) Lateraler HEMT und Verfahren zur Herstellung eines lateralen HEMT
DE102016114496B4 (de) Halbleitervorrichtung, Transistoranordnung und Herstellungsverfahren
DE102014108628B4 (de) Kaskadendioden und Verfahren zur Herstellung einer Kaskadendiode
DE102008013755A1 (de) Deckschichten beinhaltend Aluminiumnitrid für Nitrid-basierte Transistoren und Verfahren zu deren Herstellung
DE112006001893T5 (de) Normalerweise abgeschaltetes Gruppe-III-Nitrid-Halbleiter-Bauteil mit einem programmierbaren Gate
DE102016113735A1 (de) Durchschlagfestes HEMT-Substrat und Bauelement
DE112010001556T5 (de) Rückdiffusionsunterdrückende Strukturen
DE112006002487B4 (de) Herstellung von Gruppe-III-Nitrid-Halbleiter-Bauteilen
DE102014209931A1 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE112012000612T5 (de) lonenimplantierte und selbstjustierende Gate-Struktur für GaN-Transistoren
DE102016109338A1 (de) Normalerweise ausgeschalteter transistor mit reduziertem einschaltwiderstand sowie herstellungsverfahren dafür
DE102016207054A1 (de) Feldeffekttransistor
DE10203801A1 (de) Halbleiterbauelement und Verfahren zu dessen Herstellung
DE112019007477T5 (de) Halbleitereinheit und herstelungsverfahren für eine halbleitereinheit
DE102021132381A1 (de) Transistor mit selbstausgerichteten multi-level-gate und source-/drain-anschlüssen und verfahren
DE102014104103A1 (de) Verfahren und Substrat für dicke III-N-Epitaxieschichten
DE112007000092B4 (de) Gruppe-III-Nitrid-Leistungshalbleiter mit einem Feld-Relaxations-Merkmal
DE102021115509A1 (de) Galliumnitrid-basierte vorrichtung mit stufenartiger feldplatte und verfahren zu deren herstellung
DE112005000335T5 (de) Veritkaler und gemeinsamer Drain für komplementäre Nitridtransistoren
DE102017215296A1 (de) Feldeffekttransistor und Verfahren zur Herstellung eines Feldeffekttransistors
DE112017004170T5 (de) Halbleitereinheit

Legal Events

Date Code Title Description
R163 Identified publications notified