DE102010047708B4 - Gruppe-III-V-Halbleiterbauteil mit Zwischenschichten zur Verspannungsentlastung und Verfahren zu dessen Herstellung - Google Patents

Gruppe-III-V-Halbleiterbauteil mit Zwischenschichten zur Verspannungsentlastung und Verfahren zu dessen Herstellung Download PDF

Info

Publication number
DE102010047708B4
DE102010047708B4 DE102010047708.7A DE102010047708A DE102010047708B4 DE 102010047708 B4 DE102010047708 B4 DE 102010047708B4 DE 102010047708 A DE102010047708 A DE 102010047708A DE 102010047708 B4 DE102010047708 B4 DE 102010047708B4
Authority
DE
Germany
Prior art keywords
layer
group iii
semiconductor body
semiconductor
intermediate layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102010047708.7A
Other languages
English (en)
Other versions
DE102010047708A1 (de
Inventor
Scott Nelson
Ron Birkhahn
Brett Hughes
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Americas Corp
Original Assignee
International Rectifier Corp USA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Rectifier Corp USA filed Critical International Rectifier Corp USA
Publication of DE102010047708A1 publication Critical patent/DE102010047708A1/de
Application granted granted Critical
Publication of DE102010047708B4 publication Critical patent/DE102010047708B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

Gruppe-III-V-Halbleiterbauteil (202), umfassend:
zumindest eine über einem Substrat (204) angeordnete Übergangsschicht (208, 210);
eine direkt auf der zumindest einen Übergangsschicht (208, 210) angeordnete erste verspannungsentlastende Zwischenschicht (212) bestehend aus Galliumnitrid und eine direkt auf der ersten verspannungsentlastenden Zwischenschicht (212) angeordnete zweite verspannungsentlastende Zwischenschicht (214) bestehend aus Aluminiumnitrid;
einen direkt auf der zweiten verspannungsentlastenden Zwischenschicht (214) angeordneten ersten Gruppe-III-V-Halbleiterkörper (216) bestehend aus Galliumnitrid;
wobei die erste und die zweite verspannungsentlastende Zwischenschicht (212, 214) verschiedene Halbleitermaterialien umfassen, um eine Verspannung in dem ersten Gruppe-III-V-Halbleiterkörper (216) zu reduzieren
wobei
eine Pufferschicht (206) zwischen dem Substrat (204) und der zumindest einen Übergangsschicht (208, 210) angeordnet ist, wobei die zumindest eine Übergangsschicht (208, 210) eine erste Übergangsschicht (208) aus Aluminiumgalliumnitrid und eine zweite Übergangsschicht (210) aus Aluminiumgalliumnitrid umfasst, wobei die zweite Übergangsschicht (210) eine niedrigere Aluminiumzusammensetzung als die erste Übergangsschicht (208) besitzt.

Description

  • Hintergrund der Erfindung
  • Definition
  • In der vorliegenden Patentschrift bezieht sich „Gruppe-III-V-Halbleiter” auf einen Verbundhalbleiter, der zumindest ein Element aus der Gruppe III und zumindest ein Element aus der Gruppe V aufweist, wie etwa – ohne darauf beschränkt zu sein – Galliumnitrid (GaN), Galliumarsenid (GaAs), Indiumaluminiumgalliumnitrid (InAlGaN), Indiumgalliumnitrid (InGaN) und ähnliche. In analoger Weise bezieht sich „III-Nitrid-Halbleiter” auf einen Verbundhalbleiter, der Stickstoff und zumindest ein Element aus der Gruppe III aufweist, wie etwa – ohne darauf beschränkt zu sein – GaN, AlGaN, InN, AlN, InGaN, InAlGaN und ähnliche.
  • 1. Gebiet der Erfindung
  • Die vorliegende Erfindung betrifft im Allgemeinen das Gebiet der Halbleiter. Insbesondere betrifft die Erfindung das Gebiet der Herstellung von Verbundhalbleiterbauteilen.
  • 2. Stand der Technik
  • Ein Gruppe-III-V-Halbleiterbauteil, wie etwa ein Gruppe-III-V-Halbleiterheteroübergang-Feldeffekttransistor (HFET), kann einen ersten Halbleiterkörper, der Galliumnitrid (GaN) umfasst und einen zweiten Halbleiterkörper, der Aluminiumgalliumnitrid (AlGaN) umfasst, verwenden, um einen Kanal mit hohem Stromleitvermögen zwischen den Halbleiterkörpern zu erzielen. Das Gruppe-III-V-Halbleiterbauteil kann eine Pufferschicht zwischen einem Siliciumsubstrat und dem ersten Halbleiterkörper aufweisen, wobei die Pufferschicht ein Gruppe-III-V-Halbleitermaterial wie etwa Aluminiumnitrid (AlN) umfassen kann. Das Bilden der Pufferschicht auf Siliciumsubstrat jedoch kann eine Verspannung in dem ersten Halbleiterkörper als Ergebnis eines Unterschieds in der Kristallgitterstruktur und dem thermischen Ausdehnungskoeffizienten zwischen dem Siliciumsubstrat und der Pufferschicht bewirken.
  • Wenn der erste Halbleiterkörper zu dick ist, kann die Verspannung in dem ersten Halbleiterkörper Sprünge in den Epitaxieschichten des Gruppe-III-V-Halbleiterbauteils und/oder eine unerwünscht starke Waferkrümmung während der Bauteilherstellung bewirken. Bei Anwendungen mit hoher Spannung jedoch ist für den ersten Halbleiterkörper eine entsprechend hohe Durchschlagsspannung erforderlich, die direkt mit der Dicke des Halbleiterkörpers verknüpft ist. Beispielsweise können Anwendungen mit hoher Spannung eine Durchschlagsspannung von mehr als ungefähr 300,0 V erfordern. Somit ist es wünschenswert, die Verspannung in dem ersten Halbleiterkörper so zu reduzieren, dass dessen Dicke ausreichend erhöht werden kann, um eine ausreichend hohe Durchschlagsspannung für Anwendungen mit hoher Spannung zur Verfügung zu stellen.
  • JP 2003 059 948 A beschreibt eine GaN-Verbindungshalbleitervorrichtung mit einer Pufferschicht, worauf ein GaN-Halbleiterbereich für ein HEMT-Element gebildet wird.
  • JP 2009 065 025 A beschreibt ein Verbindungshalbleitersubstrat mit einer spannungsfreien GaN-Schicht, die durch ein Verfahren zum Messen der Verspannung mittels Raman-Spektroskopie bereitgestellt ist.
  • US 6 617 060 B2 beschreibt Halbleitermaterialien, insbesondere GaN-Materialien, und Verfahren zum Herstellen von GaN-Materialien.
  • US 6 841 001 B2 beschreibt Halbleiterstrukturen und Verfahren zum Herstellen von Halbleiterstrukturen.
  • Bei einem herkömmlichen Ansatz zum Reduzieren der Verspannung in dem ersten Halbleiterkörper eines herkömmlichen Gruppe-III-V-Halbleiterbauteils kann eine erste Übergangsschicht, die AlGaN umfasst, über der Pufferschicht gebildet werden und eine zweite Übergangsschicht, die AlGaN umfasst, mit einer niedrigeren Aluminiumzusammensetzung über der ersten Übergangsschicht gebildet werden. Bei dem herkömmlichen Ansatz bieten die erste und die zweite Übergangsschicht eine gewisse Verspannungsreduzierung in dem ersten Halbleiterkörper. Es kann jedoch eine zusätzliche Verspannungsentlastung in dem ersten Halbleiterkörper notwendig sein, um es zu ermöglichen, dass dessen Dicke ausreichend für Anwendungen mit hoher Spannung erhöht wird, ohne Sprünge in der Epitaxieschicht und/oder eine unerwünscht starke Waferkrümmung zu bewirken. Die Aufgabe der Erfindung ist es, eine Möglichkeit bereitzustellen, die beschriebene zusätzliche Verspannungsentlastung zu gewährleisten.
  • Kurzer Abriss der Erfindung
  • Ein Gruppe-III-V-Halbleiterbauteil mit verspannungsentlastenden Zwischenschichten, im Wesentlichen wie in Verbindung mit zumindest einer der Figuren gezeigt und/oder beschrieben und wie vollständiger in den Ansprüchen dargelegt.
  • Kurze Beschreibung der Zeichnungen
  • 1 veranschaulicht eine Querschnittsdarstellung eines beispielhaften herkömmlichen Gruppe-III-V-Halbleiterbauteils, angeordnet über einem Substrat.
  • 2 veranschaulicht eine Querschnittsdarstellung eines beispielhaften Gruppe-III-V-Halbleiterbauteils mit beispielhaften verspannungsentlastenden Zwischenschichten, die über einem Substrat gemäß einer Ausführungsform der vorliegenden Erfindung angeordnet sind.
  • 3 zeigt ein Ablaufdiagramm, das ein beispielhaftes Verfahren zum Bilden eines Gruppe-III-V-Halbleiterbauteils mit verspannungsentlastenden Zwischenschichten gemäß einer Ausführungsform der vorliegenden Erfindung veranschaulicht.
  • Detaillierte Beschreibung der Erfindung
  • Die vorliegende Erfindung betrifft ein Gruppe-III-V-Halbleiterbauteil mit verspannungsentlastenden Zwischenschichten.
  • 1 zeigt eine Querschnittsdarstellung eines beispielhaften herkömmlichen Gruppe-III-V-Halbleiterbauteils, das auf einem Substrat angeordnet ist. Die Halbleiterstruktur 100 weist ein herkömmliches Gruppe-III-V-Halbleiterbauteil 102 auf (in der Patentanmeldung auch einfach als „herkömmliches Halbleiterbauteil 102” bezeichnet), das auf einem Substrat 104 angeordnet ist. Das herkömmliche Halbleiterbauteil 102, das ein Gruppe-III-V-Halbleiter-HFET sein kann, weist eine Pufferschicht 106, Übergangsschichten 108 und 110, einen Gruppe-III-V-Halbleiterkörper 112 (in der Patentanmeldung auch einfach als „Halbleiterkörper 112 bezeichnet), einen Gruppe-III-V-Halbleiterkörper 114 (in der Patentanmeldung auch einfach als „Halbleiterkörper 114” bezeichnet), eine Sourceelektrode 116, eine Drainelektrode 118 und eine Gateelektrode 120 auf.
  • Wie in der 1 gezeigt, ist die Pufferschicht 106 über dem Substrat 104 angeordnet, das ein Siliciumsubstrat sein kann. Die Pufferschicht 106 kann Aluminiumnitrid (AlN) umfassen und besitzt eine Dicke 122, die von ungefähr 0,2 μm bis ungefähr 600,0 μm reichen kann. Die Pufferschicht 106 kann unter Verwendung eines metallorganischen chemischen Gasphasenabscheidungsprozesses (MOCVD) oder eines Molekularstrahlepitaxieabscheidungsprozesses (MBE) gebildet werden. Wie ebenfalls in 1 gezeigt, ist die Übergangsschicht 108 über der Pufferschicht 106 angeordnet und die Übergangsschicht 110 ist über der Übergangsschicht 108 angeordnet. Die Übergangsschicht 108 kann Aluminiumgalliumnitrid (AlGaN) mit einer Aluminiumzusammensetzung von ungefähr 40,0% bis ungefähr 60,0% umfassen und die Übergangsschicht 110 kann AlGaN mit einer Aluminiumzusammensetzung von ungefähr 15,0% bis ungefähr 30,0% umfassen. Die Übergangsschichten 108 und 110 können beispielsweise unter Verwendung eines MOCVD-Prozesses oder eines MBE-Abscheidungsprozesses gebildet werden. Die Dicke 124 der Übergangsschicht 108 kann von ungefähr 0,10 μm bis ungefähr 0,30 μm reichen und die Dicke 126 der Übergangsschicht 110 kann von ungefähr 0,20 μm bis ungefähr 0,50 μm reichen.
  • Ferner ist in 1 gezeigt, dass der Halbleiterkörper 112 über der Übergangsschicht 110 angeordnet ist und dass der Halbleiterkörper 114 über dem Halbleiterkörper 112 angeordnet ist. Der Halbleiterkörper 112 kann Galliumnitrid (GaN) und der Halbleiterkörper 114 kann AlGaN umfassen, das eine Aluminiumzusammensetzung von ungefähr 18,0% bis ungefähr 28,0% haben kann. Die Dicke und die Zusammensetzung der Halbleiterkörper 112 und 114 kann so gewählt werden, dass ein zweidimensionales Elektronengas (2DEG) 128 bei dem oder in der Nähe des Heteroübergangs der Halbleiterkörper erzeugt wird. Die Dicke 130 des Halbleiterkörpers 112 kann von ungefähr 0,6 μm bis ungefähr 2,5 μm reichen und die Dicke 132 des Halbleiterkörpers 114 kann von ungefähr 8,0 nm bis ungefähr 27,0 nm reichen. Ferner ist in 1 gezeigt, dass die Sourceelektrode 116, die Drainelektrode 118 und die Gateelektrode 120 über dem Gruppe-III-V-Halbleiterkörper 114 (zum Beispiel AlGaN) angeordnet sind. Die Sourceelektrode 116, die Drainelektrode 118 und die Gateelektrode 120 können jeweils ein Metall oder ein anderes leitfähiges Material umfassen und können auf eine im Stand der Technik bekannte Weise gebildet sein.
  • Durch Verwendung von Gruppe-III-V-Halbleitermaterialien mit großer Bandlücke wie etwa GaN und AlGaN in den jeweiligen Halbleiterkörpern 112 und 114 kann eine dünne leitfähige Schicht (das heißt, das 2DEG 128) mit einem hohen Stromleitvermögen an dem Heteroübergang der Halbleiterkörper zur Verfügung gestellt werden. Bei Anwendungen mit hoher Spannung ist für den Halbleiterkörper 112 (zum Beispiel eine GaN-Schicht) eine entsprechend hohe Durchschlagsspannung erforderlich, die direkt mit dessen Dicke (zum Beispiel der Dicke 130 des Halbleiterkörpers 112) verknüpft ist. Durch das Erhöhen der Dicke 130 kann demzufolge die Durchschlagsspannung des Halbleiterkörpers 112 entsprechend erhöht werden. Das Erhöhen der Dicke 130 jedoch kann auch die Verspannung in dem Halbleiterkörper 112 erhöhen, was unerwünschte Sprünge in den Epitaxieschichten in dem Halbleiterbauteil 102 bewirken kann, wie etwa beispielsweise in den Übergangsschichten 108 und 110 und in der Pufferschicht 106. Die erhöhte Verspannung in dem Halbleiterkörper 112 kann auch auf unerwünschte Weise eine Waferkrümmung während der Herstellung des Halbleiterbauteils 102 erhöhen.
  • Während der Herstellung des Halbleiterbauteils 102 kann die Pufferschicht 106 (zum Beispiel eine AlN-Schicht) verspannt werden als Folge eines Unterschieds in der Kristallgitterstruktur und dem thermischen Ausdehnungskoeffizienten zwischen dem Siliciumsubstrat (z. B. dem Substrat 102) und der Pufferschicht. Durch das Reduzieren der Aluminiumzusammensetzung in der Übergangsschicht 108 und durch ein weiteres Reduzieren der Aluminiumzusammensetzung in der Übergangsschicht 110 können die Übergangsschichten 108 und 110 in gewisser Weise die durch die Pufferschicht 106 eingebrachte und auf den Halbleiterkörper 112 übertragene Verspannung reduzieren. Auch mit den Übergangsschichten 108 und 110 jedoch kann eine so große Verspannung auf den Halbleiterkörper 112 übertragen werden, dass verhindert wird, dessen Dicke ausreichend zu erhöhen, um die notwendige hohe Durchschlagsspannung zur Verfügung zu stellen, die für einen Betrieb mit hoher Spannung notwendig ist, ohne Sprünge in den Epitaxieschichten in dem Halbleiterbauteil 202 zu bewirken und/oder eine unakzeptabel hohe Waferkrümmung zu bewirken.
  • 2 zeigt eine Querschnittsdarstellung eines beispielhaften Gruppe-III-V-Halbleiterbauteils mit beispielhaften verspannungsentlastenden Zwischenschichten, die auf einem Substrat gemäß einer Ausführungsform der vorliegenden Erfindung angeordnet sind. Die Halbleiterstruktur 200 weist ein Gruppe-III-V-Halbleiterbauteil 202 (in der Patentanmeldung auch einfach als „Halbleiterbauteil 202” bezeichnet) auf, das auf dem Substrat 204 angeordnet ist. Das Halbleiterbauteil 202 kann ein Gruppe-III-V-Halbleiter-HFET wie etwa ein Gruppe-III-Nitrid-HFET sein. Das Halbleiterbauteil 202 weist eine Pufferschicht 202, Übergangsschichten 208 und 210, spannungsentlastende Zwischenschichten 212 und 214, einen Gruppe-III-V-Halbleiterkörper 216 (in der Patentanmeldung auch einfach als „Halbleiterkörper 216” bezeichnet), einen Gruppe-III-V-Halbleiterkörper 218 (auch einfach als Halbleiterkörper 218 in der Patentanmeldung bezeichnet), eine Sourceelektrode 220, eine Drainelektrode 222 und einen Gateelektrode 224 auf.
  • Wie in 2 gezeigt, ist die Pufferschicht 206 über dem Substrat 204 angeordnet, das ein Halbleitersubstrat wie etwa ein Siliciumsubstrat sein kann. Die Pufferschicht 202 kann beispielsweise AlN umfassen und hat eine Dicke 226, die beispielsweise von ungefähr 0,2 μm bis ungefähr 600,0 μm reichen kann. Die Pufferschicht 206 kann beispielsweise durch das Abscheiden einer Schicht aus AlN über dem Substrat 204 unter Verwendung eines MOCVD-Prozesses, eines MBE-Prozesses oder eines anderen geeigneten Abscheidungsprozesses gebildet werden. Wie ebenfalls in 2 gezeigt ist die Übergangsschicht 208 über der Pufferschicht 206 angeordnet und die Übergangsschicht 210 ist über der Übergangsschicht 208 angeordnet. Die Übergangsschicht 208 kann beispielsweise AlGaN mit einer Aluminiumzusammensetzung von ungefähr 40,0% bis ungefähr 60,0% umfassen und die Übergangsschicht 210 kann beispielsweise AlGaN mit einer Aluminiumzusammensetzung von ungefähr 15,0% bis ungefähr 30,0% umfassen.
  • Die Übergangsschicht 208 besitzt eine Dicke 228, die beispielsweise von ungefähr 0,10 μm bis ungefähr 0,30 μm reichen kann. Die Übergangsschicht 210 besitzt eine Dicke von 230, die beispielsweise von ungefähr 0,20 μm bis ungefähr 0,50 μm reichen kann. Die Übergangsschicht 208 kann beispielsweise durch Abscheiden einer Schicht aus AlGaN über der Pufferschicht 206 unter Verwendung eines MOCVD-Prozesses, eines MBE-Prozesses oder eines anderen geeigneten Abscheidungsprozesses gebildet werden. Die Übergangsschicht 210 kann beispielsweise durch Abscheiden einer Schicht aus AlGaN mit einer niedrigeren Aluminiumzusammensetzung über der Übergangsschicht 208 unter Verwendung eines MOCVD-Prozesses, eines MBE-Prozesses oder anderer geeigneter Abscheidungsprozesse gebildet werden. Bei einer Ausführungsform der Erfindung kann eine andere Übergangsschicht, die AlGaN mit einer niedrigeren Aluminiumzusammensetzung als die Übergangsschicht 210 über der Übergangsschicht 210 gebildet werden.
  • Ferner ist in 2 gezeigt, dass eine verspannungsentlastende Zwischenschicht 212 über der Übergangsschicht 210 angeordnet ist und eine verspannungsentlastende Zwischenschicht 214 über der verspannungsentlastenden Zwischenschicht 212 angeordnet ist. Die verspannungsentlastende Zwischenschicht 212 kann beispielsweise GaN umfassen und besitzt eine Dicke 232. Die Dicke 232 kann beispielsweise von ungefähr 0,20 μm bis ungefähr 0,5 μm bei einer Ausführungsform der Erfindung reichen. Die verspannungsentlastende Zwischenschicht 212 kann beispielsweise durch Abscheiden einer Schicht von GaN über der Übergangsschicht 212 unter Verwendung eines MOCVD-Prozesses, eines MBE-Prozesses oder eines anderen geeigneten Abscheidungsprozesses gebildet werden. Die verspannungsentlastende Zwischenschicht 214 kann beispielsweise AlN umfassen und besitzt eine Dicke 234. Bei einer Ausführungsform der Erfindung kann die Dicke 234 beispielsweise von ungefähr 0,01 μm bis ungefähr 0,04 µm reichen. Somit kann bei einer Ausführungsform der Erfindung die verspannungsentlastende Zwischenschicht 212 wesentlich dicker als die verspannungsentlastende Zwischenschicht 214 sein. Bei der vorliegenden Erfindung umfasst die verspannungsentlastende Zwischenschicht 212 ein anderes Halbleitermaterial als die verspannungsentlastende Zwischenschicht 214. Bei einer Ausführungsform können mehr als zwei verspannungsentlastende Zwischenschichten zwischen der Übergangsschicht 210 und dem Halbleiterkörper 216 angeordnet sein.
  • Wie auch in 2 gezeigt ist, ist der Halbleiterkörper 216 über der verspannungsentlastenden Zwischenschicht 214 angeordnet und der Halbleiterkörper 218 ist über dem Halbleiterkörper 216 angeordnet. Der Halbleiterkörper 216 kann ein III-V-Halbleitermaterial wie etwa GaN umfassen und besitzt eine Dicke 236. Bei einer Ausführungsform der Erfindung kann die Dicke 236 des Halbleiterkörpers 216 von ungefähr 0,6 μm bis ungefähr 5,0 μm reichen. Der Halbleiterkörper 218 kann ein III-V-Halbleitermaterial umfassen, wie etwa beispielsweise AlGaN, das eine Aluminiumzusammensetzung von ungefähr 18,0% bis ungefähr 28,0% besitzen kann. Der Halbleiterkörper 218 besitzt eine Dicke 238, die von ungefähr 8,0 nm bis ungefähr 27,0 nm bei einer Ausführungsform der Erfindung reichen kann. Der Halbleiterkörper 218 kann eine größere Bandlücke als der Halbleiterkörper 216 infolge des Unterschiedes in der Zusammensetzung der Halbleiterkörper 216 und 218 besitzen. Die Dicke und die Zusammensetzung der Halbleiterkörper 216 und 218 kann so gewählt werden, dass ein 2DEG (ein zweidimensionales Elektronengas) 240 bei dem oder in der Nähe des Heteroübergangs der Halbleiterkörper 216 und 218 erzeugt wird.
  • Ferner ist in 2 gezeigt, dass die Sourceelektrode 220, die Drainelektrode 222 und die Gateelektrode 224 über dem Halbleiterkörper 218 (z. B. eine AlGaN-Schicht) angeordnet sind. Die Sourceelektrode 220, die Drainelektrode 222 und die Gateelektrode 224 können jeweils ein Metall oder ein anderes leitfähiges Material umfassen. Die Sourceelektrode 220, die Drainelektrode 222 und die Gateelektrode 224 können beispielsweise durch Abscheidung einer Schicht aus Metall über dem Halbleiterkörper 218 unter Verwendung eines Verdampfungsprozesses oder eines anderen geeigneten Metallabscheidungsprozesses und eines geeigneten Strukturierens der Schicht aus Metall gebildet werden. Bei einer Ausführungsform der Erfindung kann eine dielektrische Schicht zwischen der Gateelektrode 224 und dem Halbleiterkörper 218 gebildet werden.
  • Durch Verwendung eines Gruppe-III-V-Halbleitermaterials mit großer Bandlücke wie etwa GaN und AlGaN in den jeweiligen Halbleiterkörpern 216 und 218 kann eine dünne leitfähige Schicht (zum Beispiel das 2DEG 240) mit einem hohen Stromleitvermögen an dem Heteroübergang (das heißt an der Schnittstelle) der Halbleiterkörper 216 und 218 gebildet werden.
  • Während der Herstellung des Halbleiterbauteils 202 kann die Pufferschicht 206 (zum Beispiel eine AlN-Schicht) als Folge eines Unterschieds in der Kristallgitterstruktur und dem thermischen Ausdehnungskoeffizienten zwischen dem Substrat 204 (zum Beispiel einem Siliciumsubstrat) und der Pufferschicht 206 verspannt werden. Die Übergangsschichten 208 und 210 können dazu verwendet werden, die Verspannung in dem Halbleiterkörper 206 etwas zu reduzieren. Beispielsweise können die Übergangsschichten 208 und 210 jeweils AlGaN umfassen, wobei die Übergangsschicht 210 eine niedrigere Aluminiumzusammensetzung als die Übergangsschicht 212 besitzt. Durch Reduzieren der Aluminiumzusammensetzung der Übergangsschicht 210 verglichen mit der Aluminiumzusammensetzung der Übergangsschicht 208 kann der Unterschied in der Kristallgitterstruktur zwischen der Übergangsschicht 210 und dem Halbleiterkörper 216 so weit reduziert werden, dass die Verspannung in dem Halbleiterkörper etwas reduziert wird.
  • Bei einer Ausführungsform der vorliegenden Erfindung werden verspannungsentlastende Zwischenschichten 212 und 214 zwischen der Übergangsschicht 210 und dem Halbleiterkörper 216 vorgesehen, um eine signifikante Reduzierung der Verspannung in dem Halbleiterkörper 216 zu bewirken. Um die Verspannungsreduzierung in dem Halbleiterkörper 216 zu erzielen, können die verspannungsentlastenden Zwischenschichten 212 und 214 jeweils Gruppe-III-V-Halbleitermaterialien umfassen, die so gewählt sind, dass sie einen großen Unterschied in der Kristallgitterstruktur zwischen den verspannungsentlastenden Zwischenschichten zur Verfügung stellen. Die verspannungsentlastenden Zwischenschichten 212 und 214 können beispielsweise GaN oder AlN umfassen. Bei einer Ausführungsform der Erfindung umfassen die verspannungsentlastenden Zwischenschichten (zum Beispiel die verspannungsentlastenden Zwischenschichten 212 und 214) unterschiedliche Gruppe-III-V-Halbleitermaterialien.
  • Die verspannungsentlastende Zwischenschicht 214 kann auch wesentlich dünner als die verspannungsentlastende Zwischenschicht 212 sein. Durch das Bilden einer verspannungsentlastenden Zwischenschicht 214 derart, dass sie wesentlich dünner als die verspannungsentlastende Zwischenschicht 212 ist, kann die Verspannung in der verspannungsentlastenden Zwischenschicht 214 signifikant erhöht werden, wodurch weiter der Unterschied in der Kristallgitterstruktur zwischen den verspannungsentlastenden Zwischenschichten erhöht wird. Somit kann durch Bilden von verspannungsentlastenden Zwischenschichten 212 und 214 aus unterschiedlichen Gruppe-III-V-Halbleitermaterialien und durch das Bilden einer verspannungsentlastenden Zwischenschicht 214 derart, dass sie wesentlich dünner als die verspannungsentlastende Zwischenschicht 214 ist, eine Ausführungsform der Erfindung die Verspannung in dem Halbleiterkörper 216 (zum Beispiel einem GaN-Körper) signifikant reduzieren.
  • Für Anwendungen mit hoher Spannung ist für den Halbleiterkörper 216 eine entsprechend hohe Durchschlagsspannung erforderlich, die direkt mit der Dicke des Halbleiterkörpers verknüpft ist. In einer Ausführungsform der Erfindung kann unter Verwendung der verspannungsentlastenden Zwischenschichten 212 und 214 zum wesentlichen Reduzieren der Verspannung in dem Halbleiterkörper 216 der Halbleiterkörper 216 eine ausreichende Dicke haben, um eine ausreichend hohe Durchschlagsspannung zur Verfügung zu stellen, wie sie für Anwendungen mit hoher Spannung erforderlich ist. Bei einer Ausführungsform des Halbleiterbauteils der Erfindung kann der Halbleiterkörper 216, der GaN umfassen kann, eine ausreichende Dicke haben, um in vorteilhafter Weise eine Durchschlagsspannung von beispielsweise mehr als ungefähr 500,0 V zur Verfügung zu stellen. Somit kann in einer Ausführungsform der Erfindung ein Gruppe-III-V-Halbleiterbauteil zur Verfügung gestellt werden, das bei einer hohen Spannung aufgrund der Verwendung von verspannungsentlastenden Zwischenschichten für ein ausreichendes Reduzieren der Verspannung in einem Gruppe-III-V-Halbleiterkörper arbeiten kann, der über den verspannungsentlastenden Zwischenschichten liegt.
  • 3 zeigt ein Ablaufdiagramm, das ein beispielhaftes Verfahren zum Herstellen eines Gruppe-III-V-Halbleiterbauteils mit verspannungsentlastenden Zwischenschichten gemäß einer Ausführungsform der vorliegenden Erfindung veranschaulicht. Bestimmte Details und Merkmale wurden bei dem Ablaufdiagramm 300 weggelassen, die für einen Durchschnittsfachmann offensichtlich sind. Beispielsweise kann ein Schritt aus einem oder mehreren Unterschritten bestehen oder kann eine spezielle Ausrüstung oder Materialien erfordern, wie es im Stand der Technik bekannt ist. Es wird darauf hingewiesen, dass die in dem Ablaufdiagramm 300 gezeigten Verfahrensschritte auf einem Teil eines Wafers durchgeführt werden, der vor dem Schritt 302 des Ablaufdiagramms 300 ein Halbleitersubstrat aufweist, wie etwa ein Siliciumsubstrat. Der Wafer wird auch als Halbleiter-Die oder einfach als Die in der vorliegenden Anmeldung bezeichnet.
  • Bei Schritt 302 des Ablaufdiagramms 300 wird eine Pufferschicht 206 über dem Substrat 304 gebildet, das ein Siliciumsubstrat sein kann. Die Pufferschicht 206 kann beispielsweise AlN umfassen und kann unter Verwendung eines MOCVD-Prozesses, eines MBE-Prozesses oder eines anderen geeigneten Abscheidungsprozesses gebildet werden. Bei Schritt 304 des Ablaufdiagramms 300 wird die Übergangsschicht 208 über der Pufferschicht 206 gebildet und die Übergangsschicht 210 wird über der Übergangsschicht 208 gebildet. Die Übergangsschicht 208 kann beispielsweise AlGaN mit einer Aluminiumzusammensetzung von 40% zu 60% umfassen und die Übergangsschicht 210 kann AlGaN mit einer Aluminiumzusammensetzung von 15,0% zu 30,0% umfassen. Beispielsweise kann die Übergangsschicht 210 eine größere Dicke als die Übergangsschicht 208 besitzen. Die Übergangsschichten 208 und 210 können beispielsweise unter Verwendung eines MOCVD-Prozesses oder eines MBE-Prozesses gebildet werden.
  • Bei Schritt 306 des Ablaufdiagramms 300 wird eine verspannungsentlastende Zwischenschicht 212 über der Übergangsschicht 210 gebildet und eine verspannungsentlastende Zwischenschicht 214 wird über der verspannungsentlastenden Zwischenschicht 212 gebildet. Die verspannungsentlastenden Zwischenschichten 212 und 214 können beispielsweise GaN oder AlN umfassen. Beispielsweise kann die verspannungsentlastende Zwischenschicht 214 wesentlich dünner als die verspannungsentlastende Zwischenschicht 212 sein. Beispielsweise kann die verspannungsentlastende Zwischenschicht 214 eine Dicke von ungefähr 0,01 μm bis ungefähr 0,04 μm besitzen und die verspannungsentlastende Zwischenschicht 212 kann eine Dicke von ungefähr 0,2 μm bis ungefähr 0,5 μm besitzen. Die verspannungsentlastenden Zwischenschichten 212 und 214 können jeweils beispielsweise unter Verwendung eines MOCVD-Prozesses, eines MBE-Prozesses oder eines anderen geeigneten Abscheidungsprozesses gebildet werden.
  • Bei Schritt 308 des Ablaufdiagramms 300 wird der Halbleiterkörper 216 über der verspannungsentlastenden Zwischenschicht 214 gebildet. Der Halbleiterkörper 216 kann beispielsweise GaN umfassen und eine Dicke von ungefähr 0,6 μm bis ungefähr 5,0 μm bei einer Ausführungsform der Erfindung besitzen. Der Halbleiterkörper 216 kann beispielsweise unter Verwendung eines MOCVD-Prozesses, eines MBE-Prozesses oder eines andere geeigneten Abscheidungsprozesses gebildet werden. Bei Schritt 310 des Ablaufdiagramms 300 wird der Halbleiterkörper 218 über dem Halbleiterkörper 216 gebildet und die Sourceelektrode 220, die Drainelektrode 222 und die Gateelektrode 224 werden über dem Halbleiterkörper 218 gebildet. Der Halbleiterkörper 218 kann beispielsweise AlGaN umfassen. Die Dicke und die Zusammensetzung der Halbleiterkörper 216 und 218 kann so gewählt werden, dass ein 2DEG 240 bei dem oder in der Nähe des Heteroübergangs der Halbleiterkörper 216 und 218 erzeugt wird. Der Halbleiterkörper 218 kann beispielsweise unter Verwendung eines MOCVD-Prozesses, eines MBE-Prozesses oder eines anderen geeigneten Abscheidungsprozesses gebildet werden. Die Sourceelektrode 220, die Drainelektrode 222 und die Gateelektrode 224 können ein Metall oder ein anderes leitfähiges Material umfassen und können beispielsweise durch Abscheidung einer Schicht aus Metall über dem Halbleiterkörper 218 unter Verwendung eines Verdampfungsprozesses oder unter Verwendung eines anderen geeigneten Metallverdampfungsprozesses und einer geeigneten Strukturierung der Schicht aus Metall gebildet werden.
  • Wie obenstehend erläutert, sieht somit eine Ausführungsform der Erfindung ein Gruppe-III-V-Halbleiterbauteil wie etwa einen Gruppe-III-V-Halbleiter-HFET vor, der verspannungsentlastende Zwischenschichten aufweist, die zwischen einer Übergangsschicht und einem Halbleiterkörper wie etwa einem GaN-Körper angeordnet sind, wobei die verspannungsentlastenden Zwischenschichten die Verspannung in dem Halbleiterkörper wesentlich reduzieren. Als Folge der reduzierten Verspannung in dem Halbleiterkörper kann dessen Dicke in vorteilhafter Weise so erhöht werden, dass eine ausreichend hohe Durchschlagsspannung zur Verfügung gestellt wird, wie sie für Anwendungen mit hoher Spannung erforderlich ist, ohne Sprünge in der Epitaxieschicht und/oder eine nicht akzeptable Waferkrümmung während der Herstellung des Bauteils zu bewirken. Somit kann unter Verwendung der verspannungsentlastenden Zwischenschichten eine Ausführungsform der Erfindung einen Halbleiterkörper, wie etwa einen GaN-Körper, zur Verfügung stellen, der eine wesentlich höhere Durchschlagsspannung besitzt, verglichen mit einem Halbleiterkörper, wie etwa einem GaN-Körper, bei einem herkömmlichen III-V-Halbleiterbauteil wie etwa einem herkömmlichen III-V-Halbleiterbauteil 102 der 1.

Claims (12)

  1. Gruppe-III-V-Halbleiterbauteil (202), umfassend: zumindest eine über einem Substrat (204) angeordnete Übergangsschicht (208, 210); eine direkt auf der zumindest einen Übergangsschicht (208, 210) angeordnete erste verspannungsentlastende Zwischenschicht (212) bestehend aus Galliumnitrid und eine direkt auf der ersten verspannungsentlastenden Zwischenschicht (212) angeordnete zweite verspannungsentlastende Zwischenschicht (214) bestehend aus Aluminiumnitrid; einen direkt auf der zweiten verspannungsentlastenden Zwischenschicht (214) angeordneten ersten Gruppe-III-V-Halbleiterkörper (216) bestehend aus Galliumnitrid; wobei die erste und die zweite verspannungsentlastende Zwischenschicht (212, 214) verschiedene Halbleitermaterialien umfassen, um eine Verspannung in dem ersten Gruppe-III-V-Halbleiterkörper (216) zu reduzieren wobei eine Pufferschicht (206) zwischen dem Substrat (204) und der zumindest einen Übergangsschicht (208, 210) angeordnet ist, wobei die zumindest eine Übergangsschicht (208, 210) eine erste Übergangsschicht (208) aus Aluminiumgalliumnitrid und eine zweite Übergangsschicht (210) aus Aluminiumgalliumnitrid umfasst, wobei die zweite Übergangsschicht (210) eine niedrigere Aluminiumzusammensetzung als die erste Übergangsschicht (208) besitzt.
  2. Gruppe-III-V-Halbleiterbauteil nach Anspruch 1, wobei die zweite verspannungsentlastende Zwischenschicht (214) dünner als die erste verspannungsentlastende Zwischenschicht (212) ist.
  3. Gruppe-III-V-Halbleiterbauteil nach Anspruch 1, wobei die erste verspannungsentlastende Zwischenschicht (212) eine Dicke von ungefähr 0,2 μm bis ungefähr 0,5 μm besitzt.
  4. Gruppe-III-V-Halbleiterbauteil nach Anspruch 1, wobei die zweite verspannungsentlastende Zwischenschicht (214) eine Dicke von ungefähr 0,01 μm bis ungefähr 0,04 µm besitzt.
  5. Gruppe-III-V-Halbleiterbauteil nach Anspruch 1, wobei der erste III-V-Halbleiterkörper (216) eine Dicke von ungefähr 0,6 μm bis ungefähr 5,0 μm besitzt.
  6. Gruppe-III-V-Halbleiterbauteil nach Anspruch 1, das ferner einen über dem ersten Gruppe-III-V-Halbleiterkörper (216) angeordneten zweiten Gruppe-III-V-Halbleiterkörper (218) umfasst, wobei sich ein zweidimensionales Elektronengas (240) an einem Heteroübergang der ersten und zweiten Gruppe-III-V-Halbleiterkörper (216, 218) bildet.
  7. Verfahren zum Bilden eines Gruppe-III-V-Halbleiterbauteils (202) über einem Substrat (204), wobei das Verfahren umfasst: Bilden (302, 304) zumindest einer über dem Substrat (204) angeordneten Übergangsschicht (208, 210); Bilden (306) einer ersten verspannungsentlastenden Zwischenschicht (212) bestehend aus Galliumnitrid direkt auf der zumindest einen Übergangsschicht (208, 210) und einer zweiten verspannungsentlastenden Zwischenschicht (214) bestehend aus Aluminiumnitrid direkt auf der ersten verspannungsentlastenden Zwischenschicht (212); Bilden (308) eines ersten Gruppe-III-V-Halbleiterkörpers (216) bestehend aus Galliumnitrid direkt auf der zweiten verspannungsentlastenden Zwischenschicht (214); wobei die erste und die zweite verspannungsentlastende Zwischenschicht (212, 214) verschiedene Halbleitermaterialien umfassen, um eine Verspannung in dem ersten Gruppe-III-V-Halbleiterkörper (216) zu reduzieren gekennzeichnet durch das Bilden (302) einer Pufferschicht (206) über dem Substrat (204) vor dem Bilden (304) der zumindest einen Übergangsschicht (208, 210), wobei die zumindest eine Übergangsschicht (208, 210) eine erste Übergangsschicht (208) aus Aluminiumgalliumnitrid und eine zweite Übergangsschicht (210) aus Aluminiumgalliumnitrid umfasst, wobei die zweite Übergangsschicht (210) eine niedrigere Aluminiumzusammensetzung als die erste Übergangsschicht (208) besitzt.
  8. Verfahren nach Anspruch 7, wobei die zweite verspannungsentlastende Zwischenschicht (214) dünner als die erste verspannungsentlastende Zwischenschicht (212) ist.
  9. Verfahren nach Anspruch 7, wobei die erste verspannungsentlastende Zwischenschicht (212) eine Dicke von ungefähr 0,2 μm bis ungefähr 0,5 μm besitzt.
  10. Verfahren nach Anspruch 7, wobei die zweite verspannungsentlastende Zwischenschicht (214) eine Dicke von ungefähr 0,01 μm bis ungefähr 0,04 μm besitzt.
  11. Verfahren nach Anspruch 7, wobei der erste Gruppe-III-V-Halbleiterkörper (216) eine Dicke von ungefähr 0,6 μm bis ungefähr 5,0 μm besitzt.
  12. Verfahren nach Anspruch 7, das ferner das Bilden (310) eines zweiten Gruppe-III-V-Halbleiterkörpers (218) über dem ersten Gruppe-III-V-Halbleiterkörper (216) aufweist, wobei ein zweidimensionales Elektronengas (240) an einem Heteroübergang der ersten und zweiten Gruppe-III-V-Halbleiterkörper (216, 218) gebildet wird.
DE102010047708.7A 2009-10-14 2010-10-06 Gruppe-III-V-Halbleiterbauteil mit Zwischenschichten zur Verspannungsentlastung und Verfahren zu dessen Herstellung Active DE102010047708B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/587,964 2009-10-14
US12/587,964 US8575660B2 (en) 2009-10-14 2009-10-14 Group III-V semiconductor device with strain-relieving interlayers

Publications (2)

Publication Number Publication Date
DE102010047708A1 DE102010047708A1 (de) 2011-04-21
DE102010047708B4 true DE102010047708B4 (de) 2015-12-31

Family

ID=50156497

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102010047708.7A Active DE102010047708B4 (de) 2009-10-14 2010-10-06 Gruppe-III-V-Halbleiterbauteil mit Zwischenschichten zur Verspannungsentlastung und Verfahren zu dessen Herstellung

Country Status (3)

Country Link
US (3) US8575660B2 (de)
JP (1) JP5503487B2 (de)
DE (1) DE102010047708B4 (de)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8575660B2 (en) * 2009-10-14 2013-11-05 International Rectifier Corporation Group III-V semiconductor device with strain-relieving interlayers
JP5781292B2 (ja) * 2010-11-16 2015-09-16 ローム株式会社 窒化物半導体素子および窒化物半導体パッケージ
US8957454B2 (en) 2011-03-03 2015-02-17 International Rectifier Corporation III-Nitride semiconductor structures with strain absorbing interlayer transition modules
US8546849B2 (en) 2011-05-04 2013-10-01 International Rectifier Corporation High voltage cascoded III-nitride rectifier package utilizing clips on package surface
US9087812B2 (en) * 2011-07-15 2015-07-21 International Rectifier Corporation Composite semiconductor device with integrated diode
US9281388B2 (en) * 2011-07-15 2016-03-08 Infineon Technologies Americas Corp. Composite semiconductor device with a SOI substrate having an integrated diode
US8796738B2 (en) 2011-09-21 2014-08-05 International Rectifier Corporation Group III-V device structure having a selectively reduced impurity concentration
JP2013145782A (ja) * 2012-01-13 2013-07-25 Sharp Corp ヘテロ接合型電界効果トランジスタ用のエピタキシャルウエハ
US9525054B2 (en) 2013-01-04 2016-12-20 Taiwan Semiconductor Manufacturing Company, Ltd. High electron mobility transistor and method of forming the same
KR101464854B1 (ko) 2013-01-14 2014-11-25 주식회사 엘지실트론 반도체 기판
US9620598B2 (en) 2014-08-05 2017-04-11 Semiconductor Components Industries, Llc Electronic device including a channel layer including gallium nitride
CN105336770A (zh) * 2014-08-06 2016-02-17 江西省昌大光电科技有限公司 氮化镓基高电子迁移率晶体管外延结构及其制造方法
US10062756B2 (en) 2014-10-30 2018-08-28 Semiconductor Components Industries, Llc Semiconductor structure including a doped buffer layer and a channel layer and a process of forming the same
CN105702826B (zh) * 2014-11-25 2018-10-19 东莞市中镓半导体科技有限公司 一种在Si衬底上制备无裂纹GaN薄膜的方法
CN105676368A (zh) * 2016-03-18 2016-06-15 中国电子科技集团公司第五十五研究所 一种硅基微环滤波器与磷化铟基光探测器异质集成单片制作方法
US9608075B1 (en) 2016-06-03 2017-03-28 Infineon Technologies Americas Corp. III-nitride semiconductor device with doped epi structures
US10829866B2 (en) 2017-04-03 2020-11-10 Infineon Technologies Americas Corp. Wafer carrier and method
WO2022160089A1 (en) * 2021-01-26 2022-08-04 Innoscience (Suzhou) Technology Co., Ltd. Semiconductor device and fabrication method thereof

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003059948A (ja) * 2001-08-20 2003-02-28 Sanken Electric Co Ltd 半導体装置及びその製造方法
US6617060B2 (en) * 2000-12-14 2003-09-09 Nitronex Corporation Gallium nitride materials and methods
US6841001B2 (en) * 2002-07-19 2005-01-11 Cree, Inc. Strain compensated semiconductor structures and methods of fabricating strain compensated semiconductor structures
JP2009065025A (ja) * 2007-09-07 2009-03-26 Covalent Materials Corp 化合物半導体基板

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6447604B1 (en) * 2000-03-13 2002-09-10 Advanced Technology Materials, Inc. Method for achieving improved epitaxy quality (surface texture and defect density) on free-standing (aluminum, indium, gallium) nitride ((al,in,ga)n) substrates for opto-electronic and electronic devices
US6775314B1 (en) * 2001-11-29 2004-08-10 Sandia Corporation Distributed bragg reflector using AIGaN/GaN
US8946674B2 (en) * 2005-08-31 2015-02-03 University Of Florida Research Foundation, Inc. Group III-nitrides on Si substrates using a nanostructured interlayer
US7547925B2 (en) * 2005-11-14 2009-06-16 Palo Alto Research Center Incorporated Superlattice strain relief layer for semiconductor devices
WO2007077666A1 (ja) 2005-12-28 2007-07-12 Nec Corporation 電界効果トランジスタ、ならびに、該電界効果トランジスタの作製に供される多層エピタキシャル膜
JP2007250721A (ja) 2006-03-15 2007-09-27 Matsushita Electric Ind Co Ltd 窒化物半導体電界効果トランジスタ構造
US7825432B2 (en) * 2007-03-09 2010-11-02 Cree, Inc. Nitride semiconductor structures with interlayer structures
US7598108B2 (en) * 2007-07-06 2009-10-06 Sharp Laboratories Of America, Inc. Gallium nitride-on-silicon interface using multiple aluminum compound buffer layers
US8575660B2 (en) * 2009-10-14 2013-11-05 International Rectifier Corporation Group III-V semiconductor device with strain-relieving interlayers

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6617060B2 (en) * 2000-12-14 2003-09-09 Nitronex Corporation Gallium nitride materials and methods
JP2003059948A (ja) * 2001-08-20 2003-02-28 Sanken Electric Co Ltd 半導体装置及びその製造方法
US6841001B2 (en) * 2002-07-19 2005-01-11 Cree, Inc. Strain compensated semiconductor structures and methods of fabricating strain compensated semiconductor structures
JP2009065025A (ja) * 2007-09-07 2009-03-26 Covalent Materials Corp 化合物半導体基板

Also Published As

Publication number Publication date
US9741841B2 (en) 2017-08-22
JP2011091397A (ja) 2011-05-06
US20110084311A1 (en) 2011-04-14
US9318560B2 (en) 2016-04-19
US20140054607A1 (en) 2014-02-27
US8575660B2 (en) 2013-11-05
DE102010047708A1 (de) 2011-04-21
JP5503487B2 (ja) 2014-05-28
US20160233327A1 (en) 2016-08-11

Similar Documents

Publication Publication Date Title
DE102010047708B4 (de) Gruppe-III-V-Halbleiterbauteil mit Zwischenschichten zur Verspannungsentlastung und Verfahren zu dessen Herstellung
DE102014213565B4 (de) Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE10392313B4 (de) Auf Galliumnitrid basierende Vorrichtungen und Herstellungsverfahren
DE102009047881B4 (de) Verfahren zur Herstellung einer epitaktisch hergestellten Schichtstruktur
DE102011100241A1 (de) Nitride Semiconductor Device
DE112013000648B4 (de) Epitaktisches Substrat, Halbleitervorrichtung, und Verfahren zur Herstellung einer Halbleitervorrichtung
DE102008013755A1 (de) Deckschichten beinhaltend Aluminiumnitrid für Nitrid-basierte Transistoren und Verfahren zu deren Herstellung
DE112010001556T5 (de) Rückdiffusionsunterdrückende Strukturen
DE112008000957T5 (de) Mechanismus zum Bilden einer Remote-Deltadotierungsschicht einer Quantentopfstruktur
DE112010001555T5 (de) GaN-HEMT vom Anreicherungstyp und Verfahren zu seiner Herstellung
WO2011032949A1 (de) Halbleiterstruktur
DE102015112350A1 (de) Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE112006002430B4 (de) Verfahren zur Herstellung von Super-Gittern unter Verwendung von abwechselnden Hoch und Niedrig-Temperatur-Schichten zum Sperren von parasitären Strompfaden
DE102014108625A1 (de) Gate-stack für selbstsperrenden verbundhalbleitertransistor
DE112018003057T5 (de) Gan-transistor im anreicherungsmodus mit selektiven und nicht selektiven ätzschichten für verbesserte gleichförmigkeit der gan-spacerdicke
DE102013106683A1 (de) Halbleitervorrichtungen und Verfahren zur Herstellung derselben
DE102016114896A1 (de) Halbleiterstruktur, HEMT-Struktur und Verfahren zu deren Herstellung
AT518350A2 (de) Halbleiterwafer und Verfahren zum Prüfen eines Halbleiterwafers
DE112013002033T5 (de) Epitaxialsubstrat, Halbleitervorrichtung, und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102014104103A1 (de) Verfahren und Substrat für dicke III-N-Epitaxieschichten
DE102016108911A1 (de) Heteroübergang-Halbleitervorrichtung und Verfahren zur Herstellung einer Heteroübergang-Halbleitervorrichtung
DE102017103879A1 (de) Halbleiterkomponente mit Aluminiumsiliziumnitridschichten
WO2014198550A1 (de) Verfahren zur herstellung eines nitridverbindungshalbleiter-bauelements
DE102015213501B4 (de) Verfahren zum Herstellen einer Nitrid-Halbleitervorrichtung
DE102016103208A1 (de) Halbleitervorrichtung und herstellungsverfahren

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R016 Response to examination communication
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R081 Change of applicant/patentee

Owner name: INFINEON TECHNOLOGIES AMERICAS CORP., EL SEGUN, US

Free format text: FORMER OWNER: INTERNATIONAL RECTIFIER CORPORATION, EL SEGUNDO, CALIF., US

R082 Change of representative

Representative=s name: DR. WEITZEL & PARTNER PATENT- UND RECHTSANWAEL, DE