DE102016108911A1 - Heteroübergang-Halbleitervorrichtung und Verfahren zur Herstellung einer Heteroübergang-Halbleitervorrichtung - Google Patents

Heteroübergang-Halbleitervorrichtung und Verfahren zur Herstellung einer Heteroübergang-Halbleitervorrichtung Download PDF

Info

Publication number
DE102016108911A1
DE102016108911A1 DE102016108911.7A DE102016108911A DE102016108911A1 DE 102016108911 A1 DE102016108911 A1 DE 102016108911A1 DE 102016108911 A DE102016108911 A DE 102016108911A DE 102016108911 A1 DE102016108911 A1 DE 102016108911A1
Authority
DE
Germany
Prior art keywords
type semiconductor
layer
semiconductor layer
semiconductor device
heterojunction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102016108911.7A
Other languages
English (en)
Inventor
Takashi Okawa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Publication of DE102016108911A1 publication Critical patent/DE102016108911A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/808—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a PN junction gate, e.g. PN homojunction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/098—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being PN junction gate field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0688—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions characterised by the particular shape of a junction between semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1066—Gate region of field-effect devices with PN junction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66893—Unipolar field-effect transistors with a PN junction gate, i.e. JFET
    • H01L29/66916—Unipolar field-effect transistors with a PN junction gate, i.e. JFET with a PN heterojunction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Eine Heteroübergang-Halbleitervorrichtung umfasst: eine Kanalschicht (14), die einen ersten Halbleiter umfasst; eine Barrierenschicht (16), die auf der Kanalschicht (14) bereitgestellt ist und einen Halbleiter umfasst, der eine Bandlücke aufweist, die größer als eine Bandlücke des ersten Halbleiters ist; eine Sourceelektrode (24) und eine Drainelektrode (26), die auf der Barrierenschicht (16) bereitgestellt sind und in einem ohmschen Kontakt mit der Barrierenschicht (16) sind; eine p-Typ-Halbleiterschicht (18), die auf der Barrierenschicht (16) bereitgestellt ist, wobei die p-Typ-Halbleiterschicht (18) in einem Bereich zwischen der Sourceelektrode (24) und der Drainelektrode (26) auf der Barrierenschicht (16) bereitgestellt ist; eine n-Typ-Halbleiterschicht (20), die auf der p-Typ-Halbleiterschicht (18) bereitgestellt ist; und eine Gateelektrode (22), die mit der n-Typ-Halbleiterschicht (20) verbunden ist. Eine Verbindungsfläche zwischen der p-Typ-Halbleiterschicht (18) und der n-Typ-Halbleiterschicht (20) weist eine konkav-konvexe Struktur auf.

Description

  • HINTERGRUND DER ERFINDUNG
  • 1. Gebiet der Erfindung
  • Die vorliegende Erfindung betrifft eine Heteroübergang-Halbleitervorrichtung und ein Verfahren zum Herstellen einer Heteroübergang-Halbleitervorrichtung.
  • 2. Beschreibung des verwandten Standes der Technik
  • Es ist eine Nitridhalbleitervorrichtung offenbart, die eine Heteroübergang-Halbleiterelementvorrichtung ist, in der eine Kanalschicht, die aus Galliumnitrid (GaN) gebildet ist, und eine Barrierenschicht, die aus Aluminiumgalliumnitrid (AlGaN) gebildet ist, miteinander verbunden sind. In dieser Nitridhalbleitervorrichtung sind eine p-Typ-GaN-Schicht, eine n-Typ-GaN-Schicht und eine Gateelektrode auf der Barrierenschicht geschichtet (siehe japanische Patentveröffentlichung Nr. 2013-80894 ( JP 2013-80894 A )).
  • In der Nitridhalbleitervorrichtung gemäß dem vorstehend beschriebenen verwandten Stand der Technik kann die Dotierstoffkonzentration in der p-Typ-GaN-Schicht eingestellt sein, um hoch zu sein, so dass die Vorrichtung ausgelegt ist, in einem Zustand, in dem keine Spannung an die Gateelektrode angelegt ist, in einem Aus-Zustand (Normal-Aus-Zustand) zu sein. Zusätzlich kann die Dotierstoffkonzentration in der n-Typ-GaN-Schicht eingestellt sein, um hoch zu sein, so dass ein Kontaktwiderstand mit der Gateelektrode verringert ist.
  • KURZZUSAMMENFASSUNG DER ERFINDUNG
  • In einem Fall, in dem die p-Typ-GaN-Schicht, die eine hohe Dotierstoffkonzentration aufweist, und die n-Typ-GaN-Schicht, die eine hohe Dotierstoffkonzentration aufweist, miteinander verbunden sind, wird eine Verarmungszone bzw. Sperrschicht, die bei einer Schnittstelle bzw. Schnitfläche zwischen der p-Typ-GaN-Schicht und der n-Typ-GaN-Schicht ausgebildet ist, verengt. Als Ergebnis kann sich ein Leckstrom, der von der Gateelektrode zu einer Sourceelektrode fließt, vergrößern.
  • Gemäß einer ersten Ausgestaltung der Erfindung umfasst eine Heteroübergang-Halbleitervorrichtung: eine Kanalschicht, die einen ersten Halbleiter umfasst; eine Barrierenschicht, die auf der Kanalschicht bereitgestellt ist und einen Halbleiter umfasst, der eine Bandlücke aufweist, die größer als eine Bandlücke des ersten Halbleiters ist; eine Sourceelektrode und eine Drainelektrode, die auf der Barrierenschicht bereitgestellt sind und in einem ohmschen Kontakt mit der Barrierenschicht sind; eine p-Typ-Halbleiterschicht, die auf der Barrierenschicht bereitgestellt ist, wobei die p-Typ-Halbleiterschicht in einem Bereich zwischen der Sourceelektrode und der Drainelektrode auf der Barrierenschicht bereitgestellt ist; eine n-Typ-Halbleiterschicht, die auf der p-Typ-Halbleiterschicht bereitgestellt ist; und eine Gateelektrode, die mit der n-Typ-Halbleiterschicht verbunden ist. Eine Verbindungsfläche zwischen der p-Typ-Halbleiterschicht und der n-Typ-Halbleiterschicht weist eine konkav-konvexe Struktur auf.
  • In der ersten Ausgestaltung können die p-Typ-Halbleiterschicht und die Gateelektrode miteinander durch eine isolierende Schicht in einem konvexen Bereich der p-Typ-Halbleiterschicht der konkav-konvexen Struktur verbunden sein.
  • In der ersten Ausgestaltung kann die Gateelektrode auf einer oberen Oberfläche der n-Typ-Halbleiterschicht und einer Seitenoberfläche der n-Typ-Halbleiterschicht bereitgestellt sein.
  • In der ersten Ausgestaltung kann eine Ecke der konkav-konvexen Struktur eine gekrümmte Oberfläche aufweisen.
  • In der ersten Ausgestaltung kann die Kanalschicht aus GaN zusammengesetzt sein. Die Barrierenschicht kann aus AlGaN zusammengesetzt sein. Die p-Typ-Halbleiterschicht kann aus p-Typ-GaN zusammengesetzt sein. Die n-Typ-Halbleiterschicht kann aus n-Typ-GaN zusammengesetzt sein.
  • In der ersten Ausgestaltung kann eine Breite einer Rille in der konkav-konvexen Struktur derart eingestellt sein, dass sich eine Sperrschicht über einen gesamten konvexen Bereich der p-Typ-Halbleiterschicht und einen gesamten konvexen Bereich der n-Typ-Halbleiterschicht ausbreitet.
  • Eine zweite Ausgestaltung der Erfindung stellt ein Verfahren zum Herstellen einer Heteroübergang-Halbleitervorrichtung bereit. Die zweite Ausgestaltung umfasst: a) ein Bilden einer Barrierenschicht auf einer Kanalschicht, wobei die Kanalschicht einen ersten Halbleiter umfasst, wobei die Barrierenschicht einen Halbleiter umfasst, der eine Bandlücke aufweist, die größer als eine Bandlücke des ersten Halbleiters ist; b) ein Bilden einer Sourceelektrode und einer Drainelektrode, die in einem ohmschen Kontakt mit der Barrierenschicht sind, wobei die Sourceelektrode und die Drainelektrode auf der Barrierenschicht gebildet werden; c) ein Bilden einer p-Typ-Halbleiterschicht auf der Barrierenschicht, wobei die p-Typ-Halbleiterschicht zwischen der Sourceelektrode und der Drainelektrode bereitgestellt wird; d) ein Bearbeiten einer Oberfläche der p-Typ-Halbleiterschicht, um eine konkav-konvexe Struktur auszubilden, wobei die Oberfläche der p-Typ-Halbleiterschicht entgegengesetzt zu einer Oberfläche der p-Typ-Halbleiterschicht ist, die der Barrierenschicht gegenüberliegt; e) ein Bilden einer n-Typ-Halbleiterschicht auf der p-Typ-Halbleiterschicht, wobei eine Verbindungsfläche der n-Typ-Halbleiterschicht mit der p-Typ-Halbleiterschicht eine konkav-konvexe Struktur aufweist; und f) ein Bilden einer Gateelektrode auf der n-Typ-Halbleiterschicht.
  • Die zweite Ausgestaltung kann g) ein Bilden einer isolierenden Schicht auf der p-Typ-Halbleiterschicht während einer Zeitdauer zwischen dem Schritt c) und dem Schritt d) umfassen.
  • In der zweiten Ausgestaltung umfasst der vorstehend genannte Schritt d) ein Bearbeiten der isolierenden Schicht und der p-Typ-Halbleiterschicht, so dass die isolierende Schicht und die p-Typ-Halbleiterschicht eine konkav-konvexe Struktur bilden, wobei die isolierende Schicht eine Spitze eines konvexen Bereichs des konkav-konvexen Abschnitts abdeckt.
  • In der zweiten Ausgestaltung kann der vorstehend genannte Schritt f) ein Bilden der Gateelektrode auf einer oberen Oberfläche und einer Seitenoberfläche der n-Typ-Halbleiterschicht umfassen.
  • In der zweiten Ausgestaltung kann der vorstehend genannte Schritt d) ein Bearbeiten einer Ecke der konkav-konvexen Struktur umfassen, um eine gekrümmte Oberfläche aufzuweisen.
  • In der zweiten Ausgestaltung kann in dem vorstehend genannten Schritt d) eine Rille in der konkav-konvexen Struktur bearbeitet werden, um eine Breite aufzuweisen, in der sich eine Sperrschicht über einen gesamten konvexen Bereich der p-Typ-Halbleiterschicht und einen gesamten konvexen Bereich der n-Typ-Halbleiterschicht ausbreitet.
  • Gemäß den ersten und zweiten Ausgestaltungen kann eine Vorrichtung bereitgestellt werden, die eine Normal-Aus-Eigenschaft und einen verringerten Leckstrom aufweist.
  • KURZBESCHREIBUNG DER ZEICHNUNGEN
  • Merkmale, Vorteile sowie eine technische und industrielle Bedeutung beispielhafter Ausführungsbeispiele der Erfindung werden nachstehend unter Bezugnahme auf die beigefügte Zeichnung beschrieben, in der gleiche Bezugszeichen gleiche Elemente bezeichnen. Es zeigen:
  • 1 eine Schnittdarstellung, die schematisch eine Konfiguration einer Heteroübergang-Halbleitervorrichtung gemäß einem ersten Ausführungsbeispiel zeigt;
  • 2A ein Diagramm, das ein Ausbreiten einer Sperrschicht bzw. Verarmungszone bei einem Gate einer Heteroübergang-Halbleitervorrichtung in einem Fall zeigt, in dem eine konkav-konvexe Struktur bei einer Verbindungsfläche zwischen einer p-Typ-Halbleiterschicht und einer n-Typ-Halbleiterschicht nicht bereitgestellt ist;
  • 2B ein Diagramm, das das Ausbreiten der Sperrschicht bzw. Verarmungszone bei dem Gate der Heteroübergang-Halbleitervorrichtung in einem Fall zeigt, in dem die konkav-konvexe Struktur bei der Verbindungsfläche zwischen der p-Typ-Halbleiterschicht und der n-Typ-Halbleiterschicht nicht bereitgestellt ist;
  • 2C ein Diagramm, das das Ausbreiten der Sperrschicht bzw. Verarmungszone bei dem Gate der Heteroübergang-Halbleitervorrichtung in einem Fall zeigt, in dem die konkav-konvexe Struktur bei der Verbindungsfläche zwischen der p-Typ-Halbleiterschicht und der n-Typ-Halbleiterschicht nicht bereitgestellt ist;
  • 3A ein Diagramm, das das Ausbreiten der Sperrschicht bzw. Verarmungszone bei einem Gate der Heteroübergang-Halbleitervorrichtung gemäß dem ersten Ausführungsbeispiel zeigt;
  • 3B ein Diagramm, das das Ausbreiten der Sperrschicht bzw. Verarmungszone bei dem Gate der Heteroübergang-Halbleitervorrichtung gemäß dem ersten Ausführungsbeispiel zeigt;
  • 3C ein Diagramm, das das Ausbreiten der Sperrschicht bzw. Verarmungszone bei dem Gate der Heteroübergang-Halbleitervorrichtung gemäß dem ersten Ausführungsbeispiel zeigt;
  • 4A ein Diagramm, das ein Verfahren zum Herstellen der Heteroübergang-Halbleitervorrichtung gemäß dem ersten Ausführungsbeispiel zeigt;
  • 4B ein Diagramm, das das Verfahren zum Herstellen der Heteroübergang-Halbleitervorrichtung gemäß dem ersten Ausführungsbeispiel zeigt;
  • 4C ein Diagramm, das das Verfahren zum Herstellen der Heteroübergang-Halbleitervorrichtung gemäß dem ersten Ausführungsbeispiel zeigt;
  • 4D ein Diagramm, das das Verfahren zum Herstellen der Heteroübergang-Halbleitervorrichtung gemäß dem ersten Ausführungsbeispiel zeigt;
  • 4E ein Diagramm, das das Verfahren zum Herstellen der Heteroübergang-Halbleitervorrichtung gemäß dem ersten Ausführungsbeispiel zeigt;
  • 4F ein Diagramm, das das Verfahren zum Herstellen der Heteroübergang-Halbleitervorrichtung gemäß dem ersten Ausführungsbeispiel zeigt;
  • 4G ein Diagramm, das das Verfahren zum Herstellen der Heteroübergang-Halbleitervorrichtung gemäß dem ersten Ausführungsbeispiel zeigt;
  • 4H ein Diagramm, das das Verfahren zum Herstellen der Heteroübergang-Halbleitervorrichtung gemäß dem ersten Ausführungsbeispiel zeigt;
  • 4I ein Diagramm, das das Verfahren zum Herstellen der Heteroübergang-Halbleitervorrichtung gemäß dem ersten Ausführungsbeispiel zeigt;
  • 5 eine Schnittdarstellung, die schematisch eine Konfiguration einer Heteroübergang-Halbleitervorrichtung gemäß einem zweiten Ausführungsbeispiel zeigt;
  • 6 ein Diagramm, das ein Verfahren zum Herstellen der Heteroübergang-Halbleitervorrichtung gemäß dem zweiten Ausführungsbeispiel zeigt;
  • 7 eine Schnittdarstellung, die schematisch eine Konfiguration einer Heteroübergang-Halbleitervorrichtung gemäß einem dritten Ausführungsbeispiel zeigt;
  • 8 ein Diagramm, das ein Verfahren zum Herstellen der Heteroübergang-Halbleitervorrichtung gemäß dem dritten Ausführungsbeispiel zeigt;
  • 9 eine Schnittdarstellung, die schematisch eine Konfiguration einer Heteroübergang-Halbleitervorrichtung gemäß einem vierten Ausführungsbeispiel zeigt; und
  • 10 ein Diagramm, das ein Verfahren zum Herstellen der Heteroübergang-Halbleitervorrichtung gemäß dem vierten Ausführungsbeispiel zeigt.
  • AUSFÜHRLICHE BESCHREIBUNG DER AUSFÜHRUNGSBEISPIELE
  • <Erstes Ausführungsbeispiel>
  • Wie es in 1 gezeigt ist, umfasst eine Heteroübergang-Halbleitervorrichtung gemäß einem ersten Ausführungsbeispiel ein Substrat 10, eine Pufferschicht 12, eine Kanalschicht 14, eine Barrierenschicht 16, eine p-Typ-Halbleiterschicht 18, eine n-Typ-Halbleiterschicht 20, eine Gateelektrode 22, eine Sourceelektrode 24, eine Drainelektrode 26 und eine Schutzschicht 28.
  • Die Kanalschicht 14 ist eine Halbleiterschicht, die einen Heteroübergang bei einer Schnittfläche mit der Barrierenschicht 16 bildet, die nachstehend beschrieben ist. Die Kanalschicht 14 ist aus einem Halbleitermaterial gebildet, das eine hohe Gitterübereinstimmung mit der Barrierenschicht 16 aufweist. Die Dicke der Kanalschicht 14 ist nicht spezifisch begrenzt und ist vorzugsweise etwa mehrere hundert Nanometer.
  • Die Kanalschicht 14 ist auf dem Substrat 10 ausgebildet. Das Substrat 10 ist aus einem Material gebildet, das eine Gitterkonstante und einen thermischen Ausdehnungskoeffizienten aufweist, die ähnlich zu denen der Kanalschicht 14 sind, beispielsweise Siliziumcarbid, Saphir, Aluminiumnitrid, Aluminiumgalliumnitrid, Galliumnitrid oder Silizium. Zusätzlich kann die Pufferschicht 12 optional zwischen dem Substrat 10 und der Kanalschicht 14 ausgebildet sein. Die Pufferschicht 12 ist bereitgestellt, um eine Gitterfehlanpassung zwischen dem Substrat 10 und der Kanalschicht 14 zu entspannen. Es ist zu bevorzugen, dass die Pufferschicht 12 aus einem Material gebildet wird, das eine mittlere Gitterkonstante zwischen einer Gitterkonstante des Substrats 10 und einer Gitterkonstante der Kanalschicht 14 aufweist. Die Pufferschicht 12 kann als eine einzelne Schicht oder eine zusammengesetzte Schicht ausgebildet sein, die beispielsweise aus Galliumnitrid (GaN), Aluminiumgalliumnitrid (AlGaN), Aluminiumnitrid (AlN), Indiumgalliumnitrid (InGaN) oder Indiumaluminiumgalliumnitrid (InAlGaN) gebildet wird.
  • Die Barrierenschicht 16 ist eine Halbleiterschicht, die auf die Kanalschicht 14 geschichtet ist und einen Heteroübergang bei einer Schnittfläche mit der Kanalschicht 14 bildet. Die Barrierenschicht 16 ist aus einem Halbleitermaterial gebildet, das eine Bandlücke aufweist, die größer als eine Bandlücke der Kanalschicht 14 ist, und eine hohe Gitterübereinstimmung mit der Kanalschicht 14 aufweist. Als Ergebnis findet eine spontane Polarisierung oder eine piezoelektrische Polarisierung bei einer Schnittfläche zwischen der Kanalschicht 14 und der Barrierenschicht 16 statt. Aufgrund dieses Polarisierungseffekts wird ein zweidimensionales Elektronengas (2DEG) mit einer hohen Trägerdichte (Elektronendichte) bei der Schnittfläche zwischen der Kanalschicht 14 und der Barrierenschicht 16 erzeugt.
  • Zusätzlich kann ein zweidimensionales Elektronengas (2DEG) erzeugt werden, indem ein Dotierstoff zu dem Schnittflächenbereich zwischen der Kanalschicht 14 und der Barrierenschicht 16 hinzugefügt wird, um eine δ-Dotierung des Schnittflächenbereichs auszuführen. Beispielsweise kann in einem Fall, in dem die Barrierenschicht 16 aus AlGaN gebildet wird, zumindest ein Element aus Silizium (Si), Germanium (Ge) und Sauerstoff (O) als ein n-Typ-Dotierstoff für eine δ-Dotierung verwendet werden.
  • Eine Kombination der Kanalschicht 14 und der Barrierenschicht 16 ist nicht spezifisch begrenzt, solange eine Heteroschnittfläche mit hoher Kristallinität gebildet wird. Beispielsweise können eine Gruppe-III-V-Halbleiterzusammensetzung, die ein Gruppe-III-Element oder mehrere Gruppe-III-Elemente und ein Gruppe-V-Element oder mehrere Gruppe-V-Elemente beinhaltet, eine Gruppe-II-VI-Halbleiterzusammensetzung, die ein Gruppe-II-Element oder mehrere Gruppe-II-Elemente und ein Gruppe-VI-Element oder mehrere Gruppe-VI-Elemente beinhaltet, und ein Gruppe-IV-Halbleiter, der ein Gruppe-IV-Element beinhaltet, in geeigneter Weise ausgewählt und miteinander kombiniert werden. Beispiele der Kombination der Barrierenschicht 16 und der Kanalschicht 14 umfassen AlGaN/GaN, AlGaAs/GaAs, AlN/GaN, InAlN/GaN, AlGaNP/GaNP, InAlGaAsP/InGaP, AlN/InN und GaP/Si. Beispielsweise kann die Kanalschicht 14 aus i-Typ-GaN gebildet werden, wobei die Barrierenschicht 16 aus i-Typ-AlxGa1-xN gebildet werden kann. Ein stöchiometrisches Zusammensetzungsverhältnis x von Al und Ga der Barrierenschicht 16 ist nicht spezifisch begrenzt. Beispielsweise ist es bei einer Hochleistungs-Heteroübergang-Halbleitervorrichtung zu bevorzugen, dass ein durchschnittliches Zusammensetzungsverhältnis x der gesamten Barrierenschicht 16 0,1 bis 0,3 beträgt.
  • Die p-Typ-Halbleiterschicht 18 ist auf der Barrierenschicht 16 in einem Bereich zwischen der Sourceelektrode 24 und der Drainelektrode 26 bereitgestellt. Die p-Typ-Halbleiterschicht 18 ist eine Halbleiterschicht, zu der ein p-Typ-Dotierstoff hinzugefügt ist. Die Dicke der p-Typ-Halbleiterschicht 18 ist nicht spezifisch begrenzt, ist aber vorzugsweise 50 nm bis 300 nm (beispielsweise 150 nm).
  • Beispielsweise umfassen in einem Fall, in dem die p-Typ-Halbleiterschicht 18 aus einer Gruppe-III-V-Halbleiterzusammensetzung gebildet wird, Beispiele der Gruppe-III-V-Halbleiterzusammensetzung ein Material, das durch Hinzufügen eines p-Typ-Dotierstoffes zu Galliumnitrid (GaN), Alluminiumgalliumnitrid (AlGaN), Alluminiumnitrid (AlN), Indiumgalliumnitrid (InGaN), Indiumalluminiumgalliumnitrid (InAlGaN) oder dergleichen erhalten wird. Beispiele des p-Typ-Dotierstoffes umfassen Magnesium (Mg). Es ist zu bevorzugen, dass die Dotierstoffkonzentration in der p-Typ-Halbleiterschicht 18 höher als die Dotierstoffkonzentration in der Kanalschicht 14 ist.
  • In der Heteroübergang-Halbleitervorrichtung gemäß dem Ausführungsbeispiel weist die p-Typ-Halbleiterschicht 18 eine Grabenstruktur bzw. Trench-Struktur (konkav-konvexe Struktur) auf, in der eine Rille 18a in einer Tiefenrichtung ausgebildet ist. Die Breite der Rille 18a ist nicht spezifisch begrenzt, beträgt aber vorzugsweise 0,1 µm bis 1 µm (beispielsweise 0,5 µm). Es ist zu bevorzugen, dass die Tiefe der Rille 18a entsprechend der Dicke der p-Typ-Halbleiterschicht 18 eingestellt ist. Die Tiefe der Rille 18a ist nicht spezifisch begrenzt, ist aber vorzugsweise 50 nm bis 250 nm (beispielsweise 100 nm).
  • Die Breite der Rille 18a kann derart eingestellt werden, dass eine Sperrschicht bzw. Verarmungszone 30 sich über den gesamten konvexen Bereich der p-Typ-Halbleiterschicht 18 und den gesamten konvexen Bereich der n-Typ-Halbleiterschicht 20 ausbreitet. Die Breite wird unter Berücksichtigung der verwendeten Halbleitermaterialien, der Dotierstoffkonzentrationen in dem Halbleitermaterial und der Tiefe des Grabens bestimmt. Wenn die Sperrschicht bzw. Verarmungszone 30 sich über den gesamten konvexen Bereich der p-Typ-Halbleiterschicht 18 und den gesamten konvexen Bereich der n-Typ-Halbleiterschicht 20 ausbreitet, kann die Fläche der Sperrschicht bzw. Verarmungszone 30, die zumindest der Tiefe der Rille 18a in der konkav-konvexen Struktur entspricht, sichergestellt werden.
  • Die n-Typ-Halbleiterschicht 20 ist auf der p-Typ-Halbleiterschicht 18 ausgebildet. In der Heteroübergang-Halbleitervorrichtung gemäß dem Ausführungsbeispiel ist die n-Typ-Halbleiterschicht 20 in die Rille 18a eingebettet, die in der p-Typ-Halbleiterschicht 18 bereitgestellt ist. Das heißt, eine Verbindungsfläche zwischen der p-Typ-Halbleiterschicht 18 und der n-Typ-Halbleiterschicht 20 weist eine konkav-konvexe Struktur auf. Genauer gesagt ist bei der Verbindungsfläche zwischen der p-Typ-Halbleiterschicht 18 und der n-Typ-Halbleiterschicht 20 ein konkaver Abschnitt (Rille 18a) der p-Typ-Halbleiterschicht 18 mit einem konvexen Abschnitt der n-Typ-Halbleiterschicht 20 eingebettet, und ein konkaver Abschnitt der n-Typ-Halbleiterschicht 20 ist mit einem konvexen Abschnitt der p-Typ-Halbleiterschicht 18 eingebettet. Die Summe der Dicke der n-Typ-Halbleiterschicht 20 und der Dicke der p-Typ-Halbleiterschicht 18 ist vorzugsweise 50 nm bis 300 nm (beispielsweise 150 nm).
  • Beispielsweise umfassen in einem Fall, in dem die n-Typ-Halbleiterschicht 20 aus einer Gruppe-III-V-Halbleiterzusammensetzung gebildet wird, Beispiele der Gruppe-III-V-Halbleiterzusammensetzung ein Material, das durch ein Hinzufügen eines p-Typ-Dotierstoffes zu Galliumnitrid (GaN), Alluminiumgalliumnitrid (AlGaN), Alluminiumnitrid (AlN), Indiumgalliumnitrid (InGaN), Indiumalluminiumgalliumnitrid (InAlGaN) oder dergleichen erhalten wird. Beispiele des n-Typ-Dotierstoffes umfassen Selen (Se), Silizium (Si), Germanium (Ge) und Sauerstoff (O). Es ist zu bevorzugen, dass die Dotierstoffkonzentration in der n-Typ-Halbleiterschicht 20 höher als die Dotierstoffkonzentration in der Kanalschicht 14 ist.
  • Die Gateelektrode 22 ist auf der n-Typ-Halbleiterschicht 20 gebildet. Es ist zu bevorzugen, dass die Gateelektrode 22 aus Metall, Metallsilizid und einer zugehörigen Legierung gebildet wird. Beispielsweise ist es, obwohl es nicht hierauf begrenzt ist, zu bevorzugen, dass die Gateelektrode 22 zumindest ein Element beinhaltet, das aus einer Gruppe ausgewählt wird, die aus Aluminium (Al), Molybdän (Mo), Gold (Au), Nickel (Ni), Platin (Pt), Titan (Ti), Palladium (Pd), Iridium (Ir), Rhodium (Rh), Kobalt (Co), Wolfram (W), Tantal (Ta), Kupfer (Cu) und Zink (Zn) besteht. Die Gateelektrode 22 kann auf der n-Typ-Halbleiterschicht 20 durch Sputtern, vakuumbasierte Gasphasenabscheidung oder dergleichen gebildet werden, wobei eine allgemein bekannte Maskentechnik, wie beispielsweise Photolithographie, verwendet wird.
  • Die Sourceelektrode 24 und die Drainelektrode 26 sind Elektroden für ein Zuführen eines Stroms zu der Heteroübergang-Halbleitervorrichtung. Die Sourceelektrode 24 und die Drainelektrode 26 sind auf der Barrierenschicht 16 bereitgestellt, um eine ohmsche Verbindung mit der Barrierenschicht 16 zu bilden. Es ist zu bevorzugen, dass die Sourceelektrode 24 und die Drainelektrode 26 aus Metall, Metallsilizid und einer zugehörigen Legierung gebildet werden. Beispielsweise ist es, obwohl es nicht hierauf begrenzt ist, zu bevorzugen, dass die Sourceelektrode 24 und die Drainelektrode 26 zumindest ein Element beinhalten, das aus einer Gruppe ausgewählt wird, die aus Aluminium (Al), Molybdän (Mo), Gold (Au), Nickel (Ni), Platin (Pt), Titan (Ti), Palladium (Pd), Iridium (Ir), Rhodium (Rh), Kobalt (Co), Wolfram (W), Tantal (Ta), Kupfer (Cu) und Zink (Zn) besteht. Beispielsweise können die Sourceelektrode 24 und die Drainelektrode 26 eine Schichtstruktur aus Titan (Ti)/Aluminium (Al)/Nickel (Ni) oder eine Schichtstruktur aus Titan (Ti)/Aluminium-Kupfer (AlCu) aufweisen. In einem Fall, in dem die Barrierenschicht 16 aus einem anderen Halbleitermaterial gebildet wird, können die Sourceelektrode 24 und die Drainelektrode 26 aus einem Material gebildet werden, das aus Materialien ausgewählt wird, die eine ohmsche Verbindung mit dem Halbleitermaterial bilden können. Die Sourceelektrode 24 und die Drainelektrode 26 können auf geeigneten Bereichen auf der Barrierenschicht 16 durch Sputtern, vakuumbasierte Gasphasenabscheidung oder dergleichen gebildet werden, wobei eine allgemein bekannte Maskentechnik, wie beispielsweise Photolithographie, verwendet wird.
  • Die Schutzschicht 28 ist bereitgestellt, um eine Oberfläche der Barrierenschicht 16 zu schützen. Die Schutzschicht 28 ist in einem Bereich der Oberfläche der Barrierenschicht 16 bereitgestellt, in dem die Gateelektrode 22, die Sourceelektrode 24 und die Drainelektrode 26 nicht bereitgestellt sind. Beispielsweise kann in einem Fall, in dem die Barrierenschicht 16 aus AlGaN gebildet wird, die Schutzschicht 28 aus einem Material gebildet werden, das aus Siliziumoxid (SiO2), Siliziumnitrid (SiN), Aluminiumoxid (Al2O3) und dergleichen ausgewählt wird. In einem Fall, in dem die Barrierenschicht 16 aus einem anderen Halbleitermaterial gebildet wird, kann die Schutzschicht 28 aus einem Material gebildet werden, das eine größere chemische und mechanische Stabilität als die Barrierenschicht 16 aufweist. Indem die Schutzschicht 28 gebildet wird, kann die Oberfläche der Barrierenschicht 16 chemisch und mechanisch geschützt werden, wobei die Schnittflächenzustandsdichte bei einer Schnittfläche mit der Barrierenschicht 16 verringert werden kann.
  • Indem eine Spannung zwischen der Sourceelektrode 24 und der Drainelektrode 26 angelegt wird und eine Spannung an die Gateelektrode 22 in der Heteroübergang-Halbleitervorrichtung gemäß dem Ausführungsbeispiel angelegt wird, fließt ein Strom zwischen der Sourceelektrode 24 und der Drainelektrode 26. Indem die Spannung, die an die Gateelektrode 22 angelegt wird, geändert wird, kann der Strom, der zwischen der Sourceelektrode 24 und der Gateelektrode 26 fließt, gesteuert werden.
  • Hierbei kann, indem die p-Typ-Halbleiterschicht 18 und die n-Typ-Halbleiterschicht 20 unter der Gateelektrode 22 bereitgestellt werden, ein Strom gesteuert werden, um nicht zwischen der Sourceelektrode 24 und der Drainelektrode 26 in einem Zustand zu fließen, in dem keine Spannung an die Gateelektrode 22 angelegt ist. Das heißt, die Heteroübergang-Halbleitervorrichtung gemäß dem Ausführungsbeispiel dient als eine Normal-Aus-Heteroübergang-Halbleitervorrichtung.
  • Hierbei wird, wie es in 2A gezeigt ist, in einem Fall, in dem angenommen wird, dass die p-Typ-Halbleiterschicht 18 keine Trench-Struktur bzw. Grabenstruktur aufweist, das Ausbreiten der Sperrschicht bzw. Verarmungszone bei der Schnittfläche zwischen der p-Typ-Halbleiterschicht 18 und der n-Typ-Halbleiterschicht 20 während des Anlegens einer Spannung an die Gateelektrode 22 diskutiert. Wenn die Spannung, die an die Gateelektrode 22 angelegt wird, zunimmt, breitet sich die Sperrschicht bzw. Verarmungszone 30 bei der Schnittfläche zwischen der p-Typ-Halbleiterschicht 18 und der n-Typ-Halbleiterschicht 20 aus, wie es in den 2B und 2C gezeigt ist. Zu dieser Zeit wird in einem Fall, in dem die Dotierstoffkonzentration in der p-Typ-Halbleiterschicht 18 eingestellt ist, um hoch zu sein, um den Normal-Aus-Zustand zu realisieren, und in dem die Dotierstoffkonzentration in der n-Typ-Halbleiterschicht 20 eingestellt ist, um hoch zu sein, um einen Kontaktwiderstand mit der Gateelektrode 22 zu verringern, die Breite der Sperrschicht bzw. Verarmungszone 30 bei der Schnittfläche zwischen der p-Typ-Halbleiterschicht 18 und der n-Typ-Halbleiterschicht 20 verengt, wobei die Menge bzw. Größe eines Leckstroms zwischen der Gateelektrode 22 und der Sourceelektrode 24 zunimmt.
  • Hierbei wird, wie es in 3A gezeigt ist, in einem Fall, in dem angenommen wird, dass die p-Typ-Halbleiterschicht 18 eine Grabenstruktur bzw. Trench-Struktur aufweist, das Ausbreiten der Sperrschicht bzw. Verarmungszone bei der Schnittfläche zwischen der p-Typ-Halbleiterschicht 18 und der n-Typ-Halbleiterschicht 20 während des Anlegens einer Spannung an die Gateelektrode 22 diskutiert. Wenn die Spannung, die an die Gateelektrode 22 angelegt wird, zunimmt, breitet sich die Sperrschicht bzw. Verarmungszone 30 bei der Schnittfläche zwischen der p-Typ-Halbleiterschicht 18 und der n-Typ-Halbleiterschicht 20 aus, wie es in den 3B und 3C gezeigt ist. Zu dieser Zeit kann, auch wenn die Dotierstoffkonzentrationen in der p-Typ-Halbleiterschicht 18 und der n-Typ-Halbleiterschicht 20 eingestellt sind, um hoch zu sein, die Menge bzw. Größe eines Leckstroms zwischen der Gateelektrode 22 und der Sourceelektrode 24 verringert werden. Der Grund hierfür ist, dass, da die Verbindungsfläche der Schnittfläche zwischen der p-Typ-Halbleiterschicht 18 und der n-Typ-Halbleiterschicht 20 groß ist, die Breite der Sperrschicht bzw. Verarmungszone 30 weiter ist als in der Struktur, die in den 2A bis 2C gezeigt ist, in der keine konkav-konvexe Struktur bereitgestellt ist.
  • (Herstellungsverfahren)
  • Nachstehend wird ein Verfahren zum Herstellen der Heteroübergang-Halbleitervorrichtung gemäß dem ersten Ausführungsbeispiel unter Bezugnahme auf die 4A bis 4I beschrieben.
  • In Schritt S10 werden, wie es in 4A gezeigt ist, die Pufferschicht 12, die Kanalschicht 14 und die Barrierenschicht 16 auf dem Substrat 10 gebildet. Die Pufferschicht 12, die Kanalschicht 14 und die Barrierenschicht 16 können gebildet werden, indem ein allgemein bekanntes Verfahren, wie beispielsweise eine metallorganische chemische Gasphasenabscheidung (MOCVD) oder eine Molekularstrahlepitaxie (MBE), verwendet wird. Rohmaterialien (Rohmaterialgase) und Filmbildungsbedingungen, die in der MOCVD oder der MBE verwendet werden, können in geeigneter Weise entsprechend den Halbleitermaterialien ausgewählt werden, die die Pufferschicht 12, die Kanalschicht 14 und die Barrierenschicht 16 bilden.
  • Beispielsweise können, um die Kanalschicht 14 unter Verwendung von GaN zu bilden und die Barrierenschicht 16 unter Verwendung von AlGaN zu bilden, die Kanalschicht 14 und die Barrierenschicht 16 durch die MOCVD gebildet werden, die Ammoniakgas, Trimethylalluminium (TMA) und Trimethylgallium (TMG) verwendet. Um das Zusammensetzungsverhältnis x der Kanalschicht 14 und der Barrierenschicht 16 zu ändern, kann ein Verhältnis der Zufuhrströmungsraten von Ammoniakgas, TMA und TMG unter Berücksichtigung einer Beziehung zu der Substrattemperatur, dem Rohmaterialienzufuhrdruck und der Filmbildungszeit in geeigneter Weise geändert werden, so dass die Kanalschicht 14 und die Barrierenschicht 16 ein gewünschtes Zusammensetzungsverhältnis x aufweisen. Wenn die Pufferschicht 12, die Kanalschicht 14 und die Barrierenschicht 16 aus anderen Halbleitermaterialien gebildet werden, kann ein allgemein bekanntes Filmbildungsverfahren verwendet werden, um die Schichten zu bilden.
  • In Schritt S12 wird, wie es in 4B gezeigt ist, die p-Typ-Halbleiterschicht 18 auf der Barrierenschicht 16 gebildet. In der nachstehenden Beschreibung für die Schritte sind das Substrat 10, die Pufferschicht 12 und die Kanalschicht 14 in der Zeichnung nicht gezeigt. Um die p-Typ-Halbleiterschicht 18 unter Verwendung von GaN zu bilden, kann die p-Typ-Halbleiterschicht 18 durch die MOCVD unter Verwendung von Ammoniakgas und Trimethylgallium (TMG) gebildet werden, während Magnesium (Mg) als ein Dotierstoff hinzugefügt wird. Die p-Typ-Halbleiterschicht 18 kann auf der gesamten Oberfläche der Barrierenschicht 16 gebildet werden.
  • In Schritt S14 wird, wie es in 4C gezeigt ist, die p-Typ-Halbleiterschicht 18 derart geätzt, dass die p-Typ-Halbleiterschicht 18 nur in einem Gatebereich auf der Barrierenschicht 16 verbleibt. Unter Verwendung einer Photolithographietechnik wird ein Fotolack 32 nur in einem Bereich zum Bilden eines Gates gebildet, wobei die p-Typ-Halbleiterschicht 18 über den Fotolack 32 als eine Maske geätzt wird. Für das Ätzen der p-Typ-Halbleiterschicht 18 kann entweder ein Trockenätzen oder ein Nassätzen verwendet werden. Beispielsweise kann die p-Typ-Halbleiterschicht 18 unter Verwendung eines reaktiven Ionenätzens geätzt werden, bei dem ein Chlorgasplasma verwendet wird. Nach Abschluss des Ätzens wird der Fotolack 32 entfernt.
  • In Schritt S16, wird, wie es 4D gezeigt ist, die Rille 18a der konkav-konvexen Struktur, die der Graben bzw. Trench ist, bei der p-Typ-Halbleiterschicht 18 gebildet. Unter Verwendung einer Photolithographietechnik wird ein Fotolack 34 in einem Bereich der p-Typ-Halbleiterschicht 18 gebildet, wobei ein Bereich zum Bilden der Rille 18a ausgenommen wird, und die p-Typ-Halbleiterschicht 18 wird über den Fotolack 34 als eine Maske geätzt. Für das Ätzen der p-Typ-Halbleiterschicht 18 kann wie in dem Fall gemäß Schritt S14 entweder ein Trockenätzen oder ein Nassätzen verwendet werden. Nach Abschluss des Ätzens wird der Fotolack 34 entfernt.
  • In Schritt S18 wird, wie es in 4E gezeigt ist, die n-Typ-Halbleiterschicht 20 gebildet. Um die n-Typ-Halbleiterschicht 20 unter Verwendung von GaN zu bilden, kann die n-Typ-Halbleiterschicht 20 durch die MOCVD unter Verwendung von Ammoniakgas und Trimethylgallium (TMG) gebildet werden, während Selen (Se) als ein Dotierstoff hinzugefügt wird. Die n-Typ-Halbleiterschicht 20 kann auf der gesamten Oberfläche der Barrierenschicht 16 und der p-Typ-Halbleiterschicht 18 gebildet werden. Als Ergebnis ist die n-Typ-Halbleiterschicht 20 in die Rille 18a der Grabenstruktur bzw. Trench-Struktur eingebettet, die auf der p-Typ-Halbleiterschicht 18 gebildet ist.
  • In Schritt S20 wird, wie es 4F gezeigt ist, die n-Typ-Halbleiterschicht 20 derart geätzt, dass die n-Typ-Halbleiterschicht 20 nur in dem Gatebereich verbleibt. Unter Verwendung einer Photolithographietechnik wird ein Fotolack 36 nur in dem Gatebereich gebildet, und die n-Typ-Halbleiterschicht 20 wird über den Fotolack 36 als eine Maske geätzt. Für das Ätzen der n-Typ-Halbleiterschicht 20 kann, wie in dem Fall gemäß Schritt S14, entweder ein Trockenätzen oder ein Nassätzen verwendet werden. Nach Abschluss des Ätzens wird der Fotolack 36 entfernt.
  • In Schritt S22 wird, wie es in 4G gezeigt ist, die Gateelektrode 22 gebildet. Unter Verwendung einer Photolithographietechnik wird ein Fotolack 38 in einem Bereich gebildet, der den Gatebereich ausnimmt, und die Gateelektrode 22 wird über den Fotolack 38 als eine Maske geätzt. Die Gateelektrode 22 kann durch Sputtern oder eine vakuumbasierte Gasphasenabscheidung gebildet werden, wobei ein Metall, ein Metallsilizid oder eine zugehörige Legierung als ein Target oder eine Gasphasenabscheidungsquelle verwendet wird. Nach Abschluss der Bildung der Gateelektrode 22 wird der Fotolack 38 entfernt.
  • In Schritt S24 werden, wie es in 4H gezeigt ist, die Sourceelektrode 24 und die Drainelektrode 26 gebildet. Unter Verwendung einer Photolithographietechnik wird ein Fotolack 40 in einem Bereich gebildet, der den Bereich der Sourceelektrode 24 und der Drainelektrode 26 ausnimmt, und die Sourceelektrode 24 und die Drainelektrode 26 werden über den Fotolack 40 als eine Maske gebildet. Die Sourceelektrode 24 und die Drainelektrode 26 können durch Sputtern oder eine vakuumbasierte Gasphasenabscheidung gebildet werden, wobei Metall, ein Metallsilizid oder eine zugehörige Legierung als ein Target oder eine Gasphasenabscheidungsquelle verwendet wird. Nach Abschluss der Bildung der Sourceelektrode 24 und der Drainelektrode 26 wird der Fotolack 40 entfernt.
  • In Schritt S26 wird, wie es in 4I gezeigt ist, die Schutzschicht 28 in einem Bereich gebildet, der die Gateelektrode 22, die Sourceelektrode 24 und die Drainelektrode 26 ausnimmt. Die Schutzschicht 28 kann durch Sputtern gebildet werden, wobei ein Material, wie beispielsweise Siliziumoxid (SiO2), Siliziumnitrid (SiN) oder Aluminiumoxid (Al2O3), verwendet wird.
  • Durch die vorstehend beschriebenen Schritte kann die Heteroübergang-Halbleitervorrichtung gemäß dem ersten Ausführungsbeispiel hergestellt werden.
  • <Zweites Ausführungsbeispiel>
  • Wie es in 5 gezeigt ist, umfasst eine Heteroübergang-Halbleitervorrichtung gemäß einem zweiten Ausführungsbeispiel eine isolierende Schicht 50, die auf der p-Typ-Halbleiterschicht 18 der Heteroübergang-Halbleitervorrichtung gemäß dem ersten Ausführungsbeispiel gebildet ist. Konfigurationen, die zu der isolierenden Schicht 50 unterschiedlich sind, sind die gleichen wie die der Heteroübergang-Halbleitervorrichtung gemäß dem ersten Ausführungsbeispiel. Folglich werden die Komponenten durch die gleichen Bezugszeichen wie in dem ersten Ausführungsbeispiel dargestellt, wobei eine Beschreibung hiervon nicht wiederholt wird.
  • Die isolierende Schicht 50 ist zwischen einem Spitzenende des konvexen Abschnitts der Grabenstruktur bzw. Trench-Struktur der p-Typ-Halbleiterschicht 18 und der Gateelektrode 22 bereitgestellt. Der konvexe Bereich weist eine kürzere Entfernung von der Gateelektrode 22 als der konkave Bereich auf und weist eine Oberfläche auf, bei der sich die Gateelektrode 22 und die p-Typ-Halbleiterschicht 18 einander gegenüberliegen. In dem konvexen Bereich ist beispielsweise die Entfernung zwischen der Gateelektrode 22 und der p-Typ-Halbleiterschicht 18 50 nm oder weniger. Obwohl sie nicht hierauf begrenzt ist, kann die isolierende Schicht 50 aus einem Material, wie beispielsweise Siliziumoxid (SiO2), Siliziumnitrid (SiN) oder Aluminiumoxid (Al2O3), gebildet werden. Die Dicke der isolierenden Schicht 50 ist nicht spezifisch begrenzt, ist aber vorzugsweise 10 nm bis 100 nm.
  • Wie es in 6 gezeigt ist, kann die isolierende Schicht 50 nur auf dem Spitzenendabschnitt der Grabenstruktur bzw. Trench-Struktur der p-Typ-Halbleiterschicht 18 unter Verwendung eines Verfahrens gebildet werden, das umfasst: Bereitstellen eines Schritts S13 zum Formen der isolierenden Schicht 50 auf der p-Typ-Halbleiterschicht 18 während einer Zeitdauer zwischen den Schritten S12 und S14; und Ätzen der isolierenden Schicht 50 unter Verwendung des gleichen Verfahrens wie für die p-Typ-Halbleiterschicht 18 in den Schritten S14 und S16.
  • In einer Heteroübergang-Halbleitervorrichtung gemäß einer Technik des verwandten Standes der Technik kann in einem Fall, in dem eine hohe Spannung einer statischen Elektrizität oder dergleichen unmittelbar an die Gateelektrode 22 angelegt wird, die Sperrschicht bzw. Verarmungszone die Gateelektrode 22 erreichen, nachdem sie sich zwischen der Gateelektrode 22 und dem Spitzenendabschnitt der Grabenstruktur bzw. Trench-Struktur der p-Typ-Halbleiterschicht 18, anders ausgedrückt, zu der Oberfläche ausgebreitet hat, bei der sich die Gateelektrode 22 und die p-Typ-Halbleiterschicht 18 einander in dem konvexen Bereich der p-Typ-Halbleiterschicht 18 gegenüberliegen. In einem derartigen Fall kann ein hoher Strom durch den Gateabschnitt fließen und die Vorrichtung zerstören. In der Heteroübergang-Halbleitervorrichtung gemäß dem zweiten Ausführungsbeispiel wird die isolierende Schicht 50 zwischen der Gateelektrode 22 und dem Spitzenendabschnitt der Grabenstruktur bzw. Trench-Struktur der p-Typ-Halbleiterschicht 18 bereitgestellt. Folglich wird in diesem Bereich das Ausbreiten der Sperrschicht bzw. Verarmungszone verhindert. Dementsprechend kann die Zerstörung des Gates, die durch das Anlegen einer hohen Spannung einer statischen Elektrizität oder dergleichen verursacht wird, verringert werden. Der Übergangbereich zwischen der Gateelektrode 22 und der n-Typ-Halbleiterschicht 20 wird verringert, wobei ein Leckstrom, der durch die Gateelektrode 22 fließt, verringert werden kann.
  • <Drittes Ausführungsbeispiel>
  • In einer Heteroübergang-Halbleitervorrichtung gemäß einem dritten Ausführungsbeispiel ist, wie es in 7 gezeigt ist, die Gateelektrode 22 auf einer oberen Oberfläche und einer Seitenoberfläche der n-Typ-Halbleiterschicht 20 der Heteroübergang-Halbleitervorrichtung gemäß dem ersten Ausführungsbeispiel bereitgestellt. Konfigurationen, die zu dem Bildungsbereich der Gateelektrode 22 unterschiedlich sind, sind die gleichen wie die der Heteroübergang-Halbleitervorrichtung gemäß dem ersten Ausführungsbeispiel. Folglich werden die Komponenten durch die gleichen Bezugszeichen wie in dem ersten Ausführungsbeispiel dargestellt, wobei eine Beschreibung hiervon nicht wiederholt wird.
  • Wie es in 8 gezeigt ist, kann die Gateelektrode 22 unter Verwendung eines Verfahrens gebildet werden, das umfasst: Bilden des Fotolacks 38 als eine Öffnung in einem Teilbereich der oberen Oberfläche und der Seitenoberfläche der n-Typ-Halbleiterschicht 20 in einem Schritt S22; und Bilden der Gateelektrode 22 über dem Fotolack 38 als eine Maske durch ein Sputtern oder eine vakuumbasierte Gasphasenabscheidung, die Metall, Metallsilizid oder eine zugehörige Legierung verwendet. Zu dieser Zeit ist es, um die Gateelektrode 22 zu bilden, die eine ausreichende Dicke bei der Seitenoberfläche der n-Typ-Halbleiterschicht 20 aufweist, zu bevorzugen, dass ein Sputtern oder eine vakuumbasierte Gasphasenabscheidung angewendet werden kann, während das Substrat 10 in einem Zustand gedreht wird, in dem es in Bezug auf ein Target oder eine Gasphasenabscheidungsquelle geneigt ist.
  • In der Heteroübergang-Halbleitervorrichtung gemäß dem dritten Ausführungsbeispiel ist die Gateelektrode 22 bis zu der Seitenoberfläche der n-Typ-Halbleiterschicht 20 bereitgestellt, wobei somit der Übergangbereich zwischen der Gateelektrode 22 und der n-Typ-Halbleiterschicht 20 ausgeweitet werden kann. Dementsprechend wird eine Wärmeableitung in der Gateelektrode 22 verbessert. Als Ergebnis kann auch in einem Fall, in dem eine hohe Spannung einer statischen Elektrizität oder dergleichen an die Gateelektrode 22 angelegt wird und ein hoher Strom durch die Gateelektrode 22 fließt, die Zerstörung der Vorrichtung, die durch das Schmelzen der Gateelektrode 22 oder dergleichen verursacht wird, unterdrückt werden.
  • <Viertes Ausführungsbeispiel>
  • In einer Heteroübergang-Halbleitervorrichtung gemäß einem vierten Ausführungsbeispiel weist, wie es in 9 gezeigt ist, eine Ecke 18b der Grabenstruktur bzw. Trench-Struktur der p-Typ-Halbleiterschicht 18 eine gekrümmte Oberfläche auf. Konfigurationen, die zu der Form der p-Typ-Halbleiterschicht 18 unterschiedlich sind, sind die gleichen wie die der Heteroübergang-Halbleitervorrichtung gemäß dem ersten Ausführungsbeispiel. Folglich werden die Komponenten durch die gleichen Bezugszeichen wie in dem ersten Ausführungsbeispiel dargestellt, wobei eine Beschreibung hiervon nicht wiederholt wird.
  • Wie es in 10 gezeigt ist, kann in der p-Typ-Halbleiterschicht 18 die Ecke 18b der Grabenstruktur bzw. Trench-Struktur bearbeitet werden, um eine gekrümmte Oberfläche zu sein, wobei ein Verfahren verwendet wird, das umfasst: Bilden der Rille 18a der Grabenstruktur bzw. Trench-Struktur in Schritt S16 zum Bilden der Grabenstruktur bzw. Trench-Struktur; und isotropes Ätzen der Rille 18a.
  • In der Heteroübergang-Halbleitervorrichtung gemäß dem vierten Ausführungsbeispiel wird, wenn eine Spannung an die Gateelektrode 22 angelegt wird, ein elektrisches Feld nicht bei der Ecke 18b der Grabenstruktur bzw. Trench-Struktur der p-Typ-Halbleiterschicht 18 konzentriert. Zusätzlich kann in einem Fall, in dem eine hohe Spannung an die Gateelektrode 22 angelegt wird, die Zerstörung des Gates unterdrückt werden.
  • Eine geeignete Kombination der Konfigurationen der Heteroübergang-Halbleitervorrichtungen gemäß dem ersten bis vierten Ausführungsbeispielen kann angewendet werden.
  • Der anwendbare Bereich der Ausführungsbeispiele der Erfindung ist nicht auf einen Heteroübergang-Feldeffekttransistor (HJFET) begrenzt. Die Ausführungsbeispiele können bei beliebigen Heteroübergang-Halbleitervorrichtungen angewendet werden, in denen ein Strom durch ein Gate gesteuert wird.
  • Eine Heteroübergang-Halbleitervorrichtung umfasst: eine Kanalschicht (14), die einen ersten Halbleiter umfasst; eine Barrierenschicht (16), die auf der Kanalschicht (14) bereitgestellt ist und einen Halbleiter umfasst, der eine Bandlücke aufweist, die größer als eine Bandlücke des ersten Halbleiters ist; eine Sourceelektrode (24) und eine Drainelektrode (26), die auf der Barrierenschicht (16) bereitgestellt sind und in einem ohmschen Kontakt mit der Barrierenschicht (16) sind; eine p-Typ-Halbleiterschicht (18), die auf der Barrierenschicht (16) bereitgestellt ist, wobei die p-Typ-Halbleiterschicht (18) in einem Bereich zwischen der Sourceelektrode (24) und der Drainelektrode (26) auf der Barrierenschicht (16) bereitgestellt ist; eine n-Typ-Halbleiterschicht (20), die auf der p-Typ-Halbleiterschicht (18) bereitgestellt ist; und eine Gateelektrode (22), die mit der n-Typ-Halbleiterschicht (20) verbunden ist. Eine Verbindungsfläche zwischen der p-Typ-Halbleiterschicht (18) und der n-Typ-Halbleiterschicht (20) weist eine konkav-konvexe Struktur auf.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • JP 2013-80894 A [0002]

Claims (12)

  1. Heteroübergang-Halbleitervorrichtung, gekennzeichnet durch: eine Kanalschicht (14), die einen ersten Halbleiter umfasst; eine Barrierenschicht (16), die auf der Kanalschicht (14) bereitgestellt ist und einen Halbleiter umfasst, der eine Bandlücke aufweist, die größer als eine Bandlücke des ersten Halbleiters ist; eine Sourceelektrode (24) und eine Drainelektrode (26), die auf der Barrierenschicht (16) bereitgestellt sind und in einem ohmschen Kontakt mit der Barrierenschicht (16) sind; eine p-Typ-Halbleiterschicht (18), die auf der Barrierenschicht (16) bereitgestellt ist, wobei die p-Typ-Halbleiterschicht (18) in einem Bereich zwischen der Sourceelektrode (24) und der Drainelektrode (26) auf der Barrierenschicht (16) bereitgestellt ist; eine n-Typ-Halbleiterschicht (20), die auf der p-Typ-Halbleiterschicht (18) bereitgestellt ist; und eine Gateelektrode (22), die mit der n-Typ-Halbleiterschicht (20) verbunden ist, wobei eine Verbindungsfläche zwischen der p-Typ-Halbleiterschicht (18) und der n-Typ-Halbleiterschicht (20) eine konkav-konvexe Struktur aufweist.
  2. Heteroübergang-Halbleitervorrichtung nach Anspruch 1, dadurch gekennzeichnet, dass in einem konvexen Bereich der p-Typ-Halbleiterschicht (18) der konkav-konvexen Struktur die p-Typ-Halbleiterschicht (18) und die Gateelektrode (22) miteinander durch eine isolierende Schicht (50) verbunden sind.
  3. Heteroübergang-Halbleitervorrichtung nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass die Gateelektrode (22) auf einer oberen Oberfläche der n-Typ-Halbleiterschicht (20) und einer Seitenoberfläche der n-Typ-Halbleiterschicht (20) bereitgestellt ist.
  4. Heteroübergang-Halbleitervorrichtung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass eine Ecke (18b) der konkav-konvexen Struktur eine gekrümmte Oberfläche aufweist.
  5. Heteroübergang-Halbleitervorrichtung nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass die Kanalschicht (14) aus GaN zusammengesetzt ist, die Barrierenschicht (16) aus AlGaN zusammengesetzt ist, die p-Typ-Halbleiterschicht (18) aus p-Typ-GaN zusammengesetzt ist, und die n-Typ-Halbleiterschicht (20) aus n-Typ-GaN zusammengesetzt ist.
  6. Heteroübergang-Halbleitervorrichtung nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass eine Breite einer Rille (18a) in der konkav-konvexen Struktur derart eingestellt ist, dass sich eine Sperrschicht (30) über einen gesamten konvexen Bereich der p-Typ-Halbleiterschicht (18) und einen gesamten konvexen Bereich der n-Typ-Halbleiterschicht (20) ausbreitet.
  7. Verfahren zum Herstellen einer Heteroübergang-Halbleitervorrichtung, gekennzeichnet durch: a) ein Bilden einer Barrierenschicht (16) auf einer Kanalschicht (14), wobei die Kanalschicht (14) einen ersten Halbleiter umfasst, wobei die Barrierenschicht (16) einen Halbleiter umfasst, der eine Bandlücke aufweist, die größer als eine Bandlücke des ersten Halbleiters ist; b) ein Bilden einer Sourceelektrode (24) und einer Drainelektrode (26), die in einem ohmschen Kontakt mit der Barrierenschicht (16) sind, wobei die Sourceelektrode (24) und die Drainelektrode (26) auf der Barrierenschicht (16) gebildet werden; c) ein Bilden einer p-Typ-Halbleiterschicht (18) auf der Barrierenschicht (16), wobei die p-Typ-Halbleiterschicht (18) zwischen der Sourceelektrode (24) und der Drainelektrode (26) bereitgestellt ist; d) ein Bearbeiten einer Oberfläche der p-Typ-Halbleiterschicht (18), um eine konkav-konvexe Struktur zu bilden, wobei die Oberfläche der p-Typ-Halbleiterschicht (18) entgegengesetzt zu einer Oberfläche der p-Typ-Halbleiterschicht (18) ist, die der Barrierenschicht (16) gegenüberliegt; e) ein Bilden einer n-Typ-Halbleiterschicht (20) auf der p-Typ-Halbleiterschicht (18), wobei eine Verbindungsfläche der n-Typ-Halbleiterschicht (20) mit der p-Typ-Halbleiterschicht (18) eine konkav-konvexe Struktur aufweist; und f) ein Bilden einer Gateelektrode (22) auf der n-Typ-Halbleiterschicht (20).
  8. Verfahren zum Herstellen einer Heteroübergang-Halbleitervorrichtung nach Anspruch 7, ferner gekennzeichnet durch g) ein Bilden einer isolierenden Schicht (50) auf der p-Typ-Halbleiterschicht (18) während einer Zeitdauer zwischen dem Schritt c) und dem Schritt d).
  9. Verfahren zum Herstellen einer Heteroübergang-Halbleitervorrichtung nach Anspruch 8, dadurch gekennzeichnet, dass der Schritt d) ein Bearbeiten der isolierenden Schicht (50) und der p-Typ-Halbleiterschicht (18) umfasst, so dass die isolierende Schicht (50) und die p-Typ-Halbleiterschicht (18) eine konkav-konvexe Struktur bilden, wobei die isolierende Schicht (50) eine Spitze eines konvexen Bereichs der konkav-konvexen Struktur abdeckt.
  10. Verfahren zum Herstellen einer Heteroübergang-Halbleitervorrichtung nach einem der Ansprüche 7 bis 9, dadurch gekennzeichnet, dass der Schritt f) ein Bilden der Gateelektrode auf einer oberen Oberfläche und einer Seitenoberfläche der n-Typ-Halbleiterschicht umfasst.
  11. Verfahren zum Herstellen einer Heteroübergang-Halbleitervorrichtung nach einem der Ansprüche 7 bis 10, dadurch gekennzeichnet, dass der Schritt d) ein Bearbeiten einer Ecke (18b) der konkav-konvexen Struktur umfasst, um eine gekrümmte Oberfläche aufzuweisen.
  12. Verfahren zum Herstellen einer Heteroübergang-Halbleitervorrichtung nach einem der Ansprüche 7 bis 11, dadurch gekennzeichnet, dass in dem Schritt d) eine Rille (18a) in der konkav-konvexen Struktur bearbeitet wird, um eine Breite aufzuweisen, in der sich eine Sperrschicht (30) über einen gesamten konvexen Bereich der p-Typ-Halbleiterschicht (18) und einen gesamten konvexen Bereich der n-Typ-Halbleiterschicht (20) ausbreitet.
DE102016108911.7A 2015-05-18 2016-05-13 Heteroübergang-Halbleitervorrichtung und Verfahren zur Herstellung einer Heteroübergang-Halbleitervorrichtung Pending DE102016108911A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015101118A JP6213520B2 (ja) 2015-05-18 2015-05-18 ヘテロ接合半導体装置及びその製造方法
JP2015-101118 2015-05-18

Publications (1)

Publication Number Publication Date
DE102016108911A1 true DE102016108911A1 (de) 2016-11-24

Family

ID=57231753

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102016108911.7A Pending DE102016108911A1 (de) 2015-05-18 2016-05-13 Heteroübergang-Halbleitervorrichtung und Verfahren zur Herstellung einer Heteroübergang-Halbleitervorrichtung

Country Status (5)

Country Link
US (1) US9559197B2 (de)
JP (1) JP6213520B2 (de)
CN (1) CN106169507B (de)
DE (1) DE102016108911A1 (de)
TW (1) TWI626747B (de)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110021661B (zh) * 2019-04-26 2022-06-17 江苏能华微电子科技发展有限公司 半导体器件及其制作方法
CN116325158A (zh) * 2020-08-05 2023-06-23 创世舫科技有限公司 包含耗尽层的iii族氮化物器件
CN112331720B (zh) * 2020-11-07 2022-12-09 东南大学 一种具有高阈值稳定性型氮化镓功率半导体器件
CN113327923B (zh) * 2021-05-31 2023-08-04 东南大学 一种静电泄放自保护的异质结半导体器件

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013080894A (ja) 2011-09-30 2013-05-02 Samsung Electro-Mechanics Co Ltd 窒化物半導体素子及びその製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57181159A (en) * 1981-04-30 1982-11-08 Toshiba Corp Transistor
JPH0629557A (ja) * 1992-07-07 1994-02-04 Fuji Electric Co Ltd 半導体装置の製造方法
JP3295675B2 (ja) * 1993-10-29 2002-06-24 三菱電機株式会社 化合物半導体デバイスの製造方法
JP2002368231A (ja) * 2001-06-08 2002-12-20 Sanyo Electric Co Ltd 半導体装置及びその製造方法
JP2006344839A (ja) * 2005-06-10 2006-12-21 Renesas Technology Corp 半導体装置およびその製造方法
US7838904B2 (en) * 2007-01-31 2010-11-23 Panasonic Corporation Nitride based semiconductor device with concave gate region
JP2009043924A (ja) 2007-08-08 2009-02-26 Sanyo Electric Co Ltd ダイオード
JP5758132B2 (ja) * 2011-01-26 2015-08-05 株式会社東芝 半導体素子
US9373688B2 (en) * 2011-05-04 2016-06-21 Infineon Technologies Austria Ag Normally-off high electron mobility transistors
US8604486B2 (en) * 2011-06-10 2013-12-10 International Rectifier Corporation Enhancement mode group III-V high electron mobility transistor (HEMT) and method for fabrication
JP6064628B2 (ja) * 2013-01-29 2017-01-25 富士通株式会社 半導体装置
JP6330148B2 (ja) * 2013-05-24 2018-05-30 パナソニックＩｐマネジメント株式会社 半導体装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013080894A (ja) 2011-09-30 2013-05-02 Samsung Electro-Mechanics Co Ltd 窒化物半導体素子及びその製造方法

Also Published As

Publication number Publication date
TW201705485A (zh) 2017-02-01
JP2016219538A (ja) 2016-12-22
US20160343841A1 (en) 2016-11-24
CN106169507A (zh) 2016-11-30
JP6213520B2 (ja) 2017-10-18
TWI626747B (zh) 2018-06-11
US9559197B2 (en) 2017-01-31
CN106169507B (zh) 2019-07-30

Similar Documents

Publication Publication Date Title
DE102008013755B4 (de) Gruppe-III-Nitrid-HEMT mit Deckschichten beinhaltend Aluminiumnitrid und Verfahren zu deren Herstellung
DE102011000911B4 (de) Nitridhalbleiterbauelement und Verfahren
DE102008032897B4 (de) Nitridhalbleitervorrichtung, Doherty-Verstärker und drainspannungsgesteuerter Verstärker
DE112004000136B4 (de) Halbleiterbauelemente
DE102005018318B4 (de) Nitridhalbleitervorrichtung und deren Herstellungsverfahren
DE102013105701B4 (de) Verbindungshalbleiterbauteil, das Galliumnitrid-Gatestrukturen aufweist, und Verfahren
DE10248017A1 (de) Feldeffekttransistor und Herstellungsverfahren dafür
DE102012020978A1 (de) Transistoranordnung mit hoher Elektronenbeweglichkeit und Verfahren
DE102017119774B4 (de) Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE112013000648B4 (de) Epitaktisches Substrat, Halbleitervorrichtung, und Verfahren zur Herstellung einer Halbleitervorrichtung
DE102016114896B4 (de) Halbleiterstruktur, HEMT-Struktur und Verfahren zu deren Herstellung
DE112011103385T5 (de) Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE112006001084T5 (de) Licht emittierende Bauelemente mit aktiven Schichten, die sich in geöffnete Grübchen erstrecken
US7352017B2 (en) Nitride semiconductor device and manufacturing method thereof
DE102015112350A1 (de) Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE102010054722A1 (de) Halbleiterbauteil und Verfahren zu dessen Herstellung
DE102016108911A1 (de) Heteroübergang-Halbleitervorrichtung und Verfahren zur Herstellung einer Heteroübergang-Halbleitervorrichtung
DE10203801A1 (de) Halbleiterbauelement und Verfahren zu dessen Herstellung
DE102014209931A1 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE112018003057T5 (de) Gan-transistor im anreicherungsmodus mit selektiven und nicht selektiven ätzschichten für verbesserte gleichförmigkeit der gan-spacerdicke
DE112011103675T5 (de) Halbleitervorrichtung und Herstellungsverfahren hierfür
DE112013002033T5 (de) Epitaxialsubstrat, Halbleitervorrichtung, und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102004055038B4 (de) Nitridhalbleitervorrichtung und deren Herstellungsverfahren
DE102013202972B4 (de) Anreicherungsbetrieb einer GaN-HEMT-Vorrichtung mit einem GATE-Abstandshalter sowie Verfahren zu deren Herstellung
DE102019004646A1 (de) Schaltung und elektronsiche Vorrichtung einschließlich eines Verstärkungs-Modus-Transistors

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R081 Change of applicant/patentee

Owner name: DENSO CORPORATION, KARIYA-CITY, JP

Free format text: FORMER OWNER: TOYOTA JIDOSHA KABUSHIKI KAISHA, TOYOTA-SHI, AICHI-KEN, JP

R082 Change of representative

Representative=s name: TBK, DE

R016 Response to examination communication
R084 Declaration of willingness to licence