KR20080061892A - 에피택셜 알루미나 절연체를 이용한 ｓｇｏｉ 웨이퍼 및 그제조 방법 - Google Patents

에피택셜 알루미나 절연체를 이용한 ｓｇｏｉ 웨이퍼 및 그제조 방법 Download PDF

Info

Publication number
KR20080061892A
KR20080061892A KR1020060137065A KR20060137065A KR20080061892A KR 20080061892 A KR20080061892 A KR 20080061892A KR 1020060137065 A KR1020060137065 A KR 1020060137065A KR 20060137065 A KR20060137065 A KR 20060137065A KR 20080061892 A KR20080061892 A KR 20080061892A
Authority
KR
South Korea
Prior art keywords
layer
wafer
sige
growing
sgoi
Prior art date
Application number
KR1020060137065A
Other languages
English (en)
Inventor
김장섭
김인겸
강석준
육형상
Original Assignee
주식회사 실트론
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 실트론 filed Critical 주식회사 실트론
Priority to KR1020060137065A priority Critical patent/KR20080061892A/ko
Publication of KR20080061892A publication Critical patent/KR20080061892A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

본 발명의 SGOI(SiGe On Insulator) 웨이퍼는, 실리콘 웨이퍼 상에 Al2O3층을 에피택셜 성장시키고, 이 Al2O3층 상에 Si1-xGex층(0<x<1)을 성장시킴으로써 얻어진다. 본 발명에 의하면, 이온 주입과 접합 및 분리 공정이 필요하지 않으며, 또한 고가의 사파이어 기판을 사용하지 않고도 대구경 웨이퍼 상에 고품질의 SGOI 웨이퍼를 실현할 수 있다.
SGOI, 알루미나, SiGe

Description

에피택셜 알루미나 절연체를 이용한 ＳＧＯＩ 웨이퍼 및 그 제조 방법 {SiGe On Insulator Wafer Using Epitaxial Alumina Insulator and Fabrication Method Thereof}
도 1 내지 도 4는 본 발명의 실시예에 따라 SGOI(SiGe On Insulator) 웨이퍼를 제조하는 과정을 도시한 단면도들이다.
본 발명은 절연체 위에 SiGe층이 적층된 구조의 SGOI(SiGe On Insulator) 웨이퍼 및 그 제조 방법에 관한 것이다.
단결정 실리콘층/절연층/벌크 실리콘의 적층구조를 가지는 SOI(Silicon On Insulator) 기판, 변형(strained) 단결정 실리콘층/절연층/벌크 실리콘의 적층구조를 가지는 SSOI(Strained Silicon On Insulator) 기판, 또는 SiGe층/절연층/벌크 실리콘의 적층구조를 가지는 SGOI(SiGe On Insulator) 기판 상에 제조된 트랜지스터 등의 소자는, 통상의 실리콘 웨이퍼 상에 제조된 소자에 비해 기생 커패시턴스나 스위칭 속도, 누설 전류 특성 등의 소자 성능이 더 우수하며 한층 더 고집적화가 가능한 것으로 알려져 있다.
이러한 SOI, SSOI 또는 SGOI 기판(웨이퍼)을 제조하기 위해서는 통상적으로, 실리콘 기판을 절연체 기판(또는 실리콘 웨이퍼 상에 절연층이 형성된 기판)에 접합한 후, 접합된 기판을 상기 실리콘 기판의 실리콘층이 상기 절연막 위에 접합된 상태로 분리하는 방법이 이용된다(미국특허 제6,627,519호, 제6,890,835호 등). 그러나, 이렇게 두 기판을 접합한 후 분리하는 방법은, 분리층 형성을 위한 이온주입, 두 기판의 접합, 분리, 실리콘층의 두께 조절 및 표면 거칠기 개선을 위한 식각 및 CMP(Chemical Mechanical Polishing) 연마 등의 여러 공정이 필요함에 따라 제조가 복잡하고, 많은 비용이 들 뿐만 아니라, 다단계 공정으로 인해 품질악화 요인에 노출될 우려가 크다.
한편, 이러한 접합 및 분리 방식이 아닌 ELO(Epitaxial Lateral Overgrowth)법을 이용하여 절연막 위에 단결정 실리콘층을 성장시키는 방법이 알려져 있다. 예를 들어, 공개특허공보 제1994-10391호에는, 반도체 기판의 일부를 노출시키는 열산화막을 형성하고 이 노출된 기판 영역을 시드(seed) 영역으로 하여 ELO법으로 단결정 실리콘층을 성장시킴으로써 SOI 구조를 형성하는 방법이 개시되어 있다. 그러나, 이 기술은 시드 영역을 마련할 필요가 있어 여전히 번잡하고 시드 영역 상에는 SOI 구조가 형성되지 않아 SOI 웨이퍼라고 할 수 없다.
또한, 사파이어 기판 상에 단결정 실리콘층을 성장시키는 이른바 SOS(Silicon On Sapphire) 기법이나, 실리콘 기판(웨이퍼) 상에 MgO·Al2O3, CeO2 등의 절연물층을 증착한 후 그 위에 실리콘층을 성장시키는 방법이 있다(공개특허 공보 제2001-13993호). 그러나, 사파이어 기판은 매우 고가이고, 최근 점점 많이 이용되는 12인치 대구경 웨이퍼로는 구현되지 못하기 때문에 실용적이지 못하다는 단점이 있고, 상기와 같이 실리콘 기판 위에 절연물층과 실리콘층을 성장시키는 방법의 경우, 절연물층과 실리콘층의 격자상수나 열팽창계수의 차이에 기인하는 실리콘층의 결정성 저하나 표면 거칠기의 증대가 문제가 되어 이를 해결하기 위한 추가적인 공정과 시간 및 비용을 요하는 단점이 있다. 또한, MgO 등을 이용하는 경우에는 반도체 소자의 제조 공정에도 적합하지 않다.
따라서, 본 발명은 상기의 문제점을 해결하기 위하여 이루어진 것으로, 본 발명의 목적은 단순하고 간단한 공정으로 고품질의 대구경 웨이퍼를 얻을 수 있는 SGOI 웨이퍼의 제조 방법 및 그에 의해 제조된 SGOI 웨이퍼를 제공하는 데에 있다.
상기의 기술적 과제를 달성하기 위한 본 발명의 일측면에 따른 SGOI웨이퍼 제조방법은, 실리콘 웨이퍼 상에 Al2O3층을 에피택셜 성장시키는 단계; 및 상기 Al2O3층 상에 Si1-xGex층(0<x<1)을 성장시키는 단계;를 포함하는 것을 특징으로 한다.
또한, 본 발명의 다른 측면에 따른 SGOI 웨이퍼는, 실리콘 웨이퍼; 상기 실리콘 웨이퍼 상에 에피택셜 성장되어 형성된 Al2O3층; 및 상기 Al2O3층 상에 성장되어 형성된 Si1-xGex층(0<x<1);을 포함하는 것을 특징으로 한다.
여기서, 상기 Si1-xGex층 상에는 단결정 Si층을 성장시켜 변형(strained) Si층을 형성할 수 있다.
이와 같이, 본 발명에서는 알루미나(Al2O3)층(γ-Al2O3)을 실리콘 웨이퍼 상에 에피택셜 성장시키고 그 위에 SiGe층을 성장시키는 저렴하고 간단한 방법으로, 12인치 이상의 대구경 SGOI 웨이퍼를 제공한다. 특히, 본 발명에서는 Al2O3층 위에 Si층이 아닌 SiGe층을 성장시킴으로써 Al2O3층과의 격자상수나 열팽창계수의 차이에 기인한 결정 결함을 줄일 수 있다.
한편, 상기 Al2O3층은 CVD(Chemical Vapor Deposition), MOMBE(Metal-Organic Molecular Beam Epitaxy), ALD(Atomic Layer Deposition) 및 MBE(Molecular Beam Epitaxy) 중 어느 한 가지의 방법으로 성장시킬 수 있다.
또한, 상기 Si1-xGex층은 Ge 농도가 서로 다른 두 층 이상의 SiGe층으로 이루어질 수 있고, 나아가 Ge 농도가 두께 방향을 따라 변화하는 그레이드(graded) SiGe층으로 이루어질 수도 있다.
이하, 첨부한 도면을 참조하여 본 발명의 실시예를 상세히 설명한다.
이에 앞서, 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이거나 사전적인 의미로 한정해서 해석되어서는 아니 되며, 발명자는 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야만 한다. 따라서, 본 명세서에 기재된 실시예와 도면에 도시된 구성은 본 발명의 가장 바람직한 일 실시예에 불과할 뿐이고 본 발명의 기술적 사상을 모두 대변하는 것은 아니므로, 본 출원시점에 있어서 이들을 대체할 수 있는 다양한 균등물과 변형예들이 있을 수 있음을 이해하여야 한다.
본 실시예에서는 먼저, 도 1에 도시된 바와 같은 실리콘 기판(웨이퍼(10)을 준비한다. 이 실리콘 기판(10)은 초크랄스키법 등의 통상의 방법에 의해 제조된 실리콘 단결정 잉곳을 슬라이싱하고 소정의 전처리(세정, 경면 연마 등)를 거친 실리콘 웨이퍼로서, 그 크기는 6인치, 8인치, 12인치 등 현재 실용화되어 있는 모든 웨이퍼가 사용가능하다.
이어서, 도 2에 도시된 바와 같이 실리콘 기판(10) 상에 Al2O3층(γ-Al2O3)(20)을 에피택셜 성장시킨다. Al2O3층(20)은, CVD, MOMBE, ALD 또는 MBE 등 통상의 에피택셜 성장방법을 이용하여 성장시킬 수 있다. Al2O3층(20)의 에피택셜 성장에 사용되는 소스 가스로는, Al(CH3)3, DMEAAl(dimethylamine-alane), TMA(trimethylaluminum), 기화시킨 Al 가스와 N2O의 혼합 가스, 산소 가스 등을 이용할 수 있다. 에피택셜 Al2O3층(20)의 성장시 기판 온도는 성장방법에 따라 다양하게 할 수 있다. 예를 들어, CVD나 MOMBE의 경우에는 비교적 고온에서(900~1200℃) 비교적 빠른 속도로(1~100nm/min) Al2O3층(20)을 성장시킬 수 있고, ALD 및 MBE는 비교적 저온에서(예컨대, 각각 250~500℃ 및 600~1100℃) 비교적 느리지 만(1~10nm/hr) 치밀한 구조의 Al2O3층을 성장시킬 수 있다. 한편, Al2O3층(20)의 두께는 특별히 한정되지는 않지만, 실용상 0.1~1㎛가 되는게 적당하다.
이어서, 도 3에 도시된 바와 같이, 에피택셜 Al2O3층(20) 위에 Si1-xGex층(0<x<1)(30)을 성장시킨다. Si1-xGex층(30)은 DCS(dichlorosilane), SiH4, GeH4, GeCl4, 등의 소스를 이용하여 CVD 방식의 헤테로 에피택시 방법으로 성장시킬 수 있다. 이때 기판 온도는 특별히 한정되지는 않지만 400~1200℃ 정도로 하면 적당하다. 또한, Si1-xGex층(30)의 두께는 특별히 한정되지는 않지만, 0.1~10㎛ 정도로 하는 게 적당하다. 한편, Si1-xGex층(30)의 Ge 농도가 높아질수록 Si1-xGex층의 격자상수는 커짐을 고려하여 Al2O3층(20)의 격자상수 부정합을 줄이는 방향으로 Si1-xGex층(30)의 Ge 농도를 선택할 수 있다(통상적으로, Ge 농도 즉 x=0.1~0.5 정도가 적당하다). 또한, Si1-xGex층(30)은 후술하는 변형(strained) Si층(40)의 격자상수를 고려하여 Ge 농도가 서로 다른 두 층 이상의 SiGe층으로 형성할 수 있고, 나아가 두께 방향으로 Ge 농도가 연속적으로 변화하는 그레이드(graded) SiGe층으로 형성할 수도 있다.
이어서, 도 4에 도시된 바와 같이, Si1-xGex층(30) 상에 단결정 Si층을 성장시키면, Si1-xGex층(30)의 격자상수가 실리콘의 격자상수보다 약간 크므로 성장되는 실리콘은 신장하는 응력을 받게 되어 변형 Si층(40)으로 성장하게 된다. 변형 Si 층(40)은 DCS나 Si2H6, TCS(trichlorosilane), SiH4 가스 등을 소스로 하여 CVD 방식으로 성장시킬 수 있다. 이때 기판 온도는 특별히 한정되지는 않지만 400~1200℃ 정도로 하면 적당하다. 또한, 변형 Si층(40)의 두께는 SGOI 웨이퍼 상에 형성될 소자에 따라 원하는 두께만큼 성장시키면 되며 특별히 한정되지는 않지만, 통상 0.01~1㎛ 정도로 할 수 있다.
이와 같이 하여 변형 Si층(40)/Si1-xGex층(30)/에피택셜 Al2O3층(20)/Si 기판(10)의 적층구조를 가지는 본 발명의 실시예에 따른 SGOI(또는 SSOI) 웨이퍼가 완성되는데, 본 발명에서는 실리콘 기판 상에 Al2O3층(20)을 에피택셜 성장하고, 그 위에 Si1-xGex층(30)을 성장시킴으로써, 고가의 사파이어 기판을 사용하지 않고도 대구경 웨이퍼 상에 SGOI 구조를 형성할 수 있다.
이상과 같이, 본 발명은 비록 한정된 실시예와 도면에 의해 설명되었으나, 본 발명은 이것에 의해 한정되지 않으며 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 본 발명의 기술사상과 아래에 기재될 특허청구범위의 균등범위 내에서 다양한 수정 및 변형이 가능함은 물론이다. 예를 들어, 전술한 실시예에서는 Si1-xGex층(30) 상에 형성되는 최상층이 변형 Si층(40)으로 도시되고 설명되었지만, 최상층은 SiC, Ge, GeC, SiGeC 또는 Si1-yGey(0<y<1) 등의 다른 물질로 이루어질 수도 있다.
상술한 바와 같이 본 발명에 의하면, 실리콘 기판 상에 Al2O3층을 에피택셜 성장하고, 그 위에 SiGe층을 성장시킴으로써, 이온 주입과 접합 및 분리 공정이 필요하지 않으며, 또한 고가의 사파이어 기판을 사용하지 않고도 대구경 웨이퍼 상에 고품질의 SGOI 구조를 형성할 수 있다.
특히, 본 발명에 따르면 변형 Si층/SiGe층/에피택셜 Al2O3층/Si 기판의 모든 층들이 단결정 구조로 이루어지므로 각 계면과 층내의 결함을 줄여, 별도의 열처리나 복잡한 공정 없이도 고품질의 SGOI 웨이퍼를 제공할 수 있다. 또한, 본 발명의 SGOI 웨이퍼는 에피택셜 Al2O3층을 이용함으로써, 대구경 웨이퍼에 성막이 가능하고 화학적 물리적으로도 안정적이어서 반도체 소자 제조 공정에 적합하다. 게다가, 에피택셜 Al2O3층은 HNO3 또는 BCl3 가스를 사용하여 에칭이 가능하고, CMOS 제조시 웰을 형성하지 않아도 된다.

Claims (9)

  1. 실리콘 웨이퍼 상에 Al2O3층을 에피택셜 성장시키는 단계; 및
    상기 Al2O3층 상에 Si1-xGex층(0<x<1)을 성장시키는 단계;를 포함하는 것을 특징으로 하는 SGOI 웨이퍼의 제조 방법.
  2. 제1항에 있어서,
    상기 Si1-xGex층 상에 단결정 Si층을 성장시켜 변형(strained) Si층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 SGOI 웨이퍼의 제조 방법.
  3. 제1항 또는 제2항에 있어서,
    상기 Al2O3층은 CVD(Chemical Vapor Deposition), MOMBE(Metal-Organic Molecular Beam Epitaxy), ALD(Atomic Layer Deposition) 및 MBE(Molecular Beam Epitaxy) 중 어느 한 가지의 방법으로 성장시키는 것을 특징으로 하는 SGOI 웨이퍼의 제조 방법.
  4. 제1항 또는 제2항에 있어서,
    상기 Si1-xGex층은 Ge 농도가 서로 다른 두 층 이상의 SiGe층으로 이루어진 것을 특징으로 하는 SGOI 웨이퍼의 제조 방법.
  5. 제1항 또는 제2항에 있어서,
    상기 Si1-xGex층은 Ge 농도가 두께 방향을 따라 변화하는 그레이드(graded) SiGe층으로 이루어진 것을 특징으로 하는 SGOI 웨이퍼의 제조 방법.
  6. 실리콘 웨이퍼;
    상기 실리콘 웨이퍼 상에 에피택셜 성장되어 형성된 Al2O3층; 및
    상기 Al2O3층 상에 성장되어 형성된 Si1 - xGex층(0<x<1);을 포함하는 것을 특징으로 하는 SGOI 웨이퍼.
  7. 제6항에 있어서,
    상기 Si1-xGex층 상에 성장되어 형성된 변형(strained) Si층을 더 포함하는 것을 특징으로 하는 SGOI 웨이퍼.
  8. 제6항 또는 제7항에 있어서,
    상기 Si1-xGex층은 Ge 농도가 서로 다른 두 층 이상의 SiGe층으로 이루어진 것을 특징으로 하는 SGOI 웨이퍼.
  9. 제6항 또는 제7항에 있어서,
    상기 Si1 - xGex층은 Ge 농도가 두께 방향을 따라 변화하는 그레이드(graded) SiGe층으로 이루어진 것을 특징으로 하는 SGOI 웨이퍼.
KR1020060137065A 2006-12-28 2006-12-28 에피택셜 알루미나 절연체를 이용한 ｓｇｏｉ 웨이퍼 및 그제조 방법 KR20080061892A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060137065A KR20080061892A (ko) 2006-12-28 2006-12-28 에피택셜 알루미나 절연체를 이용한 ｓｇｏｉ 웨이퍼 및 그제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060137065A KR20080061892A (ko) 2006-12-28 2006-12-28 에피택셜 알루미나 절연체를 이용한 ｓｇｏｉ 웨이퍼 및 그제조 방법

Publications (1)

Publication Number Publication Date
KR20080061892A true KR20080061892A (ko) 2008-07-03

Family

ID=39814090

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060137065A KR20080061892A (ko) 2006-12-28 2006-12-28 에피택셜 알루미나 절연체를 이용한 ｓｇｏｉ 웨이퍼 및 그제조 방법

Country Status (1)

Country Link
KR (1) KR20080061892A (ko)

Similar Documents

Publication Publication Date Title
US7666799B2 (en) Epitaxial growth of relaxed silicon germanium layers
JP5063594B2 (ja) 転位欠陥密度の低い格子不整合半導体構造およびこれに関連するデバイス製造方法
US9337026B2 (en) Graphene growth on a carbon-containing semiconductor layer
US20060131606A1 (en) Lattice-mismatched semiconductor structures employing seed layers and related fabrication methods
US20140203408A1 (en) Method of producing composite wafer and composite wafer
US8507947B2 (en) High quality GaN high-voltage HFETS on silicon
US7022593B2 (en) SiGe rectification process
US20180005815A1 (en) Manufacture of group iiia-nitride layers on semiconductor on insulator structures
CN113196448B (zh) 半导体结构中的iii-n至稀土过渡
JP6271020B2 (ja) 誘電体ウィンドウ内へのｉｉｉ−ｖ族成長中の不均一性の成長及びオートドーピングを抑制する方法
WO2013187078A1 (ja) 半導体基板、半導体基板の製造方法および複合基板の製造方法
WO2003007393A3 (en) Semiconductor structures comprising a piezoelectric material and corresponding processes and systems
KR20080061892A (ko) 에피택셜 알루미나 절연체를 이용한 ｓｇｏｉ 웨이퍼 및 그제조 방법
US10125415B2 (en) Structure for relaxed SiGe buffers including method and apparatus for forming
JPH11233440A (ja) 半導体装置
WO2022168573A1 (ja) 窒化物半導体基板及びその製造方法
JPWO2013187076A1 (ja) 半導体基板、半導体基板の製造方法および複合基板の製造方法
JPH0324719A (ja) 単結晶膜の形成方法及び結晶物品
US20200105575A1 (en) Method of forming an rf silicon on insulator device
JP2016111027A (ja) 中間基板、半導体基板および半導体基板の製造方法
JPH04241413A (ja) 半導体基板及びその製造方法並びに半導体装置
JP2006156875A (ja) 半導体基板の製造方法及び半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application